CN113539840A - 集成电路封装体的制造方法 - Google Patents

集成电路封装体的制造方法 Download PDF

Info

Publication number
CN113539840A
CN113539840A CN202110767256.5A CN202110767256A CN113539840A CN 113539840 A CN113539840 A CN 113539840A CN 202110767256 A CN202110767256 A CN 202110767256A CN 113539840 A CN113539840 A CN 113539840A
Authority
CN
China
Prior art keywords
carrier substrate
layer
stretched film
integrated circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110767256.5A
Other languages
English (en)
Inventor
黄晓波
宋向东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Longxin Micro Technology Co ltd
Original Assignee
Jiangxi Longxin Micro Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Longxin Micro Technology Co ltd filed Critical Jiangxi Longxin Micro Technology Co ltd
Priority to CN202110767256.5A priority Critical patent/CN113539840A/zh
Publication of CN113539840A publication Critical patent/CN113539840A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明属于集成电路封装技术领域，尤其是集成电路封装体的制造方法，包括以下步骤：将由树脂形成的拉伸前膜拉伸而得到拉伸膜，对拉伸膜加热，树脂膜的耐折度为2000‑2100次，树脂膜的吸水率为0.08％‑0.09％，且耐热温度为180‑190摄氏度，取多层铜箔与多层拉伸膜复合，拉伸膜与铜箔间隔设置，铜箔与拉伸膜环氧通过粘合剂粘合，进行热处理，逐渐冷却，退火，得到封装用承载基板，配置承载基板与配置于该承载基板上的导电材料层；本发明制得的集成电路封装体能有效屏蔽集成电路工作时产生的电磁波，降低电磁波危害；同时，封装工艺成本低，实用价值高，易于推广。

Description

集成电路封装体的制造方法
技术领域
本发明涉及集成电路封装技术领域，尤其涉及集成电路封装体的制造方法。
背景技术
集成电路封装不仅起到集成电路集成电路内键合点与外部进行电气连接的作用，也为集成电路集成电路提供了一个稳定可靠的工作环境，对集成电路集成电路起到机械或环境保护的作用，从而集成电路集成电路能够发挥正常的功能，并保证其具有高稳定性和可靠性。总之，集成电路封装质量的好坏，对集成电路总体的性能优劣关系很大。因此，封装应具有较强的机械性能、良好的电气性能、散热性能和化学稳定性。电场和磁场的交互变化产生的电磁波，电磁波向空中发射或泄露的现象，叫电磁辐射。电磁辐射是一种看不见、摸不着的场。人类生存的地球本身就是一个大磁场，它表面的热辐射和雷电都可产生电磁辐射，太阳及其他星球也从外层空间源源不断地产生电磁辐射。围绕在人类身边的天然磁场、太阳光、家用电器等都会发出强度不同的辐射。电磁辐射是物质内部原子、分子处于运动状态的一种外在表现形式。电磁辐射对我们生活环境有影响的电磁辐射分为天然电磁辐射和人为电磁辐射两种。大自然引起的如雷、电一类的电磁辐射属于天然电磁辐射类，而人为电磁辐射污染则主要包括脉冲放电、工频交变磁场、微波、射频电磁辐射等。
现有的集成电路封装在使用时，容易受到电磁波的干扰，影响集成电路的正常工作，为此我们提出集成电路封装体的制造方法。
发明内容
本发明的目的在于提供集成电路封装体的制造方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：集成电路封装体的制造方法，包括以下步骤：
S1、将由树脂形成的拉伸前膜拉伸而得到拉伸膜；
S2、对拉伸膜加热，树脂膜的耐折度为2000-2100次，树脂膜的吸水率为0.08％-0.09％，且耐热温度为180-190摄氏度；
S3、取多层铜箔与多层拉伸膜复合，拉伸膜与铜箔间隔设置，铜箔与拉伸膜环氧通过粘合剂粘合，进行热处理，逐渐冷却，退火，得到封装用承载基板；
S4、配置承载基板与配置于该承载基板上的导电材料层；
S5、图案化该导电材料层，以形成导电图案层；
S6、形成线路基板于该承载基板上，其中形成线路基板包括形成介电层于该承载基板上，该介电层覆盖该承载基板与该导电图案层；
S7、配置集成电路于该承载基板上，并将该集成电路电性连接该承载基板；
S8、形成封装胶体于该承载基板上，其中该封装胶体包覆该集成电路；以及移除该承载基板，其中该接垫的底面与该介电层的表面切齐。
优选的，所述承载基板包括磊晶层，该磊晶层包括依次生长的第一半导体层、发光层及第二半导体层，磊晶层具有贯穿其第一半导体层、发光层及第二半导体层的缺陷。
优选的，步骤S3中，进行热处理的工序包括将加工完毕坡莫合金PC材料加热至650℃至850℃后，逐渐冷却该加工完毕坡莫合金 PC材料的退火工序，得到承载基板。
优选的，承载基板顶面具有多个沟槽及多个凸脊，缺陷位于凸脊上方，沟槽与凸脊交替分布于承载基板顶面。
优选的，沟槽内部形成缓冲层，缓冲层的厚度小于沟槽的深度，缓冲层位于磊晶层及基板之间。
优选的，树脂包含选自丁腈橡胶、天然橡胶、苯乙烯丁二烯橡胶、丁二烯橡胶、乙烯丙烯橡胶、异戊二烯橡胶、聚氨酯橡胶、和丙烯酸橡胶中的1种以上。
优选的，步骤S2中，对拉伸膜加热，树脂膜的耐折度为2100次，树脂膜的吸水率为0.09％，且耐热温度为180摄氏度。
优选的，步骤S2中，对拉伸膜加热，树脂膜的耐折度为2050次，树脂膜的吸水率为0.085％，且耐热温度为190摄氏度。
本发明的有益效果：
通过取多层铜箔与多层拉伸膜复合，拉伸膜与铜箔间隔设置，铜箔与拉伸膜环氧通过粘合剂粘合，进行热处理，逐渐冷却，退火，得到封装用承载基板，制得的承载基板具有很好的屏蔽电磁波的性能，通过承载基板来制作集成电路封装体，对集成电路进行保护，本发明封装方法工序安排合理，操作简便，按照此法制得的集成电路封装体能有效屏蔽集成电路工作时产生的电磁波，降低电磁波危害；同时，封装工艺成本低，实用价值高，易于推广。
具体实施方式
下面将结合本发明实施例中，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例一
集成电路封装体的制造方法，包括以下步骤：
S1、将由树脂形成的拉伸前膜拉伸而得到拉伸膜；
S2、对拉伸膜加热，树脂膜的耐折度为2000次，树脂膜的吸水率为0.08％，且耐热温度为180摄氏度；
S3、取多层铜箔与多层拉伸膜复合，拉伸膜与铜箔间隔设置，铜箔与拉伸膜环氧通过粘合剂粘合，进行热处理，逐渐冷却，退火，得到封装用承载基板，进行热处理的工序包括将加工完毕坡莫合金PC 材料加热至650℃后，逐渐冷却该加工完毕坡莫合金PC材料的退火工序，得到承载基板；
S4、配置承载基板与配置于该承载基板上的导电材料层；
S5、图案化该导电材料层，以形成导电图案层；
S6、形成线路基板于该承载基板上，其中形成线路基板包括形成介电层于该承载基板上，该介电层覆盖该承载基板与该导电图案层；
S7、配置集成电路于该承载基板上，并将该集成电路电性连接该承载基板；
S8、形成封装胶体于该承载基板上，其中该封装胶体包覆该集成电路；以及移除该承载基板，其中该接垫的底面与该介电层的表面切齐。
在本实施例中，所述承载基板包括磊晶层，该磊晶层包括依次生长的第一半导体层、发光层及第二半导体层，磊晶层具有贯穿其第一半导体层、发光层及第二半导体层的缺陷，承载基板顶面具有多个沟槽及多个凸脊，缺陷位于凸脊上方，沟槽与凸脊交替分布于承载基板顶面，沟槽内部形成缓冲层，缓冲层的厚度小于沟槽的深度，缓冲层位于磊晶层及基板之间。
在本实施例中，树脂包含选自丁腈橡胶、天然橡胶、苯乙烯丁二烯橡胶、丁二烯橡胶、乙烯丙烯橡胶、异戊二烯橡胶、聚氨酯橡胶、和丙烯酸橡胶中的1种以上。
实施例二
集成电路封装体的制造方法，包括以下步骤：
S1、将由树脂形成的拉伸前膜拉伸而得到拉伸膜；
S2、对拉伸膜加热，树脂膜的耐折度为2050次，树脂膜的吸水率为0.085％，且耐热温度为185摄氏度；
S3、取多层铜箔与多层拉伸膜复合，拉伸膜与铜箔间隔设置，铜箔与拉伸膜环氧通过粘合剂粘合，进行热处理，逐渐冷却，退火，得到封装用承载基板，进行热处理的工序包括将加工完毕坡莫合金PC 材料加热至750℃后，逐渐冷却该加工完毕坡莫合金PC材料的退火工序，得到承载基板；
S4、配置承载基板与配置于该承载基板上的导电材料层；
S5、图案化该导电材料层，以形成导电图案层；
S6、形成线路基板于该承载基板上，其中形成线路基板包括形成介电层于该承载基板上，该介电层覆盖该承载基板与该导电图案层；
S7、配置集成电路于该承载基板上，并将该集成电路电性连接该承载基板；
S8、形成封装胶体于该承载基板上，其中该封装胶体包覆该集成电路；以及移除该承载基板，其中该接垫的底面与该介电层的表面切齐。
在本实施例中，所述承载基板包括磊晶层，该磊晶层包括依次生长的第一半导体层、发光层及第二半导体层，磊晶层具有贯穿其第一半导体层、发光层及第二半导体层的缺陷，承载基板顶面具有多个沟槽及多个凸脊，缺陷位于凸脊上方，沟槽与凸脊交替分布于承载基板顶面，沟槽内部形成缓冲层，缓冲层的厚度小于沟槽的深度，缓冲层位于磊晶层及基板之间。
在本实施例中，树脂包含选自丁腈橡胶、天然橡胶、苯乙烯丁二烯橡胶、丁二烯橡胶、乙烯丙烯橡胶、异戊二烯橡胶、聚氨酯橡胶、和丙烯酸橡胶中的1种以上。
实施例三
集成电路封装体的制造方法，包括以下步骤：
S1、将由树脂形成的拉伸前膜拉伸而得到拉伸膜；
S2、对拉伸膜加热，树脂膜的耐折度为2100次，树脂膜的吸水率为0.09％，且耐热温度为190摄氏度；
S3、取多层铜箔与多层拉伸膜复合，拉伸膜与铜箔间隔设置，铜箔与拉伸膜环氧通过粘合剂粘合，进行热处理，逐渐冷却，退火，得到封装用承载基板，进行热处理的工序包括将加工完毕坡莫合金PC 材料加热至850℃后，逐渐冷却该加工完毕坡莫合金PC材料的退火工序，得到承载基板；
S4、配置承载基板与配置于该承载基板上的导电材料层；
S5、图案化该导电材料层，以形成导电图案层；
S6、形成线路基板于该承载基板上，其中形成线路基板包括形成介电层于该承载基板上，该介电层覆盖该承载基板与该导电图案层；
S7、配置集成电路于该承载基板上，并将该集成电路电性连接该承载基板；
S8、形成封装胶体于该承载基板上，其中该封装胶体包覆该集成电路；以及移除该承载基板，其中该接垫的底面与该介电层的表面切齐。
在本实施例中，所述承载基板包括磊晶层，该磊晶层包括依次生长的第一半导体层、发光层及第二半导体层，磊晶层具有贯穿其第一半导体层、发光层及第二半导体层的缺陷，承载基板顶面具有多个沟槽及多个凸脊，缺陷位于凸脊上方，沟槽与凸脊交替分布于承载基板顶面，沟槽内部形成缓冲层，缓冲层的厚度小于沟槽的深度，缓冲层位于磊晶层及基板之间。
在本实施例中，树脂包含选自丁腈橡胶、天然橡胶、苯乙烯丁二烯橡胶、丁二烯橡胶、乙烯丙烯橡胶、异戊二烯橡胶、聚氨酯橡胶、和丙烯酸橡胶中的1种以上。
通过取多层铜箔与多层拉伸膜复合，拉伸膜与铜箔间隔设置，铜箔与拉伸膜环氧通过粘合剂粘合，进行热处理，逐渐冷却，退火，得到封装用承载基板，制得的承载基板具有很好的屏蔽电磁波的性能，通过承载基板来制作集成电路封装体，对集成电路进行保护，本发明封装方法工序安排合理，操作简便，按照此法制得的集成电路封装体能有效屏蔽集成电路工作时产生的电磁波，降低电磁波危害；同时，封装工艺成本低，实用价值高，易于推广。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (8)

1.集成电路封装体的制造方法，其特征在于，包括以下步骤：
S1、将由树脂形成的拉伸前膜拉伸而得到拉伸膜；
S2、对拉伸膜加热，树脂膜的耐折度为2000-2100次，树脂膜的吸水率为0.08％-0.09％，且耐热温度为180-190摄氏度；
S3、取多层铜箔与多层拉伸膜复合，拉伸膜与铜箔间隔设置，铜箔与拉伸膜环氧通过粘合剂粘合，进行热处理，逐渐冷却，退火，得到封装用承载基板；
S4、配置承载基板与配置于该承载基板上的导电材料层；
S5、图案化该导电材料层，以形成导电图案层；
S6、形成线路基板于该承载基板上，其中形成线路基板包括形成介电层于该承载基板上，该介电层覆盖该承载基板与该导电图案层；
S7、配置集成电路于该承载基板上，并将该集成电路电性连接该承载基板；
S8、形成封装胶体于该承载基板上，其中该封装胶体包覆该集成电路；以及移除该承载基板，其中该接垫的底面与该介电层的表面切齐。
2.根据权利要求1所述的集成电路封装体的制造方法，其特征在于，所述承载基板包括磊晶层，该磊晶层包括依次生长的第一半导体层、发光层及第二半导体层，磊晶层具有贯穿其第一半导体层、发光层及第二半导体层的缺陷。
3.根据权利要求1所述的集成电路封装体的制造方法，其特征在于，步骤S3中，进行热处理的工序包括将加工完毕坡莫合金PC材料加热至650℃至850℃后，逐渐冷却该加工完毕坡莫合金PC材料的退火工序，得到承载基板。
4.根据权利要求2所述的集成电路封装体的制造方法，其特征在于，承载基板顶面具有多个沟槽及多个凸脊，缺陷位于凸脊上方，沟槽与凸脊交替分布于承载基板顶面。
5.根据权利要求4所述的集成电路封装体的制造方法，其特征在于，沟槽内部形成缓冲层，缓冲层的厚度小于沟槽的深度，缓冲层位于磊晶层及基板之间。
6.根据权利要求1所述的集成电路封装体的制造方法，其特征在于，树脂包含选自丁腈橡胶、天然橡胶、苯乙烯丁二烯橡胶、丁二烯橡胶、乙烯丙烯橡胶、异戊二烯橡胶、聚氨酯橡胶、和丙烯酸橡胶中的1种以上。
7.根据权利要求1所述的集成电路封装体的制造方法，其特征在于，步骤S2中，对拉伸膜加热，树脂膜的耐折度为2100次，树脂膜的吸水率为0.09％，且耐热温度为180摄氏度。
8.根据权利要求1所述的集成电路封装体的制造方法，其特征在于，步骤S2中，对拉伸膜加热，树脂膜的耐折度为2050次，树脂膜的吸水率为0.085％，且耐热温度为190摄氏度。
CN202110767256.5A 2021-07-07 2021-07-07 集成电路封装体的制造方法 Pending CN113539840A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110767256.5A CN113539840A (zh) 2021-07-07 2021-07-07 集成电路封装体的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110767256.5A CN113539840A (zh) 2021-07-07 2021-07-07 集成电路封装体的制造方法

Publications (1)

Publication Number Publication Date
CN113539840A true CN113539840A (zh) 2021-10-22

Family

ID=78126998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110767256.5A Pending CN113539840A (zh) 2021-07-07 2021-07-07 集成电路封装体的制造方法

Country Status (1)

Country Link
CN (1) CN113539840A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
CN102369794A (zh) * 2009-03-31 2012-03-07 Jx日矿日石金属株式会社 电磁波屏蔽材料及电磁波屏蔽材料的制造方法
CN102487111A (zh) * 2010-12-04 2012-06-06 展晶科技(深圳)有限公司 半导体发光芯片制造方法
CN102543962A (zh) * 2009-04-28 2012-07-04 大日本印刷株式会社 金属屏蔽板的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
CN102369794A (zh) * 2009-03-31 2012-03-07 Jx日矿日石金属株式会社 电磁波屏蔽材料及电磁波屏蔽材料的制造方法
CN102543962A (zh) * 2009-04-28 2012-07-04 大日本印刷株式会社 金属屏蔽板的制造方法
CN102487111A (zh) * 2010-12-04 2012-06-06 展晶科技(深圳)有限公司 半导体发光芯片制造方法

Similar Documents

Publication Publication Date Title
Shin et al. Stretchable electroluminescent display enabled by graphene-based hybrid electrode
TWI634670B (zh) 聚合物導體板，太陽能電池及其製造方法
US9685488B2 (en) Organic light emitting display device and method of manufacturing the same
KR20190073856A (ko) 안테나와 rf 소자를 포함하는 모듈 및 이를 포함하는 기지국
US20130315533A1 (en) Premolded cavity for optoelectronic device
US20210212243A1 (en) Electromagnetic shielding film and method for making same
KR20170072553A (ko) 피부 질환 치료 및 노화 방지용 부착형 양자점 led 스킨 패치
CA2570099A1 (en) Process for encapsulation of cellulose based substrates using electromagnetic radiation heating
CN113539840A (zh) 集成电路封装体的制造方法
KR101482313B1 (ko) 유기전자소자 봉지용 봉합재, 봉합재 제조방법, 봉지방법 및 봉지된 유기전자소자
US9883579B1 (en) Package structure and manufacturing method thereof
CN202480495U (zh) 一种吸波体
TW200845220A (en) Microwave annealing for enhancing the efficiency of polymer photovoltaic device
US7960847B2 (en) Packaging structure of SIP and a manufacturing method thereof
CN209000590U (zh) 一种柔性电子材料生产的导电织物
CN106298897A (zh) 一种具有分离式集电极的平面栅igbt及其制作方法
CN110246829A (zh) 半导体封装件和半导体模块
CN109494260B (zh) 一种oj芯片大功率瞬态抑制保护二极管及其制作方法
KR100721965B1 (ko) 농업용 발열시트 및 그 제조방법
JP3720254B2 (ja) 薄膜太陽電池及びその製造方法
KR101978741B1 (ko) 캡슐화된 유기 발광 장치에서의 단락 위험 완화
CN209388882U (zh) 一种耐击穿电容器薄膜
US20110101406A1 (en) Light emitting device package and method for manufacturing the same
CN202839104U (zh) 光交联电缆
CN112072450A (zh) 基于光导器件的可调谐超高重频微波产生装置及产生方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211022