JP3895086B2 - チップ型半導体発光装置 - Google Patents
チップ型半導体発光装置 Download PDFInfo
- Publication number
- JP3895086B2 JP3895086B2 JP34864899A JP34864899A JP3895086B2 JP 3895086 B2 JP3895086 B2 JP 3895086B2 JP 34864899 A JP34864899 A JP 34864899A JP 34864899 A JP34864899 A JP 34864899A JP 3895086 B2 JP3895086 B2 JP 3895086B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- layer
- semiconductor light
- emitting device
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 16
- 238000007789 sealing Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000010931 gold Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【発明の属する技術分野】
この発明はチップ型半導体発光装置に関し、特にたとえば基板上の電極に接続された半導体発光チップを電極の一部とともにモールドした、チップ型半導体発光装置に関する。
【0002】
【従来の技術】
この種の従来のチップ型半導体発光装置を図4に示す。このチップ型半導体発光装置1は、基板2を含み、基板2の両端部には、一対の電極3および4が形成される。電極3および4は、それぞれ端子部3aおよび4aを含み、各端子部3aおよび4aの幅方向中央部には、突出部3bおよび4bが形成される。また、一方の突出部4bの先端にはパッド4cが形成される。電極3および4のそれぞれは、図4(B)に示すように、Cu(銅)層,Ni(ニッケル)層およびAu(金)層の3層で構成される。このように、最上層にAu層が形成されることにより、半田の被着性および金属線5との電気的接続性の向上が図られる。
【0003】
そして、電極4のパッド4cには、半導体発光チップ(以下、「LEDチップ」と略称する)6がボンディングされて、その裏面電極が電極4と電気的に接続され、LEDチップ6の表面電極6aと電極3の突出部3bとが金属線5でワイヤボンディングされる。さらに、突出部3b,突出部4b,パッド4c,金属線5およびLEDチップ6等が、透光性の合成樹脂からなるモールド7で封止される。
【0004】
このようなチップ型半導体発光装置1は、基板2の裏面を回路基板の表面に接触させた状態で実装され、リフロー工程において、端子部3aおよび4aと回路基板の配線パターンとが半田8により電気的に接続される。
【0005】
【発明が解決しようとする課題】
従来技術において、リフロー処理を繰り返して実施すると、図4(A)に示すように、溶融された半田8が突出部3bおよび4bを伝わってモールド7内に侵入し、金属線5やLEDチップ6に到達するおそれがあった。そして、半田8が金属線5やLEDチップ6に到達すると、到達時の衝撃によってこれらが剥離または損傷され、チップ型半導体発光装置1が正常に動作しなくなるおそれがあった。
【0006】
それゆえに、この発明の主たる目的は、半田によってモールド内の部品が剥離等されるのを防止できる、チップ型半導体発光装置を提供することである。
【0007】
【課題を解決するための手段】
この発明は、一対の電極、一対の電極に電気的に接続される半導体発光チップ、半導体発光チップの全体および一対の電極のそれぞれの一部を封止するモールド、およびモールド内の電極に形成され、かつ、外側から内側へ向かって高くなる段差を備える、チップ型半導体発光装置である。
【0008】
【作用】
リフロー処理時に溶融された半田が電極の表面を伝わってモールド内に侵入すると、この半田は、外側から内側へ向かって高くなる段差の壁に突き当たる。つまり、モールド内に侵入した半田の進行が、金属線やLEDチップ等の手前で阻止される。
【0009】
【発明の効果】
この発明によれば、段差によって半田の進行を阻止できるので、モールド内の部品が半田により剥離等されるのを防止できる。
【0010】
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【0011】
【実施例】
図1に示すこの実施例のチップ型半導体発光装置10は、携帯電話機やPHS等のような携帯用電子機器の照明等に適したものであり、絶縁性の基板12を含む。基板12は、ガラスクロスなどに耐熱性のBT樹脂を含浸させたBTレジン等からなり、そのサイズ(縦×横×高さ)は、近年の小型化の要請に応じて、たとえば2.0mm×1.25mm×0.8mm、または、1.6mm×0.8mm×0.8mm程度と小さく設定される。なお、発光装置10は、10cm×5cm程度の大きさの基板12に多数の素子をマトリクス状に形成し、これを切断することにより得られる。
【0012】
基板12の両端部には、一対の電極14および16が形成される。電極14および16は、基板12の下面から上面にわたって形成される端子部14aおよび16aを含み、端子部14aおよび16aのそれぞれの幅方向中央部から延びて突出部14bおよび16bが形成される。突出部14bおよび16bの長手方向中央部には、外側(端子部側)から内側(基板中央側)へ向かって高くなる段差18が、それらの幅方向全長にわたって形成される。そして、一方の突出部16bの先端にはパッド16cが形成される。なお、このような電極14および16は、図1(c)に示すように、Cu層,Ni層およびAu層の3層からなり、段差18は、Cu層の肉厚を外側(端子部側)から内側(基板中央側)へ向かって厚くすることによって形成される。最上層をAu層としたのは、半田40の被着性および金属線22との電気的接続性を良好にするためである。
【0013】
そして、パッド16cには、LEDチップ20がボンディングされて、その裏面電極と電極16とが電気的に接続される。また、LEDチップ20の表面電極20aと電極14の突出部14bとが金線等のような金属線22でワイヤボンディングされる。
【0014】
さらに、基板12の上面には、透光性の合成樹脂からなるモールド24が装着され、これによって、突出部14b,突出部16b,パッド16c,LEDチップ20および金属線22等が密封される。
【0015】
以下には、図2に従って、電極14および16に段差18を形成する方法を説明する。
【0016】
まず、図2(A)に示すように、表面に所定の厚み(16〜20μm程度)のCu箔が形成された基板12を準備し、Cu箔をパターンエッチングして、所定のパターン26を形成する。
【0017】
次に、図2(B)に示すように、パターン26の表面に第1Cu層28を所定の厚み(10μm程度)で電界メッキにより形成する。
【0018】
続いて、図2(C)に示すように、段差18よりも手前の部分にレジスト30を塗布し、第1Cu層28の上に第2Cu層32を所定の厚み(10μm程度)で電界メッキにより形成する。
【0019】
そして、図2(D)に示すように、レジスト30を除去した後、第1Cu層28および第2Cu層32の上にNi層34およびAu層36を電界メッキにより順次形成する。ここで、Ni層34の厚みは、5〜10μm程度に設定され、Au層36の厚みは、0.3〜0.5μm程度に設定される。
【0020】
このように、段差18は、Cu層の肉厚を外側から内側へ向かって厚くすることによって形成される。
【0021】
発光装置10は、図3に示すように、基板12を回路基板38の表面に直接載置した状態で実装され、リフロー工程において、端子部14aおよび16aと回路基板38の配線パターンとが半田40により電気的に接続される。リフロー処理時に、溶融された半田40が電極14および16の表面を伝わってモールド24内に侵入すると、半田40が段差18の壁に突き当たって、それ以上の進行が阻止される。
【0022】
この発明によれば、段差18によって半田40の進行を阻止できるので、モールド24内の部品(LEDチップ20および金属線22等)が半田40によって剥離等されるのを防止できる。したがって、発光装置10の誤動作を防止できる。
【0023】
なお、上述の実施例では、Cu層,Ni層およびAu層を電界メッキにより形成しているが、これらの層を無電界メッキ(化学メッキ)により形成してもよい。また、この場合には、Ni層とAu層との間にPd(パラジウム)層等のバリア層を形成してもよい。
【図面の簡単な説明】
【図1】この発明の一実施例を示す図解図である。
【図2】図1実施例における段差の形成方法を示す図解図である。
【図3】図1実施例において半田の侵入を阻止した状態を示す図解図である。
【図4】従来技術を示す図解図である。
【符号の説明】
10 …チップ型半導体発光装置
12 …基板
14,16 …電極
18 …段差
20 …半導体発光チップ
22 …金属線
24 …モールド
Claims (4)
- 一対の電極、
前記一対の電極に電気的に接続される半導体発光チップ、
前記半導体発光チップの全体および前記一対の電極のそれぞれの一部を封止するモールド、および
前記モールド内の前記電極に形成され、かつ、外側から内側へ向かって高くなる段差を備える、チップ型半導体発光装置。 - 前記電極はCu層を含み、前記段差は前記Cu層の肉厚を変化させることにより形成される、チップ型半導体発光装置。
- 前記電極の最上層はAu層である、請求項1または2記載のチップ型半導体発光装置。
- 基板をさらに含み、前記一対の電極は前記基板に形成される、請求項1ないし3のいずれかに記載のチップ型半導体発光装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34864899A JP3895086B2 (ja) | 1999-12-08 | 1999-12-08 | チップ型半導体発光装置 |
US09/731,889 US6847116B2 (en) | 1999-12-08 | 2000-12-07 | Chip-type semiconductor light-emitting device |
KR1020000074670A KR100665774B1 (ko) | 1999-12-08 | 2000-12-08 | 칩형 반도체 발광장치 |
TW090223985U TW519306U (en) | 1999-12-08 | 2000-12-08 | Chip-type semiconductor light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34864899A JP3895086B2 (ja) | 1999-12-08 | 1999-12-08 | チップ型半導体発光装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001168393A JP2001168393A (ja) | 2001-06-22 |
JP3895086B2 true JP3895086B2 (ja) | 2007-03-22 |
Family
ID=18398425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34864899A Expired - Lifetime JP3895086B2 (ja) | 1999-12-08 | 1999-12-08 | チップ型半導体発光装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6847116B2 (ja) |
JP (1) | JP3895086B2 (ja) |
KR (1) | KR100665774B1 (ja) |
TW (1) | TW519306U (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050056458A1 (en) * | 2003-07-02 | 2005-03-17 | Tsuyoshi Sugiura | Mounting pad, package, device, and method of fabricating the device |
EP1521312A3 (de) * | 2003-09-30 | 2008-01-16 | Osram Opto Semiconductors GmbH | Optoelektronisches Bauelement mit einem metallisierten Träger |
DE10347737A1 (de) * | 2003-09-30 | 2005-05-04 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit einem metallisierten Träger |
US7276782B2 (en) * | 2003-10-31 | 2007-10-02 | Harvatek Corporation | Package structure for semiconductor |
JP2005197329A (ja) * | 2004-01-05 | 2005-07-21 | Stanley Electric Co Ltd | 表面実装型半導体装置及びそのリードフレーム構造 |
KR100691440B1 (ko) * | 2005-11-15 | 2007-03-09 | 삼성전기주식회사 | Led 패키지 |
JP2008053290A (ja) * | 2006-08-22 | 2008-03-06 | Rohm Co Ltd | 光半導体装置およびその製造方法 |
JP2008251936A (ja) * | 2007-03-30 | 2008-10-16 | Rohm Co Ltd | 半導体発光装置 |
JP5202042B2 (ja) * | 2008-03-10 | 2013-06-05 | シチズン電子株式会社 | Ledランプ |
JP5103245B2 (ja) | 2008-03-31 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8610156B2 (en) * | 2009-03-10 | 2013-12-17 | Lg Innotek Co., Ltd. | Light emitting device package |
US20120153340A1 (en) | 2009-06-05 | 2012-06-21 | Advanced Photonics, Inc. | Submount, optical module provided therewith, and submount manufacturing method |
KR101028329B1 (ko) * | 2010-04-28 | 2011-04-12 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 그 제조방법 |
USD737784S1 (en) * | 2014-07-30 | 2015-09-01 | Kingbright Electronics Co., Ltd. | LED component |
USD758977S1 (en) * | 2015-06-05 | 2016-06-14 | Kingbright Electronics Co. Ltd. | LED component |
USD774475S1 (en) * | 2016-02-19 | 2016-12-20 | Kingbright Electronics Co. Ltd. | LED component |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3935501A (en) * | 1975-02-13 | 1976-01-27 | Digital Components Corporation | Micro-miniature light source assemblage and mounting means therefor |
US5227662A (en) * | 1990-05-24 | 1993-07-13 | Nippon Steel Corporation | Composite lead frame and semiconductor device using the same |
JPH065926A (ja) * | 1992-06-18 | 1994-01-14 | Rohm Co Ltd | チップ形発光ダイオード |
JP2501174B2 (ja) * | 1993-07-09 | 1996-05-29 | 富士通株式会社 | 表面実装用端子の製造方法 |
JPH08321634A (ja) * | 1995-05-26 | 1996-12-03 | Stanley Electric Co Ltd | 表面実装型発光ダイオード |
JP3065509B2 (ja) * | 1995-06-02 | 2000-07-17 | スタンレー電気株式会社 | 表面実装型発光ダイオード |
DE19638667C2 (de) * | 1996-09-20 | 2001-05-17 | Osram Opto Semiconductors Gmbh | Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement |
US5981314A (en) * | 1996-10-31 | 1999-11-09 | Amkor Technology, Inc. | Near chip size integrated circuit package |
JPH10150223A (ja) * | 1996-11-15 | 1998-06-02 | Rohm Co Ltd | チップ型発光素子 |
JP3871820B2 (ja) * | 1998-10-23 | 2007-01-24 | ローム株式会社 | 半導体発光素子 |
-
1999
- 1999-12-08 JP JP34864899A patent/JP3895086B2/ja not_active Expired - Lifetime
-
2000
- 2000-12-07 US US09/731,889 patent/US6847116B2/en not_active Expired - Lifetime
- 2000-12-08 KR KR1020000074670A patent/KR100665774B1/ko not_active IP Right Cessation
- 2000-12-08 TW TW090223985U patent/TW519306U/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100665774B1 (ko) | 2007-01-09 |
JP2001168393A (ja) | 2001-06-22 |
TW519306U (en) | 2003-01-21 |
KR20010070283A (ko) | 2001-07-25 |
US20010040239A1 (en) | 2001-11-15 |
US6847116B2 (en) | 2005-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3895086B2 (ja) | チップ型半導体発光装置 | |
JP3784976B2 (ja) | 半導体装置 | |
US7858443B2 (en) | Leadless integrated circuit package having standoff contacts and die attach pad | |
JP4359257B2 (ja) | Bgaパッケージおよびその製造方法 | |
EP0536418B1 (en) | Method of manufacturing a semiconductor device terminal structure | |
JP5942074B2 (ja) | 配線基板 | |
JPH10335337A (ja) | 半導体装置及びその製造方法 | |
KR20080045017A (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
JP3634709B2 (ja) | 半導体モジュール | |
KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
JP2004039988A (ja) | 素子搭載用回路基板及び電子装置 | |
JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
KR100688697B1 (ko) | 패키지 기판의 제조방법 | |
JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
JP3061177B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
KR100243023B1 (ko) | 반도체 패키지와 그 제조방법 및 그 적층방법 | |
JP7430988B2 (ja) | 電子装置 | |
JP2004095864A (ja) | 電子部品 | |
JP3777687B2 (ja) | チップキャリア | |
JPH10163371A (ja) | Icパッケージ用配線基板およびその製造方法 | |
JP4139185B2 (ja) | 配線基板の製造方法 | |
JP2001291800A (ja) | 電子部品用パッケージ | |
KR100338945B1 (ko) | 웨이퍼 스케일 패키지 및 그 제조방법 | |
JP4562314B2 (ja) | 電子装置の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3895086 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |