JPH02180041A - 両面可撓性回路基板及びその製造法 - Google Patents
両面可撓性回路基板及びその製造法Info
- Publication number
- JPH02180041A JPH02180041A JP33499788A JP33499788A JPH02180041A JP H02180041 A JPH02180041 A JP H02180041A JP 33499788 A JP33499788 A JP 33499788A JP 33499788 A JP33499788 A JP 33499788A JP H02180041 A JPH02180041 A JP H02180041A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- pattern
- insulating layer
- circuit board
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims description 87
- 239000011888 foil Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 17
- 239000012790 adhesive layer Substances 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 10
- 238000007740 vapor deposition Methods 0.000 claims description 10
- 229920001721 polyimide Polymers 0.000 claims description 9
- 239000009719 polyimide resin Substances 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｒ産業上の利用分野」
本発明は、両面可撓性回路基板及びその製造法に関する
。更に具体的に云えば、本発明は、回路配線パターンの
可撓性絶縁ベース材に対する接着層の介在なしに、絶縁
層の一方面に導電箔による所要の回路配線パターンと電
子回路素子の表面実装可能な突出接続パターンと備える
と共に、この絶縁層の、他方面に該パターンとの導通部
を含むメッキ層の形成可能な蒸着回路パターンを備える
ことにより、寸法安定性、耐熱性及び電子回路素子との
接続信頼性の高い高密度に配線形成可能な両面可撓性回
路基板及びその製造法に関する。
。更に具体的に云えば、本発明は、回路配線パターンの
可撓性絶縁ベース材に対する接着層の介在なしに、絶縁
層の一方面に導電箔による所要の回路配線パターンと電
子回路素子の表面実装可能な突出接続パターンと備える
と共に、この絶縁層の、他方面に該パターンとの導通部
を含むメッキ層の形成可能な蒸着回路パターンを備える
ことにより、寸法安定性、耐熱性及び電子回路素子との
接続信頼性の高い高密度に配線形成可能な両面可撓性回
路基板及びその製造法に関する。
「従来技術とその問題点」
ＩＣペアチップ等の電子回路素子の表面実装可能な従来
の可撓性回路基板は、第５図にその要部を概念的な断面
図で示す如く、可撓性銅張積層板に対するフオオトエッ
チング手法の採用によって、ポリイミドフィルム等の絶
縁性樹脂フィルム５３上に接着層５２を介在させて所要
の回路配線パターンと共に図示の如き表面実装用透孔に
突出した接続パターン５１Ａ及び５１Ｂを形成し、ＩＣ
ペアチップ等の電子回路素子８をその接続パターン５１
Ａ及び５１Ｂに平面実装した後、該実装部を適宜な樹脂
で封止処理し得るように構成するのが一般である。
の可撓性回路基板は、第５図にその要部を概念的な断面
図で示す如く、可撓性銅張積層板に対するフオオトエッ
チング手法の採用によって、ポリイミドフィルム等の絶
縁性樹脂フィルム５３上に接着層５２を介在させて所要
の回路配線パターンと共に図示の如き表面実装用透孔に
突出した接続パターン５１Ａ及び５１Ｂを形成し、ＩＣ
ペアチップ等の電子回路素子８をその接続パターン５１
Ａ及び５１Ｂに平面実装した後、該実装部を適宜な樹脂
で封止処理し得るように構成するのが一般である。
ところで、ＩＣペアチップ等の各種の電子回路素子の高
密度化に応して、斯かる可撓性回路基板の回路配線パタ
ーンも一層の高密度微細化が要望され、このような高密
度微細な可撓性回路基板に対して上記の如き電子回路素
子を表面実装方式で接続する場合、その接続実装構造に
は高い信頼性を要求される。しかしながら、上記の如き
従来の表面実装対応型可撓性回路基板は、ポリイミドフ
ィルム等の絶縁性樹脂フィルム５３と銅箔等からなる回
路配線パターン及び表面実装用接続パターン５１Ａ及び
５１Ｂとを接着層５２で接合した構造である為、この接
着層５２の存在は、可撓性回路基板に於ける寸法安定性
或いは耐熱性等に大きな影響を与え、上記の如き電子回
路素子の接続信頼性を低下させる大きな要因となってい
る。
密度化に応して、斯かる可撓性回路基板の回路配線パタ
ーンも一層の高密度微細化が要望され、このような高密
度微細な可撓性回路基板に対して上記の如き電子回路素
子を表面実装方式で接続する場合、その接続実装構造に
は高い信頼性を要求される。しかしながら、上記の如き
従来の表面実装対応型可撓性回路基板は、ポリイミドフ
ィルム等の絶縁性樹脂フィルム５３と銅箔等からなる回
路配線パターン及び表面実装用接続パターン５１Ａ及び
５１Ｂとを接着層５２で接合した構造である為、この接
着層５２の存在は、可撓性回路基板に於ける寸法安定性
或いは耐熱性等に大きな影響を与え、上記の如き電子回
路素子の接続信頼性を低下させる大きな要因となってい
る。
可撓性回路基板に於ける接着層の介在に伴なう上記の問
題に加えて、この種の可撓性回路基板を両面回路配線バ
クーン方式に構成する場合には、スルーホール導通比の
問題等、高密度微細化を図る上で更に種々の困難性が生
ずる。
題に加えて、この種の可撓性回路基板を両面回路配線バ
クーン方式に構成する場合には、スルーホール導通比の
問題等、高密度微細化を図る上で更に種々の困難性が生
ずる。
［発明の目的及び構成ｊ
本発明は、可撓性回路基板での接着層の介在に付随する
上記の如き諸問題を好適に解消する為に、接着層を介在
させることなく薄い絶縁層の一方面に所要の回路配線パ
ターンと電子回路素子の表面実装用接続パターンとを設
けると共に、該絶縁層の他方面にそれら回路配線・接続
パターンとの間に直接的な導通部を形成可能な蒸着回路
パターンを設けることにより、寸法安定性並びに耐熱性
等の諸特性の向上を図りながら、可撓性回路基板と電子
回路素子との接続信頼性を確保可能な高密度微細な表面
実装対応型両面可撓性回路基板並びにその製造法を提供
するものであ。
上記の如き諸問題を好適に解消する為に、接着層を介在
させることなく薄い絶縁層の一方面に所要の回路配線パ
ターンと電子回路素子の表面実装用接続パターンとを設
けると共に、該絶縁層の他方面にそれら回路配線・接続
パターンとの間に直接的な導通部を形成可能な蒸着回路
パターンを設けることにより、寸法安定性並びに耐熱性
等の諸特性の向上を図りながら、可撓性回路基板と電子
回路素子との接続信頼性を確保可能な高密度微細な表面
実装対応型両面可撓性回路基板並びにその製造法を提供
するものであ。
その為に、本発明に係る両面可撓性回路基板は、導電箔
の一方面の所要個所に接着層の介在なしに形成した絶縁
層を備え、該絶縁層の形成されない上記導電箔の所要部
位に透孔を備え、この透孔に位置させて突出形成した電
子回路素子の表面実装に必要な接続パターンと及び他の
所要の回路配線パターンとを具備し、上記絶縁層側に於
いて両面可撓性回路基板を得る為に必要な上記接続バタ
ン又は該回路配線パターンとの間の導通部を含む所要の
蒸着回路パターンを備えるように構成したものである。
の一方面の所要個所に接着層の介在なしに形成した絶縁
層を備え、該絶縁層の形成されない上記導電箔の所要部
位に透孔を備え、この透孔に位置させて突出形成した電
子回路素子の表面実装に必要な接続パターンと及び他の
所要の回路配線パターンとを具備し、上記絶縁層側に於
いて両面可撓性回路基板を得る為に必要な上記接続バタ
ン又は該回路配線パターンとの間の導通部を含む所要の
蒸着回路パターンを備えるように構成したものである。
ここで、蒸着回路パターンは、前記絶縁層との接着性を
高める第一の蒸着回路パターンと、この第一の蒸着回路
パターン上に形成した導電性の高い第二の蒸着回路パタ
ーンとで二層構造に構成することも出来、また、前記蒸
着回路パターン上には、更にメッキ導電層を形成すべく
構成することも可能である。
高める第一の蒸着回路パターンと、この第一の蒸着回路
パターン上に形成した導電性の高い第二の蒸着回路パタ
ーンとで二層構造に構成することも出来、また、前記蒸
着回路パターン上には、更にメッキ導電層を形成すべく
構成することも可能である。
斯かる両面可撓性回路基板は、先ず、導電箔の一方面の
所要個所に絶縁層を製膜し、該絶縁層上及びこの絶縁層
側の露出導電箔面上にスパッタリング手段で導電層を蒸
着し、この導電層及び上記導電箔の他方面に各々所要の
エツチングレジストパターンを形成した後、エツチング
処理を施して上記導電箔に所要の回路配線バクーン及び
電子回路素子の表面実装に必要な突出した接続パターン
を形成すると共に上記導電層に所要の蒸着回路パターン
を同時に形成し、最後に上記突出接続バタンに付着した
蒸着導電層部分を除去する各工程により簡便に製作可能
である。
所要個所に絶縁層を製膜し、該絶縁層上及びこの絶縁層
側の露出導電箔面上にスパッタリング手段で導電層を蒸
着し、この導電層及び上記導電箔の他方面に各々所要の
エツチングレジストパターンを形成した後、エツチング
処理を施して上記導電箔に所要の回路配線バクーン及び
電子回路素子の表面実装に必要な突出した接続パターン
を形成すると共に上記導電層に所要の蒸着回路パターン
を同時に形成し、最後に上記突出接続バタンに付着した
蒸着導電層部分を除去する各工程により簡便に製作可能
である。
絶縁層を製膜する手段としては、上記導電箔の方面の所
要個所に液状ポリイミド樹脂を塗布するか、或いは、感
光性ポリイミド樹脂を塗布又は貼着した後、露光・現像
処理する手法を採用でき、また、上記導電層の蒸着は、
前記絶縁層との接着性を高める第一の導電層を蒸着する
工程と、該第一の導電層上に更に導電性の高い第二の導
電層を蒸着する工程との多段階蒸着手法が好適である。
要個所に液状ポリイミド樹脂を塗布するか、或いは、感
光性ポリイミド樹脂を塗布又は貼着した後、露光・現像
処理する手法を採用でき、また、上記導電層の蒸着は、
前記絶縁層との接着性を高める第一の導電層を蒸着する
工程と、該第一の導電層上に更に導電性の高い第二の導
電層を蒸着する工程との多段階蒸着手法が好適である。
そして、上記各回路パターンに導電部材の厚付けを望む
場合には、前記エツチングレジストパターンを形成する
工程の前に、上記蒸着導電層側に於ける電子回路素子の
接続実装対応部位にメッキレジストを形成した後、他の
蒸着導電層及び上記導電箔の各面上にメッキ層を形成し
、このメッキレジストは、回路パターン形成の為の上記
エツチング処理工程後に除去するように工程を任意変更
することも容易である。
場合には、前記エツチングレジストパターンを形成する
工程の前に、上記蒸着導電層側に於ける電子回路素子の
接続実装対応部位にメッキレジストを形成した後、他の
蒸着導電層及び上記導電箔の各面上にメッキ層を形成し
、このメッキレジストは、回路パターン形成の為の上記
エツチング処理工程後に除去するように工程を任意変更
することも容易である。
「実 施 例Ｊ
以下、図示の実施例を参照しながら本発明を更に詳述す
る。第１図は本発明の一方の手法にょって構成された電
子回路素子の表面実装対応型両面可撓性回路基板の概念
的な要部断面構成図であっで、ＩＡ及び１ＢはＩＣペア
チップ等の電子回路素子８の表面実装に必要な突出した
接続パターンであり、これらの接続パターンＩＡ及びＩ
Ｂは、図示しないその他の所要の回路配線パターンと共
に薄い可撓性絶縁層２の一方面に接着層を介在させるこ
となく形成され、また、該絶縁層２の他方面には導電性
部材のスパッタリング手段で形成した所要の蒸着回路パ
ターン３．４を具備する。
る。第１図は本発明の一方の手法にょって構成された電
子回路素子の表面実装対応型両面可撓性回路基板の概念
的な要部断面構成図であっで、ＩＡ及び１ＢはＩＣペア
チップ等の電子回路素子８の表面実装に必要な突出した
接続パターンであり、これらの接続パターンＩＡ及びＩ
Ｂは、図示しないその他の所要の回路配線パターンと共
に薄い可撓性絶縁層２の一方面に接着層を介在させるこ
となく形成され、また、該絶縁層２の他方面には導電性
部材のスパッタリング手段で形成した所要の蒸着回路パ
ターン３．４を具備する。
これらの蒸着回路パターン３．４は、同図の如く、絶縁
層２との接着性を確保可能なニッケル等の接着性の良好
な第一の蒸着回路パターン３Ａ、４Ａと、銅等の良導電
性からなる第二の蒸着回路パターン３Ｂ、４Ｂとの二層
構造に構成することも好適である。そして、例えば、蒸
着回路パターン４には、図の如く接続パターンＩＢと直
接電気的に接合した導通部５を備えるように構成するこ
とも自在である。斯してＩＣペアチップ等を含む電子回
路素子８の表面実装対応型両面可撓性回路基板を得るこ
とができ、表面実装された電子回路素子８の接続実装部
位は適宜な樹脂９で封止処理可能となる。
層２との接着性を確保可能なニッケル等の接着性の良好
な第一の蒸着回路パターン３Ａ、４Ａと、銅等の良導電
性からなる第二の蒸着回路パターン３Ｂ、４Ｂとの二層
構造に構成することも好適である。そして、例えば、蒸
着回路パターン４には、図の如く接続パターンＩＢと直
接電気的に接合した導通部５を備えるように構成するこ
とも自在である。斯してＩＣペアチップ等を含む電子回
路素子８の表面実装対応型両面可撓性回路基板を得るこ
とができ、表面実装された電子回路素子８の接続実装部
位は適宜な樹脂９で封止処理可能となる。
斯かる表面実装対応型両面可撓性回路基板は、第２図に
示す製造手法の採用により順次製作できるものであって
、先ず、同図（１）に示すように例えば圧延銅箔等の導
電箔ｌの一方面の所要個所に薄い可撓性の絶縁層２を形
成する工程から出発する。この絶縁層２を形成する際に
は、導電箔１を露出させて該部に電子回路素子の為の表
面実装接続パターン形成部２Ａ及び導通形成部２Ｂを設
は得るように、導電箔１の必要個所に液状ポリイミド樹
脂を選択的に塗布形成するか、或いは感光性ポリイミド
樹脂層を該導電箔１に一様に塗布又は被着した後、この
感光性ポリイミド樹脂層に対して露光・現像処理を施す
手段の採用により、該絶縁層２の上記態様に応した所要
部位への選択的な形成が可能である。このような態様で
形成される絶縁層２に面する導電箔ｌ側に対しては、そ
の間の接合性を良好に高める為に粗面化処理を適宜予め
施すことも任意採用可能である。
示す製造手法の採用により順次製作できるものであって
、先ず、同図（１）に示すように例えば圧延銅箔等の導
電箔ｌの一方面の所要個所に薄い可撓性の絶縁層２を形
成する工程から出発する。この絶縁層２を形成する際に
は、導電箔１を露出させて該部に電子回路素子の為の表
面実装接続パターン形成部２Ａ及び導通形成部２Ｂを設
は得るように、導電箔１の必要個所に液状ポリイミド樹
脂を選択的に塗布形成するか、或いは感光性ポリイミド
樹脂層を該導電箔１に一様に塗布又は被着した後、この
感光性ポリイミド樹脂層に対して露光・現像処理を施す
手段の採用により、該絶縁層２の上記態様に応した所要
部位への選択的な形成が可能である。このような態様で
形成される絶縁層２に面する導電箔ｌ側に対しては、そ
の間の接合性を良好に高める為に粗面化処理を適宜予め
施すことも任意採用可能である。
次に、上記絶縁層２の形成側に対して、第一の導電層蒸
着工程としてのＮｉ等の接着性の良好な金属のスパッタ
リング処理を施し、更にその上に導電性に冨むＣｕ等の
良導電性金属のスパッタリング処理を施すことにより、
導電箔ｌと直接的に被着接合した導通部５を備えた同図
（２）に示す如き蒸着導電層１２を被着形成する。接着
性の高い第一の導電層蒸着工程では、上記の如きＮｉに
代えて、その他のＣｒ、’ＡＩ２、Ｔｉ、Ｍｎ、Ｎｂ、
Ｔａ、Ｍｏ、Ｗ、Ｈｆ等の蒸着部材の伴用も可能である
。
着工程としてのＮｉ等の接着性の良好な金属のスパッタ
リング処理を施し、更にその上に導電性に冨むＣｕ等の
良導電性金属のスパッタリング処理を施すことにより、
導電箔ｌと直接的に被着接合した導通部５を備えた同図
（２）に示す如き蒸着導電層１２を被着形成する。接着
性の高い第一の導電層蒸着工程では、上記の如きＮｉに
代えて、その他のＣｒ、’ＡＩ２、Ｔｉ、Ｍｎ、Ｎｂ、
Ｔａ、Ｍｏ、Ｗ、Ｈｆ等の蒸着部材の伴用も可能である
。
斯かる二層構造からなる蒸着導電層１２の形成工程の終
了後には、電子回路素子の表面実装接続部を含む両面可
撓性回路基板を形成するために、同図（３）に示す如く
、上記蒸着導電層１２及び露出導電箔１側に所要のフォ
トエラチンブレジスドパターン１３．１４を露光・現像
処理工程によって各別に形成し、ここで、該レジストパ
ターン１３側には電子回路素子の表面実装に要する突出
した接続パターンを得る為の導電層露出部１３Ａを形成
しておく。次いで、両面同時のエツチング処理工程を加
えた後、両エツチングレジストパターン１３．１４の剥
離処理により、同図（４）のとおり、導電箔には所要の
回路配線パターンと共に表面実装用透孔１５に突出した
電子回路素子の接続パターンｌＡ、ＩＢを形成でき、ま
た、蒸着導電層１２には所望の蒸着回路パターン１２Ａ
を設けることが出来る。接続パターンＩＡ、ＩＢに付着
した余分な蒸着導電層部分を除去する為に、同図（５）
の如く、蒸着回路パターン１２Ａ面の所要個所にエツチ
ングレジスト１６Ａ、１６Ｂを形成した状態で軽くエツ
チング処理に付した後、該エツチングレジスト１６Ａ、
１６Ｂを剥離することにより、同図（６）に示すように
、電子回路素子の表面実装部１７を備えた第１図に対応
した両面可撓性回路基板が得られる。
了後には、電子回路素子の表面実装接続部を含む両面可
撓性回路基板を形成するために、同図（３）に示す如く
、上記蒸着導電層１２及び露出導電箔１側に所要のフォ
トエラチンブレジスドパターン１３．１４を露光・現像
処理工程によって各別に形成し、ここで、該レジストパ
ターン１３側には電子回路素子の表面実装に要する突出
した接続パターンを得る為の導電層露出部１３Ａを形成
しておく。次いで、両面同時のエツチング処理工程を加
えた後、両エツチングレジストパターン１３．１４の剥
離処理により、同図（４）のとおり、導電箔には所要の
回路配線パターンと共に表面実装用透孔１５に突出した
電子回路素子の接続パターンｌＡ、ＩＢを形成でき、ま
た、蒸着導電層１２には所望の蒸着回路パターン１２Ａ
を設けることが出来る。接続パターンＩＡ、ＩＢに付着
した余分な蒸着導電層部分を除去する為に、同図（５）
の如く、蒸着回路パターン１２Ａ面の所要個所にエツチ
ングレジスト１６Ａ、１６Ｂを形成した状態で軽くエツ
チング処理に付した後、該エツチングレジスト１６Ａ、
１６Ｂを剥離することにより、同図（６）に示すように
、電子回路素子の表面実装部１７を備えた第１図に対応
した両面可撓性回路基板が得られる。
第３図は、上記第１図に示す構造の両面可撓性回路基板
の回路配線パターンを含む接続パターンＩＡ、ＩＢ及び
蒸着回路パターン３．４上に更に銅メッキ等によるメッ
キ導電層６Ａ、６Ｂ、７Ａ、７Ｂを各別に厚付けした構
造の表面実装対応型の両面可撓性回路基板を示すのもで
あり、この形態の基板構造を製作するには、第４図（１
）〜（２）の如く、第２図（１）〜（２）と同等に、絶
縁層２の製膜工程及び蒸着導電層１２の形成工程を行っ
た段階で、第４図（３）のように電子回路素子の表面実
装対応部位にメッキレジスト２０を適宜形成する。次い
で、同図（４）の如く導電箔１及び蒸着導電層１２の各
露出面に銅メッキ層６．７を均一に被着形成し、以下、
前記工程と略同様に第４図（５）〜（８）に示すとおり
、フォトエツチングレジストパターンの形成工程、エツ
チングによる所要のパターンニング工程、該エツチング
レジストパターン及びメッキレジスト２０の剥離除去工
程、そして余分な蒸着導電層の軽いエツチング除去処理
工程を順次的に実施することにより、第３図の構造に対
応した同図（８）に示すメッキ導電層６Ａ、６Ｂ、７Ａ
、７Ｂを厚付けした両面可撓性回路基板製品を得ること
ができる。
の回路配線パターンを含む接続パターンＩＡ、ＩＢ及び
蒸着回路パターン３．４上に更に銅メッキ等によるメッ
キ導電層６Ａ、６Ｂ、７Ａ、７Ｂを各別に厚付けした構
造の表面実装対応型の両面可撓性回路基板を示すのもで
あり、この形態の基板構造を製作するには、第４図（１
）〜（２）の如く、第２図（１）〜（２）と同等に、絶
縁層２の製膜工程及び蒸着導電層１２の形成工程を行っ
た段階で、第４図（３）のように電子回路素子の表面実
装対応部位にメッキレジスト２０を適宜形成する。次い
で、同図（４）の如く導電箔１及び蒸着導電層１２の各
露出面に銅メッキ層６．７を均一に被着形成し、以下、
前記工程と略同様に第４図（５）〜（８）に示すとおり
、フォトエツチングレジストパターンの形成工程、エツ
チングによる所要のパターンニング工程、該エツチング
レジストパターン及びメッキレジスト２０の剥離除去工
程、そして余分な蒸着導電層の軽いエツチング除去処理
工程を順次的に実施することにより、第３図の構造に対
応した同図（８）に示すメッキ導電層６Ａ、６Ｂ、７Ａ
、７Ｂを厚付けした両面可撓性回路基板製品を得ること
ができる。
斯かる両面可撓性回路基板に於いて、形成すべき両面の
回路パターンが高密度微細化して絶縁層２の誘電率が問
題となるような際には、該絶縁層にテフロン等の低誘電
率部材を使用すべく変更することも好適である。
回路パターンが高密度微細化して絶縁層２の誘電率が問
題となるような際には、該絶縁層にテフロン等の低誘電
率部材を使用すべく変更することも好適である。
「発明の効果」
本発明に係る両面可撓性回路基板及びその製造法は、上
記の構成を具備するので、少なくとも次のような効果を
奏する。
記の構成を具備するので、少なくとも次のような効果を
奏する。
接着層を介在させた従来構造に比較した場合、無接着層
構造の採用により、寸法安定性や耐熱性を格段に向上で
き、従って、この可撓性回路基板と電子回路素子との接
続信頼性を十分に確保可能どなる。
構造の採用により、寸法安定性や耐熱性を格段に向上で
き、従って、この可撓性回路基板と電子回路素子との接
続信頼性を十分に確保可能どなる。
接着層の介在なしに両面の所要回路パターンを形成でき
るので、マイグレーションの発生を抑制して耐環境性を
向上させ得る。
るので、マイグレーションの発生を抑制して耐環境性を
向上させ得る。
ニッケル等の接着性の高い導電層をスパッタリング手法
で絶縁層に形成するので、構成部材相互の付着力を強固
に確保できる。
で絶縁層に形成するので、構成部材相互の付着力を強固
に確保できる。
両面の所要回路バクーンの間の所要部位に対する導通化
も従来の如きスルーホール導通手段によることなく、上
記蒸着導電層の被着工程で容易に達成可能である。
も従来の如きスルーホール導通手段によることなく、上
記蒸着導電層の被着工程で容易に達成可能である。
従って、高密度微細な両面可撓性回路基板を構成してＩ
Ｃペアチップ等の電子回路素子に対する接続信頼性の優
れた表面実装対応型製品を提供できる。
Ｃペアチップ等の電子回路素子に対する接続信頼性の優
れた表面実装対応型製品を提供できる。
第１図は本発明の一方の手法によって構成された電子回
路素子の表面実装対応型両面可撓性回路基板の概念的な
要部断面構成図、 第２区（１）〜（６）はその概念的な製造工程説明図、 第３図は本発明の他方の手法に従ってメッキ導電層を厚
付けずべく構成した第１図と同様な電子回路素子の表面
実装対応型両面可撓性回路基板の概念的な要部断面構成
図、 第４図（１）〜（８）はその概念的な製造工程説明図、
そして。 第５図は接着層を用いた従来構造の表面実装対応型可撓
性回路基板の概念的な要部断面構成図である。 ｌ ： ＩＡ 、 Ｉ Ｂ ＝ ２ ： ２ Ａ ： ２ Ｂ ： ３、４ ： ３ Ａ、 ４ Ａ ： ３ Ｂ、 ４ Ｂ ： ５二 ６．７： ９： １７： 銅箔等の導電箔 接 続 パ タ − ン 可撓性の絶縁層 接続パターン形成部 導 通 形 成 部 蒸着回路パターン 第一の蒸着導電層 第二の蒸着導電層 直接接合導通部 銅 メ ッ キ 層重 子
回 路 素 子 樹 脂 封 止 部 表 面 実 装 部 メ ッ キ し ジ ス ト第４図
路素子の表面実装対応型両面可撓性回路基板の概念的な
要部断面構成図、 第２区（１）〜（６）はその概念的な製造工程説明図、 第３図は本発明の他方の手法に従ってメッキ導電層を厚
付けずべく構成した第１図と同様な電子回路素子の表面
実装対応型両面可撓性回路基板の概念的な要部断面構成
図、 第４図（１）〜（８）はその概念的な製造工程説明図、
そして。 第５図は接着層を用いた従来構造の表面実装対応型可撓
性回路基板の概念的な要部断面構成図である。 ｌ ： ＩＡ 、 Ｉ Ｂ ＝ ２ ： ２ Ａ ： ２ Ｂ ： ３、４ ： ３ Ａ、 ４ Ａ ： ３ Ｂ、 ４ Ｂ ： ５二 ６．７： ９： １７： 銅箔等の導電箔 接 続 パ タ − ン 可撓性の絶縁層 接続パターン形成部 導 通 形 成 部 蒸着回路パターン 第一の蒸着導電層 第二の蒸着導電層 直接接合導通部 銅 メ ッ キ 層重 子
回 路 素 子 樹 脂 封 止 部 表 面 実 装 部 メ ッ キ し ジ ス ト第４図
Claims (8)
- （１）導電箔の一方面の所要個所に接着層の介在なしに
形成した絶縁層を備え、該絶縁層の形成されない上記導
電箔の所要部位に透孔を備え、該透孔に位置させて突出
形成した電子回路素子の表面実装に必要な接続パターン
と及び他の所要の回路配線パターンとを具備し、上記絶
縁層側に於いて両面可撓性回路基板を得る為に必要な上
記接続パターン又は回路配線パターンとの間の導通部を
含む所要の蒸着回路パターンを具備するように構成した
ことを特徴とする両面可撓性回路基板。 - （２）前記蒸着回路パターンは前記絶縁層との接着性を
高める第一の蒸着回路パターンと、該第一の蒸着回路パ
ターン上に形成した導電性の高い第二の蒸着回路パター
ンとを具備すべく構成した請求項（１）に記載の両面可
撓性回路基板。 - （３）前記蒸着回路パターン上に更にメッキ導電層を備
えることを特徴とする請求項（１）又は（２）に記載の
両面可撓性回路基板。 - （４）導電箔の一方面の所要個所に絶縁層を製膜し、該
絶縁層上及びこの絶縁層側の露出導電箔面上に導電層を
蒸着し、該導電層及び上記導電箔の他方面に各々所要の
エッチングレジストパターンを形成した後、エッチング
処理を施して上記導電箔に所要の回路配線パターン及び
電子回路素子の表面実装に必要な突出した接続パターン
を形成すると共に上記導電層に所要の蒸着回路パターン
を同時に形成し、最後に上記突出接続パターンに付着し
た蒸着導電層部分を除去する各工程を備える両面可撓性
回路基板の製造法。 - （５）前記絶縁層の製膜工程が、上記導電箔の一方面の
所要個所に液状ポリイミド樹脂を塗布する工程を含む請
求項（４）の両面可撓性回路基板の製造法。 - （６）前記絶縁層の製膜工程が、上記導電箔の一方面に
感光性ポリイミド樹脂を塗布又は貼着した後、露光・現
像処理する工程を含む請求項（４）の両面可撓性回路基
板の製造法。 - （７）前記導電層を蒸着する工程が、前記絶縁層との接
着性を高める第一の導電層を蒸着する工程と、該第一の
導電層上に更に導電性の高い第二の導電層を蒸着する工
程とを含む請求項（４）〜（６）の両面可撓性回路基板
の製造法。 - （８）前記エッチングレジストパターンを形成する工程
の前に、上記蒸着導電層側に於ける電子回路素子の接続
実装対応部位にメッキレジストを形成した後、他の蒸着
導電層及び上記導電箔の各面上にメッキ層を形成する工
程を備え、上記エッチング処理工程後に該メッキレジス
トを除去する工程を含む請求項（４）〜（７）の両面可
撓性回路基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63334997A JP2571960B2 (ja) | 1988-12-30 | 1988-12-30 | 両面可撓性回路基板及びその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63334997A JP2571960B2 (ja) | 1988-12-30 | 1988-12-30 | 両面可撓性回路基板及びその製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02180041A true JPH02180041A (ja) | 1990-07-12 |
| JP2571960B2 JP2571960B2 (ja) | 1997-01-16 |
Family
ID=18283578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63334997A Expired - Fee Related JP2571960B2 (ja) | 1988-12-30 | 1988-12-30 | 両面可撓性回路基板及びその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2571960B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04166917A (ja) * | 1990-10-31 | 1992-06-12 | Nippon Mektron Ltd | 電気泳動表示素子 |
| JP2010267754A (ja) * | 2009-05-14 | 2010-11-25 | Hitachi Cable Ltd | 半導体装置用テープキャリアおよびその製造方法 |
-
1988
- 1988-12-30 JP JP63334997A patent/JP2571960B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04166917A (ja) * | 1990-10-31 | 1992-06-12 | Nippon Mektron Ltd | 電気泳動表示素子 |
| JP2010267754A (ja) * | 2009-05-14 | 2010-11-25 | Hitachi Cable Ltd | 半導体装置用テープキャリアおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2571960B2 (ja) | 1997-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772501B2 (en) | Flexible printed circuit board | |
| JP3226959B2 (ja) | 多層フレキシブルプリント基板の製法 | |
| JPH08330736A (ja) | 多層基板およびその製造方法 | |
| JP2000236149A (ja) | インダクタ付き配線基板およびその製造方法 | |
| JPH02180041A (ja) | 両面可撓性回路基板及びその製造法 | |
| JPH1027952A (ja) | プリント配線板及びその製造方法 | |
| JP3155743B2 (ja) | 配線基板およびその製造方法並びに多層配線基板 | |
| JPS60216573A (ja) | フレキシブル印刷配線板の製造方法 | |
| JPH0239594A (ja) | リジッドフレキシブル配線板の製造方法 | |
| JP3050253B2 (ja) | 多層電子部品搭載用基板の製造方法 | |
| JP2001250722A (ja) | 高周波コイル | |
| JP3389985B2 (ja) | 配線基板、半導体装置およびその製造方法 | |
| JPH0563340A (ja) | 機能素子を有する配線板の製造法 | |
| JP3880921B2 (ja) | 金属ベース配線基板及びその基板を使った高周波装置 | |
| JPH10126026A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
| JPH0278253A (ja) | 多層プラスチックチップキャリア | |
| JPS6355236B2 (ja) | ||
| JPH1070365A (ja) | 多層回路基板の製造方法 | |
| JPH04102341A (ja) | Ｔａｂテープの製造方法 | |
| JPH10294413A (ja) | 半導体チップ及び電子デバイスを外部回路と接続するための導電シート及び該導電シートによる接合（接続）方法 | |
| JPS6317589A (ja) | 二層プリント回路基板 | |
| JP2918994B2 (ja) | 回路基板及び多層回路基板の製造方法 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JPS59188192A (ja) | 電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |