JPH0770558B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0770558B2
JPH0770558B2 JP61111314A JP11131486A JPH0770558B2 JP H0770558 B2 JPH0770558 B2 JP H0770558B2 JP 61111314 A JP61111314 A JP 61111314A JP 11131486 A JP11131486 A JP 11131486A JP H0770558 B2 JPH0770558 B2 JP H0770558B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor element
semiconductor
semiconductor device
showing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61111314A
Other languages
English (en)
Other versions
JPS62265744A (ja
Inventor
義彦 根本
美義 ▲吉▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61111314A priority Critical patent/JPH0770558B2/ja
Publication of JPS62265744A publication Critical patent/JPS62265744A/ja
Publication of JPH0770558B2 publication Critical patent/JPH0770558B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置に関し、特に半導体素子の回路素
子部の一部から取出される電極の構造の改良に関するも
のである。
［従来の技術］ 第６図は、従来の半導体装置の構造を示す断面図であ
る。図において、半導体基板２の表側面に所定の機能を
持つ回路素子部３が形成されている。半導体基板２と回
路素子部３とは半導体素子１を構成する。回路素子部３
表面に電極20が設けられており、半導体基板２の裏側面
に裏面電極６が設けられている。裏面電極６は半導体基
板２全体に電位を与えるためのものである。絶縁体パッ
ケージ30に凹部４が形成されており、この凹部４の底部
にダイパッド７が設けられている。このダイパッド７に
半導体素子１が載せられている。絶縁体パッケージ30の
内部およびその段部50表面に電路40,41が形成されてお
り、電極20はアルミニウム（Al）などからなる金属線５
により電路41に電気的に結線されている。絶縁体パッケ
ージ30の裏側面30bにピン９が設けられており、電路40
はピン９に電気的に接続されている。絶縁体パッケージ
30の段部51上にフタ10が載せられており、このフタ10に
よって半導体素子１が凹部４に気密に収納されている。
第７図は、従来の他の半導体装置の構造を示す断面図で
ある。図において、半導体素子１の回路素子部３表面に
ハンダなどからなる突起状の電極21が設けられている。
絶縁体パッケージ31の内部およびその表側面31aに電路4
0,41が形成されている。電極21は電路41に電気的に接続
されており、半導体素子１は電極21,電路41を介して半
導体パッケージ31に載せられている。表面側31aにコの
字状のフタ11が載せられており、このフタ11の内部に半
導体１が気密に収納されている。
［発明が解決しようとする問題点］ ところで、第６図に示す半導体装置の場合、電極20と電
路41とを金属線５によって１本１本結線しなければなら
ず、電極20の数が多くなって結線作業が増えると、半導
体装置の製造時間の増加や歩留りの低下を招くといった
問題点があった。
また、第７図に示す半導体装置の場合、複数個の電極21
を電路41に一括して接合できるため、第６図の半導体装
置の場合のような電極数の増加に関わる問題点は解消さ
れるが、この場合は、半導体素子１から発生する熱は、
主として電極21を通してのみ外部に放散されるため放熱
効率が悪く、これを解決するためには特別な放熱構造を
設ける必要があった。また、半導体素子１の回路素子部
３が下向きになるようにして電極21を電路41と接合する
ため、裏面電極６を電路41に電気的に接続することが困
難になるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、半導体素子の回路素子部の一部から取出され
る電極を絶縁体パッケージに形成された電路に一括して
接続できるとともに、半導体素子で発生する熱の放熱特
性の良好な半導体装置を得ることを目的とする。
［問題点を解決するための手段］ この発明に係る半導体装置は、半導体素子の表側面に形
成された回路素子部の一部から取出される電極を、半導
体素子表面に回路素子部からこの半導体素子の側面に沿
ってその裏側面の一部まで延びるように設けたものであ
る。
［作用］ この発明においては、半導体素子の回路素子部の一部か
ら取出される電極を、半導体素子表面に回路素子部から
この半導体素子の側面に沿ってその裏側面の一部まで延
びるように設けたので、上記電極を絶縁体パッケージに
形成された電路に一括して電気的に接続することができ
る。また、半導体素子の裏側面の上記電極，ハンダを介
して絶縁体パッケージに形成された電路に熱伝導的に接
続される部分の面積は、従来の突起状の電極の場合にお
いて半導体素子の表側面の突起状の電極を介して絶縁体
パッケージに形成された電路に熱伝導的に接続される部
分の面積に比べて広くなるので、半導体素子で発生した
熱が効率良く外部に放散される。
［実施例］ 以下、この発明の実施例を図について説明する。なお、
この実施例の説明において、従来の技術の説明と重複す
る部分については適宜その説明を省略する。
第1A図は、この発明の第１の実施例であるピングリット
アレイ形の半導体装置の構造を示す断面図である。図に
おいて、銅（Cu）などからなる電極22は半導体素子１の
表側面に形成された回路素子部３の一部から取出され、
この電極22は半導体素子１表面に回路素子部３から半導
体素子１の側面に沿ってその裏側面の一部まで延びるよ
うに設けられている。半導体素子１の半導体基板２の裏
側面に裏面電極60が設けられている。絶縁体パッケージ
31の内部およびその表側面31aに電路40,41が形成されて
おり、また、表側面31aにダイパッド７が設けられてい
る。電極22および裏面電極60はハンダ13により電路41お
よびダイパッド７に接合されており、このようにして半
導体素子１が絶縁体パッケージ31上に載せられてフタ11
の内部に収納されている。
第1B図は、第1A図の金属電極およびそのまわりの部分を
さらに詳細に示す拡大断面図である。図において、半導
体基板２の表面領域にｐ型やｎ型の半導体領域1aが形成
されている。半導体基板２表面および半導体領域1a表面
に絶縁膜1c1,1c2が形成されている。絶縁膜1c1に設けら
れたコンタクト孔80および絶縁膜1c1表面に配線膜1bが
形成されており、この配線膜1bはコンタクト孔80によっ
て半導体領域1aと接続されている。絶縁膜1c1,1c2表面
および配線膜16表面に絶縁膜1c3が形成されている。絶
縁膜1c3に設けられたコンタクト孔81、絶縁膜1c3表面お
よび絶縁膜1c2表面に電極22が形成されており、この電
極22はコンタクト孔81により配線膜1bと接続されてい
る。そして、半導体基板２と半導体領域1aと配線膜1bと
絶縁膜1c1,1c2,1c3とにより半導体素子１を構成してい
る。
第1C図は、第1A図の半導体素子および電極を回路素子部
側から見た外観を示す斜視図であり、第1D図は、第1A図
の半導体素子および電極を裏面電極側から見た外観を示
す斜視図であり、第1E図は、第1A図の絶縁体パッケージ
およびその付属品の外観を示す斜視図である。
以上のように、この実施例においては、電極22を半導体
素子１表面に回路素子部３の一部から半導体素子１の側
面に沿ってその裏側面の一部に延びるように設けている
ので、電極22の半導体素子１の裏側面に形成された部分
と、絶縁体パッケージ31表面に形成された電路41とを対
向させて半導体素子１を絶縁体パッケージ31上に載せる
ことができる。このため、電極22と電路41間にハンダ13
を介在させてこれらを加熱することによって、電極22を
電路41に一括してハンダ付けでき、従来の場合のように
電極と電路とを１本１本金属線によって結線する必要が
なく、半導体装置の製造時間を短縮できるとともにその
歩留りを向上させることができる。
また、半導体素子１の裏側面の電極22,ハンダ13を介し
て電路41に熱伝導的に接続される部分の面積は、従来の
突起状の電極の場合において半導体素子１の表側面の突
起状の電極21を介して電路41に熱伝導的に接続される部
分の面積に比べて広くなる。そして、前者の面積と、半
導体素子１の裏側面の裏面電極60,ハンダ13を介してダ
イパッド７に熱伝導的に接続される部分の面積との合計
は半導体素子１の裏側面の面積の大部分を占める。この
ため、半導体素子１で発生した熱な効率良く外部に放散
され、半導体装置の放熱特性も良好となる。
また、裏面電極60は絶縁体パッケージ31と対向するよう
に配置されるので、裏面電極60を絶縁体パッケージ31の
電路と容易に電気的に接続することができる。
第２図は、この発明の第２の実施例であるフラットパッ
ク型の半導体装置の構造を示す断面図である。図におい
て、32は絶縁体パッケージ、42は電路、120はリードで
ある。
第３図は、この発明の第３の実施例であるデュアルイン
ラインパッケージ型の半導体装置の構造を示す断面図で
ある。図において、33は絶縁体パッケージ、43は電路、
121はリードである。
第４図は、この発明の第４の実施例であるチップキャリ
ア型の半導体装置の構造を示す断面図である。図におい
て、34は絶縁体パッケージ、44は電路である。
第５図は、この発明の第５の実施例である樹脂封止型の
半導体装置の構造を示す断面図である。図において、35
は絶縁体パッケージ、45は電路であり、この電路45とし
てリードフレームやフィルムキャリアが用いられる。
なお、上記実施例では、半導体基板の一主面にのみ回路
素子部を形成した半導体素子を用いた半導体装置につい
て示したが、この発明は、半導体基板の表側面および裏
側面に回路素子部を形成した半導体素子を用い、この両
回路素子部を電気的に接続するとともにこれらを外部と
電気的に接続するような半導体装置にも適用することが
できる。
［発明の効果］ 以上のようにこの発明によれば、半導体素子の表側面に
形成された回路素子部の一部から取出される電極を、半
導体素子表面に回路素子部から半導体素子の側面に沿っ
てその裏側面の一部まで延びるように設けたので、上記
電極を絶縁体パッケージに形成された電路に一括して接
続できるとともに、半導体素子で発生する熱の放熱特性
の良好な半導体装置を得ることができる。
【図面の簡単な説明】
第1A図は、この発明の第１の実施例であるピングリット
アレイ型の半導体装置の構造を示す断面図である。 第1B図は、第1A図の金属電極およびそのまわりの部分を
さらに詳細に示す拡大断面図である。 第1C図は、第1A図の半導体素子および電極を回路素子部
側から見た外観を示す斜視図である。 第1D図は、第1A図の半導体素子および電極の裏面電極側
から見た外観を示す斜視図である。 第1E図は、第1A図の絶縁体パッケージおよびその付属部
品の外観を示す斜視図である。 第２図は、この発明の第２の実施例であるフラットパッ
ク型の半導体装置の構造を示す断面図である。 第３図は、この発明の第３の実施例であるデュアルイン
ラインパッケージ型の半導体装置の構造を示す断面図で
ある。 第４図は、この発明の第４の実施例であるチップキャリ
ア型の半導体装置の構造を示す断面図である。 第５図は、この発明の第５の実施例である樹脂封止型の
半導体装置の構造を示す断面図である。 第６図は、従来の半導体装置の構造を示す断面図であ
る。 第７図は、従来の他の半導体装置の構造を示す断面図で
ある。 図において、１は半導体素子、２は半導体基板、３は回
路素子部、22は電極、31,32,33,34,35は絶縁体パッケー
ジ、40,41,42,43,44,45は電路、60は裏面電極、７はダ
イパッド、９はピン、10,11はフタ、13はハンダ、80,81
はコンタクト孔、1aは半導体領域、1bは配線膜、1c1,1c
2,1c3は絶縁膜、120,121はリードである。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体素子と、 前記半導体素子を載せて収納し、電路が形成された絶縁
    体パッケージと、 前記半導体素子の表側面に形成された回路素子部の一部
    から取出され、該回路素子部と前記電路との電気的接続
    をとるための電極とを備えた半導体装置において、 前記電極を前記半導体素子表面に前記回路素子部から該
    半導体素子の側面に沿ってその下側面の一部まで延びる
    ように設けたことを特徴とする半導体装置。
JP61111314A 1986-05-13 1986-05-13 半導体装置 Expired - Lifetime JPH0770558B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61111314A JPH0770558B2 (ja) 1986-05-13 1986-05-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61111314A JPH0770558B2 (ja) 1986-05-13 1986-05-13 半導体装置

Publications (2)

Publication Number Publication Date
JPS62265744A JPS62265744A (ja) 1987-11-18
JPH0770558B2 true JPH0770558B2 (ja) 1995-07-31

Family

ID=14558080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61111314A Expired - Lifetime JPH0770558B2 (ja) 1986-05-13 1986-05-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH0770558B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288252A (ja) * 1989-04-27 1990-11-28 Nec Corp 半導体装置
JP2787230B2 (ja) * 1989-07-29 1998-08-13 イビデン株式会社 電子部品塔載用基板
US5079835A (en) * 1990-10-12 1992-01-14 Atmel Corporation Method of forming a carrierless surface mounted integrated circuit die

Also Published As

Publication number Publication date
JPS62265744A (ja) 1987-11-18

Similar Documents

Publication Publication Date Title
US5293301A (en) Semiconductor device and lead frame used therein
KR100307465B1 (ko) 파워모듈
KR930002804B1 (ko) 수지밀봉형 반도체장치
EP0468475B1 (en) Power semiconductor device suitable for automation of production
JP3448159B2 (ja) 電力用半導体装置
JP2829925B2 (ja) 半導体パッケージ及び電子回路盤
JPH05304248A (ja) 半導体装置
JPH08306856A (ja) マルチチップ・パッケージの作成方法
JP2905609B2 (ja) 樹脂封止型半導体装置
JPH0770558B2 (ja) 半導体装置
JPH02201949A (ja) 半導体装置
JP3354575B2 (ja) パワーマイクロ波ハイブリッド集積回路
JPH0637217A (ja) 半導体装置
JPH0645504A (ja) 半導体装置
JPH11307721A (ja) パワーモジュール装置およびその製造方法
JP3644161B2 (ja) パワー半導体モジュール
JP2601228B2 (ja) 樹脂封止型回路装置の製造方法
JP2002026246A (ja) 半導体装置
JP2690248B2 (ja) 表面実装型半導体装置
CN217361562U (zh) 一种半导体功率模块
JP2713141B2 (ja) 半導体装置
JPH05211274A (ja) リードフレーム及び半導体装置
JP2800605B2 (ja) 半導体装置
JP2975783B2 (ja) リードフレームおよび半導体装置
JP2504262Y2 (ja) 半導体モジュ―ル