TWI504318B - 印刷電路板及製造其之方法 - Google Patents

印刷電路板及製造其之方法 Download PDF

Info

Publication number
TWI504318B
TWI504318B TW100122577A TW100122577A TWI504318B TW I504318 B TWI504318 B TW I504318B TW 100122577 A TW100122577 A TW 100122577A TW 100122577 A TW100122577 A TW 100122577A TW I504318 B TWI504318 B TW I504318B
Authority
TW
Taiwan
Prior art keywords
hole
layer
plating
forming
heat radiation
Prior art date
Application number
TW100122577A
Other languages
English (en)
Other versions
TW201242442A (en
Inventor
Chang Gun Oh
Tae Kyun Bae
Ho Sik Park
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201242442A publication Critical patent/TW201242442A/zh
Application granted granted Critical
Publication of TWI504318B publication Critical patent/TWI504318B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

印刷電路板及製造其之方法 [優先權之主張]
本專利申請案主張於2011年4月15日向韓國智慧財產局所提出申請之韓國專利申請案第10-2011-0035218號之優先權，案名為“印刷電路板及製造其之方法”，於此併入該專利申請案所揭露之內容以供參照。
本發明係有關於一種印刷電路板及製造其之方法。
依據最近朝向複雜及多功能電子裝置的趨勢，對於電子裝置核心的半導體裝置之驅動所造成的熱產生問題進行研究。
對於半導體裝置方面已努力設計出低功率半導體。但是，該低功率半導體難以發展，且需要很長時間將該低功率半導體商業化。
與此同時，藉由半導體使用用於安裝半導體於主板上之插入物或基板，能有效地移除產生於半導體的熱，努力防止半導體性能惡化。典型的例子可為金屬核心基板。
然而，該金屬核心基板在其水平方向傳熱，以及有一主要藉由有機層阻擋之輪廓，使其應通過有機絕緣材料，而不藉由純金屬傳熱。因此，該金屬核心基板移除所產生的熱不是特別有效率。
本發明係提供一種用於改善熱輻射效應之印刷電路板及製造其之方法。
依據本發明的第一較佳實施例，提供一種印刷電路板，係包括：基底基材，係具有形成於其內的第一及第二通孔及具有形成於其兩表面上的電路層，該電路層包括連接墊；第一貫孔，係形成於第一通孔之內部部分內及由導電金屬製成；以及第二貫孔，係形成於該第二通孔之內部部分內及包含複數個由導電金屬製成之電鍍層，其中，形成該第二貫孔具有直徑大於該第一貫孔之直徑。
該第一及第二通孔分別可用於訊號傳輸之通孔及用於熱輻射之通孔，並且該第一及第二貫孔分別可為訊號貫孔及熱輻射貫孔。
該第一及第二貫孔的直徑比可為1:2。
基底基材可以是具有金屬層的多層基板，以作為形成於絕緣層內的內層電路。
當該印刷電路板是引線接合型時，該連接墊可包括用於引線接合之墊片，以及該電路層復包括用於晶片安裝之墊片，並且該第二貫孔可形成於用於晶片安裝之墊片的下方及該第一貫孔形成於用於引線接合之墊片的下方。
當該印刷電路板是覆晶接合型時，該連接墊可包括用於外部連接端之墊片，以及該用於外部連接端之墊片包括用於電源或接地之墊片及用於訊號輸入/輸出之墊片，且該第二貫孔可形成於用於電源或接地之墊片的下方，以及該第一貫孔可形成於用於訊號輸入/輸出之墊片的下方。
該印刷電路板可復包括外部連接端係形成於該用於外部連接端之墊片上，以於其上安裝晶片。
該外部連接端可以是焊球。
該基底基材可復包括用於熱輻射之金屬層，係形成於其內部部分。
依據本發明的第一較佳實施例，提供一種製造印刷電路板之方法，係包括：準備基底基材；形成第一及第二通孔於該基底基材內；形成第一電鍍層，藉由執行電鍍製程於該第二通孔上，該第一電鍍層具有高度低於基底基材之上部表面之高度；以及藉由執行電鍍製程於該第二通孔、該第一通孔及該基底基材之非電鍍區域上，形成包括形成於第二電鍍層、第一貫孔及該基底基材上之連接墊的電路層，其中第二貫孔包括該第一及第二電鍍層，並形成具有直徑大於該第一貫孔之直徑。
該第一及第二通孔分別可以是用於訊號傳輸之通孔及用於熱輻射之通孔，且該第一及第二貫孔分別可以是訊號貫孔及熱輻射貫孔。
該基底基材之準備可包括：準備晶種層，係具有形成於其一表面上之載體構件；形成於載體構件上的第一電路層，以及形成於第一電路層上的絕緣層。
該方法可復包括包含連接墊之電路層形成後，移除該載體構件。
該基底基材之準備可包括：準備晶種層，係具有形成於其一表面上之載體構件；形成於載體構件上的第一絕緣層；形成用於熱輻射之金屬層，係具有於該第一絕緣層上的開放部分，該開放部分形成於所形成第一貫孔之區域；形成於用於熱輻射之金屬層上的第二絕緣層；以及移除該載體構件。
該第一電鍍層之形成可包括：形成電鍍阻於該基底基材上，該電鍍阻具有開放部分對應於第二通孔；以導電金屬填充該第二通孔穿過開放部分，使該導電金屬具有高度低於該基底基材之上部表面的高度；以及移除該電鍍阻。
該開放部分可形成具有直徑小於該第二通孔之直徑。
形成包含連接墊之電路層可包括：形成具有該開放部分之電鍍阻於該基底基材上，以形成包含連接墊之電路層，該連接墊形成於該第二貫孔、該第一貫孔及該基底基材上；藉由執行電鍍製程於開放部分上，形成包含該連接墊之電路層，該連接墊形成於該第二貫孔、該第一貫孔及該基底基材上；以及移除該電鍍阻。
當該印刷電路板是引線接合型時，該連接墊可包括用於引線接合之墊片以及該電路層復包括用於晶片安裝之墊片，且該第二貫孔形成於用於晶片安裝之墊片的下方以及該第一貫孔形成於用於引線接合之墊片的下方。
當該印刷電路板是覆晶接合型時，該連接墊墊可包括用於外部連接端之墊片及該用於外部連接端之墊片包括用於電源或接地之墊片及用於訊號輸入/輸出之墊片，且該第二貫孔形成於用於電源或接地之墊片的下方，以及該第一貫孔形成於用於訊號輸入/輸出之墊片的下方。
該方法可復包括形成外部連接端於外部連接端用之墊片上，以於包括連接墊之電路層形成後，於其上安裝晶片。
由下列參照所附圖式之實施例的詳細說明，本發明之各種特徵及優點將變得更為清楚。
於本說明書及申請專利範圍中的術語及詞彙不應解釋以限制於典型含義或者字典定義，但應解釋為具有相關於本發明之技術範圍之含義及概念，基於依據發明者適當地定義該術語的概念以最適當地描述最佳的方法，使得熟悉此技藝之人士能施行本發明。
從以下詳細說明及所附圖式，可更清楚瞭解本發明之以上及其他目的、特徵及優點，於本說明書所遍及之圖式中附加於組件之元件符號，應注意到即使組件顯示於不同的圖式中，但是相同的組件符號表示相同的組件。再者，當判定相關於本發明之已知技藝的詳細說明可能掩蓋了本發明之目的時，則將省略其詳細說明。於詳細說明中，術語“第一”、“第二”等等係用來區別一個元件及另一個原件，而該等元件並不受上述術語的限制。
在下文中，將參照所附圖式詳細說明本發明之較佳實施例。
印刷電路板-第一較佳實施例
第1圖係顯示依據本發明之第一較佳實施例的印刷電路板之視圖。印刷電路板是引線接合型將藉由例子描述。
請參照第1圖，配置印刷電路板100包括基底基材，係具有形成其內的第一及第二通孔及具有形成於其兩表面上的電路層107及113，該電路層107及113包括連接墊107a，107b，107c，107d，及113；第一貫孔105，係形成於該第一通孔之內部部分內及由導電金屬製成；以及第二貫孔103，係形成於該第二通孔之內部部分內及包含複數個由導電金屬製成之電鍍層，其中，形成該第二貫孔103具有直徑大於第一貫孔105之直徑。
於此，該第一貫孔105及該第二貫孔103復包括無電金屬電鍍層形成於通孔之內壁上。
此外，該第一及第二通孔分別用於訊號傳輸之通孔及用於熱輻射之通孔，而且該第一及第二貫孔分別是訊號貫孔105及熱輻射貫孔103。
下文中，為了解釋方便，該第一通孔、該第二通孔，該第一貫孔及該第二貫孔將分別作為用於訊號傳輸之通孔、用於熱輻射之通孔、訊號貫孔及熱輻射貫孔。
此外，該熱輻射貫孔103可以是圓柱形貫孔，係具有尺寸大於該訊號貫孔105之尺寸，且依據其用途可以是在基板之長度方向的拉長條狀貫孔。也就是說，依據它的目的可以實施該熱輻射貫孔103以其具有各種形狀。
當該印刷電路板100是引線接合型，該連接墊可包括用於引線接合之墊片107b，以及該電路層可復包括用於晶片安裝之墊片107c。
此外，該熱輻射貫孔103可形成於用於晶片安裝之墊片107c的下方，且該訊號貫孔105可形成於用於引線接合之墊片107b及107d的下方。
於此，包括該連接墊之電路層可以任何材料製成，只要在電路板領域用於電路以作為導電金屬，在考慮熱輻射的特性時，較佳是銅。
由於包括直徑之熱輻射貫孔103的尺寸大於訊號貫孔105的尺寸，從晶片產生之熱可更有效地輻射到外面。
此外，由於形成該熱輻射貫孔103以直接接觸用於晶片安裝之墊片107c，從安裝在用於晶片安裝之墊片107c上的晶片120產生之熱可有效地移除。因此，該印刷電路板整體性能可以得到改善。
可形成該熱輻射貫孔103以具有較訊號貫孔105尺寸之兩倍左右或以上之尺寸，從而優化熱輻射效率。
例如，該訊號貫孔105及該熱輻射貫孔103的直徑比可以是1:2，然而，並不局限於此。
該熱輻射貫孔103可配置第一及第二電鍍層以及可具有一介面(第1圖之虛線)形成於該第一及第二電鍍層之間。同時，依據電鍍製程數，該熱輻射貫孔103也可配置至少兩個電鍍層。
在此，該導電金屬用在執行電鍍製程時，考慮熱輻射特性時可使用形成電路時所使用的銅。
例如，由於本發明之熱輻射貫孔103可具有200微米(μm)或以上之直徑，藉由執行電鍍製程一次難以填充用於熱輻射之通孔。因此，藉由執行兩次電鍍製程形成熱輻射貫孔103，這樣就形成介於主要電鍍製程及二次電鍍製程之間的介面。有關此之形成該熱輻射貫孔103的方法將如下所述。
同時，藉由執行雷射鑽孔可以形成用於訊號傳輸之通孔及用於熱輻射之通孔。
請參照第1圖，該基底基材可為具有金屬層109及111的多層基板用於絕緣層中以形成內層電路。
第1圖所示之電路用之金屬層的設計是一例子，可以由操作員依據需要改變。然而，即使在這個時候，應形成用於熱輻射之貫孔以具有尺寸大於用於訊號傳輸之貫孔的尺寸。
同時，作為絕緣層，可以使用樹脂絕緣層。由於該樹脂絕緣層的材料，如熱凝樹脂(如環氧樹脂)、熱塑性樹脂(如聚酰亞胺樹脂)、具有增強材料如玻璃纖維、或無機填充物浸漬其中(例如，預浸料)之樹脂的材料。此外，也可使用熱凝樹脂及光設置樹脂之類。然而，樹脂絕緣層之材料不局限於此。
同時，該印刷電路板100可包括安裝其上之晶片120及復包括形成引線121以電氣連接墊片107b及170d用於引線接合至晶片120。
印刷電路板-第二較佳實施例
第2圖係顯示依據本發明之第二較佳實施例之印刷電路板之視圖。印刷電路板是覆晶接合型將藉由例子描述。
然而，在第二較佳實施例，將省略第一較佳實施例相同的組件的說明及將僅提供不同之說明。
參照第2圖，配置印刷電路板200包括基底基材，係具有用於訊號傳輸之通孔及用於熱輻射之通孔形成其內以及具有形成於其兩表面上的電路層207及213，該電路層207及213包括連接墊207a，207b，207c，207d，及213；訊號貫孔205，係形成於用於訊號傳輸之通孔之內部部分內及由導電金屬製成；以及熱輻射貫孔203，係形成於用於熱輻射之通孔之內部部分內及包含複數個由導電金屬製成之電鍍層，其中，形成該熱輻射貫孔203具有直徑大於訊號貫孔205之直徑。
當該印刷電路板200是覆晶接合型，連接墊207a，207c及207d可包括外部連接端用之墊片207c及207d，該外部連接端用之墊片207c及207d可復包括用於電源或接地之墊片207d及用於訊號輸入/輸出之墊片207c。
此外，該印刷電路板200可復包括外部連接端220係形成於外部連接端用之墊片207c及207d上以於其上安裝晶片230。於此，該外部連接端220可以是焊球，如第2圖所示。
此外，該熱輻射貫孔203可形成於用於電源或接地之墊片207d的下方以及該訊號貫孔205可形成於用於訊號輸入/輸出之墊片207c的下方。
這是為了預期能有效地移除用於電源或接地之墊片207d產生更高的熱，相較於只為輸入/輸出訊號之用於訊號輸入/輸出的墊片207c所產生的熱。因此，可穩定供電電源至該印刷電路板以及提高該印刷電路板之熱輻射效應。
該訊號貫孔205及該熱輻射貫孔203之間的直徑比可以是1:2，從而能夠最大化其輻射效率。
請參照第2圖，該基底基材可以是具有金屬層209及211的多層基板，形成內層電路於絕緣層中。
此外，該熱輻射貫孔203可配置第一及第二電鍍層以及可介於第一及第二電鍍層之間形成介面(第2圖的虛線)。
印刷電路板-第三較佳實施例
第3圖係顯示依據本發明之第三較佳實施例之印刷電路板之視圖。印刷電路板是覆晶接合型，且將藉由例子描述在基底基材上形成有用於熱輻射之金屬層。
然而，在第三較佳實施例，將省略第一及第二較佳實施例相同的組件的說明及將僅提供不同之說明。
請參照第3圖，配置印刷電路板300包括基底基材，係具有用於訊號傳輸之通孔及用於熱輻射之通孔形成其內以及具有形成於其兩表面上的電路層307及313，該電路層307及313包括連接墊307a，307b，307c，307d及313；訊號貫孔305，係形成於用於訊號傳輸之通孔之內部部分內及由導電金屬製成；以及熱輻射貫孔303，係形成於用於熱輻射之通孔之內部部分內及包含多個由導電金屬製成之電鍍層，其中，形成該熱輻射貫孔303具有直徑大於訊號貫孔305之直徑。
當該印刷電路板300是覆晶接合型，該連接墊307a，307c及307d可包括外部連接端用之墊片307c及307d，外部連接端用之墊片307c及307d可復包括用於電源或接地之墊片307d及用於訊號輸入/輸出之墊片307c。
此外，該印刷電路板300可復包括外部連接端320形成於外部連接端用之墊片307c及307d上以於其上安裝晶片320。
此外，該熱輻射貫孔303可形成於用於電源或接地之墊片307d之下方以及該訊號貫孔305可形成於用於訊號輸入/輸出之墊片307c的下方。
同時，請參照第3圖，該基底基材可復包括形成於其內部部分用於熱輻射之金屬層310。
基於其厚度方向於中央點形成絕緣層之基底基材插入用於熱輻射之金屬層310，並可以在水平方向以及在熱輻射貫孔之厚度方向執行熱輻射，而進一步改善印刷電路板300之熱輻射特性。
例如，該晶片330產生的熱經該熱輻射貫孔303之基板向下傳輸。然後，當該熱到達用於熱輻射之金屬層310、其部分沿用於熱輻射之金屬層310水平傳輸、以及其他部分基板向下傳輸。因此，與只在基板之垂直方向傳輸熱相比較，可更快速地傳輸熱。
該訊號貫孔305及該熱輻射貫孔303之間的直徑比可以是1:3，從而能夠最大化輻射效率。
請參照第3圖，該基底基材可以是具有金屬層309及311的多層基板，用於該絕緣層中所形成的內層電路。
該熱輻射貫孔303可配置第一及第二電鍍層以及可以於第一及第二電鍍層之間形成介面(第3圖的虛線)。
雖然沒有顯示於圖式中，除了依據第三較佳實施例之基底基材，依據第一較佳實施例之引線接合型基底基材可復包括用於熱輻射之金屬層係形成於其內部部分。
在下文中，為了解釋方便，雖然使用與上述印刷電路板不同的參考數字，組件具有相同命名執行相同的功能是顯而易見的。
印刷電路板之製造方法-第一較佳實施例
第4至13圖係為描述第1圖之印刷電路板的製造方法之製程流程圖。
首先，請參照第4圖，準備具有形成於其一表面上之晶種層403的載體構件401，以及形成具有開放部分之電鍍阻405以形成第一電路層407。
於此，電鍍阻405可以是乾式膜，但不局限於此。
此外，作為載體構件401，準備作為支撐之載體構件，以避免製造印刷電路板之過程中的印刷電路板彎曲。
然後，請參照第5圖，在該開放部分上執行電鍍製程藉以形成第一電路層407。
接下來，請參照第6圖，絕緣層409形成於載體構件401上之第一電路層407上，用於訊號傳輸之通孔415以及形成於絕緣層409內之用於熱輻射之通孔413。
也就是說，依據本實施例，用於訊號傳輸之通孔415及用於熱輻射之通孔413，係形成於具有在第一電路層407上的絕緣層409內之基底基材。
於此，該絕緣層409可以具有形成於其上之晶種層411。
此外，可形成用於熱輻射之通孔413具有直徑大於用於訊號傳輸之通孔415的直徑。
於此，該通孔可藉由雷射鑽孔來鑽孔。
此後，雖然沒有顯示於圖式中，在鑽孔通孔後，執行除膠渣製程藉以移除由於鑽孔通孔產生的污跡，並且可以形成用於形成圖案之晶種層在用於訊號傳輸之通孔415及用於熱輻射之通孔413之內壁上。
於此，藉由執行化學銅電鍍製程可以形成晶種層，或藉由執行電解銅電鍍製程而形成，於隨後形成電路間距的邊距情況下。此外，晶種層可以具有1至5微米的厚度。
然後，請參照第7圖，用於熱輻射之通孔413上執行電鍍製程，藉以形成第一電鍍層419a，係具有高度低於絕緣層409之上部表面的高度。
於此，執行電鍍製程時使用的導電金屬，並考慮熱輻射特性，可用形成電路時使用的銅。
具體地說，具有對應用於熱輻射之通孔413的開放部分之電鍍阻417形成於該絕緣層409上。
於此，可形成該開放部分係具有直徑小於用於熱輻射之通孔413的直徑。
形成該開放部分係藉由該絕緣層之整個表面施加用於形成電路之感光乾膜，且然後透過曝光及發展製程來選 擇性地只開通用於熱輻射之通孔。於此，考慮形成電路的製程之校準，可形成該開放部分具有尺寸小於用於熱輻射之通孔的尺寸。
如果匹配能力是30微米，該熱輻射貫孔之尺寸為200微米，且考慮其匹配能力，形成於該用於熱輻射之通孔之上部部分的乾膜之開放部分可以具有140微米或以下之尺寸。
同時，該電鍍阻417可以是乾膜，但不局限於此。透過曝光及發展製程可以形成該電鍍阻417之開放部分，但不局限於此。
然後，使用導電金屬於該開放部分上執行電鍍製程，藉以填充用於熱輻射之通孔413。於此，形成該導電金屬係具有高度低於該絕緣層409之上部表面的高度。例如，當該絕緣層之厚度為80微米，該熱輻射貫孔之電鍍厚度可以是60至80微米。
此後，移除該電鍍阻417。
然後，請參照第8圖，使用導電金屬在用於熱輻射之通孔413、用於訊號傳輸之通孔415及該絕緣層409之電鍍區域上執行電鍍製程，以在形成第二電鍍層419b後形成包括從第二電鍍層419b部分地形成之連接墊的第二電路層。也就是說，熱輻射貫孔419由該第一電鍍層419a及該第二電鍍層419b配置。
於此，可形成該熱輻射貫孔419具有直徑大於該訊號貫孔423的直徑，藉以優化需熱輻射之區域中的熱輻射效應。該訊號貫孔423及該熱輻射貫孔419之間的直徑比可以是1:2，但它不局限於此。該熱輻射貫孔可以具有直徑較該訊號貫孔423的直徑大兩倍或以上。
更具體地說，如第8圖所示，具有開放部分之電鍍阻421係形成於絕緣層409上，以形成包括形成於該熱輻射貫孔419、該訊號貫孔423及該絕緣層上之連接墊的電路層。
同時，該電鍍阻421可以是乾膜，但它不局限於此。透過曝光及發展製程可形成該電鍍阻421之開放部分，但它不局限於此。
例如，依據該訊號、該熱輻射貫孔及該電路之設計，該電鍍阻421可形成具有環形形狀。
然後，使用導電金屬於開放部分上執行電鍍製程，藉以形成包括形成於該熱輻射貫孔419、該訊號貫孔423及該絕緣層409上之連接墊的電路層。
於此，藉由一般電子電鍍方法可以執行電鍍製程。
同時，當在主要電鍍製程嚴重產生每個位置之誤差及欲解決此問題時，或當應移除所有貫孔之波紋(dimples)時，也可通過表面拋光執行平坦化製程。
如第7及8圖所示，由於藉由執行兩次電鍍製程形成該熱輻射貫孔419，且藉由主電鍍製程之第一電鍍層419a及藉由第二電鍍製程之第二電鍍層419b之間可形成介面(第8圖之虛線)。
此後，移除該電鍍阻421。
如第13圖所示，當該印刷電路板是引線接合型，該連接墊可以包括用於引線接合之墊片，且該電路層可復包括用於晶片安裝之墊片。
此外，該熱輻射貫孔419形成於用於晶片安裝之墊片下方，且該訊號貫孔423形成於用於引線接合之墊片下方。
此也反映於上述用於熱輻射之通孔413及用於訊號傳輸之通孔415的鑽孔時。
考慮熱輻射特性，形成尺寸比該訊號貫孔423之尺寸大之熱輻射貫孔419，係形成於用於晶片安裝之墊片下方，使其能夠迅速傳輸從隨後向下安裝晶片的印刷電路板所產生的熱。
如在本發明中之熱輻射貫孔，當具有大尺寸之貫孔，沒有藉由一般圖案填充電鍍製程填充，因而產生波紋。在波紋放大時，難以形成堆疊貫孔及藉由雷射光束於其上部部分鑽通孔時也產生問題。
為了解決這些問題，本發明藉由執行電鍍製程兩次，形成具有較大尺寸之熱輻射貫孔，如上所述。
接下來，參照第9圖，移除載體構件401及晶種層403。
例如，如第9圖所示，自載體構件401分開印刷電路板及移除暴露晶種層403。
依據本發明之較佳實施例的基底基材可具有形成於絕緣層中之內層電路用之金屬層的多層基板。在下文中，參照第10至12圖，將藉由例子描述該基底基材為四層基板。
請參照第10圖，絕緣層形成於印刷電路板之該絕緣層409的上部及下部上方，其中第9圖係移除該載體構件401及該晶種層403，於該絕緣層409之上部及下部上方形成該絕緣層將用於熱輻射之通孔及用於訊號傳輸之通孔鑽孔。
於此，考慮熱輻射特性，用於熱輻射之通孔可以形成於相對應之前形成的熱輻射貫孔的位置(例如，形成於貫孔連接到之前熱輻射貫孔之位置)。
然後，請參照第11圖，在用於熱輻射之通孔上使用導電金屬執行電鍍製程。
此後，請參照第12圖，在用於熱輻射之通孔、用於訊號傳輸之通孔、以及該絕緣層之非電鍍區域上使用導電金屬執行電鍍製程，以形成包括在該熱輻射貫孔419、該訊號貫孔423及該絕緣層上之連接墊的電路層。
第10至12圖之製程，如電鍍阻425及427等之形成與第6至8圖相同，除了上部或下部電路層形成於所移除該載體構件401的印刷電路板上。因此，將省略詳細說明。
同時，如第11及12圖所示，由於藉由執行兩次電鍍製程形成該熱輻射貫孔419，且藉由主電鍍製程之第一電鍍層419c及藉由第二電鍍製程之第二電鍍層419d之間形成介面。
然後，如第13圖所示，執行形成抗焊(solder resist)429及431於印刷電路板最外層之製程及處理表面之製程，然後進一步執行安裝晶片440在用於晶片安裝之墊片上及形成用於電性連接之引線441在用於引線接合之墊片及晶片440之間之製程。
製造印刷電路板之方法-第二較佳實施例
第14至23圖係為描述第2圖之印刷電路板的製造方法之製程流程圖。
然而，在第二較佳實施例，將省略第一較佳實施例相同組件的說明及將僅提供其不同組件的說明。
先請參照第14圖，準備具有形成於其一表面之晶種層503之載體構件501及形成具有開放部分之電鍍阻505，以形成第一電路層507。
然後，請參照第15圖，電鍍製程執行於開放部分上，藉以形成第一電路層507。
接下來，參照第16圖，絕緣層509形成於載體構件501上之第一電路層507上，用於訊號傳輸之通孔515及用於熱輻射513之通孔509形成於該絕緣層509內。
也就是說，依據本實施例，具有形成於該第一電路層507上之絕緣層509之基底基材內形成用於訊號傳輸之通孔515及用於熱輻射之通孔513。
於此，用於熱輻射之通孔513可形成具有直徑較該用於訊號傳輸之通孔515的直徑之兩倍或大於兩倍以上。
然後，請參照第17圖，電鍍製程執行於用於熱輻射之通孔513上藉以形成第一電鍍層519a，該第一電鍍層519a具有高度低於絕緣層509之上部表面的高度。
更具體地說，具有對應用於熱輻射之通孔513之開放部分的電鍍阻517形成於該絕緣層509上。
於此，該開放部分可形成具有直徑小於用於熱輻射之通孔513之直徑。
然後，使用導電金屬於該開放部分上執行電鍍製程藉以填充用於熱輻射之通孔513。於此，該導電金屬形成具有高度低於絕緣層509之上部表面的高度。
此後，移除該電鍍阻517。
然後，請參照第18圖，使用導電金屬於用於熱輻射之通孔513、用於訊號傳輸之通孔515、以及該絕緣層509之非電鍍區域上執行電鍍製程以形成包括形成於第二電鍍層519b、訊號貫孔523及絕緣層509上之連接墊的第二電路層。
更具體地說，如第18圖所示，具有開放部分之電鍍阻521形成於該絕緣層509上，以形成包括形成於熱輻射貫孔519、訊號貫孔523及絕緣層上之連接墊的電路層。
然後，使用導電金屬於開放部分上執行電鍍製程，藉以形成包括形成於熱輻射貫孔519、訊號貫孔523及絕緣層509上之連接墊的電路層。
如第17及18圖所示，由於藉由執行兩次電鍍製程形成熱輻射貫孔519，且藉由主電鍍製程之第一電鍍層519a及藉由第二電鍍製程之第二電鍍層519b之間可形成介面(第18圖之虛線)。
此後，移除該電鍍阻521。
如第23圖所示，當印刷電路板是覆晶接合型，該連接墊可包括用於外部連接端之墊片，用於外部連接端之墊片可包括用於電源或接地之墊片及用於訊號輸入/輸出之墊片。
該熱輻射貫孔519形成於用於電源或接地之墊片下方及該訊號貫孔523形成於用於訊號輸入/輸出之墊片下方。
此也反映於上述用於熱輻射之通孔513及用於訊號傳輸之通孔515鑽孔時。
設置上述熱輻射貫孔519以便有效地移除預期將產生較高的熱係用於電源或接地之墊片所產生的熱，相較於經其僅為訊號輸入/輸出用於訊號輸入/輸出之墊片。因此，可以穩定供電至該印刷電路板，提高該印刷電路板之熱輻射效應。
接著，請參照第19圖，移除該載體構件501及該晶種層503。
依據本發明之較佳實施例之印刷電路板可具有形成於該絕緣層中之內層電路用之金屬層的多層基板。在下文中，請參照第20至22圖，將藉由例子描述該印刷電路板為四層基板。
請參照第20圖，該絕緣層形成於該印刷電路板之絕緣層509之上部及下部上方，其中第19圖移除該載體構件501及該晶種層503，於該絕緣層509之上部及下部上方形成之絕緣層用於熱輻射之通孔及用於訊號傳輸之通孔鑽孔。
然後，請參照第21圖，在用於熱輻射之通孔上使用導電金屬執行電鍍製程。
此後，請參照第22圖，在用於熱輻射之通孔、用於訊號傳輸之通孔、以及絕緣層之非電鍍區域上使用導電金屬執行電鍍製程以形成包括於熱輻射貫孔519、訊號貫孔523及絕緣層上之連接墊的電路層。
同時，如第21及22圖所示，由於藉由執行兩次電鍍製程形成熱輻射貫孔519，且藉由主電鍍製程之第一電鍍層519c及藉由第二電鍍製程之第二電鍍層519d之間形成介面。
然後，如第23圖所示，載體構件501移除後，執行形成抗焊(solder resist)529及531於印刷電路板最外層之製程及處理表面之製程，然後進一步執行形成用於安裝晶片550之外部連接端540在用於外部連接端之墊片的製程。
於此，當該印刷電路板為第20至22圖所示之應執行的製程用之多層基板時，移除該載體構件及完成該多層基板後，應執行形成抗焊529及531於多層基板或相似的最外層之製程。
在一般計劃執行上述的形成抗焊之製程及處理表面之製程。因此，將省略詳細說明。
製造印刷電路板之方法-第三較佳實施例
第24至31圖係描述第3圖之印刷電路板的製造方法之製程流程圖。
然而，在第三較佳實施例，將省略第一、第二較佳實施例相同組件的說明及將僅提供其不同組件的說明。
先請參照第24圖，準備具有形成於其一表面之晶種層603之載體構件601，第一絕緣層605形成於該載體構件601上。
然後，具有開放部分之用於熱輻射的金屬層609形成於第一絕緣層605上，其中，該開放部分形成於形成訊號貫孔的區域。於此，藉由蝕刻製程鑽孔之開放部分是形成用於訊號傳輸之通孔，穿透用於熱輻射之金屬層609。
接著，第二絕緣層607及金屬層610形成於用於熱輻射之金屬層609上。
於此，用於熱輻射之金屬層609可以是由銅、鋁、恒範鋼(Invar)及其組合之任一製成。
用於熱輻射之金屬層609插入形成絕緣層之基底基材，基於其厚度方向在中央點，並可在水平方向以及在熱輻射貫孔之厚度方向進行熱輻射，藉以進一步改善印刷電路板之熱輻射特性。
例如，從晶片產生的熱經熱輻射貫孔基板向下傳輸。然後，當熱到達用於熱輻射之金屬層609，其一部分沿用於熱輻射之金屬層609水平傳輸及其其他部分基板向下傳輸。因此，相較於只是在基板的垂直方向傳熱，可更快速地傳熱。
然後，參照第25圖，移除該載體構件601。
此外，用於訊號傳輸之通孔613a及613b以及用於熱輻射之通孔611a及611b形成在該第一絕緣層605，用於熱輻射之金屬層609及該第二絕緣層607。
此對應於鑽孔形成於用於熱輻射之金屬層609之上部及下部部分上方的絕緣層之情況。
也就是說，依據本實施例，用於訊號傳輸之通孔613a及613b及用於熱輻射之通孔611a及611b形成於基底基材，其中用於熱輻射之金屬層609及該第二絕緣層607形成於該第一絕緣層605上。
如第25圖所示，用於訊號傳輸之通孔613a及613b具有穿透或不穿透之用於熱輻射之金屬層609的結構。
然而，用於熱輻射之通孔611a及611b具有不穿透之用於熱輻射之金屬層609的結構，其穿過熱輻射貫孔傳輸之熱均勻分散，也在水平方向穿過用於熱輻射之金屬層609，同時於基板之厚度方向傳輸熱，以移除隨後安裝之晶片所產生的熱，藉以進一步提高熱輻射效應。
接著，請參照第26圖，在用於熱輻射之通孔611a及611b上使用導電金屬執行電鍍製程，藉以形成第一電鍍層617a及619a。
更具體地說，具有對應用於熱輻射之通孔611a及611b之開放部分之電鍍阻615a及615b形成於絕緣層605及607上。
於此，開放部分可形成具有直徑小於用於熱輻射之通孔611a及611b之直徑。
然後，使用導電金屬，於開放部分上執行電鍍製程。於此，導電金屬形成具有高度低於絕緣層605及607之上部表面的高度。
此後，移除該電鍍阻615a及615b。
接著，請參照第27圖，在用於熱輻射之通孔611a及611b、用於訊號傳輸之通孔613a及613b、以及第一及第二絕緣層605及607之非電鍍區域上使用導電金屬執行電鍍製程，以形成包括形成於第二電鍍層617b及619b、訊號貫孔620a,620b以及第一及第二絕緣層605及607上之連接墊之電路層。
如第27圖所示，該訊號貫孔形成具有一形式，係穿透該訊號貫孔620a及620b之用於熱輻射之金屬層609，不應接觸用於熱輻射之金屬層609，以傳輸訊號，此也應反映於用於訊號傳輸之通孔613a及613b的鑽孔時。
考慮熱輻射特性，該熱輻射貫孔617及619可形成具有直徑大於該訊號貫孔620a及620b的直徑。
如第31圖所示，當該印刷電路板是覆晶接合型，該連接墊可以包括用於外部連接端之墊片，該用於外部連接端之墊片可以包括用於電源或接地之墊片及用於訊號輸入/輸出之墊片。
此外，該熱輻射貫孔617及619形成於用於電源或接地之墊片下方及該訊號貫孔620a及620b形成於用於訊號輸入/輸出之墊片下方。
此也反映於上述用於熱輻射之通孔611a及611b以及用於訊號傳輸之通孔613a及613b的鑽孔時。
依據本發明之較佳實施例之印刷電路板可具有形成於該絕緣層之內層電路用之金屬層的多層基板。在下文中，請參照第28至30圖，將藉由例子描述該印刷電路板為多層基板。
請參照第28圖，絕緣層形成於第27圖所形成之印刷電路板上，在該絕緣層鑽孔用於熱輻射之通孔及用於訊號傳輸之通孔。
然後，請參照第29圖，在用於熱輻射之通孔上使用導電金屬執行電鍍製程。
此後，請參照第30圖，在用於熱輻射之通孔、用於訊號傳輸之通孔、以及絕緣層之非電鍍區域上使用導電金屬執行電鍍製程，以形成包括於熱輻射貫孔617及619、訊號貫孔620a及620b以及絕緣層上之連接墊之電路層。
同時，如第29及30圖所示，由於藉由執行兩次電鍍製程形成熱輻射貫孔617及619，藉由主電鍍製程之第一電鍍層617c及619c以及藉由第二電鍍製程之第二電鍍層617d及619d之間形成介面。
然後，如第31圖所示，執行形成抗焊627及629於該印刷電路板最外層之製程及處理表面之製程，然後進一步執行形成用於安裝晶片640之外部連接端630於用於外部連接端之墊片的製程。
於此，當該印刷電路板如第28至30圖所示之應執行之製程用的多層基板時，完成多層基板後，應執行形成抗焊627及629於多層基板或相似的最外層之製程。
在一般方案執行上述形成抗焊之製程及處理表面之製程。因此，將省略詳細說明。
依據本發明的印刷電路板及其製造方法，實施該熱輻射貫孔及該訊號貫孔以具有不同尺寸，使在熱輻射必需的區域中形成該熱輻射貫孔以具有尺寸較該訊號貫孔尺寸大，從而可提高熱輻射效應。
此外，依據本發明，當形成該熱輻射貫孔及具有不同尺寸的訊號貫孔時，於具有尺寸比該訊號貫孔的尺寸大之熱輻射貫孔執行兩次電鍍製程，從而可使該印刷電路板中於該熱輻射貫孔及該訊號貫孔之上部部分上方不產生波紋及突起。
雖然本發明之較佳實施例的揭露以作為例示性目的，依據本發明，該較佳實施例用以具體地描寫本發明及印刷電路板以及其製造方法並不局限於此，但是於本領域中熟悉此技藝之人士均可在不違背本發明及附加的申請專利範圍之精神及範疇下，對上述實施例進行修改、增加及取代。
因此，如此的修改、增加及取代也應瞭解以使其在本發明之權利保護範圍內。
100、200、300．．．印刷電路板
103．．．第二貫孔
105．．．第一貫孔
107、113、213、307、311．．．電路層
107a、107b、107c、107d、207a、207b、207c、207d、307a、307b、307c、307d．．．連接墊
109、111、209、211、309、310、311、609、610．．．金屬層
120、230、330、440、550、640．．．晶片
121、441．．．引線
203、303、419．．．熱輻射貫孔
205、305、423、523、620a、620b．．．訊號貫孔
220、320、540、630．．．外部連接端
401、501．．．載體構件
403、411、503、603．．．晶種層
405、417、421、425、427、505、517、521、615a、615b．．．電鍍阻
407、507．．．第一電路層
409．．．絕緣層
413、415、509、513、515、611a、611b、613a、613b．．．通孔
419a、519a、617a、619a．．．第一電鍍層
419b、617b、619b．．．第二電鍍層
429、431、529、627、629．．．抗焊
605．．．第一絕緣層
607．．．第二絕緣層
第1圖係顯示依據本發明之第一較佳實施例之印刷電路板之視圖；
第2圖係顯示依據本發明之第二較佳實施例之印刷電路板之視圖；
第3圖係顯示依據本發明之第三較佳實施例之印刷電路板之視圖；
第4至13圖係為描述第1圖之印刷電路板之製造方法之製程流程圖；
第14至23圖係為描述第2圖之印刷電路板之製造方法之製程流程圖；
第24至31圖係為描述第3圖之印刷電路板之製造方法之製程流程圖。
100．．．印刷電路板
103．．．第二貫孔
105．．．第一貫孔
107、113．．．電路層
107a、107b、107c、107d．．．連接墊
109、111．．．金屬層
120．．．晶片
121．．．引線

Claims (17)

  1. 一種印刷電路板，係包括：基底基材，係具有第一及第二通孔形成其內及包含具有電路層形成於該基底基材的兩表面上的絕緣層，該電路層包括連接墊；第一貫孔，係形成於該第一通孔之內部部分內及包含由導電金屬製成的電鍍層；以及第二貫孔，係形成於該第二通孔之內部部分內及包含複數個由導電金屬製成之電鍍層，其中形成該第二貫孔具有直徑大於第一貫孔之直徑，複數個由形成該第二貫孔的導體金屬製成之電鍍層包含第一電鍍層及第二電鍍層，該第一電鍍層的表面低於該基底基材的該絕緣層的表面，並且由形成該第一貫孔的導電金屬製成之該第一電鍍層實質相同於該第二電鍍層，其中該第二貫孔之直徑大於或等於200微米，其中當該印刷電路板為引線接合型時，該連接墊包括用於引線接合之墊片及該電路層復包括用於晶片安裝之墊片，以及其中複數個該第二貫孔形成於用於晶片安裝之墊片的下方及該第一貫孔形成於用於引線接合之墊片的下方。
  2. 如申請專利範圍第1項所述之印刷電路板，其中第一及第二通孔分別是用於訊號傳輸之通孔及用於熱輻射之 通孔，以及第一及第二貫孔分別是訊號貫孔及熱輻射貫孔。
  3. 如申請專利範圍第1項所述之印刷電路板，其中該第一及第二貫孔之間的直徑比為1：2。
  4. 如申請專利範圍第1項所述之印刷電路板，其中該基底基材係具有金屬層的多層基板，用以形成於絕緣層內之內層電路。
  5. 如申請專利範圍第1項所述之印刷電路板，其中，該第一通孔的該第二電鍍層與該第二通孔的該第一電鍍層係形成在包含該絕緣層的兩表面上所形成的該連接墊的該電路層的任何一個電路層上，該任何一個電路層成在該絕緣層的一表面上。
  6. 如申請專利範圍第1項之印刷電路板，其中該基底基材復包括用於熱輻射之金屬層，係形成於基於其內部部分的厚度方向的中心點。
  7. 一種印刷電路板，係包括：基底基材，係具有第一及第二通孔形成其內及包含具有電路層形成於該基底基材的兩表面上的絕緣層，該電路層包括連接墊；第一貫孔，係形成於該第一通孔之內部部分內及包含由導電金屬製成的電鍍層；第二貫孔，係形成於該第二通孔之內部部分內及包含複數個由導電金屬製成之電鍍層；以及外部連接端，形成於用於外部連接端的墊片上，以 將晶片安裝於其上，其中該第二貫孔是形成具有直徑大於該第一貫孔的直徑，其中該第二貫孔的直徑大於或等於200微米，其中當印刷電路板是覆晶接合型時，該連接墊包括外部連接端用之墊片及該外部連接端用之墊片包括用於電源或接地之墊片及用於訊號輸入/輸出之墊片，其中該第二貫孔形成於用於電源或接地之墊片的下方及該第一貫孔形成於用於訊號輸入/輸出之墊片的下方，以及其中複數個該外部連接端是形成在用於電源或接地之該墊片上。
  8. 如申請專利範圍第7項所述之印刷電路板，其中該外部連接端是焊球。
  9. 一種製造印刷電路板之方法，係包括：準備基底基材；形成第一及第二通孔於該基底基材；形成第一電鍍層，藉由執行電鍍製程於該第二通孔上，該第一電鍍層具有高度低於該基底基材之上部表面的高度；以及形成電路層，係包括在形成第二電鍍層後從該第二電鍍層、第一貫孔及第二貫孔部分地形成之連接墊，藉由執行電鍍製程於該第二通孔、該第一通孔及該基底基材之電鍍區域上， 其中該第二貫孔包括該第一及第二電鍍層，並形成具有直徑大於該第一貫孔之直徑，其中該第二貫孔的直徑大於或等於200微米，其中，該連接墊包含用於引線接合之墊片及該電路層復包括用於晶片安裝之墊片，以及其中複數個該第二貫孔形成於用於晶片安裝之墊片的下方及該第一貫孔形成於用於引線接合之墊片的下方。
  10. 如申請專利範圍第9項所述之方法，其中第一及第二通孔分別是用於訊號傳輸之通孔及用於熱輻射之通孔，以及該第一及第二貫孔分別為訊號貫孔及熱輻射貫孔。
  11. 如申請專利範圍第9項所述之方法，其中該基底基材之準備包括：準備載體構件，係具有晶種層形成於其一表面上；形成第一電路層於該載體構件上，以及形成絕緣層於該第一電路層上，其中，該第一通孔的該第二電鍍層與該第二通孔的該第一電鍍層係形成在該第一電路層上。
  12. 如申請專利範圍第11項所述之方法，復包括包含該連接墊之電路層形成後，移除該載體構件。
  13. 如申請專利範圍第9項所述之方法，其中該基底基材之準備包括：準備載體構件，係具有晶種層形成於其一表面上； 形成第一絕緣層於該載體構件上；形成用於熱輻射之金屬層，係具有開放部分於該第一絕緣層上，該開放部分形成於所形成該第一貫孔之區域；形成該第二絕緣層於該用於熱輻射之金屬層上；以及移除該載體構件，其中，該第一通孔的該第二電鍍層與該第二通孔的該第一電鍍層係形成在該金屬層上，以用於熱幅射。
  14. 如申請專利範圍第9項所述之方法，其中該第一電鍍層之形成包括：形成電鍍阻於該基底基材上，該電鍍阻具有開放部分對應於該第二通孔；以導電金屬填充該第二通孔穿過該開放部分，使該導電金屬具有高度低於該基底基材之上部表面的高度；以及移除該電鍍阻。
  15. 如申請專利範圍第14項所述之方法，其中該開放部分形成具有直徑小於第二通孔之直徑。
  16. 如申請專利範圍第9項所述之方法，其中形成包含該連接墊之電路層包括：形成具有該開放部分之電鍍阻於該基底基材上，以形成包含該連接墊之電路層，該連接墊形成於該第二貫孔、該第一貫孔及該基底基材上； 形成包含該連接墊之電路層，該連接墊形成於該第二貫孔、該第一貫孔及該基底基材上，係藉由執行電鍍製程於該開放部分上；以及移除該電鍍阻。
  17. 一種製造印刷電路板之方法，係包含：準備基底基材；形成第一及第二通孔於該基底基材；形成第一電鍍層，藉由執行電鍍製程於該第二通孔上，該第一電鍍層具有高度低於該基底基材之上部表面的高度；形成電路層，係包括在形成第二電鍍層後從該第二電鍍層、第一貫孔及第二貫孔部分地形成之連接墊，藉由執行電鍍製程於該第二通孔、該第一通孔及該基底基材之電鍍區域上；以及形成複數個外部連接端於用於外部連接端的墊片上，以在形成包含該連接墊的該電路層後，將晶片安裝於其上，其中該第二貫孔包含該第一和第二電鍍層並且形成具有直徑大於該第二貫孔的直徑，其中該第二貫孔的直徑大於或等於200微米，其中當該印刷電路板是覆晶接合型時，該連接墊包括外部連接端用之墊片及該外部連接端用之墊片包括用於電源或接地之墊片及用於訊號輸入/輸出之墊片，以及 其中該第二貫孔形成於用於電源或接地之墊片的下方，該第一貫孔形成於用於訊號輸入/輸出之墊片的下方。
TW100122577A 2011-04-15 2011-06-28 印刷電路板及製造其之方法 TWI504318B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110035218A KR101289186B1 (ko) 2011-04-15 2011-04-15 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201242442A TW201242442A (en) 2012-10-16
TWI504318B true TWI504318B (zh) 2015-10-11

Family

ID=46995103

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100122577A TWI504318B (zh) 2011-04-15 2011-06-28 印刷電路板及製造其之方法

Country Status (4)

Country Link
US (2) US20120261166A1 (zh)
KR (1) KR101289186B1 (zh)
CN (1) CN102740594B (zh)
TW (1) TWI504318B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8782242B2 (en) 2011-10-13 2014-07-15 Vmware, Inc. Software application placement using computing resource containers
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
KR102152643B1 (ko) 2013-07-04 2020-09-08 엘지이노텍 주식회사 모바일디바이스를 이용한 조명 시스템
CN104039079B (zh) * 2013-12-01 2017-03-29 东莞市震泰电子科技有限公司 集成线路板
JP2015146346A (ja) * 2014-01-31 2015-08-13 イビデン株式会社 多層配線板
KR102155740B1 (ko) * 2014-02-21 2020-09-14 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
TWI504320B (zh) * 2014-06-17 2015-10-11 矽品精密工業股份有限公司 線路結構及其製法
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102379703B1 (ko) * 2014-08-14 2022-03-29 삼성전자주식회사 반도체 패키지
US9490226B2 (en) * 2014-08-18 2016-11-08 Qualcomm Incorporated Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal
US9706668B2 (en) 2014-10-24 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, electronic module and method of manufacturing the same
JP6462360B2 (ja) * 2014-12-27 2019-01-30 京セラ株式会社 配線基板
KR102340776B1 (ko) * 2014-12-30 2021-12-20 엘지이노텍 주식회사 카메라 모듈
US9693445B2 (en) * 2015-01-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board with thermal via
JP2016171119A (ja) * 2015-03-11 2016-09-23 イビデン株式会社 回路基板及びその製造方法
US20160338211A1 (en) * 2015-05-12 2016-11-17 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
KR20160138754A (ko) * 2015-05-26 2016-12-06 삼성전기주식회사 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR102073294B1 (ko) * 2016-09-29 2020-02-04 삼성전자주식회사 팬-아웃 반도체 패키지
CN107920415B (zh) * 2016-10-06 2020-11-03 鹏鼎控股(深圳)股份有限公司 具厚铜线路的电路板及其制作方法
TWI626872B (zh) * 2017-01-13 2018-06-11 元鼎音訊股份有限公司 印刷電路板製程之方法及其印刷電路板
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
US10804180B2 (en) * 2017-11-30 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
CN112586093A (zh) * 2018-06-15 2021-03-30 Lg伊诺特有限公司 印刷电路板和包括该印刷电路板的相机装置
KR102578173B1 (ko) * 2018-06-26 2023-09-13 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 카메라 장치
CN111194141B (zh) * 2018-11-15 2023-04-18 礼鼎半导体科技秦皇岛有限公司 电路板及其制作方法
KR102149794B1 (ko) * 2018-11-26 2020-08-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10980127B2 (en) 2019-03-06 2021-04-13 Ttm Technologies Inc. Methods for fabricating printed circuit board assemblies with high density via array
CN111244046B (zh) * 2020-01-20 2021-09-21 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备
KR20210094873A (ko) * 2020-01-22 2021-07-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN113574974B (zh) * 2020-01-31 2024-06-28 迅达科技公司 具有工程化的热路径的印刷电路板组件以及制造方法
CN113630959A (zh) * 2020-05-09 2021-11-09 中兴通讯股份有限公司 一种印制电路板
CN114614231B (zh) * 2020-12-09 2024-03-22 深南电路股份有限公司 耦合器及电子设备
CN114614230B (zh) * 2020-12-09 2024-07-26 深南电路股份有限公司 耦合器及电子设备
CN113709968A (zh) * 2021-09-10 2021-11-26 上海移远通信技术股份有限公司 一种pcb散热组件
US11942391B2 (en) * 2021-11-30 2024-03-26 Qorvo Us, Inc. System in package with flip chip die over multi-layer heatsink stanchion
CN114885524B (zh) * 2022-05-11 2024-05-07 梅州市志浩电子科技有限公司 一种密集铜浆孔线路板的制作方法及线路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200810650A (en) * 2006-02-24 2008-02-16 Samsung Electro Mech Printed circuit board having inner via hole and manufacturing method thereof

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
US5506755A (en) * 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JP2500308B2 (ja) * 1994-05-09 1996-05-29 沖電気工業株式会社 多層印刷配線板の製造方法
JP3890639B2 (ja) * 1996-09-13 2007-03-07 イビデン株式会社 プリント配線板の放熱構造
IL120514A (en) * 1997-03-25 2000-08-31 P C B Ltd Electronic interconnect structure and method for manufacturing it
US6262478B1 (en) * 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
JP4337129B2 (ja) 1999-03-30 2009-09-30 株式会社村田製作所 セラミック基板の製造方法
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2004095582A (ja) * 2002-08-29 2004-03-25 Dainippon Printing Co Ltd コア基板およびその製造方法
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
KR100631509B1 (ko) * 2004-05-25 2006-10-09 엘지전자 주식회사 반도체 소자의 모듈 패키지 및 그 제조방법
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7868345B2 (en) * 2004-10-27 2011-01-11 Kyocera Corporation Light emitting device mounting substrate, light emitting device housing package, light emitting apparatus, and illuminating apparatus
KR20080014004A (ko) * 2005-06-06 2008-02-13 로무 가부시키가이샤 인터포저 및 반도체 장치
JP2007158279A (ja) * 2005-12-09 2007-06-21 Hitachi Ltd 半導体装置及びそれを用いた電子制御装置
KR100850286B1 (ko) * 2006-01-18 2008-08-04 삼성전자주식회사 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
TWI300679B (en) * 2006-02-22 2008-09-01 Au Optronics Corp Assembly of fpc and electric component
US7736544B2 (en) * 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
KR100896883B1 (ko) * 2007-08-16 2009-05-14 주식회사 동부하이텍 반도체칩, 이의 제조방법 및 이를 가지는 적층 패키지
US20090146295A1 (en) * 2007-12-11 2009-06-11 Hidefumi Narita Ceramic substrate having thermal via
DE102008016458A1 (de) * 2008-03-31 2009-10-01 Osram Gesellschaft mit beschränkter Haftung Leiterplatte
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200810650A (en) * 2006-02-24 2008-02-16 Samsung Electro Mech Printed circuit board having inner via hole and manufacturing method thereof

Also Published As

Publication number Publication date
CN102740594A (zh) 2012-10-17
KR20120117456A (ko) 2012-10-24
TW201242442A (en) 2012-10-16
KR101289186B1 (ko) 2013-07-26
CN102740594B (zh) 2015-05-06
US20120261166A1 (en) 2012-10-18
US20150351219A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
TWI504318B (zh) 印刷電路板及製造其之方法
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US8785789B2 (en) Printed circuit board and method for manufacturing the same
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR20120029311A (ko) 패키지 기판 유닛 및 패키지 기판 유닛의 제조 방법
JP2016096262A (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
US9793200B2 (en) Printed wiring board
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US20150257262A1 (en) Printed circuit board and the method for manufacturing the same
TWI676409B (zh) 用於製造電子模組的方法及電子模組
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
US9736945B2 (en) Printed wiring board
US10129980B2 (en) Circuit board and electronic component device
US10306759B2 (en) Wiring substrate
US9281269B2 (en) Integrated circuit package and method of manufacture
KR101300318B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20120019414A (ko) 배선기판 제조방법
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
US8829361B2 (en) Wiring board and mounting structure using the same
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
US20160021749A1 (en) Package board, method of manufacturing the same and stack type package using the same
KR102494340B1 (ko) 인쇄회로기판
US20170094786A1 (en) Printed circuit board and method of manufacturing the same
KR20110026165A (ko) 비아홀동메움피씨비 및 피씨비 비아홀 동메움방법
KR20140048692A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees