CN114041329B - 电路板 - Google Patents

电路板 Download PDF

Info

Publication number
CN114041329B
CN114041329B CN202080046790.0A CN202080046790A CN114041329B CN 114041329 B CN114041329 B CN 114041329B CN 202080046790 A CN202080046790 A CN 202080046790A CN 114041329 B CN114041329 B CN 114041329B
Authority
CN
China
Prior art keywords
atoms
circuit pattern
insulating layer
buffer layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080046790.0A
Other languages
English (en)
Other versions
CN114041329A (zh
Inventor
金勇锡
李东华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN114041329A publication Critical patent/CN114041329A/zh
Application granted granted Critical
Publication of CN114041329B publication Critical patent/CN114041329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0212Resin particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

根据实施例的一种电路板包括:绝缘层;置放在绝缘层的上表面上或者下表面下的电路图案;以及置放在绝缘层和电路图案之间的缓冲层,缓冲层包括碳原子、氮原子、氧原子、硅原子、硫原子和金属原子,其中:碳原子与金属原子的比率((碳原子/铜原子)*100)为5‑7;氮原子与金属原子的比率((氮原子/铜原子)*100)为1.5‑7;氧原子与金属原子的比率((氧原子/铜原子)*100)为1.1‑1.9;以及硅原子与金属原子的比率((硅原子/铜原子)*100)为0.5‑0.9;以及硫原子与金属原子的比率((硫原子/铜原子)*100)为0.5‑1.5。

Description

电路板
技术领域
本发明涉及一种电路板。
背景技术
印刷电路板(PCB)是通过利用诸如铜的传导性材料在电绝缘基板处印刷电路线图案而形成的,并且因此PCB指的是就在电子构件被安装在其上之前的板。即,为了在平表面上密集地安装各种类型的电子构件,PCB指的是具有平表面的电路板,在该平表面上,每个构件的安装位置被固定并且连接构件的电路图案被固定地印刷。
通常,作为用于在以上描述的PCB中包括的电路图案的表面加工方法,使用有机可焊性防腐剂(OSP)方法、电解镍/金方法、电解镍/金钴合金方法、化学镀镍/钯/金方法等。
在此情形中,以上描述的表面加工方法取决于其用途而改变,并且用途包括例如钎焊(soldering)、引线接合和连接器。
安装在印刷电路板上的构件可以通过连接到构件的电路图案传输从构件产生的信号。
同时,近来,随着便携式电子装置等的功能性的进步,信号的高频化正在发展,以便执行大量信息的高速处理,并且要求适合于高频应用的印刷电路板的电路图案。
要求印刷电路板的这种电路图案减小传输损耗,以便使得能够在不使高频信号的质量劣化的情况下进行传输。
印刷电路板的电路图案的传输损耗主要由因为铜箔引起的导体损耗和因为绝缘体引起的介电损耗组成。
同时,由于铜箔引起的导体损耗与电路图案的表面粗糙度有关。即,随着电路图案的表面粗糙度增加,由于趋肤效应(skin effect),传输损耗可以增加。
因此,当电路图案的表面粗糙度减小时,存在防止传输损耗减小的效果,但是存在电路图案和绝缘层之间的粘结性减小的问题。
因此,需要一种具有能够在减小电路图案的表面粗糙度时防止在电路图案和绝缘层之间的粘结性降低的新结构的印刷电路板。
发明内容
技术问题
实施例旨在提供一种通过改进在绝缘层和电路图案之间的粘结性而具有改进的可靠性的电路板。
技术方案
根据实施例的电路板包括:绝缘层;置放在绝缘层的上表面上或者下表面下的电路图案;以及置放在绝缘层和电路图案之间的缓冲层,其中缓冲层包括碳原子、氮原子、氧原子、硅原子、硫原子和金属原子,碳原子与金属原子的比率((碳原子/铜原子)*100)在5至7的范围内,氮原子与金属原子的比率((氮原子/铜原子)*100)在1.5至7的范围内,氧原子与金属原子的比率((氧原子/铜原子)*100)在1.1至1.9的范围内,硅原子与金属原子的比率((硅原子/铜原子)*100)在0.5至0.9的范围内,并且硫原子与金属原子的比率((硫原子/铜原子)*100)在0.5至1.5的范围内。
根据实施例的电路板包括:绝缘层;置放在绝缘层的上表面上或者下表面下的电路图案;以及置放在绝缘层和电路图案之间的缓冲层,其中缓冲层包括结合到绝缘层的第一官能团(functional group)和结合到电路图案的第二官能团,并且第一官能团和第二官能团包括碳原子、氮原子、氧原子、硅原子和硫原子中的至少一种。
有益效果
根据实施例的电路板可以包括置放在绝缘层和电路图案之间的缓冲层。
即,在根据实施例的电路板中,缓冲层可以被形成在电路图案的表面上或者缓冲层可以被形成在绝缘层上。
缓冲层可以被置放在绝缘层和电路图案之间以改进在绝缘层和电路图案之间的粘结性。
即,绝缘层和电路图案是分别包括树脂材料和金属的异质材料,并且当电路图案被形成在绝缘层上时,存在粘结性减小的问题。
因此,通过在绝缘层和电路图案之间置放分别化学结合到绝缘层和电路图案的缓冲层,在绝缘层和电路图案之间的粘结性可以被改进。
即,缓冲层包括结合到绝缘层和电路图案的多个官能团,并且官能团通过共价键或者配位键被化学结合到绝缘层和电路图案,由此形成改进在绝缘层和电路图案之间的粘结性。
相应地,即使当绝缘层的表面粗糙度减小时,也能够确保在绝缘层和电路图案之间的粘结可靠性。
因此,即使当根据实施例的电路板被用于高频应用时,也能够通过将电路图案的表面粗糙度保持为低来减小高频信号的传输损耗,并且即使当电路图案的表面粗糙度被保持为低时,因为能够通过缓冲层确保在绝缘层和电路图案之间的粘结性,所以也能够确保电路图案的总体可靠性。
附图说明
图1是示意根据实施例的电路板的截面视图的视图。
图2至5是用于描述根据实施例的电路板的缓冲层的布置关系的视图。
图6是示意根据实施例的电路板的绝缘层的简单结构式的视图。
具体实施方式
在下文中,将参考附图详细描述本发明的实施例。然而,本发明的精神和范围不限于所描述的实施例的一部分,并且能够以各种其他形式实现,并且在本发明的精神和范围内,实施例的元件中的一个或者多个可以被选择性地结合和替换。
另外,除非特意地另有限定和描述,否则在本发明实施例中使用的术语(包括技术和科学术语)可以被理解为与本发明所属领域普通技术人员通常所理解的含义相同,并且术语诸如在通常使用的词典中定义的那些可以被解释为具有与其在相关技术的上下文中的含义一致的含义。
另外,在本发明实施例中使用的术语用于描述实施例而非旨在限制本发明。在该说明书中,单数形式还可以包括复数形式,除非在短语中具体地声明,并且当以“A(和)、B和C中的至少一个(或者更多个)”来描述时,可以包括在A、B和C中可以结合的所有组合中的至少一个。
此外,在描述本发明实施例的元件时,可以使用术语诸如第一、第二、A、B、(a)和(b)。这些术语仅被用于将元件区别于其他元件,并且术语不限于元件的本质、量级或者顺序。
另外,当元件被描述为正被“连接”、“结合”或者“连接”到另一个元件时,它不仅可以包括元件被直接地“连接”到、“结合”到或者“连接”到其他元件,而且还可以包括元件由在该元件和其他元件之间的另一个元件“连接”、“结合”或者“连接”。
此外,当被描述为在每个元件“上(之上)”或者“下(以下)”形成或者置放时,“上(之上)”或者“下(以下)”不仅可以包括两个元件被直接地相互连接,而且还可以包括一个或者多个其他元件在两个元件之间形成或者置放。
此外,当被表达为“上(之上)”或者“下面(以下)”时,它不仅可以包括向上方向,而且还可以包括基于一个元件的向下方向。
在下文中,将参考绘图描述根据实施例的电路板。
参考图1,根据实施例的电路板可以包括绝缘基板110、第一焊盘120、第一上金属层130、第二焊盘140、第二上金属层150、第一钝化层160、第二钝化层170、焊膏180和电子构件190。
绝缘基板110可以具有平坦板结构。绝缘基板110可以是印刷电路板(PCB)。这里,绝缘基板110可以被实现为单个基板,并且可替选地,可以被实现为其中多个绝缘层被顺序地堆叠的多层基板。
相应地,绝缘基板110包括多个绝缘层111。如在图2中所示,从最上部分起,多个绝缘层111可以包括第一绝缘层111a、第二绝缘层111b、第三绝缘层111c、第四绝缘层111d和第五绝缘层111e。另外,电路图案112可以被置放在第一至第五绝缘层的表面中的每个处。即,电路图案112可以被置放在第一至第五绝缘层的两个表面中的至少一个上。
多个绝缘层111是能够改变布线的电路在其上置放的基板并且可以包括由能够在绝缘层的表面处形成电路图案112的绝缘材料形成的所有的印刷、布线板和绝缘基板。
多个绝缘层111可以包括包含玻璃纤维的预浸料(prepreg)。详细地,多个绝缘层111可以包括环氧树脂以及在其中玻璃纤维和硅基填料在环氧树脂中分散的材料。
另外,多个绝缘层111可以是刚性的或者柔性的。例如,绝缘层111可以包括玻璃或者塑料。具体地,绝缘层111可以包括诸如钠钙玻璃、铝硅酸盐玻璃等的化学钢化/半钢化淬火玻璃、诸如聚酰亚胺(PI)的钢化或者柔性塑料、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)、聚碳酸酯(PC)等或者蓝宝石。
另外,绝缘层111可以包括光学各向同性膜。作为示例,绝缘层111可以包括环烯烃共聚物(COC)、环烯烃聚合物(COP)、光学各向同性PC、光学各向同性聚甲基丙烯酸甲酯(PMMA)等。
此外,绝缘层111可以在具有弯曲表面时被部分地弯曲。即,绝缘层111可以部分地具有平面并且可以在具有弯曲表面时被部分地弯曲。具体地,绝缘层111的端部可以在具有弯曲表面时被弯曲,或者在具有带有随机曲率的表面时被弯曲或者折曲。
此外,绝缘层111可以是具有柔性的柔性基板。此外,绝缘层111可以是弯曲或者弯折的基板。在此情形中,绝缘层111可以代表用于基于电路设计连接电路构件的电布线的布线布局,并且电导体可以被置放在绝缘材料上。此外,电构件可以被安装在绝缘层111上,并且绝缘层111可以形成被配置为连接电构件以形成电路的布线,并且除了在功能上用于电连接构件,还可以机械地固定构件。
电路图案112中的每个被置放在绝缘层111的表面处。电路图案112可以是用于传输电信号的布线,并且可以由具有高导电性的金属材料形成。为此目的,电路图案112可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料形成。
另外,电路图案112可以由包括选自结合强度优良的金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)之中的至少一种金属材料的糊剂或者焊膏形成。优选地,电路图案112可以由具有高导电性和相对低的成本的铜(Cu)形成。
电路图案112可以由诸如加成工艺(additive process)、减成工艺(subtractiveprocess)、修改的半加成工艺(MSAP)、半加成工艺(SAP)等的制造PCB的通常工艺形成,并且在这里将省略其详细描述。
同时,缓冲层可以被置放在绝缘层111和/或电路图案112的表面上。详细地,缓冲层200可以被置放在电路图案112的上表面、下表面和侧表面中的至少一个表面上或者在其上置放电路图案的绝缘层111的表面上。
以下将详细描述在绝缘层或者电路图案上形成的缓冲层。
至少一个过孔(via)113在绝缘层111中形成。过孔113被置放为穿过多个绝缘层111中的至少一个。过孔113可以穿过多个绝缘层111中的仅仅一个,并且可替选地,可以被形成为共同地穿过多个绝缘层111中的至少两个绝缘层。相应地,过孔113将置放在不同绝缘层的表面处的电路图案相互电连接。
可以通过用传导性材料填充穿过多个绝缘层111中的至少一个的通孔(未示出)来形成过孔113。
通孔(through hole)可以通过机械、激光和化学加工中的任何一种来形成。当通过机械加工形成通孔时,可以使用诸如铣削、钻削和铣切(routing)的方法。当通过激光加工形成通孔时,可以使用UV或者CO2激光的方法。并且当通过化学加工形成通孔时,可以通过使用包括氨基硅烷、酮等的化学物质来打开绝缘层111。
同时,激光加工是一种切割方法,其中通过在表面处集中光能,材料的一部分被熔化并且蒸发,以呈现期望的形状。通过计算机程序的复杂形成可以被容易地加工,并且通过其他方法难以切割的复合材料可以被加工。
另外,通过激光的加工可以具有至少0.005mm的切割直径,并且具有可以加工的大范围的厚度。
优选的是使用钇铝石榴石(YAG)激光器或者CO2激光器或者紫外线(UV)激光器作为激光加工钻。YAG激光器是能够加工铜箔层和绝缘层这两者的激光器,并且CO2激光器是仅仅能够加工绝缘层的激光器。
当通孔形成时,通过利用传导性材料填充通孔的内侧来形成过孔113。形成过孔113的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任何一种。可以通过化学镀、电解镀、丝网印刷、溅射、蒸发、喷墨和分布或其组合中的任何一种来填充传导性材料。
第一焊盘120被置放在位于多个绝缘层111的最上部分处的绝缘层上,并且第二焊盘140被置放在位于多个绝缘层111的最下部分处的绝缘层下面。
换言之,在多个绝缘层111中,第一焊盘120被置放在电子构件190将在其中形成的最上绝缘层111上。第一焊盘120可以在最上绝缘层上被形成多个。另外,第一焊盘120的一部分可以用作用于信号传输的图案并且其的其他部分可以用作通过导线等被电连接到电子构件190的内部引线。换言之,第一焊盘120可以包括用于引线接合的导线结合焊盘。
另外,在多个绝缘层111之中,第二焊盘140被置放在外部基板(未示出)将被附接到的最下绝缘层下面。类似于第一焊盘120,第二焊盘140的一部分也用作用于信号传输的图案,并且其的其他部分可以用作粘结部件175在其中置放以用于外部基板的附接的外部引线。换言之,第二焊盘140包括用于钎焊的钎焊焊盘。
另外,第一上金属层130被置放在第一焊盘120上,并且第二上金属层150被置放在第二焊盘140下面。第一上金属层130和第二上金属层150由相同材料形成,并且在分别保护第一焊盘120和第二焊盘140时增加引线接合或者钎焊的特性。
为此目的,第一上金属层130和第二上金属层150由包括金(Au)的金属形成。优选地,第一上金属层130和第二上金属层150可以仅仅包括纯金(99%或者更高的纯度),或者可以由包括金(Au)的合金形成。当第一上金属层130和第二上金属层150由包括金的合金形成时,合金可以由包括钴的金合金形成。
在多个绝缘层之中,焊膏180被置放在最上绝缘层处。焊膏是用于固定附接到绝缘基板110的电子构件190的粘结剂。相应地,焊膏180可以被定义为粘结剂。粘结剂可以是传导性粘结剂,或者可替选地,粘结剂可以是非传导性粘结剂。即,印刷电路板100可以是电子构件190以导线结合方式附接到的基板,从而电子构件190的端子(未示出)可以不被置放在粘结剂上。另外,粘结剂可以不被电连接到电子构件190。因此,非传导性粘结剂可以被用作粘结剂,或者可替选地,传导性粘结剂可以被用作粘结剂。
传导性粘结剂主要被分类成各向异性传导性粘结剂和各向同性传导性粘结剂,并且基本上由诸如Ni、Au/聚合物或者Ag的传导性颗粒、以及热固性和热塑性树脂、或者混合该两种树脂的特性的混合型绝缘树脂构成。
另外,非传导性粘结剂还可以是聚合粘结剂并且可以优选地是包括热固性树脂、热塑性树脂、填料、固化剂和固化促进剂的非传导性聚合物粘结剂。
此外,第一上金属层130的表面的至少一部分通过其暴露的第一钝化层160被置放在最上绝缘层上。第一钝化层160被置放为保护最上绝缘层的表面,并且例如可以是阻焊剂。
另外,焊膏180被置放在第一上金属层130上,使得第一焊盘120和电子构件190可以被相互电连接。
这里,电子构件190可以包括器件和芯片这两者。器件可以被分类成有源器件和无源器件。有源器件指的是主动使用非线性特性的器件。无源器件指的是即使线性和非线性特性这两者均存在也不使用非线性特性的器件。另外,有源器件可以包括晶体管、IC半导体芯片等,并且无源器件可以包括电容器、电阻器、电感器等。无源器件被与普通半导体封装一起地安装在基板上,以便增加作为有源器件的半导体芯片的信号处理速度,执行滤波功能等。
结果,电子构件190可以包括所有的半导体芯片、发光二极管芯片和其他驱动芯片。
另外,树脂模制部可以在最上绝缘层上形成,并且相应地,电子构件190和第一上金属层130可以受到树脂模制部保护。
同时,在多个绝缘层中,第二钝化层170被置放在最下绝缘层下面。第二钝化层170具有暴露第二上金属层150的表面的开口。第二钝化层170可以由阻焊剂形成。
如之前描述地,缓冲层可以被置放在绝缘层111或者电路图案112的至少一个表面上。
详细地,缓冲层200可以在绝缘层111和电路图案112重叠的区域中被置放在绝缘层111和电路图案112之间。
缓冲层200可以是在绝缘层111的表面上处理的表面处理层。缓冲层200可以是将在电路图案112的表面上处理的表面处理层。
缓冲层200可以是置放在绝缘层和电路图案之间的中间层。缓冲层200可以是置放在绝缘层和电路图案之间的涂层。缓冲层200可以是改进在绝缘层和电路图案之间的粘结性的功能层,即,粘结加强层。
图2至图5是用于描述缓冲层200的位置和布置关系的视图。
参考图2,缓冲层200可以被置放在电路图案的表面上。例如,缓冲层200可以被置放在电路图案的上表面和下表面上。即,在电路图案的表面之中,缓冲层200可以被置放在与绝缘层111接触或者面对绝缘层111的表面上。
可替选地,参考图3,缓冲层200可以被置放在电路图案的表面上。例如,缓冲层200可以被置放在电路图案的上表面、下表面和两个侧表面上。即,缓冲层200可以被置放成包围电路图案的整个表面。
可替选地,参考图4,缓冲层200可以被置放在绝缘层111的表面上。例如,缓冲层200可以被置放在绝缘层111的上表面和下表面上。即,在绝缘层111的表面之中,缓冲层200可以被置放在与电路图案112接触或者面对电路图案112的表面上。即,缓冲层200可以被置放在电路图案112在其上置放的绝缘层111的整个表面上。
可替选地,参考图5,缓冲层200可以被置放在绝缘层111的表面上。例如,缓冲层200可以被置放在绝缘层111的上表面和下表面上。即,在绝缘层111的表面之中,缓冲层200可以被置放在与电路图案112接触或者面对电路图案112的表面上。即,缓冲层200可以仅仅被置放在电路图案112被置放在绝缘层111的表面(电路图案112被置放于其中)上的区域中。
即,缓冲层200可以被置放在绝缘层111和电路图案112之间。详细地,缓冲层200可以被置放在绝缘层111和电路图案112之间,并且缓冲层200可以被结合到绝缘层111的一个表面和电路图案112的一个表面。即,缓冲层的端基(end group)、绝缘层的端基、缓冲层的端基和电路图案的端基可以被化学结合。
缓冲层200可以被形成为具有恒定厚度。详细地,缓冲层200可以形成为薄膜。详细地,缓冲层200可以被形成为具有500nm或者更小的厚度。更加详细地,缓冲层200可以被形成为具有5nm至500nm的厚度。
当缓冲层200的厚度被形成为5nm或者更小时,缓冲层的厚度太薄以至于不能充分地确保在绝缘层和电路图案之间的粘结性,并且当缓冲层的厚度被形成为超过500nm时,根据厚度改进粘结性的效果微不足道,电路板的总体厚度可能增加,并且绝缘层的介电常数增加,使得在高频应用中,电路板的传输损耗会增加。
缓冲层200可以包括多个原子。包括在缓冲层200中的多个原子在缓冲层中相互结合从而以分子或者离子形式被包括,并且多个分子、分子和离子可以相互化学结合以形成缓冲层。
缓冲层200可以包括碳原子、氮原子、氧原子、硅原子、硫原子和金属原子中的至少一种。详细地,缓冲层200可以包括碳原子、氮原子、氧原子、硅原子、硫原子和金属原子中的全部。
碳原子、氮原子、氧原子、硅原子、硫原子和金属原子可以通过在缓冲层中相互结合而以分子形式存在,或者可以独自地以离子形式存在。
在多个原子之中的氧原子、碳原子和氮原子可以与结合到绝缘层的缓冲层的官能团有关。即,由包括氧原子、碳原子、氮原子等的分子形成的官能团可以被化学结合到绝缘层。
另外,多个原子之中的碳原子、氮原子、硅原子和硫原子可以与结合到电路图案的缓冲层的官能团有关。即,由包括碳原子、氮原子、硅原子、硫原子等的分子形成的官能团可以被化学结合到电路图案。
另外,金属原子可以将由碳原子、氮原子、氧原子、硅原子和硫原子形成的分子相互结合。即,由碳原子、氮原子、氧原子、硅原子和硫原子形成的分子可以通过金属原子化学结合以形成缓冲层。即,金属原子可以被置放在分子之间以用作用于将分子化学结合的介质。
为此目的,碳原子、氮原子、氧原子、硅原子、硫原子和金属原子能够以恒定质量比率被包括。详细地,多个原子中的金属原子可以与其他原子相比以最大量被包括,并且基于金属原子,碳原子、氮原子、氧原子、硅原子和硫原子能够以恒定质量比率被包括。
详细地,碳原子与金属原子的质量比率((碳原子/铜原子)*100)可以是在5至7的范围内。
另外,氮原子与金属原子的质量比率((氮原子/铜原子)*100)可以是在1.5至7的范围内。
另外,氧原子与金属原子的质量比率((氧原子/铜原子)*100)可以是在1.1至1.9的范围内。
另外,硅原子与金属原子的质量比率((硅原子/铜原子)*100)可以是在0.5至0.9的范围内。
另外,硫原子与金属原子的质量比率((硫原子/铜原子)*100)可以是在0.5至1.5的范围内。
碳原子、氮原子、氧原子、硅原子和硫原子与金属原子的质量比率可以与绝缘层或者电路板的结合力有关。
详细地,当碳原子与金属原子的质量比率((碳原子/铜原子)*100)在5至7的范围以外时,在缓冲层和电路板或者缓冲层和绝缘层之间的结合力可能弱化。
另外,当氮原子与金属原子的质量比率((氮原子/铜原子)*100)在1.5至7的范围以外时,在缓冲层和电路板或者缓冲层和绝缘层之间的结合力会被弱化。
另外,当氧原子与金属原子的质量比率((氧原子/铜原子)*100)在1.1至1.9的范围以外时,在缓冲层和绝缘层之间的结合力会被弱化。
另外,当硅原子与金属原子的质量比率((硅原子/铜原子)*100)在0.5至0.9的范围以外时,在缓冲层和电路板之间的结合力会被弱化。
另外,当硫原子与金属原子的质量比率((硫原子/铜原子)*100)在0.5至1.5的范围以外时,在缓冲层和电路板之间的结合力会被弱化。
同时,碳原子、氮原子、氧原子、硅原子、硫原子和金属原子以分子或者离子的形式存在于缓冲层中,并且分子和离子可以结合并且相互连接。
详细地,缓冲层200可以包括由碳原子、氮原子、氧原子、硅原子、硫原子和金属原子形成的分子和金属离子。取决于分子的大小或者分子量的大小,在缓冲层200中包括的分子可以包括至少两种类型的分子。详细地,分子可以包括大分子和单分子。
大分子、单分子和金属离子可以在缓冲层中结合以形成相互连接的结构。
详细地,大分子、单分子和金属离子可以通过共价键和配位键在缓冲层中化学结合以形成相互连接的结构。
金属离子可以将大分子、单分子或者大分子和单分子相互连接。详细地,大分子、单分子、或者大分子和单分子被配位结合到金属离子,并且相应地,大分子、单分子、或者大分子和单分子可以被化学结合。
金属离子可以包括与电路图案相同的材料。可替选地,金属离子可以包括不同于电路图案的材料。例如,当电路图案包括铜时,金属离子可以包括铜或者除了铜之外的金属。
详细地,金属离子可以由电路图案形成。详细地,可以通过使用单独的氧化剂电离包括金属的电路图案来形成金属离子。相应地,电离的金属离子可以被配位结合到缓冲层中的大分子和单分子以将分子相互连接以形成缓冲层。
可替选地,在形成缓冲层时,添加了单独的金属离子,并且金属离子可以被配位结合到缓冲层中的大分子和单分子以将分子相互连接以形成缓冲层。此时,单独地添加的金属离子可以与电路图案的金属相同或者不同。
大分子和单分子可以包括碳原子、氮原子、氧原子、硅原子和硫原子中的至少一种。
即,大分子和单分子可以是包括碳原子、氮原子、氧原子、硅原子和硫原子中的至少一种的分子。
详细地,大分子可以包括含碳原子和氮原子的分子。详细地,大分子可以包括含碳原子和氮原子的唑基(azole group)。
另外,大分子可以包括含硅原子的分子。详细地,大分子可以包括包含硅原子的硅烷基团(silane group)。
另外,单分子可以包括碳原子、氮原子和硫原子。即,单分子可以是包括碳原子、氮原子和硫原子的分子。例如,单分子可以包括硫氰酸酯基团(-SCN)被连接到的SCN基团。
参考图6,缓冲层200可以包括多个官能团。详细地,缓冲层200可以包括化学结合到绝缘层111的第一官能团和化学结合到电路图案112的第二官能团。
即,大分子和单分子可以包括化学结合到绝缘层和电路图案的多个终端基团(terminal group),即,官能团。通过这种官能团,绝缘层和电路图案被缓冲层化学地紧密结合,从而在绝缘层和电路图案之间的粘结性可以改进。
第一官能团和第二官能团可以被定义为连接到大分子、单原子和金属原子中的一种的缓冲层的终端基团。
第一官能团可以通过共价键结合到绝缘层111。第一官能团可以包括共价结合到绝缘层111的官能团。详细地,第一官能团可以包括羟基(-OH)和唑基的N基团。
另外,第二官能团可以通过配位键被结合到电路图案112。第二官能团可以包括被配位结合到电路图案112的官能团。详细地,第二官能团可以包括Si基团和硅烷基团的硫氰酸酯基团(-SCN)。
在缓冲层中包括的第一官能团和第二官能团可以被分别地化学结合到绝缘层和电路图案。相应地,通过置放在绝缘层和电路图案之间的缓冲层,在作为异种材料的绝缘层和电路图案之间的粘结性可以改进。
在下文中,将通过根据示例和对照示例测量介电常数更加详细地描述本发明。这种示例仅仅作为示例提出以更加详细地描述本发明。因此,本发明不限于示例。
示例
铜层在包含预浸料(PPG)的绝缘层上形成。此时,在铜层的表面中,涂层被涂覆在与绝缘层接触的表面上,并且然后铜层和绝缘层被粘结。
随后,从涂层提取5mm*5mm样本并且在涂层的表面上指定任何九个点。
随后,使用扫描电子显微镜(SEM)分析涂层的表面,并且使用能量色散X射线光谱(EDS)分析涂层中包括的化学组成。
经分析,通过SEM和EDS分析的涂层包括碳原子、氮原子、氧原子、硅原子、硫原子和铜原子。
随后,将铜层图案化以形成电路图案,并且制造了电路板。
此时,缓冲层包括含羟基(-OH)的N基团和唑基的第一官能团以及包括硅烷基团的Si基团和硫氰酸酯基团(-SCN)的第二官能团。
随后,执行根据电路图案的粗糙度大小的粘结性和可靠性评价。
对照示例
在除了通过在绝缘层上直接粘结铜层来形成铜层而不在铜层上形成涂层并且通过图案化铜层来形成电路图案之外,以与在示例中相同的方式形成电路图案之后,执行根据电路图案的粗糙度大小的粘结性和可靠性评价。
粘结性/可靠性测量方法
在评价根据示例和对照示例的电路图案的粘结性时,使用UTM设施测量UTM 90°剥离值。
另外,当电路图案的剥离强度(kgf/cm)小于0.6时通过NG评价可靠性评价。
【表1】
【表2】
参考表1和表2,能够看到,与根据对照示例的电路板相比较,根据示例的电路板具有改进的可靠性。详细地,根据示例的电路板在绝缘层上形成的涂层上形成电路图案。相应地,能够看到,由于涂层紧密地化学结合到绝缘层和电路图案,电路图案的剥离强度增加,由此改进电路图案的粘结性和电路板的可靠性。
也就是说,能够看到,即使当电路图案的粗糙度减小时,根据示例的电路板也可以具有能够确保电路板的可靠性的粘结性。详细地,能够看到,即使当电路图案的表面粗糙度为0.5或者更低或者在0.1至0.5的范围中时,根据示例的电路板也可以具有能够确保电路板的可靠性的粘结性。
也就是说,当根据示例的电路板被应用于高频应用时,通过减小电路图案的粗糙度,可以减小由于趋肤效应引起的传输损耗,并且即使当表面粗糙度低时,通过由涂层改进电路图案的粘结性,也可以确保电路图案的可靠性。
在另一方面,在根据对照示例的电路板的情形中,电路图案被直接地形成在绝缘层上。因此,能够看到,由于绝缘层和电路图案由不同的材料形成,所以电路图案的粘结性,即剥离强度,非常低。
也就是说,能够看到,根据对照示例的电路板的可靠性可能无法确保,除非电路图案的表面粗糙度增加,并且当电路图案的表面粗糙度低时,电路板的可靠性劣化。
因此,当根据对照示例的电路板被应用于高频应用时,能够看到,通过电路图案的表面粗糙度,由于趋肤效应引起的传输损耗增加。
根据实施例的电路板可以包括置放在绝缘层和电路图案之间的缓冲层。
也就是说,在根据示例的电路板中,缓冲层可以被形成在电路图案的表面上或者缓冲层可以被形成在绝缘层上。
缓冲层可以被置放在绝缘层和电路图案之间以改进在绝缘层和电路图案之间的粘结性。
也就是说,绝缘层和电路图案分别地是包括树脂材料和金属的异质材料,并且当电路图案被形成在绝缘层上时,存在粘结性减小的问题。
因此,通过在绝缘层和电路图案之间置放分别地化学结合到绝缘层和电路图案的缓冲层,在绝缘层和电路图案之间的粘结性可以被改进。
也就是说,缓冲层包括被结合到绝缘层和电路图案的多个官能团,并且官能团通过共价键或者配位键被化学结合到绝缘层和电路图案,由此形成改进在绝缘层和电路图案之间的粘结性。
相应地,即使当绝缘层的表面粗糙度减小时,也能够确保在绝缘层和电路图案之间的粘结可靠性。
因此,即使当根据实施例的电路板被用于高频应用时,通过将电路图案的表面粗糙度保持为低,也能够减小高频信号的传输损耗,并且即使当电路图案的表面粗糙度被保持为低时,因为可以通过缓冲层确保在绝缘层和电路图案之间的粘结性,所以也可以确保电路图案的总体可靠性。
以上在实施例中描述的特性、结构和效果被包括在至少一个实施例中,但是不限于一个实施例。此外,实施例所属领域普通技术人员甚至相对于其他实施例可以结合或者修改在实施例中的每个中示意的特性、结构、效果等。因此,将会理解,与这种组合和这种修改有关的内容被包括在实施例的范围中。
另外,以上描述已经聚焦于实施例,但是它是仅仅示意性的而不限制本发明。实施例所属领域技术人员可以意识到,在不偏离实施例的基本特征的情况下,以上未示意的各种修改和应用都是可能的。例如,在实施例中特别地表示的每个构件可以被修改和实现。另外,应该理解,与这种修改和应用有关的差异被包括在所附权利要求中限定的本发明的范围中。

Claims (19)

1.一种电路板,包括:
绝缘层;
电路图案,所述电路图案被置放在所述绝缘层上;以及
缓冲层,所述缓冲层被置放在所述绝缘层和所述电路图案之间,
其中,所述缓冲层包括碳原子、氮原子、氧原子、硅原子、硫原子和铜原子,
所述碳原子与所述铜原子的质量比率((碳原子/铜原子)*100)在5至7的范围内,
所述氮原子与所述铜原子的质量比率((氮原子/铜原子)*100)在1.5至7的范围内,
所述氧原子与所述铜原子的质量比率((氧原子/铜原子)*100)在1.1至1.9的范围内,
所述硅原子与所述铜原子的质量比率((硅原子/铜原子)*100)在0.5至0.9的范围内,以及
所述硫原子与所述铜原子的质量比率((硫原子/铜原子)*100)在0.5至1.5的范围内。
2.根据权利要求1所述的电路板,其中,所述缓冲层被置放在所述绝缘层的表面和所述电路图案之间。
3.根据权利要求1所述的电路板,其中,所述缓冲层被置放在所述电路图案的上表面、下表面和侧表面上。
4.根据权利要求1所述的电路板,其中,所述缓冲层被置放在所述电路图案的上表面和下表面上。
5.根据权利要求1所述的电路板,其中,所述缓冲层的厚度为5nm至500nm。
6.根据权利要求1所述的电路板,其中,所述碳原子、所述氮原子、所述氧原子、所述硅原子、所述硫原子和所述铜原子以分子或者离子形式被提供在所述缓冲层中。
7.根据权利要求1所述的电路板,其中,所述碳原子、所述氮原子、所述氧原子、所述硅原子和所述硫原子被相互结合并且被提供在所述缓冲层的多个分子中,
所述铜原子被提供作为铜离子,以及
所述分子被化学结合到所述铜离子。
8.根据权利要求1所述的电路板,其中,所述缓冲层包括被连接到所述绝缘层和所述电路图案的多个终端基团,以及
所述终端基团被共价结合或者配位结合到所述绝缘层和所述电路图案。
9.根据权利要求1所述的电路板,其中,所述缓冲层包括被结合到所述绝缘层的第一官能团和被结合到所述电路图案的第二官能团。
10.根据权利要求9所述的电路板,其中,所述第一官能团包括羟基(-OH)和唑基的N基团,以及
所述第二官能团包括Si基团和硅烷基团的硫氰酸酯基团(-SCN)。
11.根据权利要求1所述的电路板,其中,所述电路图案包括选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料。
12.根据权利要求10所述的电路板,其中,所述第一官能团被共价结合到所述绝缘层,
所述第二官能团被配位结合到所述电路图案。
13.根据权利要求1所述的电路板,其中,所述绝缘层包括多个绝缘层,
所述电路图案被置放在所述绝缘层中的每个上,以及
所述缓冲层被置放在所述多个绝缘层中的至少一个绝缘层和所述电路图案之间。
14.根据权利要求1所述的电路板,其中,所述缓冲层被置放成包围所述电路图案。
15.根据权利要求1所述的电路板,其中,所述缓冲层仅被置放在所述电路图案和所述绝缘层重叠之处。
16.一种电路板,包括:
绝缘层;
电路图案,所述电路图案被置放在所述绝缘层上;以及
缓冲层,所述缓冲层被置放在所述绝缘层和所述电路图案之间,
其中,所述缓冲层包括被化学结合到所述绝缘层的第一官能团和被结合到所述电路图案的第二官能团,所述第一官能团包括氧原子、碳原子和氮原子,以及所述第二官能团包括碳原子、氮原子、硅原子和硫原子,
其中,所述缓冲层进一步包括金属原子以与所述氧原子、所述碳原子、所述氮原子、所述硅原子和所述硫原子结合,以及
其中,所述金属原子包括与所述电路图案相同的材料,
所述碳原子与所述金属原子的质量比率((碳原子/铜原子)*100)在5至7的范围内,
所述氮原子与所述金属原子的质量比率((氮原子/铜原子)*100)在1.5至7的范围内,
所述氧原子与所述金属原子的质量比率((氧原子/铜原子)*100)在1.1至1.9的范围内,
所述硅原子与所述金属原子的质量比率((硅原子/铜原子)*100)在0.5至0.9的范围内,以及
所述硫原子与所述金属原子的质量比率((硫原子/铜原子)*100)在0.5至1.5的范围内。
17.根据权利要求16所述的电路板,其中,所述缓冲层被置放在所述电路图案的上表面、下表面和侧表面上。
18.根据权利要求16所述的电路板,其中,所述缓冲层被置放在所述电路图案的上表面和下表面上。
19.根据权利要求17所述的电路板,其中,所述金属原子是铜原子。
CN202080046790.0A 2019-06-25 2020-06-19 电路板 Active CN114041329B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20190075947 2019-06-25
KR10-2019-0075947 2019-06-25
PCT/KR2020/007994 WO2020262891A1 (ko) 2019-06-25 2020-06-19 회로기판

Publications (2)

Publication Number Publication Date
CN114041329A CN114041329A (zh) 2022-02-11
CN114041329B true CN114041329B (zh) 2024-04-02

Family

ID=74060210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080046790.0A Active CN114041329B (zh) 2019-06-25 2020-06-19 电路板

Country Status (4)

Country Link
US (1) US20220256699A1 (zh)
KR (1) KR20210000655A (zh)
CN (1) CN114041329B (zh)
WO (1) WO2020262891A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230049490A (ko) * 2021-10-06 2023-04-13 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
KR20230049489A (ko) * 2021-10-06 2023-04-13 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
KR20230140716A (ko) * 2022-03-30 2023-10-10 엘지이노텍 주식회사 회로 기판, 반도체 패키지 및 이의 제조 방법
KR20230159070A (ko) * 2022-05-13 2023-11-21 엘지이노텍 주식회사 회로기판 및 이를 포함하는 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102037157A (zh) * 2008-03-21 2011-04-27 恩索恩公司 用多官能化合物促进金属对层压板的粘合力
KR20170116129A (ko) * 2015-04-28 2017-10-18 미쓰이금속광업주식회사 표면 처리 구리박 및 그 제조 방법, 프린트 배선판용 동장 적층판, 및 프린트 배선판
KR20170133996A (ko) * 2016-05-27 2017-12-06 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN107926125A (zh) * 2016-08-09 2018-04-17 株式会社Lg化学 用于制造绝缘层和多层印刷电路板的方法
JP2019025859A (ja) * 2017-08-02 2019-02-21 株式会社新技術研究所 金属と樹脂の複合材

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3101028B2 (ja) * 1990-12-10 2000-10-23 出光興産株式会社 グラフト共重合体及びその製造方法
JP2008198953A (ja) * 2007-02-16 2008-08-28 Hyomen Shori System:Kk フレキシブル回路基板およびその製造方法
EP2082804B1 (en) * 2008-01-25 2012-10-03 Universite Claude Bernard Lyon 1 Hybrid organic-inorganic materials that contain stabilized carbene
JP5972317B2 (ja) * 2014-07-15 2016-08-17 株式会社マテリアル・コンセプト 電子部品およびその製造方法
CN107113981B (zh) * 2014-12-22 2019-12-10 住友电气工业株式会社 印刷线路板用基板以及印刷线路板用基板的制造方法
JP6728529B2 (ja) * 2016-07-15 2020-07-22 住友電工ファインポリマー株式会社 プリプレグ及び多層基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102037157A (zh) * 2008-03-21 2011-04-27 恩索恩公司 用多官能化合物促进金属对层压板的粘合力
KR20170116129A (ko) * 2015-04-28 2017-10-18 미쓰이금속광업주식회사 표면 처리 구리박 및 그 제조 방법, 프린트 배선판용 동장 적층판, 및 프린트 배선판
KR20170133996A (ko) * 2016-05-27 2017-12-06 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN107926125A (zh) * 2016-08-09 2018-04-17 株式会社Lg化学 用于制造绝缘层和多层印刷电路板的方法
JP2019025859A (ja) * 2017-08-02 2019-02-21 株式会社新技術研究所 金属と樹脂の複合材

Also Published As

Publication number Publication date
KR20210000655A (ko) 2021-01-05
US20220256699A1 (en) 2022-08-11
CN114041329A (zh) 2022-02-11
WO2020262891A1 (ko) 2020-12-30

Similar Documents

Publication Publication Date Title
CN114041329B (zh) 电路板
CN113243145B (zh) 印刷电路板
CN115152333A (zh) 电路板
CN113491175B (zh) 电路板
US20220287174A1 (en) Circuit board
US20230240005A1 (en) Circuit board
KR20210006674A (ko) 회로기판
CN113994768B (zh) 电路板
KR20210000607A (ko) 회로기판
US20230240008A1 (en) Resin coated copper and circuit board including the same
US20230119237A1 (en) Circuit board
CN113196890B (zh) 印刷电路板
US20230269872A1 (en) Circuit board
KR20200139416A (ko) 회로기판
KR20210091497A (ko) 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant