CN115152333A - 电路板 - Google Patents
电路板 Download PDFInfo
- Publication number
- CN115152333A CN115152333A CN202180017376.1A CN202180017376A CN115152333A CN 115152333 A CN115152333 A CN 115152333A CN 202180017376 A CN202180017376 A CN 202180017376A CN 115152333 A CN115152333 A CN 115152333A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- atoms
- layer
- pad
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
根据实施例的印刷电路板包括:第一基板,第一基板包括第一绝缘层和设置在第一绝缘层的上表面上的第一焊盘;第二基板,第二基板包括具有通孔的第二绝缘层和形成在第二绝缘层的上表面和下表面以及通孔的内壁上的金属层;第三绝缘层,第三绝缘层设置在第一基板与第二基板之间,并在与通孔重叠的区域中具有第一开口;过孔,过孔填充通孔并设置在通过第三绝缘层的开口暴露的第一焊盘上;以及第二焊盘,第二焊盘设置在过孔和在第二绝缘层的上表面上设置的金属层上。
Description
技术领域
实施例涉及一种电路板。
背景技术
通常,称为PCB的印刷电路板是在其中集成布线使得安装各种装置或可实现这些装置之间的电连接的部件。
随着技术的发展,正在制造具有各种形状和功能的印刷电路板。在这些类型的印刷电路板中,为了将由应用于小型产品的集成电路构成的元件安装在主印刷电路板上,也正在开发用作由集成电路构成的元件与主印刷电路板之间的媒介的印刷电路板。
因此,根据应用产品的多功能化和轻薄化的趋势,印刷电路板在实现相应功能应用的同时,也在尺寸上越来越薄。如上所述,根据高集成化和轻薄化的趋势,印刷电路板的印刷图案、印刷电路板的各层之间用于连接电路图案的过孔以及与装置连接的连接端子的精细图案化正在成为一个重要的问题。
另一方面,在最近的高速集成系统中,电路性能和数据传输速度主要受印刷电路板的布线(传输路径)的状态限制。不需要满足技术发展的必要的要求来提高传统计算机、移动电话通信终端和其他电子设备的数据处理速度和通信速度。
近来,随着要求提高上述项的大容量数据的处理速度和通信速度,需要用于电路板的布线的处理技术,并且正在对此进行积极的研究和开发。作为这些技术之一,用于最大限度地降低高频传输损耗的技术可以包括用于控制布线的表面粗糙度的技术。
通常,布线的材料可以使用铜或包含铜的合金,布线的表面粗糙度的高电阻率在制造过程阶段随着信号的频率增加而表现出较差的特性,并且在这种情况下,信号损耗与频率成正比。
此时,电路板中的常规表面处理技术在25Gbps以上表现出高传输损耗。因此,为了在25Gbps以上具有低传输损耗,需要用于接合构成布线的铜箔与绝缘层的低粗糙度表面处理技术。
然而,具有低粗糙度表面处理的电路板具有散热特性显著劣化的特性。
因此,在本实施例中,可以提供一种电路板,所述电路板可以在提高电路板的散热特性的同时,即使在25Gbps下也具有低传输损耗。
发明内容
技术问题
实施例提供一种电路板及其制造方法,在所述电路板中,被应用低粗糙度表面处理技术的第一基板和被应用孔堵塞技术的第二基板相互连接。
此外,实施例提供一种电路板及其制造方法,所述电路板能够在降低电路板的传输损耗的同时改善散热特性。
本实施例所要解决的技术问题不限于上述的技术问题,本发明所属领域的普通技术人员通过以下描述可以清楚地理解未提及的另一技术问题。
技术方案
根据实施例的电路板包括:第一基板,所述第一基板包括第一绝缘层和设置在第一绝缘层的上表面上的第一焊盘;第二基板,所述第二基板包括具有通孔的第二绝缘层和形成在第二绝缘层的上表面和下表面以及通孔的内壁上的金属层;第三绝缘层,所述第三绝缘层设置在第一基板与第二基板之间,并且在与通孔重叠的区域中具有第一开口;过孔(via),所述过孔填充通孔并且设置在通过第三绝缘层的开口暴露的第一焊盘上;以及第二焊盘,所述第二焊盘设置在过孔和在第二绝缘层的上表面上设置的金属层上。
第三绝缘层可以对应于下面描述的粘合绝缘层300,第一绝缘层可以对应于设置在下面将要描述的第一基板100中包括的多个绝缘层111、112、113、114和115的最上部上的绝缘层,并且第二绝缘层可以对应于第二基板中包括的绝缘层210。
第三绝缘层设置于在第二绝缘层的下表面上设置的金属层的下表面与第一焊盘的上表面之间,并且设置在第二绝缘层的下表面上的金属层的下表面通过第三绝缘层与第一焊盘的上表面间隔开。
此外,过孔的下表面位于比金属层的下表面低的位置。
此外,过孔包括与金属层接触的第一部分、与第三绝缘层接触的第二部分、与第一焊盘接触的第三部分以及与第二焊盘接触的第四部分。
此外,第三绝缘层包括形成在第二绝缘层的下表面上设置的金属层的下表面与第一焊盘的上表面之间的第二开口,并且其中设置在第二绝缘层的下表面上的金属层的下表面通过第二开口与第一焊盘的上表面接触。
此外,所述过孔包括与金属层接触的第一部分、与第一焊盘接触的第三部分以及与第二焊盘接触的第四部分,并且其中,所述过孔不与第三绝缘层接触。
另外,第一焊盘和金属层中的至少一者的表面粗糙度(Ra)为0.5μm以下。
此外,电路板包括设置在第一焊盘和金属层的表面上的缓冲层,其中缓冲层包括碳原子、氮原子、氧原子、硅原子、硫原子和金属原子,碳原子与金属原子之比((碳原子/铜原子)*100)为5至7,氮原子与金属原子之比((氮原子/铜原子)*100)为1.5至7,氧原子与金属原子之比((氧原子/铜原子)*100)为1.1至1.9,硅原子与金属原子之比((硅原子/铜原子)*100)为0.5至0.9,并且硫原子与金属原子之比((硫原子/铜原子)*100)为0.5至1.5。
此外,碳原子、氮原子、氧原子、硅原子和硫原子相互键合并存在于多个分子中,其中金属原子以金属离子的形式存在,其中分子与金属离子彼此化学键合,其中分子包括大分子(macromolecule)和单分子(unimolecule)。
此外,金属原子通过氧化电路图案而形成。
此外,缓冲层包括与第一绝缘层或第二绝缘层以及第一焊盘或金属层连接的多个末端基团,其中末端基团与第一绝缘层和第一焊盘或者第二绝缘层和金属层共价键合或配位键合。
此外,第三绝缘层具有3.4以下的Dk和0.004以下的Df。
另一方面,根据实施例的电路板包括:第一基板,所述第一基板包括第一绝缘层和设置在第一绝缘层的上表面上的第一焊盘;第二基板,所述第二基板包括具有通孔的第二绝缘层以及形成在第二绝缘层的上表面和下表面以及通孔的内壁上的金属层;第三绝缘层,所述第三绝缘层设置在第一基板与第二基板之间,并在与通孔重叠的区域中具有第一开口;过孔,所述过孔填充通孔并设置在通过第三绝缘层的开口暴露的第一焊盘上;以及第二焊盘,所述第二焊盘设置在过孔和在第二绝缘层的上表面上设置的金属层上,其中缓冲层形成在第一焊盘以及金属层的表面上,其中缓冲层包括与第一绝缘层或第二绝缘层键合的第一官能团以及与第一焊盘或金属层键合的第二官能团,并且第一官能团和第二官能团包括碳原子、氮原子、氧原子、硅原子和硫原子中的至少一个,其中第三绝缘层包括具有与设置在第一焊盘的上表面上的缓冲层接触的下表面以及与设置在金属层的下表面下方的缓冲层接触的上表面的区域。
此外,第一官能团包括羟基(-OH)和唑基的N基团,第二官能团包括硅烷基团的Si基团和硫氰酸酯基团(-SCN),其中缓冲层还包括大分子、单分子以及金属离子,金属离子与大分子和单分子化学键合。
另一方面,根据实施例的电路板的制造方法包括:制备第一绝缘层,通过在第一绝缘层的上表面上形成第一焊盘来制造第一基板;在第一焊盘的上表面上形成第一缓冲层;制备第二绝缘层,在第二绝缘层中形成通孔;通过在第二绝缘层的上表面和下表面以及通孔的内壁上形成金属层来制造第二基板,在位于第二绝缘层的下表面上的金属层的下表面上形成第二缓冲层;在第三绝缘层位于第一基板与第二基板之间的状态下将第一基板和第二基板接合;去除位于第一焊盘的上表面上的第三绝缘层;在第一焊盘上形成填充通孔的过孔;以及在过孔的上表面和位于第二绝缘层的上表面上的金属层的上表面上形成第二焊盘。
此外,第三绝缘层设置于在第二绝缘层的下表面上设置的金属层的下表面与第一焊盘的上表面之间,并且设置在第二绝缘层的下表面上的金属层的下表面通过第三绝缘层与第一焊盘的上表面间隔开,并且过孔的下表面位于低于金属层的下表面的位置。
此外,过孔包括与金属层接触的第一部分、与第三绝缘层接触的第二部分、与第一焊盘接触的第三部分以及与第二焊盘接触的第四部分。
此外,第三绝缘层包括形成在第二绝缘层的下表面上设置的金属层的下表面与第一焊盘的上表面之间的第二开口,并且其中设置在第二绝缘层的下表面上的金属层的下表面通过第二开口与第一焊盘的上表面接触。
此外,过孔包括与金属层接触的第一部分、与第一焊盘接触的第三部分以及与第二焊盘接触的第四部分,并且其中过孔不与第三绝缘层接触。
有益效果
在本实施例中,分别制造被应用低粗糙度表面处理技术的第一基板和被应用孔堵塞技术的第二基板。然后,将粘合绝缘层设置在如上所述制造的第一基板与第二基板之间以将第一基板和第二基板结合。之后,在第一基板和第二基板彼此结合的同时,通过处理第二基板的通孔的内部来暴露第一基板中包括的第一焊盘。然后,当第一焊盘暴露时,在第一焊盘上形成填充通孔内部的过孔层,并在过孔层上形成第二焊盘。根据本实施例,通过使用被应用低粗糙度表面处理技术的第一基板,可以最小化在高频带中发生的信号损失。此外,根据本实施例,通过将第二基板和被应用孔堵塞技术的第一基板结合,可以将从第一基板产生的热量有效地排放到外部,因此,电路板的散热特性可以得到改善。综上所述,根据本实施例,可以提供一种用于5G天线模块的电路板,该电路板可以在电路板的高频段中使用,并且具有非常高的散热特性。
附图说明
图1是示出根据第一实施例的电路板的图。
图2是示出图1所示的第一基板的图。
图3至图6是用于说明图2所示的第一基板中的缓冲层的结构的图。
图7是示出根据实施例的第一基板的绝缘层的简单结构式的图。
图8是示出图1所示的第二基板的图。
图9至图12是用于说明图1所示的电路板的制造工序的图。
图13和图14是用于说明根据第二实施例的电路板的制造方法的图。
具体实施方式
在下文中,将参照附图详细描述本发明的实施例。然而,本发明的精神和范围不限于所描述的实施例的一部分,并且可以以各种其他形式实施,并且在本发明的精神和范围内,实施例的一个或多个要素可以选择性地组合和替换。
此外,除非另有明确定义和描述,否则本发明实施例中使用的术语(包括技术术语和科学术语)可以被解释为与本发明所属领域的普通技术人员通常理解的相同含义,并且诸如那些在常用词典中定义的术语可以被解释为具有与其在相关技术的上下文中的含义一致的含义。
此外,本发明实施例中使用的术语用于描述实施例,并不旨在限制本发明。在本说明书中,除非在短语中特别说明,否则单数形式还可以包括复数形式,并且当描述为“A(和)、B和C中的至少一个(或多个)”时可以包括可以在A、B和C中组合的所有组合中的至少一种。
此外,在描述本发明的实施例的元件时,可以使用诸如第一、第二、A、B、(a)和(b)的术语。这些术语仅用于将元件与其他元件区分开来,并且这些术语不限于元件的本质、顺序或次序。
此外,当一个元件被描述为与另一个元件“连接”、“连结”或“接触”时,它不仅可以包括当该元件与其他元件直接“连接”、“连结”或“接触”的情况,而且还包括该元件通过该元件与其他元件之间的另一个元件“连接”、“连结”或“接触”的情况。
此外,当描述为形成或设置在每个元件“上(上方)”或“下(下方)”时,“上(上方)”或“下(下方)”可以不仅包括两个元件直接彼此连接的情况,而且还包括一个或多个的其他元件形成或设置在两个元件之间的情况。
此外,当表示为“上(上方)”或“下(下方)”时,它不仅可以包括基于一个元件的上方向,还可以包括下方向。
图1是示出根据第一实施例的电路板的图。
参考图1,电路板包括第一基板100、第二基板200以及设置在第一基板100与第二基板200之间的粘合绝缘层300。
第一基板100可以是被应用低粗糙度表面处理技术的5G天线的基板。此外,第二基板200可以是被应用孔堵塞技术的包括过孔部220、230和240的基板。
此外,第一基板100和第二基板200可以单独制造,并且它们可以在单独制造之后通过粘合绝缘层300彼此接合。
在这种情况下,在制造第二基板200时形成第二基板200中包括的过孔部的一部分,并且可以在第一基板100和第二基板200彼此接合之后形成剩余部分。因此,过孔部的一部分可以与粘合绝缘层300直接接触,过孔部的剩余部分可以设置为与第一基板100直接接触。
在下文中,将详细描述第一基板100、第二基板200以及粘合绝缘层300。
图2是示出图1所示的第一基板的图。图3至图6是用于说明图2所示的第一基板中的缓冲层的结构的图,图7是示出根据实施例的第一基板的绝缘层的简单结构式的图。
参考图2至图7,第一基板100可以是被应用低粗糙度表面处理的基板,低粗糙度表面处理可以应用于5G天线并且即使在高频带中也可以无损耗地传输信号。
用于此目的的第一基板100可以包括绝缘层111、112、113、114、115、电路图案121、122、123、124、125、126、过孔130以及保护层140。
绝缘层111、112、113、114和115可以具有平板结构。绝缘层111、112、113、114和115可以是印刷电路板(PCB)。这里,绝缘层111、112、113、114和115可以实现为单个基板,或者可替代地,可以实现为多个绝缘层依次层叠的多层基板。
因此,绝缘层111、112、113、114和115可以被配置为多个。
例如,绝缘层111、112、113、114和115可以从设置在最上部上的绝缘层开始包括第一绝缘层110、第二绝缘层112、第三绝缘层113、第四绝缘层114以及第五绝缘层115。此外,电路图案121、122、123、124、125和126可以分别设置在第一绝缘层至第五绝缘层的表面上。即,电路图案121、122、123、124、125和126可以设置在第一绝缘层至第五绝缘层的两个表面中的至少一个上。此时,电路图案121、122、123、124、125和126可以包括与过孔连接的过孔焊盘、与外部板连接的连接焊盘、与电子部件连接的安装焊盘以及作为焊盘之间的信号传输线的迹线。
多个绝缘层111、112、113、114、115是其上形成有能够改变布线的电路的基板,并且可以包括由能够在表面上形成电路图案的绝缘材料制成的印刷电路板、布线板和绝缘基板全部。
多个绝缘层111、112、113、114和115中的至少一个可以包括包含玻璃纤维的预浸料。详细地,多个绝缘层111、112、113、114和115中的至少一个可以包括环氧树脂以及其中玻璃纤维和硅基填料分散在环氧树脂中的材料。
此外,绝缘层111、112、113、114和115中的至少一个可以是刚性的或者可以是柔性的。例如,绝缘层111、112、113、114和115中的至少一个可以包括玻璃或塑料。详细地,绝缘层111、112、113、114和115中的至少一个可以包括诸如钠钙玻璃或铝硅酸盐玻璃的化学强化/半钢化玻璃,或者诸如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)和聚碳酸酯(PC)的强化或柔性塑料,或蓝宝石。
此外,绝缘层111、112、113、114和115中的至少一个可以包括光学各向同性膜。例如,绝缘层111、112、113、114和115中的至少一个可以包括COC(环状烯烃共聚物)、COP(环状烯烃聚合物)、光各向同性聚碳酸酯(聚碳酸酯,PC)或光各向同性聚甲基丙烯酸甲酯(PMMA)。
此外,绝缘层111、112、113、114和115中的至少一个可以在具有部分弯曲的表面的同时弯曲。即,绝缘层111、112、113、114和115中的至少一个可以在具有部分平坦的表面和部分弯曲的表面的同时弯曲。详细地,绝缘层111、112、113、114和115中的至少一个可以在具有弯曲表面的同时具有弯曲端,或者可以具有包括随机曲率的表面并且可以弯折或弯曲。
此外,绝缘层111、112、113、114和115中的至少一个可以是具有柔性特性的柔性基板。
此外,绝缘层111、112、113、114和115中的至少一个可以是弯曲的或弯折的基板。在这种情况下,绝缘层111、112、113、114和115将基于电路设计连接电路部件的电气布线表示为布线图,并且可以在绝缘材料上再现电导体。此外,可以安装电气部件并在电路中形成将它们连接的布线,并且可以机械地固定除了部件的电连接功能之外的部件。
电路图案121、122、123、124、125和126分别设置在绝缘层111、112、113、114和115的表面上。电路图案121、122、123、124、125和126是传输电信号的布线,并且可以由具有高导电性的金属材料形成。为此,电路图案121、122、123、124、125和126可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料形成。在这种情况下,电路图案121、122、123、124、125和126已被描述为用于电信号传输的布线。然而,除此之外,其可以包括用于散热功能的用于传递热量的图案。
此外,电路图案121、122、123、124、125和126可以由包括选自具有优良的结合力的金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料的膏或焊膏形成。优选地,电路图案121、122、123、124、125和126可以由具有高导电性和相对廉价的铜(Cu)形成。
电路图案121、122、123、124、125和126可以通过作为典型的电路板制造工艺的加成工艺、减成工艺、改进的半加成工艺(MSAP)和半加成工艺(SAP)形成,这里将省略对其的详细描述。
同时,缓冲层可以设置在绝缘层111、112、113、114、115和/或电路图案121、122、123、124、125和126的表面上。
详细地,缓冲层150可以设置在电路图案121、122、123、124、125和126的上表面、下表面和侧表面中的至少一者的表面上或设置在设置有电路图案的绝缘层111、112、113、114和115的表面上。
下面将详细描述形成在绝缘层或电路图案上的缓冲层。
在绝缘层111、112、113、114和115中形成至少一个过孔130。过孔130设置为穿过多个绝缘层111、112、113、114和115中的至少一个绝缘层。过孔130可以穿过多个绝缘层111、112、113、114和115中的仅一个绝缘层,与此不同,可以形成为共同穿过多个绝缘层111、112、113、114和115中的至少两个绝缘层。因此,过孔130将设置在不同绝缘层的表面上的电路图案彼此电连接。
可以通过用导电材料填充穿透多个绝缘层111、112、113、114和115中的至少一个的贯通孔(未示出)的内部来形成过孔130。
贯通孔可以通过机械加工、激光加工和化学加工中的任一种形成。当通过机械加工形成贯通孔时,可以使用诸如铣削、钻孔和布线(routing)的方法,当通过激光加工形成时,可以使用UV或CO2激光方法。此外,当通过化学加工形成时,多个绝缘层111、112、113、114和115中的至少一个可以通过使用包含氨基硅烷、酮等的化学物质开口。
同时,激光加工是一种将光能聚集在表面以使材料的一部分熔化和蒸发从而呈所需形状的切割方法,因此通过计算机程序进行的复杂成形可以被容易地加工,甚至可以加工难以通过其他方法切割的复合材料。
此外,激光加工可以具有至少0.005mm的切割直径,并且具有广泛范围的可能的厚度。
作为激光加工钻头,优选使用YAG(钇铝石榴石)激光、CO2激光或紫外(UV)激光。YAG激光是能够加工铜箔层和绝缘层的激光,CO2激光是仅能够加工绝缘层的激光。
当形成贯通孔时,可以通过用导电材料填充贯通孔的内部来形成过孔部130。形成过孔部130的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任何一种材料。此外,导电材料填充可以使用化学镀、电解镀、丝网印刷、溅射、蒸发、喷墨和分配(dispensing)中的任何一种或组合。
第一焊盘121可以设置在多个绝缘层111、112、113、114和115的最上面的第一绝缘层上。在这种情况下,第一焊盘121可以是与第二基板200连接的连接焊盘。优选地,第一焊盘121可以是与形成在第二基板200上的过孔直接连接的过孔焊盘。这将在下面更详细地描述。
此外,接合焊盘126可以设置在多个绝缘层111、112、113、114和115中的将与额外的外部基板(未示出)附接的最下面的绝缘层的下方。在这种情况下,接合焊盘126可以是设置在最下面的绝缘层的下表面上的电路图案中的通过保护层中的开口暴露其表面的电路图案,将在后面描述。
接合焊盘126的一部分可以用作用于信号传输的图案,并且接合焊盘126的剩余部分可以用作外部引线,粘合构件(未示出)设置在该外部引线上用以附接外部基板。换言之,接合焊盘126可以包括用于焊接应用的焊盘。
表面处理层(未示出)可以设置在接合焊盘126的表面上。
表面处理层在保护接合焊盘126的同时提高了引线接合或焊接特性。
为此,表面处理层由包括金(Au)的金属形成。优选地,表面处理层可以仅包括纯金(纯度为99%以上),或者,可以由包含金(Au)的合金形成。当表面处理层由包含金的合金形成时,合金可以由包含钴的金合金形成。
同时,保护层140设置在多个绝缘层中的最下面的绝缘层下方。保护层140具有暴露接合焊盘126的表面的开口。保护层140可以包括阻焊剂。
如上所述,缓冲层可以设置在包括多个绝缘层111、112、113、114和115的绝缘层110或包括多个电路图案121、122、123、124、125、126的电路图案120的至少一个表面上。
详细地,缓冲层150可以在绝缘层110和电路图案120重叠的区域中设置在绝缘层110与电路图案120之间。
缓冲层150可以是在绝缘层110的表面上处理的表面处理层。缓冲层150可以是在电路图案120的表面上待处理的表面处理层。
缓冲层150可以是设置在绝缘层与电路图案之间的中间层。缓冲层150可以是提高绝缘层与电路图案之间的粘附力的功能层,即粘附力加强层。
图3至图6是用于描述缓冲层150的位置和布置关系的视图。
参考图3,缓冲层150可以设置在电路图案的表面上。例如,缓冲层150可以设置在电路图案的上表面和下表面上。也就是说,缓冲层150可以设置在电路图案的表面中的与绝缘层110接触或面对的表面上。
或者,参考图4,缓冲层150可以设置在电路图案的表面上。例如,缓冲层150可以设置在电路图案的上表面、下表面和两个侧表面上。也就是说,缓冲层150可以设置为围绕电路图案的整个表面。
或者,参考图5,缓冲层150可以设置在绝缘层110的表面上。例如,缓冲层150可以设置在绝缘层110的上表面和下表面上。也就是说,缓冲层150可以设置在绝缘层110的表面中的与电路图案120接触或面对的表面上。也就是说,缓冲层150可以设置在绝缘层110的设置有电路图案120的整个表面上。
或者,参考图5,缓冲层150可以设置在绝缘层110的表面上。例如,缓冲层150可以设置在绝缘层110的上表面和下表面上。也就是说,缓冲层150可以设置在绝缘层110的表面中的与电路图案120接触或面对的表面上。也就是说,缓冲层150可以仅设置在电路图案120设置在绝缘层110的设置有电路图案120的表面上的区域中。
也就是说,缓冲层150可以设置在绝缘层110与电路图案120之间。详细地,缓冲层150可以设置在绝缘层110与电路图案120之间,并且缓冲层150可以将绝缘层110的一个表面与电路图案120的一个表面接合。即,缓冲层的末端基团、绝缘层的末端基团、缓冲层的末端基团和电路图案的末端基团可以化学键合。
缓冲层150可以形成为具有恒定的厚度。详细地,缓冲层150可以形成为薄膜。详细地,缓冲层150可以形成为具有500nm以下的厚度。更详细地,缓冲层150可以形成为具有5nm至500nm的厚度。
当缓冲层150的厚度形成为5nm以下时,缓冲层的厚度太薄以至于不足以确保绝缘层与电路图案之间的粘附力,当缓冲层的厚度形成为超过500nm时,根据厚度提高粘附力的效果不显著,可能会增加电路板的整体厚度,并且增加绝缘层的介电常数,使得在高频应用中电路板的传输损耗可能增加。
缓冲层150可以包括多个原子。缓冲层150中包括的多个原子在缓冲层中彼此键合而以分子或离子形式被包含,并且分子、分子和离子可以彼此化学键合以形成缓冲层。
缓冲层150可以包括碳原子、氮原子、氧原子、硅原子、硫原子和金属原子中的至少一种。详细地,缓冲层150可以包括碳原子、氮原子、氧原子、硅原子、硫原子和金属原子全部。
碳原子、氮原子、氧原子、硅原子、硫原子和金属原子可以通过在缓冲层中彼此键合而以分子形式存在,或者可以单独以离子形式存在。
多个原子中的氧原子、碳原子和氮原子可以与结合到绝缘层的缓冲层的官能团有关。即,由包括氧原子、碳原子、氮原子等的分子形成的官能团可以化学键合到绝缘层。
此外,多个原子中的碳原子、氮原子、硅原子和硫原子可以与结合到电路图案的缓冲层的官能团有关。即,由包括碳原子、氮原子、硅原子、硫原子等的分子形成的官能团可以与电路图案化学键合。
此外,金属原子可以将由碳原子、氮原子、氧原子、硅原子和硫原子形成的分子彼此键合。也就是说,由碳原子、氮原子、氧原子、硅原子和硫原子形成的分子可以通过金属原子而化学键合以形成缓冲层。也就是说,金属原子可以设置在分子之间以作为用于将分子化学键合的媒介起作用。
为此,可以以恒定的质量比包含碳原子、氮原子、氧原子、硅原子、硫原子和金属原子。详细地,可以与其他原子相比以最大的量包含多个原子中的金属原子,并且可以基于金属原子以恒定质量比包含碳原子、氮原子、氧原子、硅原子和硫原子。
详细地,碳原子与金属原子之比((碳原子/铜原子)*100)可以为5至7。
此外,氮原子与金属原子之比((氮原子/铜原子)*100)可以为1.5至7。
此外,氧原子与金属原子之比((氧原子/铜原子)*100)可以为1.1至1.9。
另外,硅原子与金属原子之比((硅原子/铜原子)*100)可以为0.5至0.9。
此外,硫原子与金属原子之比((硫原子/铜原子)*100)可以为0.5至1.5。
碳原子、氮原子、氧原子、硅原子和硫原子与金属原子之比可以与绝缘层或电路板的接合力有关。
详细地,当碳原子与金属原子之比((碳原子/铜原子)*100)不在5至7的范围内时,缓冲层与电路板或缓冲层与绝缘层之间的接合力可能被削弱。
此外,当氮原子与金属原子之比((氮原子/铜原子)*100)不在1.5至7的范围内时,缓冲层与电路板或缓冲层与绝缘层之间的接合力可能被削弱。
此外,当氧原子与金属原子之比((氧原子/铜原子)*100)不在1.1至1.9的范围内时,缓冲层与绝缘层之间的接合力可能被削弱。
此外,当硅原子与金属原子的质量比((硅原子/铜原子)*100)不在0.5至0.9的范围内时,缓冲层与电路板之间的接合力可能被削弱。
此外,当硫原子与金属原子之比((硫原子/铜原子)*100)不在0.5至1.5的范围内时,缓冲层与电路板之间的接合力可能被削弱。
同时,碳原子、氮原子、氧原子、硅原子、硫原子和金属原子以分子或离子的形式存在于缓冲层中,分子和离子可以相互键合和连接。
详细地,缓冲层150可以包括由碳原子、氮原子、氧原子、硅原子、硫原子和金属原子形成的分子和金属离子。缓冲层150中包含的分子根据分子的大小或分子量的大小可以包括至少两种类型的分子。详细地,分子可以包括大分子和单分子。
大分子、单分子和金属离子可以在缓冲层中键合以形成彼此连接的结构。
详细地,大分子、单分子和金属离子可以通过共价键和配位键在缓冲层中化学键合以形成彼此连接的结构。
金属离子可以将大分子、单分子或大分子和单分子彼此连接。详细而言,大分子、单分子或大分子和单分子与金属离子配位键合,因此,大分子、单分子或大分子和单分子可以化学键合。
金属离子可以包括与电路图案相同的材料。或者,金属离子可以包括与电路图案的材料不同的材料。例如,当电路图案包含铜时,金属离子可以包含铜或铜以外的金属。
详细地,金属离子可以由电路图案形成。详细地,可以通过使用单独的氧化剂使包含金属的电路图案离子化来形成金属离子。因此,离子化的金属离子可以与缓冲层中的大分子和单分子配位键合以将分子彼此连接从而形成缓冲层。
或者,在形成缓冲层时添加单独的金属离子,金属离子可以与缓冲层中的大分子和单分子配位键合以将分子相互连接从而形成缓冲层。此时,单独添加的金属离子可以与电路图案的金属相同或不同。
大分子和单分子可以包含碳原子、氮原子、氧原子、硅原子和硫原子中的至少一种。
也就是说,大分子和单分子可以是包含碳原子、氮原子、氧原子、硅原子和硫原子中的至少一种的分子。
详细地,大分子可以包括包含碳原子和氮原子的分子。详细地,大分子可以包括包含碳原子和氮原子的唑基。
此外,大分子可以包括包含硅原子的分子。详细地,大分子可以包括包含硅原子的硅烷基。
此外,单分子可以包括碳原子、氮原子和硫原子。即,单分子可以是包括碳原子、氮原子和硫原子的分子。例如,单分子可以包括与硫氰酸酯基团(-SCN)连接的SCN基团。
参考图7,缓冲层150可以包括多个官能团。详细地,缓冲层150可以包括化学键合到绝缘层110的第一官能团和化学键合到电路图案120的第二官能团。
也就是说,大分子和单分子可以包括化学键合到绝缘层和电路图案的多个末端基团,即官能团。通过这样的官能团,绝缘层和电路图案通过缓冲层而化学紧密结合,从而可以提高绝缘层与电路图案之间的粘附力。
第一官能团和第二官能团可以被定义为缓冲层的与大分子、单原子和金属原子中的一个连接的末端基团。
第一官能团可以通过共价键键合到绝缘层110。第一官能团可以包括与绝缘层110共价键合的官能团。详细地,第一官能团可以包括羟基(-OH)和唑基的N基团。
此外,第二官能团可以通过配位键键合到电路图案120。第二官能团可以包括与电路图案120配位键合的官能团。详细地,第二官能团可以包括硅烷基团的Si基团和硫氰酸酯基团(-SCN)。
缓冲层中包含的第一官能团和第二官能团可以分别与绝缘层和电路图案化学键合。因此,可以通过设置在绝缘层与电路图案之间的缓冲层来提高作为异种材料的绝缘层与电路图案之间的粘附力。
在下文中,将通过根据实施例和比较例测量介电常数来更详细地描述本发明。这些实施例仅作为实例呈现以更详细地描述本发明。因此,本发明不限于这些实施例。
实施例
在包含预浸料(PPG)的绝缘层上形成铜层。此时,在电路层的表面中的与绝缘层接触的表面上涂布包括碳原子、氮原子、氧原子、硅原子、硫原子和金属原子的涂层,然后粘接铜层和绝缘层。
随后,将铜层图案化以形成电路图案,并制造电路板。
此时,缓冲层包括包含羟基(-OH)和唑基的N基团的第一官能团以及包含硅烷基团的Si基团和硫氰酸酯基团(-SCN)的第二官能团。
随后,进行根据电路图案的粗糙度大小的粘附力和可靠性的评价。
比较例
在除了通过将铜层直接粘接在绝缘层上而不在铜层上形成涂层来形成铜层并且通过图案化电路图案来形成电路图案以外,以与实施例中相同的方式形成电路图案之后,对根据电路图案的粗糙度的大小的粘附力和可靠性进行评价。
粘附力/可靠性测量方法
在根据实施例和比较例的电路图案的粘附力的评价中,使用UTM设备测量UTM 90°剥离值。
此外,当电路图案的剥离强度(kgf/cm)小于0.6时,可靠性评价被评价为NG。
【表1】
【表2】
参照表1和表2,可以看出,与根据比较例的电路板相比,根据实施例的电路板具有提高的可靠性。
详细地,根据实施例的电路板在绝缘层上形成涂布有涂层的电路图案。因此,可以看出,由于涂层与绝缘层和电路图案紧密地化学键合,因此提高了电路图案的剥离强度,从而提高了电路图案的粘附力和电路板的可靠性。
即,可以看出,即使当电路图案的粗糙度减小时,根据实施例的电路板也可以具有能够确保电路板的可靠性的粘附力。详细而言,可以看出,即使当电路图案的表面粗糙度为0.5以下或者在0.1至0.5的范围内时,根据实施例的电路板也可以具有能够确保电路板的可靠性的粘附力。
即,当根据实施例的电路板应用于高频应用时,可以通过降低电路图案的粗糙度来减小由于趋肤效应引起的传输损耗,即使当表面粗糙度低时,也可以通过涂层提高电路图案的粘附力来确保电路图案的可靠性。
另一方面,在根据比较例的电路板的情况下,在绝缘层上直接形成电路图案。因此,可以看出,由于绝缘层和电路图案由不同的材料形成,因此电路图案的粘附力,即剥离强度非常低。
即,可以看出,除非电路图案的表面粗糙度增加,否则可能无法确保根据比较例的电路板的可靠性,并且当电路图案的表面粗糙度低时,电路板的可靠性劣化。
因此,当根据比较例的电路板应用于高频应用时,可以看出,由于趋肤效应引起的传输损耗因电路图案的表面粗糙度而增加。
根据实施例的电路板可以包括设置在绝缘层与电路图案之间的缓冲层。
即,在根据实施例的电路板中,可以在电路图案的表面上形成缓冲层,或者可以在绝缘层上形成缓冲层。
缓冲层可以设置在绝缘层与电路图案之间以提高绝缘层与电路图案之间的粘附力。
即,绝缘层和电路图案分别是包括树脂材料和金属的异质材料,并且当在绝缘层上形成电路图案时,存在粘附性降低的问题。
因此,通过在绝缘层与电路图案之间设置分别与绝缘层和电路图案化学键合的缓冲层,可以提高绝缘层与电路图案之间的粘附性。
即,缓冲层包括与绝缘层和电路图案键合的多个官能团,并且这些官能团通过共价键或配位键与绝缘层和电路图案化学键合,从而提高绝缘层与电路图案之间的粘附性。
因此,即使当绝缘层的表面粗糙度减小时,也可以确保绝缘层与电路图案之间的粘附可靠性。
因此,即使当根据实施例的电路板用于高频应用时,也可以通过将电路图案的表面粗糙度保持较低来降低高频信号的传输损耗,并且即使当电路图案的表面粗糙度保持较低,由于可以通过缓冲层来确保绝缘层与电路图案之间的粘附性,所以可以确保电路图案的整体可靠性。
图8是示出图1所示的第二基板的图。
参考图8,第二基板200包括绝缘层210、穿过绝缘层210形成的通孔235、形成在绝缘层210的表面上的金属层220以及通孔235的内壁。
同时,尽管图中未示出,但是种子层(未示出)可以额外地设置在绝缘层210的表面与金属层220之间。
在第二基板200中,在由玻璃环氧树脂制成的绝缘层111、112、113、114和115中形成通孔235,因此,可以设置用于连接与通孔235连接的绝缘层210的上表面和下表面和通孔的内壁的金属层220。
金属层220是根据实施例的过孔部的结构。优选地,过孔部包括第一焊盘121、第二焊盘240、过孔230以及金属层220。
在这种情况下,第一焊盘121是在第一基板100中包括的电路图案。
此外,第二焊盘240、过孔230和金属层220被配置为形成在第二基板200中。
在第一实施例中,金属层220具有不直接接触第一基板100的结构。
也就是说,在第一实施例中,粘合绝缘层300设置在第一基板100与第二基板200之间。这里,粘合绝缘层300也可以设置在金属层220与第一焊盘121之间。在这种情况下,上述的缓冲层150也可设置在实施例中的第一焊盘121的上表面上。因此,可以通过缓冲层150提高粘合绝缘层300与第一基板100之间的结合强度。
同时,过孔230的一个表面具有与第一焊盘121直接接触的结构。换言之,填充通孔235的内部的过孔230的下表面直接接触第一焊盘121的上表面。
因此,第一实施例中的过孔230的下表面可以位于低于金属层220的下表面的位置。
此外,过孔230的侧表面可以包括与金属层220接触的第一部分以及与粘合绝缘层300接触的第二部分。在这种情况下,可以通过用诸如环氧树脂的树脂填充通孔235来形成过孔230。或者,过孔230可以由诸如铜的金属材料形成。在这种情况下,当第一焊盘121和第二焊盘240电连接时,过孔230可以由金属材料形成,或者可替代地,可以由导电环氧树脂形成。
此外,当第一焊盘121和第二焊盘240不需要电连接时(例如,形成用于散热的过孔),过孔230可以由非导电环氧树脂形成。
同时,根据实施例,金属层220的下表面也可以进行低粗糙度表面处理,因此,可以设置如上所述的缓冲层150。在一个实施例中,使用如上所述的缓冲层150,第一基板100和第二基板200可以通过插设在它们之间的粘合绝缘层300被牢固地结合,因此可以提高可靠性。
粘合绝缘层300设置在第一基板100与第二基板200之间。作为粘合绝缘层300,可以使用树脂片材,例如树脂涂层铜(resin coated copper,RCC),或者可替代地,可以使用预浸料。
然而,为了提高第一基板100与第二基板200之间的结合强度,将粘合绝缘层300的Dk设定为3.4以下,将Df设定为0.004以下。
在本实施例中,分别制造被应用低粗糙度表面处理技术的第一基板和被应用孔堵塞技术的第二基板。然后,将粘合绝缘层设置在如上所述制造的第一基板和第二基板之间以将第一基板和第二基板结合。之后,在第一基板和第二基板彼此结合的同时,通过处理第二基板的通孔的内部来暴露第一基板中包括的第一焊盘。然后,当暴露第一焊盘时,在第一焊盘上形成填充通孔的内部的过孔层,并且在过孔层上形成第二焊盘。根据本实施例,通过使用被应用低粗糙度表面处理技术的第一基板,可以最小化在高频带中出现的信号损失。此外,根据本实施例,通过将第二基板和被应用孔堵塞技术的第一基板结合,可以将从第一基板产生的热量有效地排放到外部,因此,电路板的散热特性可以得到改善。综上所述,根据本实施例,可以提供一种用于5G天线模块的电路板,该电路板可以在电路板的高频段中使用并且具有非常高的散热特性。
图9至图13是用于说明图1所示的电路板的制造工序的图。
首先,参考图9,如参照前述附图所述,分别制造第一基板100和第二基板200。在这种情况下,第二基板200是形成第二焊盘240和过孔230之前的基板。即,在制造第二基板200时一起形成在第二基板200的通孔235中形成的金属层220,并且在将第一基板100和第二基板结合之后形成第二焊盘240和过孔230。
如上所述,当分别制造第一基板100和第二基板200时,粘合绝缘层300设置在第一基板100与第二基板200之间。在这种情况下,粘合绝缘层300可以设置在第一基板100与第二基板200之间的整个区域上。
接下来,如图10所示,在粘合绝缘层300设置在第一基板100和第二基板200之间的状态下执行压缩工序之后,可以通过固化工序将第一基板100和第二基板200彼此结合。
在这种情况下,如上所述,粘合绝缘层300可以设置在第一基板100与第二基板200之间的整个区域上。因此,第一焊盘121的上表面可以被粘合绝缘层300覆盖。
此外,粘合绝缘层300可以设置在第一焊盘121和金属层220之间。
此后,如图11所示,在通孔235中执行孔形成工序以去除设置在第一焊盘121的上表面上的粘合绝缘层300,并且可以暴露第一焊盘121的上表面。
接下来,如图12所示,可以在暴露的第一焊盘121上形成填充通孔235的过孔230。过孔230的上表面可以与金属层220的上表面位于同一平面上。
当形成过孔230时,可以在过孔230的上表面和金属层220的上表面上形成第二焊盘240。因此,第二焊盘240可以包括与金属层220接触的第一部分以及与过孔230的上表面接触的第二部分。
在下文中,将描述第一实施例的电路板的变型例。图13和图14是用于说明根据第二实施例的电路板的制造方法的图。
第一实施例的设置在第一基板100与第二基板200之间的粘合绝缘层300设置在第一基板100与第二基板200之间的整个区域上。
或者,变型例的粘合绝缘层300可以设置在第一基板100与第二基板200之间的整个区域中的除了与金属层220的下表面重叠的区域之外的剩余区域上。
因此,粘合绝缘层300可以不位于金属层220与第一焊盘121之间,并且粘合绝缘层300可以设置在第一基板100与第二基板200之间除了金属层220与第一焊盘121之间的区域中。
第一实施例的金属层220和第一焊盘121具有它们彼此不直接接触的结构。或者,第二实施例的金属层220和第一焊盘121可以具有它们彼此直接接触的结构。
此后,如图14所示,在通孔235中执行孔形成工序以去除设置在第一焊盘121的上表面上的粘合绝缘层300,因此,可以暴露第一焊盘121的上表面。
接下来,可以在暴露的第一焊盘121上形成填充通孔235的过孔230。过孔230的上表面可以与金属层220的顶表面位于同一平面上。当形成过孔230时,可以在过孔230的上表面和金属层220的上表面上形成第二焊盘240。因此,第二焊盘240可以包括与金属层220接触的第一部分以及与过孔230的顶表面接触的第二部分。
在本实施例中,分别制造被应用低粗糙度表面处理技术的第一基板和被应用孔堵塞技术的第二基板。然后,将粘合绝缘层设置在如上所述制造的第一基板和第二基板之间以将第一基板和第二基板结合。之后,在第一基板和第二基板被彼此结合的同时,通过处理第二基板的通孔的内部来暴露第一基板中包括的第一焊盘。然后,当暴露第一焊盘时,在第一焊盘上形成填充通孔的内部的过孔层,并在过孔层上形成第二焊盘。根据本实施例,通过使用被应用低粗糙度表面处理技术的第一基板,可以最小化在高频带中出现的信号损失。此外,根据本实施例,通过将第二基板和被应用孔堵塞技术的第一基板结合,可以将从第一基板产生的热量有效地排放到外部,因此,电路板的散热特性可以得到改善。综上所述,根据本实施例,可以提供一种用于5G天线模块的电路板,该电路板可以在电路板的高频段中使用并且具有非常高的散热特性。
上述实施例中说明的特征、结构、效果等被包括在至少一个实施例中,并且不一定限于仅一个实施例。此外,各实施例中所示的特征、结构、效果等可以由实施例所属领域的普通技术人员针对其他实施例进行组合或修改。因此,与这样的组合和变形有关的内容应该被解释为包括在实施例的范围内。
以上,主要对实施例进行了说明,但这仅仅是示例,并不限制本实施例,实施例所属的本领域的普通技术人员将理解,在不脱离本实施例的本质特征的情况下,可以进行上述未说明的各种变形和应用。例如,本实施例中具体示出的各个部件可以通过修改来实现。并且,与这些修改和应用相关的差异应被解释为包括在所附权利要求中阐述的实施例的范围内。
Claims (10)
1.一种电路板,包括:
第一基板,所述第一基板包括第一绝缘层和设置在所述第一绝缘层的上表面上的第一焊盘;
第二基板,所述第二基板包括具有通孔的第二绝缘层和形成在所述第二绝缘层的上表面和下表面以及所述通孔的内壁上的金属层;
第三绝缘层,所述第三绝缘层设置在所述第一基板与所述第二基板之间,并且在与所述通孔重叠的区域中具有第一开口;
过孔,所述过孔填充所述通孔并且设置在通过所述第三绝缘层的开口暴露的所述第一焊盘上;以及
第二焊盘,所述第二焊盘设置在所述过孔和在所述第二绝缘层的上表面上设置的所述金属层上。
2.根据权利要求1所述的电路板,其中,所述第三绝缘层设置于在所述第二绝缘层的所述下表面上设置的金属层的下表面与所述第一焊盘的上表面之间,并且
其中,设置在所述第二绝缘层的所述下表面上的所述金属层的下表面通过所述第三绝缘层与所述第一焊盘的所述上表面间隔开。
3.根据权利要求2所述的电路板,其中,所述过孔的下表面位于比所述金属层的所述下表面低的位置。
4.根据权利要求2所述的电路板,其中,所述过孔包括:
第一部分,所述第一部分与所述金属层接触;
第二部分,所述第二部分与所述第三绝缘层接触;
第三部分,所述第三部分与所述第一焊盘接触;以及
第四部分,所述第四部分与所述第二焊盘接触。
5.根据权利要求1所述的电路板,其中,所述第三绝缘层包括形成在所述第二绝缘层的所述下表面上设置的所述金属层的下表面与所述第一焊盘的上表面之间的第二开口,并且
其中,设置在所述第二绝缘层的所述下表面上的所述金属层的所述下表面通过所述第二开口与所述第一焊盘的所述上表面接触。
6.根据权利要求5所述的电路板,其中,所述过孔包括:
第一部分,所述第一部分与所述金属层接触;
第三部分,所述第三部分与所述第一焊盘接触;以及
第四部分,所述第四部分与所述第二焊盘接触,并且
其中,所述过孔与所述第三绝缘层不接触。
7.根据权利要求1所述的电路板,其中,所述第一焊盘和所述金属层中的至少一者的表面粗糙度Ra为0.5μm以下。
8.根据权利要求1所述的电路板,还包括:
缓冲层,所述缓冲层设置在所述第一焊盘上以及所述金属层的表面上,
其中,所述缓冲层包括碳原子、氮原子、氧原子、硅原子、硫原子和金属原子,
所述碳原子与所述金属原子之比,即(碳原子/铜原子)*100,为5至7,
所述氮原子与所述金属原子之比,即(氮原子/铜原子)*100,为1.5至7,
所述氧原子与所述金属原子之比,即(氧原子/铜原子)*100,为1.1至1.9,
所述硅原子与所述金属原子之比,即(硅原子/铜原子)*100,为0.5至0.9,并且
所述硫原子与所述金属原子之比,即(硫原子/铜原子)*100,为0.5至1.5。
9.根据权利要求8所述的电路板,其中,所述碳原子、所述氮原子、所述氧原子、所述硅原子和所述硫原子相互键合并存在于多个分子中,
其中,所述金属原子以金属离子的形式存在,
其中,所述分子与所述金属离子彼此化学键合,并且
其中,所述分子包括大分子和单分子。
10.根据权利要求8所述的电路板,其中,所述缓冲层包括与所述第一绝缘层或所述第二绝缘层连接以及与所述第一焊盘或所述金属层连接的多个末端基团,并且
其中,所述末端基团与所述第一绝缘层和所述第一焊盘或者与所述第二绝缘层和所述金属层共价键合或配位键合。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2020-0006073 | 2020-01-16 | ||
KR1020200006073A KR20210092547A (ko) | 2020-01-16 | 2020-01-16 | 인쇄회로기판 및 이의 제조 방법 |
PCT/KR2021/000455 WO2021145664A1 (ko) | 2020-01-16 | 2021-01-13 | 회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115152333A true CN115152333A (zh) | 2022-10-04 |
Family
ID=76863237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180017376.1A Pending CN115152333A (zh) | 2020-01-16 | 2021-01-13 | 电路板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230047621A1 (zh) |
KR (1) | KR20210092547A (zh) |
CN (1) | CN115152333A (zh) |
WO (1) | WO2021145664A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230159070A (ko) * | 2022-05-13 | 2023-11-21 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 반도체 패키지 |
WO2024034703A1 (ko) * | 2022-08-10 | 2024-02-15 | 엘지전자 주식회사 | 인쇄회로기판 및 그 제조방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101167427B1 (ko) * | 2010-09-29 | 2012-07-19 | 삼성전기주식회사 | 양극산화 방열기판 및 그 제조방법 |
KR101167464B1 (ko) * | 2010-12-21 | 2012-07-26 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
KR102436225B1 (ko) * | 2017-07-28 | 2022-08-25 | 삼성전기주식회사 | 인쇄회로기판 |
JP6511614B2 (ja) * | 2017-08-02 | 2019-05-15 | 株式会社新技術研究所 | 金属と樹脂の複合材 |
KR102494341B1 (ko) * | 2017-11-08 | 2023-02-01 | 삼성전기주식회사 | 인쇄회로기판 |
-
2020
- 2020-01-16 KR KR1020200006073A patent/KR20210092547A/ko not_active Application Discontinuation
-
2021
- 2021-01-13 WO PCT/KR2021/000455 patent/WO2021145664A1/ko active Application Filing
- 2021-01-13 CN CN202180017376.1A patent/CN115152333A/zh active Pending
- 2021-01-13 US US17/793,100 patent/US20230047621A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20210092547A (ko) | 2021-07-26 |
WO2021145664A1 (ko) | 2021-07-22 |
US20230047621A1 (en) | 2023-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114041329B (zh) | 电路板 | |
US20230047621A1 (en) | Circuit board | |
TWI784881B (zh) | 印刷電路板 | |
US20220287174A1 (en) | Circuit board | |
US11974388B2 (en) | Circuit board | |
KR20220033829A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
KR20210006674A (ko) | 회로기판 | |
CN113994768B (zh) | 电路板 | |
US20230240005A1 (en) | Circuit board | |
US20230240008A1 (en) | Resin coated copper and circuit board including the same | |
US20230119237A1 (en) | Circuit board | |
KR20210000607A (ko) | 회로기판 | |
US20230269872A1 (en) | Circuit board | |
KR20210091499A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
CN113196890B (zh) | 印刷电路板 | |
KR20210091497A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
KR20200139416A (ko) | 회로기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |