JP7365529B2 - 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法 - Google Patents
接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法 Download PDFInfo
- Publication number
- JP7365529B2 JP7365529B2 JP2023508605A JP2023508605A JP7365529B2 JP 7365529 B2 JP7365529 B2 JP 7365529B2 JP 2023508605 A JP2023508605 A JP 2023508605A JP 2023508605 A JP2023508605 A JP 2023508605A JP 7365529 B2 JP7365529 B2 JP 7365529B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- conductor
- identification mark
- bonded substrate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
Description
[1]第1主面及び第2主面の少なくとも一方に形成される区画線によって画定される複数の区画部を含むセラミック板と、前記第1主面及び前記第2主面を覆うように前記セラミック板にそれぞれ接合される一対の金属板と、を備える接合基板であって、
前記一対の金属板の少なくとも一方は表面に複数の第1識別マークを有する、接合基板。
[2]前記セラミック板は導体形成領域とダミー領域とを含み、
前記一対の金属板の少なくとも一方は、前記導体形成領域を覆う部分の表面に前記複数の第1識別マークを有する、[1]に記載の接合基板。
[3]前記複数の第1識別マークは、レーザ孔で構成されるコードを含み、前記レーザ孔は3μm以上の深さを有する、[1]又は[2]に記載の接合基板。
[4]前記一対の金属板は、前記セラミック板の前記第1主面及び前記第2主面よりも外側にはみ出すはみ出し部を有し、前記複数の第1識別マークは前記はみ出し部よりも内側に設けられており、
前記セラミック板の角部は前記一対の金属板よりも外側に突出している、[1]~[3]のいずれか一つに記載の接合基板。
[5]第1主面及び第2主面の少なくとも一方に形成される区画線によって画定される複数の区画部を含むセラミック板と、前記第1主面において、前記区画部毎に独立して設けられる複数の第1導体部と、前記第2主面において、前記区画部毎に独立して設けられる複数の第2導体部と、を備え、
前記複数の第1導体部のそれぞれが表面に第2識別マークを有する、回路基板。
[6]前記[1]~[4]のいずれか一つの接合基板に少なくともエッチング処理を施して得られ、
前記第1主面において、前記区画部毎に独立して設けられる複数の第1導体部と、前記第2主面において、前記区画部毎に独立して設けられる複数の第2導体部と、を備え、
前記複数の第1導体部のそれぞれが表面に前記複数の第1識別マークの一つに由来する第2識別マークを有する、回路基板。
[7]前記第2識別マークは、レーザ孔で構成されるコードを含み、前記レーザ孔は1μm以上の深さを有する、[5]又は[6]に記載の回路基板。
[8]前記[5]~[7]のいずれか一つの回路基板を前記区画線に沿って分割して得られ、
前記複数の区画部の一つと、前記複数の第1導体部の一つと、前記複数の第2導体部の一つとを備え、前記複数の第1導体部の一つが表面に前記第2識別マークを有する、個片基板。
[9]前記複数の第1導体部の一つが放熱部を構成し、前記複数の第2導体部の一つが電気回路を構成する、[8]に記載の個片基板。
[10]前記[1]~[4]のいずれか一つの接合基板に少なくともエッチング処理を施して、前記第1主面において前記区画部毎に独立するように複数の第1導体部を形成するとともに、前記第2主面において前記区画部毎に独立するように複数の第2導体部を形成する工程を有し、
前記複数の第1導体部のそれぞれは、表面に前記第1識別マークの一つに由来する第2識別マークを有する、回路基板の製造方法。
[11]前記[1]~[4]のいずれか一つの接合基板に少なくともエッチング処理を施して、前記第1主面において前記区画部毎に独立するように複数の第1導体部を形成するとともに、前記第2主面において前記区画部毎に独立するように複数の第2導体部を形成する工程と、
前記複数の第1導体部及び前記複数の第2導体部を有する回路基板を前記区画線に沿って分割して、前記複数の区画部の一つと、前記複数の第1導体部の一つと、前記複数の第2導体部の一つとを備え、前記複数の第1導体部の一つが表面に前記第1識別マークの一つに由来する第2識別マークを有する個片基板を得る工程と、を有する、個片基板の製造方法。
(a)金属板に関する情報
(b)接合基板の製造情報(製造日、製造条件、及び製造設備等)
(c)接合基板の品質情報
(d)接合基板の表面処理条件
(e)接合基板のエッチング条件
(f)接合基板のシリアル番号
(a)用いた接合基板の情報(金属板の情報)
(b)回路基板の製造情報(製造日、製造条件、及び製造設備等)
(c)回路基板の品質情報
(d)回路基板の分割条件
(実施例1)
第1銅板(厚み:0.8mm)、セラミック板(窒化ケイ素板、厚み:0.32mm)及び第2銅板を準備した。第1銅板とセラミック板、及びセラミック板と第2銅板を、それぞれろう材を用いて接合し、第1銅板、セラミック板及び第2銅板がこの順に積層されている接合基板を得た。この接合基板の第1銅板の表面に、レーザ光を照射し、図3に示すような複数のレーザ孔(凹部51a)で構成される二次元コード(第1識別マーク51)を形成した。二次元コードの形成には、市販のレーザーマーカー(株式会社キーエンス製、商品名:MD-X1520)を用いた。二次元コードの概要は、以下のとおりとした。レーザ光の照射条件は、表1に示すとおりとした。
コード種:DMX(ECC200)
コードサイズ:2.2mm×2.2mm
セル数:16×16
レーザ光の照射条件を表1に示すとおりとしたこと以外は、実施例1と同じ手順で第1銅板の表面に二次元コード(第1識別マーク51)を形成した。
各実施例において第1銅板の表面に形成した二次元コードを構成するレーザ孔(凹部51a)の深さを測定した。測定には、3D形状測定機(株式会社キーエンス製、型式:VR-3000)を用いた。測定結果は表1の「レーザ孔の深さ(処理前)」に示すとおりであった。固定式コードリーダ(株式会社キーエンス製、型式:SR-2000)を用いて、二次元コードの読み取り可否を評価したところ、いずれの実施例の二次元コードも読み取り可能であった。
二次元コードを形成した各実施例の接合基板における第1銅板及び第2銅板の表面処理を行った。具体的には、過酸化水素と硫酸とを含む表面処理剤を用いて、各銅板の表層の一部を溶解し、各銅板の表面の表面粗さを大きくした。その後、二次元コードを構成するレーザ孔の深さを測定した。測定方法は上述の[二次元コードの評価]と同じ方法とした。測定結果は表1の「レーザ孔の深さ(処理後)」に示すとおりであった。
Claims (8)
- 第1主面及び第2主面の少なくとも一方に形成される区画線によって画定される複数の区画部を含むセラミック板と、前記第1主面及び前記第2主面を覆うように前記セラミック板にそれぞれ接合される一対の金属板と、を備える接合基板であって、
前記セラミック板は導体形成領域とダミー領域とを含み、
前記一対の金属板の少なくとも一方は、前記導体形成領域を覆う部分の表面に複数の第1識別マークを有し、
前記複数の第1識別マークは、レーザ孔で構成されるコードを含み、前記レーザ孔は3μm以上の深さを有する接合基板。 - 第1主面及び第2主面の少なくとも一方に形成される区画線によって画定される複数の区画部を含むセラミック板と、前記第1主面及び前記第2主面を覆うように前記セラミック板にそれぞれ接合される一対の金属板と、を備える接合基板であって、
前記一対の金属板は、前記セラミック板の前記第1主面及び前記第2主面よりも外側にはみ出すはみ出し部を有し、
前記一対の金属板の少なくとも一方は表面に複数の第1識別マークを有し、
前記複数の第1識別マークは、前記はみ出し部よりも内側に設けられ、3μm以上の深さを有するレーザ孔で構成されるコードを含み、
前記セラミック板の角部は前記一対の金属板よりも外側に突出している接合基板。 - 請求項1又は2の接合基板に少なくともエッチング処理を施して得られ、
前記第1主面において、前記区画部毎に独立して設けられる複数の第1導体部と、
前記第2主面において、前記区画部毎に独立して設けられる複数の第2導体部と、
を備え、
前記複数の第1導体部のそれぞれが表面に前記複数の第1識別マークの一つに由来する第2識別マークを有する、回路基板。 - 第1主面及び第2主面の少なくとも一方に形成される区画線によって画定される複数の区画部を含むセラミック板と、前記第1主面及び前記第2主面を覆うように前記セラミック板にそれぞれ接合される一対の金属板と、を備え、前記一対の金属板の少なくとも一方は表面に複数の第1識別マークを有する接合基板に、少なくともエッチング処理を施して得られ、
前記第1主面において、前記区画部毎に独立して設けられる複数の第1導体部と、
前記第2主面において、前記区画部毎に独立して設けられる複数の第2導体部と、
を備え、
前記複数の第1導体部のそれぞれが表面に前記複数の第1識別マークの一つに由来する第2識別マークを有する、回路基板。 - 第1主面及び第2主面の少なくとも一方に形成される区画線によって画定される複数の区画部を含むセラミック板と、前記第1主面に前記区画部毎に独立して設けられる複数の第1導体部と、前記第2主面に前記区画部毎に独立して設けられる複数の第2導体部と、を備え、前記複数の第1導体部のそれぞれが表面に第2識別マークを有する回路基板を、前記区画線に沿って分割して得られる個片基板であり、
前記複数の区画部の一つと、前記複数の第1導体部の一つと、前記複数の第2導体部の一つとを備え、前記複数の第1導体部の一つが表面に前記第2識別マークを有し、
前記複数の第1導体部の一つが放熱部を構成し、前記複数の第2導体部の一つが電気回路を構成する、個片基板。 - 前記第2識別マークは、レーザ孔で構成されるコードを含み、前記レーザ孔は1μm以上の深さを有する、請求項5に記載の個片基板。
- 請求項1又は2の接合基板に少なくともエッチング処理を施して、前記第1主面において前記区画部毎に独立するように複数の第1導体部を形成するとともに、前記第2主面において前記区画部毎に独立するように複数の第2導体部を形成する工程を有し、
前記複数の第1導体部のそれぞれは、表面に前記第1識別マークの一つに由来する第2識別マークを有する、回路基板の製造方法。 - 請求項1又は2の接合基板に少なくともエッチング処理を施して、前記第1主面において前記区画部毎に独立するように複数の第1導体部を形成するとともに、前記第2主面において前記区画部毎に独立するように複数の第2導体部を形成する工程と、
前記複数の第1導体部及び前記複数の第2導体部を有する回路基板を前記区画線に沿って分割して、前記複数の区画部の一つと、前記複数の第1導体部の一つと、前記複数の第2導体部の一つとを備え、前記複数の第1導体部の一つが表面に前記第1識別マークの一つに由来する第2識別マークを有する個片基板を得る工程と、を有する、個片基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021121334 | 2021-07-26 | ||
JP2021121334 | 2021-07-26 | ||
PCT/JP2022/027589 WO2023008199A1 (ja) | 2021-07-26 | 2022-07-13 | 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2023008199A1 JPWO2023008199A1 (ja) | 2023-02-02 |
JPWO2023008199A5 JPWO2023008199A5 (ja) | 2023-07-05 |
JP7365529B2 true JP7365529B2 (ja) | 2023-10-19 |
Family
ID=85086767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023508605A Active JP7365529B2 (ja) | 2021-07-26 | 2022-07-13 | 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7365529B2 (ja) |
CN (1) | CN117813917A (ja) |
WO (1) | WO2023008199A1 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042934A (ja) | 2005-08-04 | 2007-02-15 | Juki Corp | 多面取り基板の生産履歴管理方法及び多面取り基板 |
JP2011119660A (ja) | 2009-10-28 | 2011-06-16 | Kyocera Corp | 多数個取り配線基板 |
JP2011165727A (ja) | 2010-02-05 | 2011-08-25 | Mitsubishi Materials Corp | パワーモジュール用基板の製造方法およびパワーモジュール用基板の製造中間体 |
JP2011233648A (ja) | 2010-04-26 | 2011-11-17 | Murata Mfg Co Ltd | マーク付き回路基板 |
JP2016018833A (ja) | 2014-07-07 | 2016-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2021048165A (ja) | 2019-09-17 | 2021-03-25 | 日立金属株式会社 | 回路基板の製造方法 |
WO2021054317A1 (ja) | 2019-09-20 | 2021-03-25 | デンカ株式会社 | 複合基板及びその製造方法、並びに、回路基板及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005210028A (ja) | 2004-01-26 | 2005-08-04 | Kyocera Corp | 多数個取り配線基板 |
KR20210132066A (ko) | 2019-03-01 | 2021-11-03 | 덴카 주식회사 | 세라믹 그린 시트, 세라믹 기판, 세라믹 그린 시트의 제조 방법 및 세라믹 기판의 제조 방법 |
WO2021020471A1 (ja) | 2019-07-31 | 2021-02-04 | デンカ株式会社 | セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法 |
-
2022
- 2022-07-13 WO PCT/JP2022/027589 patent/WO2023008199A1/ja active Application Filing
- 2022-07-13 JP JP2023508605A patent/JP7365529B2/ja active Active
- 2022-07-13 CN CN202280051368.3A patent/CN117813917A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042934A (ja) | 2005-08-04 | 2007-02-15 | Juki Corp | 多面取り基板の生産履歴管理方法及び多面取り基板 |
JP2011119660A (ja) | 2009-10-28 | 2011-06-16 | Kyocera Corp | 多数個取り配線基板 |
JP2011165727A (ja) | 2010-02-05 | 2011-08-25 | Mitsubishi Materials Corp | パワーモジュール用基板の製造方法およびパワーモジュール用基板の製造中間体 |
JP2011233648A (ja) | 2010-04-26 | 2011-11-17 | Murata Mfg Co Ltd | マーク付き回路基板 |
JP2016018833A (ja) | 2014-07-07 | 2016-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2021048165A (ja) | 2019-09-17 | 2021-03-25 | 日立金属株式会社 | 回路基板の製造方法 |
WO2021054317A1 (ja) | 2019-09-20 | 2021-03-25 | デンカ株式会社 | 複合基板及びその製造方法、並びに、回路基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2023008199A1 (ja) | 2023-02-02 |
WO2023008199A1 (ja) | 2023-02-02 |
CN117813917A (zh) | 2024-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7465879B2 (ja) | セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法 | |
CN106910417B (zh) | 用于对金属-陶瓷基底进行单独编码的方法 | |
JP7365529B2 (ja) | 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法 | |
JP7365528B2 (ja) | 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法 | |
JP7270525B2 (ja) | 複合基板及びその製造方法、並びに、回路基板の製造方法 | |
JP2005123288A (ja) | 積層電子部品の製造方法 | |
JPH0878273A (ja) | 積層型電子部品の製造方法 | |
JPH0766076A (ja) | 積層チップ部品の製造方法と積層チップ部品 | |
JP2005116843A (ja) | 回路用金属板およびセラミックス回路基板 | |
CN102568825A (zh) | 陶瓷电子部件的制造方法、位置测定装置和方法、标记形成装置和方法 | |
JP2005057201A (ja) | 位置決めマークの配置構造及び認識方法、位置決めマークを有するプリント基板及びその製造方法 | |
JP2001085271A (ja) | 積層セラミック電子部品の製造方法 | |
JP2021048165A (ja) | 回路基板の製造方法 | |
JP4543764B2 (ja) | 積層セラミック電子部品の製造方法 | |
CA2680247C (en) | Integrated circuit package, notably for image sensor, and method of positioning | |
JP2009114009A (ja) | 積層セラミックス基板の製造方法 | |
WO2023190253A1 (ja) | 回路基板及びその製造方法、並びにパワーモジュール | |
WO2023190255A1 (ja) | 回路基板及びその製造方法、並びにパワーモジュール | |
JP5371631B2 (ja) | 被覆層で覆われた部分を含む装置の製造方法 | |
JP5682342B2 (ja) | 積層型セラミック電子部品の製造方法 | |
JP2002223072A (ja) | 多層プリント配線板の製造方法およびその製造装置 | |
JP2021048328A (ja) | 窒化珪素セラミックス焼結基板及びその製造方法、窒化珪素セラミックス集合基板、並びに回路基板の製造方法 | |
JP2001135935A (ja) | 積層型チップ部品の製造方法 | |
JP2012124461A (ja) | セラミック電子部品の製造方法、位置測定装置および方法、ならびにマーク形成装置および方法 | |
CN117042340A (zh) | 陶瓷覆铜板制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230207 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230207 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20230207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7365529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |