WO2020218274A1 - モジュールおよびその製造方法 - Google Patents

モジュールおよびその製造方法 Download PDF

Info

Publication number
WO2020218274A1
WO2020218274A1 PCT/JP2020/017146 JP2020017146W WO2020218274A1 WO 2020218274 A1 WO2020218274 A1 WO 2020218274A1 JP 2020017146 W JP2020017146 W JP 2020017146W WO 2020218274 A1 WO2020218274 A1 WO 2020218274A1
Authority
WO
WIPO (PCT)
Prior art keywords
protective layer
module
main surface
sealing resin
component
Prior art date
Application number
PCT/JP2020/017146
Other languages
English (en)
French (fr)
Inventor
了 小松
野村　忠志
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2020218274A1 publication Critical patent/WO2020218274A1/ja
Priority to US17/497,177 priority Critical patent/US20220045013A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Definitions

  • the present invention relates to a module and a method for manufacturing the module.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2012-243895 (Patent Document 1) describes a power amplification module.
  • This power amplification module includes a wiring board having a multi-layer wiring layer inside, and a semiconductor chip and passive components are mounted on the wiring board. Encapsulants are formed to cover semiconductor chips, wires and passive components. A plurality of recesses are formed on the surface of the sealant as a product identification mark and a peeling prevention mark. The surface of the encapsulant on which the product identification mark and the peeling prevention mark are formed is covered with a shield film.
  • Patent Document 1 after the encapsulant is formed, the surface of the encapsulant is irradiated with a laser to form a product identification mark and a peeling prevention mark on the surface of the encapsulant.
  • the recess as the product identification mark In order for the product identification mark to be visible, the recess as the product identification mark must be deeper than a certain level.
  • the resin layer as a sealing body needs to be formed with a thickness sufficiently larger than the depth of the recess by laser processing. Otherwise, the laser machining applied to the encapsulant may affect the wiring board or the components mounted on the wiring board.
  • the thickness of the encapsulant is not sufficient, it is necessary to avoid the parts mounted on the wiring board when printing by laser processing to form the product identification mark. That is, it means that the marking can be performed only at the position where the parts are avoided.
  • marking under such a rule there are restrictions on the information that can be marked and the size that can be marked.
  • the module based on the present invention covers the substrate having the first main surface, the first component mounted on the first main surface, the first main surface and the first component.
  • the first sealing resin arranged in the above and at least a shield film covering the upper surface of the first sealing resin are provided, and the shield film includes a conductive layer, a first protective layer covering the conductive layer, and a second.
  • the first protective layer includes a protective layer and locally has a marking portion, and the second protective layer has a first region covering the first protective layer and a second region covering the marking portion.
  • the marking portion can be manufactured without removing the first sealing resin, the parts sealed by the first sealing resin are not affected. That is, according to the present invention, it is possible to prevent the influence of processing for marking from affecting the mounted components, and it is possible to realize a module in which the layout of marking is not restricted by the arrangement of the mounted components.
  • FIG. 1 shows an enlarged portion of Z1 in FIG.
  • the module 101 is a first seal arranged so as to cover the substrate 1 having the first main surface 1a, the first component 3a mounted on the first main surface 1a, the first main surface 1a, and the first component 3a.
  • a blocking resin 6a and a shield film 8 covering at least the upper surface of the first sealing resin 6a are provided.
  • the shield film 8 includes a conductive layer 25, a first protective layer 26 that covers the conductive layer 25, and a second protective layer 27.
  • the first protective layer 26 locally has a marking portion 12.
  • the second protective layer 27 has a first region 41 that covers the first protective layer 26 and a second region 42 that covers the marking portion 12.
  • the upper surface of the second region 42 is recessed as compared to the upper surface of the first region 41.
  • the marking portion 12 is formed as a region where the first protective layer 26 is locally removed, and a recess 13 corresponding to the marking portion 12 appears on the upper surface of the shield film 8.
  • the conductive layer 25 is exposed due to the local removal of the first protective layer 26 in the marking portion 12.
  • the second protective layer 27 covers the exposed conductive layer 25.
  • Board 1 is a wiring board. Inside the substrate 1, a GND electrode 10 is provided by a conductor pattern. The GND electrode 10 is exposed on the side surface of the substrate 1. In addition to the first component 3a, the component 3b is mounted on the first main surface 1a of the substrate 1.
  • the first component 3a may be, for example, an IC (Integrated Circuit).
  • the component 3b may be, for example, an inductor, a capacitor, or the like.
  • the first sealing resin 6a is formed so as to cover all the parts mounted on the first main surface 1a.
  • the substrate 1 has a second main surface 1b as a surface opposite to the first main surface 1a.
  • An external terminal 15 is arranged on the second main surface 1b.
  • the external terminal 15 is, for example, a solder ball.
  • the conductive layer 25 is preferably made of a material having high conductivity.
  • the conductive layer 25 may be formed of, for example, Cu.
  • the first protective layer and the second protective layer are preferably rust preventive layers. By adopting this configuration, it is possible to prevent the occurrence of rust in the conductive layer 25.
  • the rust preventive layer as the first protective layer 26 may be formed of, for example, Ni, Cr, Ti or an alloy of two or more metals selected from these.
  • the alloy referred to here may be, for example, SUS.
  • the rust preventive layer as the second protective layer 27 may also be formed of a material selected based on the same criteria.
  • the material of the second protective layer 27 and the material of the first protective layer 26 may be the same or different.
  • the second protective layer 27 may have a structure in which a plurality of different materials are laminated.
  • the thickness of the first protective layer 26 is preferably several hundred nm or more.
  • the thickness of the second protective layer 27 is preferably several hundred nm to several ⁇ m.
  • the shield film 8 includes the adhesion layer 81.
  • the adhesion layer 81 is arranged between the conductive layer 25 and the first sealing resin 6a.
  • the thickness of the adhesion layer 81 may be, for example, about 50 nm.
  • the thickness of the conductive layer 25 may be, for example, 6 ⁇ m.
  • the thickness of the first protective layer 26 may be, for example, 2 ⁇ m.
  • the type of the module 101 and the like can be identified by visually recognizing the recess 13.
  • the depth of the recess 13 is about the thickness of the first protective layer 26, but in reality, the shape of the recess 13 can be grasped by visually observing or by taking an image with a camera. .. That is, the marked characters, symbols, figures, and the like can be read.
  • the recess 13 is caused by locally removing the first protective layer 26 to form the marking portion 12.
  • the shield film 8 is provided with the adhesion layer 81 on the surface closest to the first sealing resin 6a.
  • the shield film 8 can be more firmly adhered to the first sealing resin 6a.
  • the shield film 8 preferably covers the side surface of the first sealing resin 6a and the side surface of the substrate 1.
  • the marking portion 12 shows an example in which an opening is formed by locally removing the first protective layer 26, and the conductive layer 25 is exposed through the opening.
  • the marking portion 12 may be a notch rather than an opening formed in the first protective layer 26. Any region may be used as long as the first protective layer 26 does not cover the conductive layer 25. Further, even if the first protective layer 26 does not create a region that does not cover the conductive layer 25, it is not essential to penetrate the first protective layer 26. For example, a recess is formed on the upper surface of the first protective layer 26. Even so, it can be the marking portion 12.
  • the module manufacturing method in the present embodiment is a module manufacturing method, which includes a step S1 of preparing an assembly substrate, a step S2 of mounting a first component on the first main surface of the assembly substrate, and the first step. For each of the step S3 of arranging the first sealing resin so as to cover the main surface and the first component, the step S4 of dividing the assembly substrate to obtain a plurality of module materials, and the plurality of module materials. A step S5 of forming a conductive layer so as to cover the first sealing resin, and a step S6 of forming a first protective layer so as to cover the conductive layer for each of the plurality of module materials.
  • each step will be described in detail with reference to the drawings.
  • a collective substrate 400 is prepared.
  • the collective substrate 400 includes a substrate 1.
  • the substrate 1 has a first main surface 1a and a second main surface 1b.
  • the first component 3a is mounted on the first main surface 1a of the assembly substrate 400.
  • the component 3b is also mounted on the first main surface 1a.
  • the first sealing resin 6a is arranged so as to cover the first main surface 1a and the first component 3a. In this way, the collective substrate 401 is obtained. In the assembly substrate 401, the upper surface of the first sealing resin 6a is exposed.
  • step S4 as shown in FIG. 7, the assembly substrate 401 is divided to obtain a plurality of module materials 404.
  • FIG. 8 is a partially enlarged view of the corner portion of the first sealing resin 6a at the time when the steps up to S4 are completed.
  • the portion displayed in FIG. 8 corresponds to the Z1 portion in FIG.
  • a conductive layer 25 is formed on each of the plurality of module materials 404 as shown in FIG. That is, as shown in FIG. 9, the adhesion layer 81 is formed so as to cover the upper surface and the side surface of the first sealing resin 6a, and the conductive layer 25 is further formed so as to cover the adhesion layer 81. Further, as step S6, as shown in FIG. 10, the first protective layer 26 is formed so as to cover the conductive layer 25.
  • the marking portion 12 is formed as shown in FIG.
  • Laser machining can be used to form the marking portion 12 in step S7.
  • the printing depth can be controlled by the difference in the laser light absorption rate between the conductive layer 25 and the first protective layer 26.
  • the "printing depth" here is the depth of the recess formed by laser processing.
  • the print depth is determined by the thickness of the first protective layer 26 and the processing variation.
  • the marking portion 12 is formed.
  • the marking portion 12 is an area without the first protective layer 26.
  • the wavelength of the laser light used for laser processing in step S4 may be 532 nm or more, which is low in the laser light absorption rate of Cu, which is the material of the conductive layer 25, but may be less than 532 nm.
  • step S8 the second protective layer 27 is formed as shown in FIG. In this way, the state shown in FIG. 2 is obtained.
  • Al may be adopted as the material of the first protective layer 26 when processing with a laser beam having a wavelength longer than the YAG basic wavelength.
  • Al is easier to process than Cu.
  • Au or Ag When processing with a laser beam having a wavelength shorter than the YAG basic wavelength, Au or Ag may be adopted as the material of the first protective layer 26. When irradiated with a laser beam having a wavelength shorter than the YAG basic wavelength, Au or Ag is easier to process than Al.
  • the module 102 includes a substrate 1 having a first main surface 1a, a component 3a mounted on the first main surface 1a, and a first sealing resin 6a arranged so as to cover the first main surface 1a and the component 3a.
  • a shield film 8 that covers at least the upper surface of the first sealing resin 6a is provided.
  • the shield film 8 includes a conductive layer 25, a first protective layer 26 that covers the conductive layer 25, and a second protective layer 27.
  • the first protective layer 26 locally has a marking portion 12.
  • the second protective layer 27 has a first region 41 that covers the first protective layer 26 and a second region 42 that covers the marking portion 12, and is high on the upper surface of the first region 41 and the upper surface of the second region 42. Is different.
  • the enlarged portion of the Z2 portion in FIG. 13 is the same as that shown in FIG.
  • the conductive layer 25 is exposed because the first protective layer 26 is locally removed.
  • the second protective layer 27 covers the exposed conductive layer 25.
  • the substrate 1 has a second main surface 1b on the side opposite to the first main surface 1a.
  • the second component 3e is mounted on the second main surface 1b.
  • the second sealing resin 6b is arranged so as to cover the second main surface 1b and the second component 3e.
  • the shield film 8 covers the side surface of the second sealing resin 6b.
  • Parts 3b and 3c are mounted on the first main surface 1a in addition to the first part 3a.
  • the parts 3b and 3c are also sealed with the first sealing resin 6a like the first part 3a.
  • components 3d and 3f are mounted on the second main surface 1b.
  • the parts 3d and 3f are also sealed with the second sealing resin 6b in the same manner as the second part 3e.
  • a columnar conductor 29 is erected on the second main surface 1b.
  • the columnar conductor 29 penetrates the second sealing resin 6b.
  • the columnar conductor 29 is used as an external electrode of the module 102 when the module 102 is mounted on a mother substrate or the like.
  • the external terminal 15 may be arranged at the lower end of the columnar conductor 29.
  • Substrate 1a 1st main surface, 1b 2nd main surface, 3a 1st part, 3b, 3c, 3d, 3f parts, 3e 2nd part, 6a 1st sealing resin, 6b 2nd sealing resin, 8 shield Membrane, 10 GND electrode, 12 marking part, 13 recess, 15 external terminal, 25 conductive layer, 26 first protective layer, 27 second protective layer, 29 columnar conductor, 41 first region, 42 second region, 81 adhesion layer , 101, 102 module, 400, 401 assembly board, 404 module material.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

モジュール（１０１）は、第１主面を有する基板と、前記第１主面に実装された第１部品と、前記第１主面および前記第１部品を覆うように配置された第１封止樹脂（６ａ）と、少なくとも第１封止樹脂（６ａ）の上面を覆うシールド膜（８）とを備える。シールド膜（８）は、導電層（２５）と、導電層（２５）を覆う第１保護層（２６）と、第２保護層（２７）とを含む。第１保護層（２６）は局所的にマーキング部（１２）を有する。第２保護層（２７）は、第１保護層（２６）を覆う第１領域（４１）と、マーキング部（１２）を覆う第２領域（４２）とを有する。

Description

モジュールおよびその製造方法
　本発明は、モジュールおよびその製造方法に関するものである。
　特開２０１２－２４３８９５号公報（特許文献１）には、電力増幅モジュールが記載されている。この電力増幅モジュールは、内部に多層配線層を有する配線基板を備え、この配線基板上に半導体チップおよび受動部品が搭載されている。半導体チップ、ワイヤおよび受動部品を覆うように封止体が形成されている。封止体の表面には製品識別用マークおよび剥離防止用マークとして複数の凹部が形成されている。製品識別用マークおよび剥離防止用マークが形成された封止体の表面は、シールド膜で覆われている。
　特許文献１では、封止体を形成した後、封止体の表面にレーザを照射することによって、封止体の表面に製品識別用マークおよび剥離防止用マークを形成している。
特開２０１２－２４３８９５号公報
　製品識別用マークを視認可能なものとするためには、製品識別用マークとしての凹部はある程度以上深くなければならない。そのためには、封止体としての樹脂層は、レーザ加工による凹部の深さより十分大きな厚みで形成する必要がある。さもなければ、封止体に施すレーザ加工によって配線基板または配線基板に実装された部品に対して影響が生じるおそれがあるからである。
　封止体の厚みが十分ではない場合には、製品識別用マークを形成するためのレーザ加工による印字は、配線基板に実装された部品を避けて行なう必要がある。すなわち、部品を避けた位置にしかマーキングできないということになる。このようなルールの下でマーキングするとなると、マーキングできる情報、マーキングできるサイズに制約が生じる。
　そこで、本発明は、マーキングのための加工の影響が実装部品に及ぶことを防止することができ、かつ、マーキングのレイアウトが実装部品の配置によって制約されないモジュールおよびその製造方法を提供することを目的とする。
　上記目的を達成するため、本発明に基づくモジュールは、第１主面を有する基板と、上記第１主面に実装された第１部品と、上記第１主面および上記第１部品を覆うように配置された第１封止樹脂と、少なくとも上記第１封止樹脂の上面を覆うシールド膜とを備え、上記シールド膜は、導電層と、上記導電層を覆う第１保護層と、第２保護層とを含み、上記第１保護層は局所的にマーキング部を有し、上記第２保護層は、上記第１保護層を覆う第１領域と、上記マーキング部を覆う第２領域とを有する。
　本発明によれば、第１封止樹脂を除去加工せずにマーキング部を作製できる構成であるので、第１封止樹脂によって封止されている部品に対して影響を及ぼさない。すなわち、本発明によれば、マーキングのための加工の影響が実装部品に及ぶことを防止することができ、マーキングのレイアウトが実装部品の配置によって制約されないモジュールを実現することができる。
本発明に基づく実施の形態１におけるモジュールの断面図である。 図１におけるＺ１部の拡大図である。 本発明に基づく実施の形態１におけるモジュールの製造方法のフローチャートである。 本発明に基づく実施の形態１におけるモジュールの製造方法の第１の説明図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第２の説明図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第３の説明図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第４の説明図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第５の説明図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第６の説明図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第７の説明図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第８の説明図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第９の説明図である。 本発明に基づく実施の形態２におけるモジュールの断面図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　（実施の形態１）
　図１および図２を参照して、本発明に基づく実施の形態１におけるモジュールについて説明する。本実施の形態におけるモジュール１０１の断面図を図１に示す。図１におけるＺ１部を拡大したところを図２に示す。
　モジュール１０１は、第１主面１ａを有する基板１と、第１主面１ａに実装された第１部品３ａと、第１主面１ａおよび第１部品３ａを覆うように配置された第１封止樹脂６ａと、少なくとも第１封止樹脂６ａの上面を覆うシールド膜８とを備える。シールド膜８は、導電層２５と、導電層２５を覆う第１保護層２６と、第２保護層２７とを含む。第１保護層２６は局所的にマーキング部１２を有する。第２保護層２７は、第１保護層２６を覆う第１領域４１と、マーキング部１２を覆う第２領域４２とを有する。好ましいことに、第１領域４１の上面に比べて第２領域４２の上面は凹んでいる。
　本実施の形態では、第１保護層２６が局所的に除去された領域としてマーキング部１２が形成されており、シールド膜８の上面にはマーキング部１２に対応した凹部１３が表れている。
　ここで示す例では、マーキング部１２において、第１保護層２６が局所的に除去されたことにより導電層２５が露出している。第２領域４２では、第２保護層２７は、露出した導電層２５を覆っている。
　基板１は配線基板である。基板１の内部には、導体パターンによってＧＮＤ電極１０が設けられている。ＧＮＤ電極１０は基板１の側面に露出している。基板１の第１主面１ａには、第１部品３ａの他に部品３ｂが実装されている。第１部品３ａはたとえばＩＣ（Integrated　Circuit）であってよい。部品３ｂは、たとえばインダクタ、コンデンサなどであってよい。第１封止樹脂６ａは、第１主面１ａに実装された全ての部品を覆うように形成されている。
　基板１は、第１主面１ａとは反対側の面として第２主面１ｂを有する。第２主面１ｂには外部端子１５が配置されている。外部端子１５は、たとえばはんだボールである。
　導電層２５は、導電率が高い材料で形成されていることが好ましい。導電層２５は、たとえばＣｕで形成されていてよい。前記第１保護層および前記第２保護層は防錆層であることが好ましい。この構成を採用することにより、導電層２５における錆発生を防止することができる。
　第１保護層２６としての防錆層は、たとえばＮｉ、Ｃｒ、Ｔｉまたはこれらの中から選択される２以上の金属の合金で形成されていてよい。ここでいう合金はたとえばＳＵＳであってもよい。第２保護層２７としての防錆層も同様の基準に基づいて選択された材料で形成されていてよい。第２保護層２７の材料と第１保護層２６の材料とは同じであってもよく、異なっていてもよい。第２保護層２７は、異なる材料を複数層積層した構成であってもよい。第１保護層２６の厚みは、数百ｎｍ以上であることが好ましい。第２保護層２７の厚みは、数百ｎｍから数μｍであることが好ましい。
　シールド膜８は、密着層８１を含む。密着層８１は、導電層２５と第１封止樹脂６ａとの間に配置されている。密着層８１の厚みはたとえば約５０ｎｍであってよい。導電層２５の厚みはたとえば６μｍであってよい。第１保護層２６の厚みはたとえば２μｍであってよい。
　本実施の形態では、凹部１３を視認することによってモジュール１０１の種類などを識別することができる。凹部１３の深さは、第１保護層２６の厚み程度のものであるが、実際には、凹部１３の形状は、目視で見ることにより、あるいはカメラで撮像することにより、把握することができる。すなわち、マーキングされた文字、記号、図形などを読み取ることができる。
　凹部１３は、第１保護層２６を局所的に除去してマーキング部１２を形成したことに起因して生じたものである。第１保護層２６の下側には導電層２５があり、マーキング部１２を形成した際にも導電層２５は貫通することなく残るので、この構成は、第１封止樹脂６ａを除去加工せずにマーキングを作製できる構成である。したがって、第１封止樹脂６ａによって封止されている部品に対して影響を及ぼさない。本実施の形態では、マーキングのための加工の影響が実装部品に及ぶことを防止することができ、かつ、マーキングのレイアウトが実装部品の配置によって制約されないモジュールを実現することができる。
　本実施の形態で示したように、シールド膜８は、第１封止樹脂６ａに最も近い側の表面に密着層８１を備えることが好ましい。この構成を採用することにより、シールド膜８を第１封止樹脂６ａに対してより強固に密着させることができる。
　シールド膜８は、第１封止樹脂６ａの側面および基板１の側面を覆うことが好ましい。この構成を採用することにより、より確実な遮蔽を行なうことができる。
　なお、本実施の形態では、マーキング部１２は、第１保護層２６が局所的に除去されたことによって、開口部が形成され、この開口部を通じて導電層２５が露出している例を示したが、このようなものに限らない。マーキング部１２は、第１保護層２６に形成された開口部ではなく切欠きであってもよい。第１保護層２６が導電層２５を覆っていない何らかの領域であればよい。また、第１保護層２６が導電層２５を覆っていない領域を作り出さなくても、第１保護層２６を貫通することは必須ではなく、たとえば第１保護層２６の上面に凹部を形成したものであってもマーキング部１２となりうる。
　本実施の形態におけるモジュール１０１の製造方法のフローチャートを図３に示す。
　本実施の形態におけるモジュールの製造方法は、モジュールの製造方法であって、集合基板を用意する工程Ｓ１と、前記集合基板の第１主面に第１部品を実装する工程Ｓ２と、前記第１主面および前記第１部品を覆うように、第１封止樹脂を配置する工程Ｓ３と、前記集合基板を分割して複数のモジュール素材を得る工程Ｓ４と、前記複数のモジュール素材の各々に対して、前記第１封止樹脂を覆うように導電層を形成する工程Ｓ５と、前記複数のモジュール素材の各々に対して、前記導電層を覆うように、第１保護層を形成する工程Ｓ６と、前記第１保護層の上面に、レーザ照射することによってマーキング部を形成する工程Ｓ７と、前記第１保護層の上面および前記マーキング部を覆うように第２保護層を形成する工程Ｓ８とを含む。以下、各工程について、図面を参照しつつ詳しく説明する。
　まず、工程Ｓ１として、図４に示すように、集合基板４００を用意する。集合基板４００は基板１を備える。基板１は第１主面１ａと第２主面１ｂとを有する。工程Ｓ２として、図５に示すように、集合基板４００の第１主面１ａに第１部品３ａを実装する。部品３ｂも第１主面１ａに実装する。工程Ｓ３として、図６に示すように、第１主面１ａおよび第１部品３ａを覆うように、第１封止樹脂６ａを配置する。こうして集合基板４０１が得られる。集合基板４０１においては、第１封止樹脂６ａの上面が露出している。
　工程Ｓ４として、図７に示すように、集合基板４０１を分割して複数のモジュール素材４０４を得る。
　図８は工程Ｓ４までを終えた時点での第１封止樹脂６ａの角部の部分拡大図である。図８で表示されている部分は、図１におけるＺ１部に相当する。
　工程Ｓ５として、前記複数のモジュール素材４０４の各々に対して、図９に示すように、導電層２５を形成する。すなわち、図９に示すように、第１封止樹脂６ａの上面および側面を覆うように、密着層８１を形成し、さらに密着層８１を覆うように導電層２５を形成する。さらに工程Ｓ６として、図１０に示すように、導電層２５を覆うように第１保護層２６を形成する。
　工程Ｓ７として、図１１に示すようにマーキング部１２を形成する。工程Ｓ７でマーキング部１２を形成するためにはレーザ加工を用いることができる。導電層２５と第１保護層２６とのレーザ光吸収率の違いによって、印字深さを制御することができる。ここでいう「印字深さ」とは、レーザ加工によって形成される凹部の深さである。印字深さは、第１保護層２６の厚みおよび加工ばらつきによって決まる。第１保護層２６を局所的に除去することによって、マーキング部１２が形成される。マーキング部１２は、第１保護層２６がない領域である。工程Ｓ４でレーザ加工に用いられるレーザ光の波長は、導電層２５の材料であるＣｕのレーザ光吸収率が低い５３２ｎｍ以上であってよいが、５３２ｎｍ未満であってもよい。
　工程Ｓ８として、図１２に示すように第２保護層２７を形成する。こうして、図２に示した状態が得られる。
　たとえば導電層２５の材料がＣｕであるとすると、ＹＡＧ基本波長より長い波長のレーザ光で加工する場合には、第１保護層２６の材料としてＡｌを採用してもよい。ＹＡＧ基本波長より長い波長のレーザ光を照射したとき、ＡｌはＣｕより加工しやすい。
　ＹＡＧ基本波長より短い波長のレーザ光で加工する場合には、第１保護層２６の材料としてＡｕまたはＡｇを採用してもよい。ＹＡＧ基本波長より短い波長のレーザ光を照射したとき、ＡｕまたはＡｇはＡｌより加工しやすい。
　（実施の形態２）
　図１３を参照して、本発明に基づく実施の形態２におけるモジュールについて説明する。本実施の形態におけるモジュール１０２の断面図を図１３に示す。
　モジュール１０２は、第１主面１ａを有する基板１と、第１主面１ａに実装された部品３ａと、第１主面１ａおよび部品３ａを覆うように配置された第１封止樹脂６ａと、少なくとも第１封止樹脂６ａの上面を覆うシールド膜８とを備える。シールド膜８は、導電層２５と、導電層２５を覆う第１保護層２６と、第２保護層２７とを含む。第１保護層２６は局所的にマーキング部１２を有する。第２保護層２７は、第１保護層２６を覆う第１領域４１と、マーキング部１２を覆う第２領域４２とを有し、第１領域４１の上面と第２領域４２の上面とでは高さが異なる。図１３におけるＺ２部を拡大したところは、図２に示したものと同様である。
　ここで示す例では、マーキング部１２では、第１保護層２６が局所的に除去されたことにより導電層２５が露出している。第２領域４２では、第２保護層２７は、露出した導電層２５を覆っている。
　基板１は第１主面１ａとは反対側に第２主面１ｂを有する。第２主面１ｂには第２部品３ｅが実装されている。第２主面１ｂおよび第２部品３ｅを覆うように第２封止樹脂６ｂが配置されている。シールド膜８は、第２封止樹脂６ｂの側面を覆っている。
　第１主面１ａには、第１部品３ａの他に部品３ｂ，３ｃが実装されている。部品３ｂ，３ｃも第１部品３ａと同様に第１封止樹脂６ａによって封止されている。第２主面１ｂには、第２部品３ｅの他に部品３ｄ，３ｆが実装されている。部品３ｄ，３ｆも第２部品３ｅと同様に第２封止樹脂６ｂによって封止されている。第２主面１ｂには、柱状導体２９が立設されている。柱状導体２９は第２封止樹脂６ｂを貫通している。柱状導体２９は、モジュール１０２をマザー基板などに実装する際に、モジュール１０２の外部電極として用いられるものである。柱状導体２９の下端に外部端子１５が配置されていてもよい。
　本実施の形態においても、実施の形態１と同様の効果を得ることができる。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　基板、１ａ　第１主面、１ｂ　第２主面、３ａ　第１部品、３ｂ，３ｃ，３ｄ，３ｆ　部品、３ｅ　第２部品、６ａ　第１封止樹脂、６ｂ　第２封止樹脂、８　シールド膜、１０　ＧＮＤ電極、１２　マーキング部、１３　凹部、１５　外部端子、２５　導電層、２６　第１保護層、２７　第２保護層、２９　柱状導体、４１　第１領域、４２　第２領域、８１　密着層、１０１，１０２　モジュール、４００，４０１　集合基板、４０４　モジュール素材。

Claims (7)

  1. 　第１主面を有する基板と、
    　前記第１主面に実装された第１部品と、
    　前記第１主面および前記第１部品を覆うように配置された第１封止樹脂と、
    　少なくとも前記第１封止樹脂の上面を覆うシールド膜とを備え、
    　前記シールド膜は、導電層と、前記導電層を覆う第１保護層と、第２保護層とを含み、
    　前記第１保護層は局所的にマーキング部を有し、
    　前記第２保護層は、前記第１保護層を覆う第１領域と、前記マーキング部を覆う第２領域とを有する、モジュール。
  2. 　前記第１領域の上面に比べて前記第２領域の上面は凹んでいる、請求項１に記載のモジュール。
  3. 　前記シールド膜は、前記第１封止樹脂に最も近い側の表面に密着層を備える、請求項１または２に記載のモジュール。
  4. 　前記第１保護層および前記第２保護層は防錆層である、請求項１から３のいずれか１項に記載のモジュール。
  5. 　前記シールド膜は、前記第１封止樹脂の側面および前記基板の側面を覆う、請求項１から４のいずれか１項に記載のモジュール。
  6. 　前記基板は前記第１主面とは反対側に第２主面を有し、前記第２主面には第２部品が実装されており、前記第２主面および前記第２部品を覆うように第２封止樹脂が配置されており、前記シールド膜は、前記第２封止樹脂の側面を覆っている、請求項１から５のいずれか１項に記載のモジュール。
  7. 　モジュールの製造方法であって、
    　集合基板を用意する工程と、
    　前記集合基板の第１主面に第１部品を実装する工程と、
    　前記第１主面および前記第１部品を覆うように、第１封止樹脂を配置する工程と、
    　前記集合基板を分割して複数のモジュール素材を得る工程と、
    　前記複数のモジュール素材の各々に対して、前記第１封止樹脂を覆うように導電層を形成する工程と、
    　前記複数のモジュール素材の各々に対して、前記導電層を覆うように、第１保護層を形成する工程と、
    　前記第１保護層の上面に、レーザ照射することによってマーキング部を形成する工程と、
    　前記第１保護層の上面および前記マーキング部を覆うように第２保護層を形成する工程とを含む、モジュールの製造方法。
PCT/JP2020/017146 2019-04-26 2020-04-21 モジュールおよびその製造方法 WO2020218274A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/497,177 US20220045013A1 (en) 2019-04-26 2021-10-08 Module and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-086252 2019-04-26
JP2019086252 2019-04-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/497,177 Continuation US20220045013A1 (en) 2019-04-26 2021-10-08 Module and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2020218274A1 true WO2020218274A1 (ja) 2020-10-29

Family

ID=72942759

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/017146 WO2020218274A1 (ja) 2019-04-26 2020-04-21 モジュールおよびその製造方法

Country Status (2)

Country Link
US (1) US20220045013A1 (ja)
WO (1) WO2020218274A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233648A (ja) * 2010-04-26 2011-11-17 Murata Mfg Co Ltd マーク付き回路基板
JP2012243895A (ja) * 2011-05-18 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法ならびに携帯電話機
JP2014209544A (ja) * 2013-03-22 2014-11-06 株式会社東芝 半導体装置とその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009000666T5 (de) * 2008-03-24 2011-07-28 Murata Mfg. Co., Ltd., Kyoto Verfahren zum Herstellen eines Elektronikkomponentenmoduls
CN207800582U (zh) * 2015-06-19 2018-08-31 株式会社村田制作所 模块
CN107507823B (zh) * 2016-06-14 2022-12-20 三星电子株式会社 半导体封装和用于制造半导体封装的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233648A (ja) * 2010-04-26 2011-11-17 Murata Mfg Co Ltd マーク付き回路基板
JP2012243895A (ja) * 2011-05-18 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法ならびに携帯電話機
JP2014209544A (ja) * 2013-03-22 2014-11-06 株式会社東芝 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20220045013A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
TWI532142B (zh) Manufacturing method of semiconductor device
JP4477018B2 (ja) キャビティの形成されたパッケージオンパッケージ及びその製造方法
JP5826532B2 (ja) 半導体装置及びその製造方法
KR100944695B1 (ko) 위치 정보를 갖는 배선 기판
KR20170019023A (ko) 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법
JP6773518B2 (ja) 配線基板及びその製造方法と電子部品装置
JP4767163B2 (ja) 多層基板の製造方法
JP2018195756A (ja) 電子部品モジュールおよび電子部品モジュールの製造方法
CN104659000A (zh) 具有球焊盘的基板、半导体封装体以及制造方法
US10201099B1 (en) Manufacturing method of circuit substrate including electronic device
JP2009141147A (ja) 半導体装置の製造方法
JP4401241B2 (ja) 電気的相互接続のためのスタンドオフ／マスク構造
WO2020218274A1 (ja) モジュールおよびその製造方法
JP4881376B2 (ja) 配線基板の製造方法
WO2020218273A1 (ja) モジュールおよびその製造方法
TWI479968B (zh) 線路板製作方法、線路板及晶片封裝結構
JP4502697B2 (ja) 多層基板の製造方法、多層基板および回路装置
JP5973689B1 (ja) プリント配線基板及びプリント配線基板の製造方法
US20220020697A1 (en) Module and method of manufacturing the same
JP4969377B2 (ja) 半導体装置
JP2021145124A (ja) 埋め込まれた半導体デバイスを含む基板構造およびその製造方法
JP6022110B1 (ja) プリント配線基板及びプリント配線基板の製造方法
WO2016185607A1 (ja) プリント配線基板及びプリント配線基板の製造方法
JP4508712B2 (ja) 多層基板の製造方法、多層基板および回路装置。
US20240203901A1 (en) Semiconductor device and method of producing the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20794458

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20794458

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP