JP4969377B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4969377B2
JP4969377B2 JP2007234920A JP2007234920A JP4969377B2 JP 4969377 B2 JP4969377 B2 JP 4969377B2 JP 2007234920 A JP2007234920 A JP 2007234920A JP 2007234920 A JP2007234920 A JP 2007234920A JP 4969377 B2 JP4969377 B2 JP 4969377B2
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
metal layer
region
film substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007234920A
Other languages
English (en)
Other versions
JP2009070866A (ja
JP2009070866A5 (ja
Inventor
武史 須永
太郎 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007234920A priority Critical patent/JP4969377B2/ja
Publication of JP2009070866A publication Critical patent/JP2009070866A/ja
Publication of JP2009070866A5 publication Critical patent/JP2009070866A5/ja
Application granted granted Critical
Publication of JP4969377B2 publication Critical patent/JP4969377B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Description

この発明は、半導体装置に関し、特に、フィルム基板を備えた半導体装置に関する。
近年、フラットパネルディスプレイ(たとえば、プラズマディスプレイや液晶ディスプレイ)に用いられるドライバICパッケージ(半導体装置)などでは、COF(Chip On Film)タイプのパッケージ(COFパッケージ)が主流となっている。
COFパッケージ(半導体装置)は、配線層を有するフィルム基板上にドライバICチップ(半導体チップ)が直接実装された構造を有しており、折り曲げて使用することができる。このため、フラットパネルディスプレイの小型化、薄型化によって、機器内部の実装スペースが狭くなった場合でも、その狭いスペースにドライバICパッケージを実装することが可能となる。このフィルム基板の所定領域には、各配線層間の電気的な短絡を抑制するために、レジスト層(絶縁樹脂層)が配線層を覆うように形成されている。このようなCOFタイプのドライバICパッケージは、たとえば、特許文献1に記載されている。
一方、COFパッケージを含む半導体パッケージ(半導体装置)では、パッケージ表面に製造メーカ名やロット番号、あるいは製品番号などの製品情報が標印されている。この標印は、製品の識別および製造履歴の確認などのために行われる。
また、従来、フィルム基板の表面(レジスト層)に製品情報が標印されたCOFパッケージが知られている。この従来のCOFパッケージでは、製品情報の標印は、インク方式によって行われている。具体的には、標印インクが付着した標印文字判によって、レジスト層の表面に標印文字がスタンプされている。
特開2001−119120号公報
しかしながら、上記した従来のCOFパッケージでは、インク方式により製品情報の標印が行われているため、標印工程において標印インクの管理や標印文字判の管理などが必要になるという不都合がある。また、インク方式により製品情報の標印を行う場合には、標印工程において、標印インクの補充作業が必要になるとともに、標印文字を変更する際には、標印文字判の交換作業が必要になるという不都合がある。このため、従来のCOFパッケージ(半導体装置)では、標印工程が繁雑になるという問題点がある。
また、従来のCOFパッケージでは、インク方式により標印が行われているため、標印文字がかすれたり、消えたりするおそれがある。そして、標印文字のかすれなどが生じた場合には、製品情報の認識が困難になるので、製品(半導体装置)の検査作業などにおいて、検査精度および検査速度が低下するという不都合が生じる。このため、従来のCOFパッケージ(半導体装置)では、十分な品質管理を行うことが困難になるという問題点もある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、標印工程を簡素化しながら、品質管理を容易に行うことが可能な半導体装置を提供することである。
上記目的を達成するために、この発明の一の局面による半導体装置は、主面上に配線層が形成されたフィルム基板と、フィルム基板の主面上に搭載され、配線層と電気的に接続された半導体チップと、フィルム基板の所定領域上に形成された金属層と、フィルム基板の主面上に、少なくとも金属層を覆うように形成された絶縁樹脂層とを備えている。そして、金属層が形成されている領域の少なくとも一部には、レーザ照射による刻印によって、製品情報が標印されている。
この一の局面による半導体装置では、上記のように、フィルム基板の所定領域上に金属層を形成するとともに、フィルム基板の主面上に、少なくとも金属層を覆うように絶縁樹脂層を形成し、金属層が形成されている領域の少なくとも一部に、レーザ照射による刻印により製品情報を標印することによって、絶縁樹脂層の表面にレーザ照射による刻印によって製品情報を標印した場合でも、標印文字の視認性を向上させることができる。すなわち、絶縁樹脂層の表面にレーザ照射による刻印によって製品情報を標印した場合には、絶縁樹脂層におけるレーザが照射された部分とそれ以外の部分とのコントラストの差が小さいため標印文字の視認性が低くなる。その一方、上記した構成では、標印領域に金属層が形成されているので、レーザが照射されると、その部分に金属層が露出する。このため、金属層の金属光沢によってレーザが照射された部分とそれ以外の部分とのコントラストの差を大きくすることができるので、標印文字の視認性を向上させることができる。なお、上記した構成では、レーザ照射による刻印により製品情報が標印されているので、標印文字がかすれたり、消えたりするという不都合の発生が抑制される。これにより、製品(半導体装置)の検査作業などにおいて、検査精度および検査速度が低下するのを抑制することができるので、品質管理を容易に行うことができる。
なお、上記した構成によって、標印文字の視認性を向上させることができるので、製品(半導体装置)の検査作業などにおいて、標印文字を認識する認識カメラを用いた自動検査装置(自動検査ライン)により検査作業を行うことが可能となる。これにより、容易に、検査速度を向上させることができる。
また、一の局面による半導体装置では、上記のように、標印文字の視認性を向上させながらレーザ照射による刻印により製品情報を標印することができるので、インク方式により製品情報を標印する場合と異なり、標印インクの管理や標印文字判の管理などが不要になるとともに、標印工程における標印インクの補充作業なども不要となる。また、レーザ照射による刻印によって製品情報を標印する場合には、標印内容(標印文字)を自由に変えることができるので、インク方式により製品情報を標印する場合と異なり、標印文字判の交換作業なども不要となる。これにより、標印工程を簡素化することができる。
上記一の局面による半導体装置において、好ましくは、金属層は、配線層と同一材料から構成されている。このように構成すれば、配線層と同一工程で金属層を形成することができるので、フィルム基板の所定領域上に金属層を形成する場合でも、製造工数が増加するのを抑制することができる。これにより、容易に、標印工程を簡素化しながら品質管理を容易に行うことが可能な半導体装置を得ることができる。
上記一の局面による半導体装置において、好ましくは、配線層および金属層は、それぞれ、銅層から構成されている。このように構成すれば、より容易に、標印工程を簡素化しながら品質管理を容易に行うことが可能な半導体装置を得ることができる。
上記一の局面による半導体装置において、金属層と絶縁樹脂層との間に錫メッキ層がさらに形成されていてもよい。
上記一の局面による半導体装置において、好ましくは、金属層は、フィルム基板の外周部の領域上に形成されている。このように構成すれば、配線層の形成領域を確保しながら、フィルム基板上に金属層を形成することができる。これにより、容易に、金属層をフィルム基板上に形成することができるので、さらに容易に、標印工程を簡素化しながら品質管理を容易に行うことが可能な半導体装置を得ることができる。
上記一の局面による半導体装置において、フィルム基板は、ポリイミドフィルムを含むように構成されていてもよい。
以上のように、本発明によれば、標印工程を簡素化しながら、品質管理を容易に行うことが可能な半導体装置を得ることができる。
以下、本発明を具体化した実施形態を図面に基づいて詳細に説明する。なお、本実施形態では、半導体装置の一例であるCOFタイプの半導体装置に本発明を適用した場合について説明する。
図1は、本発明の一実施形態による半導体装置の平面図である。図2は、図1の100−100線に沿った断面図である。図3は、図1に示した本発明の一実施形態による半導体装置の標印領域の断面図である。図4〜図6は、本発明の一実施形態による半導体装置の構造を説明するための平面図である。図1〜図6を参照して、本発明の一実施形態による半導体装置の構造について説明する。
一実施形態による半導体装置は、図1および図2に示すように、フィルム基板10と、このフィルム基板10の一方の主面上に実装された半導体チップ20とを備えている。フィルム基板10は、約40μmの厚みを有するポリイミドフィルムからなる基材部1を含んでおり、基材部1の主面上には、図1および図4に示すように、約8μmの厚みを有する銅からなる配線リード2が複数形成されている。なお、配線リード2は、本発明の「配線層」の一例である。また、基材部1の中央部の領域には、半導体チップ20が実装される実装領域3が設けられている。そして、配線リード2のインナーリード部2aは、上記した実装領域3に配置されている。
一方、配線リード2のアウターリード部2bは、基材部1の一方の端部側または基材部1の他方の端部側にそれぞれ配置されている。これにより、フィルム基板10の一方の端部側および他方の端部側には、それぞれ、接続端子部4および5が形成される。なお、接続端子部4は、たとえば、図示しない液晶表示素子と接続されるとともに、接続端子部5は、たとえば、図示しないマザーボードと接続される。
ここで、本実施形態では、図1および図4に示すように、製品情報を標印する標印領域6(図1参照)となる基材部1の主面上に、金属層7が形成されている。具体的には、基材部1の外周部の領域に、所定の平面形状を有する金属層7が形成されている。この金属層7は、図3に示すように、約8μmの厚みを有する銅層から構成されており、上記した配線リード2の形成工程と同一工程で形成されている。
また、複数の配線リード2の各々の上面上、および、金属層7の上面上には、図2および図3に示すように、所定の厚みを有する錫メッキ層8が形成されている。そして、図5に示すように、フィルム基板10の主面の所定領域上に、所定の厚みを有するソルダレジスト層9が形成されている。具体的には、ソルダレジスト層9は、実装領域3および接続端子部4および5が形成されている領域以外の領域上に形成されている。これにより、図3に示すように、金属層7(錫メッキ層8)は、ソルダレジスト層9に覆われた状態となっている。なお、ソルダレジスト層9は、本発明の「絶縁樹脂層」の一例である。
また、半導体チップ20は、たとえば、ドライバICチップなどから構成されており、図1に示すように、基材部1(フィルム基板10)の実装領域3上に、フリップチップ実装されている。具体的には、図2に示すように、半導体チップ20の電極端子部(図示せず)に形成されたAuバンプ21が、インナーリード部2a上に位置するように半導体チップ20が載置され、その後、Auバンプ21が加熱されることによって、Auバンプ21とインナーリード部2aの錫メッキ層8とが金−錫共晶結合される。これにより、Auバンプ21を介して配線リード2に電気的に接続された状態で、半導体チップ20がフィルム基板10の実装領域3上に実装される。
また、半導体チップ20とフィルム基板10との間には、図1および図2に示すように、エポキシ樹脂系のアンダーフィル22が充填されている。
一方、図1に示すように、フィルム基板10の標印領域6(金属層7が形成されている領域)には、レーザ照射による刻印によって、製品情報が標印されている。具体的には、図2に示すように、YAGレーザやCO2レーザなどのレーザ光30が、標印領域6(図1参照)におけるソルダレジスト層9の表面から照射されることによって、製品情報が標印される。なお、ソルダレジスト層9の下層側には、錫メッキ層8および金属層7が形成されているので、レーザ光30が照射された部分は、錫メッキ層8または金属層7が露出された状態となっている。また、レーザ照射による刻印によって製品情報を標印した場合には、図6に示すように、連続したドットによって標印文字が形成される。
本実施形態では、上記のように、フィルム基板10の外周部の領域上に金属層7を形成するとともに、フィルム基板10の主面上に金属層7を覆うようにソルダレジスト層9を形成し、金属層7が形成されている領域(標印領域6)に、レーザ照射による刻印により製品情報を標印することによって、レーザ光30が照射された部分には下層の錫メッキ層8または金属層7が露出されるので、錫メッキ層8または金属層7の金属光沢によってレーザ光30が照射された部分とそれ以外の部分とのコントラストの差を大きくすることができる。このため、標印文字の視認性を向上させることができる。なお、上記した本実施形態の構成では、レーザ照射による刻印により製品情報が標印されているので、標印文字がかすれたり、消えたりするという不都合の発生が抑制される。これにより、製品(半導体装置)の検査作業などにおいて、検査精度および検査速度が低下するのを抑制することができるので、品質管理を容易に行うことができる。
なお、上記した構成によって、標印文字の視認性を向上させることができるので、製品(半導体装置)の検査作業などにおいて、標印文字を認識する認識カメラ(図示せず)を用いた自動検査装置(図示せず)により検査作業を行うことが可能となる。このため、容易に、検査速度を向上させることができる。
また、本実施形態では、上記のように、標印文字の視認性を向上させながらレーザ照射による刻印により製品情報を標印することができるので、インク方式により製品情報を標印する場合と異なり、標印インクの管理や標印文字判の管理などが不要になるとともに、標印工程における標印インクの補充作業なども不要となる。また、レーザ照射による刻印によって製品情報を標印する場合には、標印内容(標印文字)を自由に変えることができるので、インク方式により製品情報を標印する場合と異なり、標印文字判の交換作業なども不要となる。これにより、標印工程を簡素化することができる。
また、本実施形態では、金属層7を、配線リード2と同じ材料である銅層から構成することによって、配線リード2の形成工程と同一工程で金属層7を形成することができるので、フィルム基板10の外周部の領域上に金属層7を形成する場合でも、製造工数が増加するのを抑制することができる。これにより、容易に、標印工程を簡素化しながら品質管理を容易に行うことが可能な半導体装置を得ることができる。
また、本実施形態では、金属層7を、フィルム基板10の外周部の領域上に形成することによって、配線リード2の形成領域を確保しながら、フィルム基板10上に金属層7を形成することができる。これにより、容易に、金属層7をフィルム基板10(基材部1)上に形成することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記実施形態では、COPタイプの半導体装置に本発明を適用した例を示したが、本発明はこれに限らず、COPタイプ以外の半導体装置に本発明を適用してもよい。たとえば、TCP(Tape Carrier Package)タイプの半導体装置に本発明を適用してもよい。
また、上記実施形態では、金属層を銅から構成した例を示したが、本発明はこれに限らず、金属層は、銅以外の金属であってもよい。
また、上記実施形態では、金属層を配線リードを同一材料から構成した例を示したが、本発明はこれに限らず、配線リードと異なる材料から構成してもよい。
また、上記実施形態では、金属層を配線リードと同一工程で形成することによって、同一の厚みを有するように金属層を形成した例を示したが、本発明はこれに限らず、金属層を配線リードと別工程で形成することによって、配線リードと異なる厚みを有するように金属層を形成してもよい。
また、上記実施形態では、金属層の上面上に錫メッキ層を形成した例を示したが、本発明はこれに限らず、金属層の上面上に錫メッキ層以外のメッキ層(メタル層)が形成されていてもよい。また、金属層の上面上に錫メッキ層などのメッキ層(メタル層)が形成されていない構成であってもよい。
また、上記実施形態では、ポリイミドフィルムからなる基材部を含むフィルム基板を用いた例を示したが、本発明はこれに限らず、ポリイミドフィルム以外のフィルムからなる基材部を含むフィルム基板を用いてもよい。ポリイミドフィルム以外のフィルムとしては、たとえば、ポリエステルフィルムやポリエーテルフィルムなどが考えられる。
また、上記実施形態では、金属層を基材部の外周部の領域上に形成した例を示したが、本発明はこれに限らず、標印領域に金属層が形成されていれば、基材部の外周部の領域以外の領域上に金属層を形成してもよい。
なお、製品情報の標印は、金属層が形成されている領域の一部であってもよい。
また、上記実施形態では、フィルム基板を、基材部の一方の主面上に配線リードが形成された片面基板(2層基板)から構成した例を示したが、本発明はこれに限らず、フィルム基板は、両面基板または多層基板であってもよい。
本発明の一実施形態による半導体装置の平面図である。 図1の100−100線に沿った断面図である。 図1に示した本発明の一実施形態による半導体装置の標印領域の断面図である。 図1に示した本発明の一実施形態による半導体装置のフィルム基板の一部を省略して示した平面図である。 図1に示した本発明の一実施形態による半導体装置のフィルム基板を示した平面図である。 図1に示した本発明の一実施形態による半導体装置に標印された標印文字を拡大して示した平面図である。
符号の説明
1 基材部
2 配線リード(配線層)
3 実装領域
4 接続端子部
5 接続端子部
6 標印領域
7 金属層
8 錫メッキ層
9 ソルダレジスト層(絶縁樹脂層)
10 フィルム基板
20 半導体チップ
21 バンプ
22 アンダーフィル

Claims (21)

  1. 基材部の主面上に配線層が形成されたフィルム基板と、
    前記フィルム基板の主面上の実装領域に搭載され、前記配線層とバンプを介して電気的に接続された半導体チップと、
    前記基材部の所定領域上に形成された金属層と、
    前記フィルム基板の主面上に、少なくとも前記金属層を覆うように形成された絶縁樹脂層とを備え、
    前記半導体チップは、前記絶縁樹脂層よりも突出しており、
    前記金属層が形成されている領域の少なくとも一部には、レーザ照射により前記絶縁樹脂層から前記金属層の一部を露出させる刻印によって、製品情報が標印されていることを特徴とする、半導体装置。
  2. 前記金属層は、前記配線層と同一材料から構成されていることを特徴とする、請求項1に記載の半導体装置。
  3. 前記配線層および前記金属層は、それぞれ、銅層から構成されていることを特徴とする、請求項1または2に記載の半導体装置。
  4. 前記金属層と前記絶縁樹脂層との間には、錫メッキ層がさらに形成されていることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記金属層は、前記フィルム基板の外周部の領域上に形成されていることを特徴とする、請求項1〜4のいずれか1項に記載の半導体装置。
  6. 前記配線層は、配線リードであることを特徴とする、請求項1〜5のいずれか1項に記載の半導体装置。
  7. 前記配線リードが前記金属層と同じ厚みを有することを特徴とする、請求項6に記載の半導体装置。
  8. 前記フィルム基板の一方の端部側および他方の端部側に、それぞれ、第1接続端子部および第2接続端子部を有することを特徴とする、請求項1〜7のいずれか1項に記載の半導体装置。
  9. 前記第1接続端子部は、液晶表示素子と接続されることを特徴とする、請求項8に記載の半導体装置。
  10. 前記第2接続端子部は、マザーボードと接続されることを特徴とする、請求項9に記載の半導体装置。
  11. 前記絶縁樹脂層は、前記半導体チップの実装領域並びに前記第1接続端子部及び前記第2接続端子部が形成されている領域以外の領域上に形成されていることを特徴とする、請求項8〜10のいずれか1項に記載の半導体装置。
  12. 前記半導体チップは、ドライバICチップであることを特徴とする、請求項1〜11のいずれか1項に記載の半導体装置。
  13. 前記半導体チップは、前記フィルム基板の実装領域上に、フリップチップ実装されていることを特徴とする、請求項1〜12のいずれか1項に記載の半導体装置。
  14. 前記バンプとして前記半導体チップの電極端子部に形成されたAuバンプが、前記基材部の主面上における前記半導体チップの実装領域に形成された前記配線層上に位置するように、前記半導体チップが載置されることを特徴とする、請求項13に記載の半導体装置。
  15. 前記半導体チップと前記フィルム基板との間には、エポキシ樹脂系のアンダーフィルが充填されていることを特徴とする、請求項13または14に記載の半導体装置。
  16. レーザ照射により刻印された部分は、錫メッキ層または前記金属層が露出された状態であることを特徴とする、請求項1〜15のいずれか1項に記載の半導体装置。
  17. 前記半導体装置は、COFタイプまたはTCPタイプの半導体装置であることを特徴とする、請求項1〜16のいずれか1項に記載の半導体装置。
  18. 前記基材部は、ポリイミドフィルム、ポリエステルフィルム、および、ポリエーテルフィルムのいずれかからなることを特徴とする、請求項1〜17のいずれか1項に記載の半導体装置。
  19. 前記刻印は、前記金属層が形成されている領域の一部に形成されていることを特徴とする、請求項1〜18のいずれか1項に記載の半導体装置。
  20. 前記フィルム基板は、2層基板、両面基板、または、多層基板であることを特徴とする、請求項1〜19のいずれか1項に記載の半導体装置。
  21. 前記刻印は、連続したドットで形成されていることを特徴とする請求項1〜20のいずれか1項に記載の半導体装置。
JP2007234920A 2007-09-11 2007-09-11 半導体装置 Active JP4969377B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007234920A JP4969377B2 (ja) 2007-09-11 2007-09-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007234920A JP4969377B2 (ja) 2007-09-11 2007-09-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2009070866A JP2009070866A (ja) 2009-04-02
JP2009070866A5 JP2009070866A5 (ja) 2010-10-14
JP4969377B2 true JP4969377B2 (ja) 2012-07-04

Family

ID=40606845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007234920A Active JP4969377B2 (ja) 2007-09-11 2007-09-11 半導体装置

Country Status (1)

Country Link
JP (1) JP4969377B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012008817A (ja) * 2010-06-25 2012-01-12 Toshiba Corp 半導体メモリカード
WO2023139813A1 (ja) * 2022-01-19 2023-07-27 ヌヴォトンテクノロジージャパン株式会社 半導体装置及びレーザマーキング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63263748A (ja) * 1987-04-22 1988-10-31 Hitachi Ltd 半導体装置及びその製造方法
JPH0334439A (ja) * 1989-06-30 1991-02-14 Hitachi Ltd 半導体装置の製造方法
JP3410480B2 (ja) * 1991-06-04 2003-05-26 共同印刷株式会社 カード及びその刻印方法
JPH0817951A (ja) * 1994-06-27 1996-01-19 Nec Corp 半導体装置
JP2000332376A (ja) * 1999-05-25 2000-11-30 Mitsubishi Electric Corp 半導体装置のマーキング方法
JP2003168082A (ja) * 2001-11-30 2003-06-13 Toppan Forms Co Ltd Rf−idの検査方法および検査システムおよび検査対象のrf−idフォーム

Also Published As

Publication number Publication date
JP2009070866A (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
JP4024773B2 (ja) 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
JP6373574B2 (ja) 回路基板及びその製造方法
US8039761B2 (en) Printed circuit board with solder bump on solder pad and flow preventing dam
US9620389B2 (en) Methods of fabricating tape film packages
US20060060960A1 (en) Printed circuit board having chip package mounted theron and method of fabricating same
CN110047804B (zh) 阵列基板及制作方法、显示面板、拼接屏
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置
US20070075436A1 (en) Electronic device and manufacturing method of the same
JP2006269605A (ja) フレキシブル回路基板及びその製造方法
JP6534602B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4773864B2 (ja) 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
JP4969377B2 (ja) 半導体装置
US20070126110A1 (en) Circuit film with bump, film package using the same, and related fabrication methods
JP2008108987A (ja) 半導体装置並びにこれを用いた表示装置及び電子機器
CN113594126A (zh) 可挠性线路基板及薄膜覆晶封装结构
JP4247634B2 (ja) 電子部品実装体の製造方法、電気光学装置の製造方法
JP2019079032A (ja) パッケージ基板用フィルム、半導体パッケージ、ディスプレイ装置及びそれらの製造方法
JP2009070866A5 (ja)
JP2005101506A (ja) 電子部品実装体の製造方法、電気光学装置の製造方法、電子部品実装体、電気光学装置
JP7241184B2 (ja) フレキシブル回路基板とその製造方法およびフレキシブル回路基板を備えるパッケージ
US20160267371A1 (en) Ic module, ic card, and ic module substrate
KR19990002341A (ko) 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법
KR20230071106A (ko) 연성 회로 기판과 그 제조 방법 및 연성 회로 기판을 구비하는 패키지
CN117202474A (zh) 电路板、应用其的显示装置、及显示装置的制作方法
JP2005079499A (ja) 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4969377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250