JP2000332376A - 半導体装置のマーキング方法 - Google Patents
半導体装置のマーキング方法Info
- Publication number
- JP2000332376A JP2000332376A JP11144667A JP14466799A JP2000332376A JP 2000332376 A JP2000332376 A JP 2000332376A JP 11144667 A JP11144667 A JP 11144667A JP 14466799 A JP14466799 A JP 14466799A JP 2000332376 A JP2000332376 A JP 2000332376A
- Authority
- JP
- Japan
- Prior art keywords
- printing
- substrate
- solder resist
- silk
- copper pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 チップサイズの小型化を可能にすると共に、
製品品質の維持、印字の文字品質を向上させることがで
きるマーキング方法を提供する。 【解決手段】 サブストレート基板１の銅パターン部２
上にソルダーレジスト１２を施し、更にソルダーレジス
ト上にシルク印刷１３を施すと共に、シルク印刷にレー
ザーマーカ１１等によって印字を行なう。
製品品質の維持、印字の文字品質を向上させることがで
きるマーキング方法を提供する。 【解決手段】 サブストレート基板１の銅パターン部２
上にソルダーレジスト１２を施し、更にソルダーレジス
ト上にシルク印刷１３を施すと共に、シルク印刷にレー
ザーマーカ１１等によって印字を行なう。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置のマ
ーキング方法、特にＩＣチップ等をはんだバンプ接合に
よってサブストレート基板に実装するようにした半導体
装置のマーキング方法に関するものである。
ーキング方法、特にＩＣチップ等をはんだバンプ接合に
よってサブストレート基板に実装するようにした半導体
装置のマーキング方法に関するものである。
【０００２】
【従来の技術】図２は、従来のマーキング方法の一例を
示すもので、（Ａ）はベアチップの裏面に印字した状態
を示す半導体装置の正面図、（Ｂ）は印字方法を示す概
略側面図である。
示すもので、（Ａ）はベアチップの裏面に印字した状態
を示す半導体装置の正面図、（Ｂ）は印字方法を示す概
略側面図である。
【０００３】これらの図において、１はサブストレート
基板、２はその銅パターン部、３はＢＧＡ、ＣＳＰ、Ｍ
ＣＰなどのはんだバンプ接合によって上記銅パターン部
２に実装されたパッケージＩＣなどのベアチップであ
る。４はベアチップ３の裏面に印字するための印判また
はインクジェットプリンタの印字部、５および６はベア
チップ３の裏面に印判またはインクジェットプリンタの
印字部４によって印字されたロット番号等の印字であ
る。
基板、２はその銅パターン部、３はＢＧＡ、ＣＳＰ、Ｍ
ＣＰなどのはんだバンプ接合によって上記銅パターン部
２に実装されたパッケージＩＣなどのベアチップであ
る。４はベアチップ３の裏面に印字するための印判また
はインクジェットプリンタの印字部、５および６はベア
チップ３の裏面に印判またはインクジェットプリンタの
印字部４によって印字されたロット番号等の印字であ
る。
【０００４】図３は、従来のマーキング方法の他の一例
を示すもので、（Ａ）はモールド部に印字した状態を示
す半導体装置の正面図、（Ｂ）は印字方法を示す概略側
面図である。これらの図において、図２と同一または相
当部分には同一符号を付して説明を省略する。
を示すもので、（Ａ）はモールド部に印字した状態を示
す半導体装置の正面図、（Ｂ）は印字方法を示す概略側
面図である。これらの図において、図２と同一または相
当部分には同一符号を付して説明を省略する。
【０００５】図３（Ａ）（Ｂ）において、７はベアチッ
プ３の表面を覆う保護用のモールド部、５１および６１
は印判またはインクジェットプリンタの印字部４によっ
て上記モールド部７の表面に印字されたロット番号等の
印字である。
プ３の表面を覆う保護用のモールド部、５１および６１
は印判またはインクジェットプリンタの印字部４によっ
て上記モールド部７の表面に印字されたロット番号等の
印字である。
【０００６】図４は、従来のマーキング方法の更に他の
一例を示すもので、８はベアチップ３を多数個取りする
基板、９は上記基板８の周縁部に印字エリアとして形成
される捨て基板部で、この部分に上述した印判またはイ
ンクジェットプリンタの印字部４によってロット番号等
を印字するものである。
一例を示すもので、８はベアチップ３を多数個取りする
基板、９は上記基板８の周縁部に印字エリアとして形成
される捨て基板部で、この部分に上述した印判またはイ
ンクジェットプリンタの印字部４によってロット番号等
を印字するものである。
【０００７】図５は、従来のマーキング方法の更に他の
一例を示すもので、（Ａ）はサブストレート基板の銅パ
ターン部の一部に印字エリアを設けて印字した状態を示
す正面図、（Ｂ）は（Ａ）の印字部にレーザーマーカで
印字している状態を示す概略側面図である。これらの図
において、図２と同一または相当部分には同一符号を付
して説明を省略する。
一例を示すもので、（Ａ）はサブストレート基板の銅パ
ターン部の一部に印字エリアを設けて印字した状態を示
す正面図、（Ｂ）は（Ａ）の印字部にレーザーマーカで
印字している状態を示す概略側面図である。これらの図
において、図２と同一または相当部分には同一符号を付
して説明を省略する。
【０００８】図５（Ａ）（Ｂ）において、１０は銅パタ
ーン部２の一部に設けられた印字エリア、１１は印字エ
リア１０に印字するレーザーマーカである。
ーン部２の一部に設けられた印字エリア、１１は印字エ
リア１０に印字するレーザーマーカである。
【０００９】
【発明が解決しようとする課題】従来のマーキング方法
は、以上のようになされていたため、種々の問題点があ
った。即ち、印字に際しては、印字可能な文字のサイズ
に限界があり、それを越えて小さくすることができない
ため、図２のように、ベアチップ３の裏面に印字する場
合には、チップの小型化やマルチチップ化の阻害要因と
なっていた。
は、以上のようになされていたため、種々の問題点があ
った。即ち、印字に際しては、印字可能な文字のサイズ
に限界があり、それを越えて小さくすることができない
ため、図２のように、ベアチップ３の裏面に印字する場
合には、チップの小型化やマルチチップ化の阻害要因と
なっていた。
【００１０】また、銅パターン部上に印判またはインク
ジェットプリンタの印字部４によって直接印字すると、
銅パターン部と印字文字の色とのコントラストが得難い
ため、識別困難になることがあった。
ジェットプリンタの印字部４によって直接印字すると、
銅パターン部と印字文字の色とのコントラストが得難い
ため、識別困難になることがあった。
【００１１】また、図３のように、モールド部７の表面
に印字すると、モールド部表面の凹凸のために文字が変
形するなど、文字品質の低下を招くという問題点があっ
た。
に印字すると、モールド部表面の凹凸のために文字が変
形するなど、文字品質の低下を招くという問題点があっ
た。
【００１２】また、銅パターン部２上にレーザーマーカ
１１で印字すると、銅パターン部の表面に設けられてい
るソルダーレジスト（図示せず）の印字部分が削り取ら
れるため、銅パターン部の腐食や炭化によるショートな
どの要因になり、製品品質上の問題があった。このた
め、印字エリアを離隔させて印字専用エリアを設ける必
要があり、図５の印字エリア１０あるいは図４の捨て基
板部９の形で設けられているが、その結果、基板あるい
はチップサイズの小型化の阻害要因となっていた。
１１で印字すると、銅パターン部の表面に設けられてい
るソルダーレジスト（図示せず）の印字部分が削り取ら
れるため、銅パターン部の腐食や炭化によるショートな
どの要因になり、製品品質上の問題があった。このた
め、印字エリアを離隔させて印字専用エリアを設ける必
要があり、図５の印字エリア１０あるいは図４の捨て基
板部９の形で設けられているが、その結果、基板あるい
はチップサイズの小型化の阻害要因となっていた。
【００１３】この発明は、上記のような問題点を解消す
るためになされたものであり、チップサイズの小型化を
可能にすると共に、製品品質の維持、印字文字品質の向
上を図ることができるマーキング方法を提供することを
目的とする。
るためになされたものであり、チップサイズの小型化を
可能にすると共に、製品品質の維持、印字文字品質の向
上を図ることができるマーキング方法を提供することを
目的とする。
【００１４】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図にもとづいて説明する。図１は、この
発明の実施の形態１を説明するための概略図で、（Ａ）
は印字した状態を示す正面図、（Ｂ）はサブストレート
基板と、印字部の構成を示す側面図である。
実施の形態１を図にもとづいて説明する。図１は、この
発明の実施の形態１を説明するための概略図で、（Ａ）
は印字した状態を示す正面図、（Ｂ）はサブストレート
基板と、印字部の構成を示す側面図である。
【００１５】これらの図において、１はサブストレート
基板、２はその銅パターン部、３は銅パターン部に実装
されたベアチップ、１２は銅パターン部上に施こされた
ソルダーレジスト、１３はソルダーレジスト１２上に施
こされたシルク印刷である。１４はシルク印刷の部分に
印字されたロット番号等の印字で、図５に示すレーザー
マーカ１１により印字されるものである。レーザーマー
カ１１による印字を行なうと、周知のように、印字部分
が削り取られるが、図１の構成においては、シルク印刷
１３の部分のみが削り取られてソルダーレジスト１２は
残るため、銅パターン部２の腐食やショートを防止する
ことができる。
基板、２はその銅パターン部、３は銅パターン部に実装
されたベアチップ、１２は銅パターン部上に施こされた
ソルダーレジスト、１３はソルダーレジスト１２上に施
こされたシルク印刷である。１４はシルク印刷の部分に
印字されたロット番号等の印字で、図５に示すレーザー
マーカ１１により印字されるものである。レーザーマー
カ１１による印字を行なうと、周知のように、印字部分
が削り取られるが、図１の構成においては、シルク印刷
１３の部分のみが削り取られてソルダーレジスト１２は
残るため、銅パターン部２の腐食やショートを防止する
ことができる。
【００１６】実施の形態２．図１の構成において、シル
ク印刷１３への印字をインクジェットプリンタによって
行なってもよい。この場合には、シルク印刷１３の部分
が削り取られることもなく、また、銅パターン部へ直接
印字する場合に比してコントラストも十分なものとな
る。
ク印刷１３への印字をインクジェットプリンタによって
行なってもよい。この場合には、シルク印刷１３の部分
が削り取られることもなく、また、銅パターン部へ直接
印字する場合に比してコントラストも十分なものとな
る。
【００１７】実施の形態３．なお、インクジェットプリ
ンタに代えて、シルク印刷１３に対する印字を印判で行
なってもよい。この場合にも、十分なコントラストが得
られるものである。
ンタに代えて、シルク印刷１３に対する印字を印判で行
なってもよい。この場合にも、十分なコントラストが得
られるものである。
【００１８】実施の形態４．上述の各実施の形態は、シ
ルク印刷１３に印字するものであるが、図１の構成にお
いて、シルク印刷１３を施こさずに、ソルダーレジスト
１２の部分にインクジェットプリンタあるいは印判によ
って印字を行なってもよい。この場合にも、十分なコン
トラストを得ることができる。
ルク印刷１３に印字するものであるが、図１の構成にお
いて、シルク印刷１３を施こさずに、ソルダーレジスト
１２の部分にインクジェットプリンタあるいは印判によ
って印字を行なってもよい。この場合にも、十分なコン
トラストを得ることができる。
【００１９】
【発明の効果】この発明に係る半導体装置のマーキング
方法は、サブストレート基板の銅パターン上にソルダー
レジストを施すと共に、ソルダーレジストにインクジェ
ットプリンタや印判等によって印字を行なうようにした
ため、捨て基板部や印字専用エリアが不要となり、基板
やチップサイズの小型化が可能になる他、印字の十分な
コントラストが得られ、文字品質の向上を図ることがで
きる。
方法は、サブストレート基板の銅パターン上にソルダー
レジストを施すと共に、ソルダーレジストにインクジェ
ットプリンタや印判等によって印字を行なうようにした
ため、捨て基板部や印字専用エリアが不要となり、基板
やチップサイズの小型化が可能になる他、印字の十分な
コントラストが得られ、文字品質の向上を図ることがで
きる。
【００２０】この発明に係る半導体装置のマーキング方
法は、また、サブストレート基板の銅パターン上にソル
ダーレジストを施こし、更に、ソルダーレジスト上にシ
ルク印刷を施すと共に、シルク印刷にレーザーマーカ等
によって印字を行なうようにしたため、レーザーマーカ
等によって削り取られる部分がシルク印刷部のみとな
り、ソルダーレジストは残るため、銅パターン部の腐食
やショートを防止して製品品質および印字の文字品質を
確保することができる。
法は、また、サブストレート基板の銅パターン上にソル
ダーレジストを施こし、更に、ソルダーレジスト上にシ
ルク印刷を施すと共に、シルク印刷にレーザーマーカ等
によって印字を行なうようにしたため、レーザーマーカ
等によって削り取られる部分がシルク印刷部のみとな
り、ソルダーレジストは残るため、銅パターン部の腐食
やショートを防止して製品品質および印字の文字品質を
確保することができる。
【図１】 この発明の実施の形態１を説明するためのも
ので、（Ａ）は印字した状態を示す正面図、（Ｂ）はサ
ブストレート基板と、印字部の構成を示す側面図であ
る。
ので、（Ａ）は印字した状態を示す正面図、（Ｂ）はサ
ブストレート基板と、印字部の構成を示す側面図であ
る。
【図２】 従来のマーキング方法の一例を示す概略図で
ある。
ある。
【図３】 従来のマーキング方法の他の一例を示す概略
図である。
図である。
【図４】 従来のマーキング方法の更に他の一例を示す
概略図である。
概略図である。
【図５】 従来のマーキング方法の更に他の一例を示す
概略図である。
概略図である。
１ サブストレート基板、 ２ 銅パターン部、
３ ベアチップ、４ 印判、 ９、１０ 印字エリ
ア、 １１ レーザーマーカ、１２ ソルダーレジス
ト、 １３ シルク印刷、５、６、１４、５１、６１
印字文字。
３ ベアチップ、４ 印判、 ９、１０ 印字エリ
ア、 １１ レーザーマーカ、１２ ソルダーレジス
ト、 １３ シルク印刷、５、６、１４、５１、６１
印字文字。
Claims (5)
- 【請求項１】 ＩＣチップ等をはんだバンプ接合によっ
てサブストレート基板に実装するようにしたものにおい
て、上記サブストレート基板の銅パターン部上にソルダ
ーレジストを施すと共に、上記ソルダーレジストに印字
するようにしたことを特徴とする半導体装置のマーキン
グ方法。 - 【請求項２】 ＩＣチップ等をはんだバンプ接合によっ
てサブストレート基板に実装するようにしたものにおい
て、上記サブストレート基板の銅パターン部上にソルダ
ーレジストを施こし、更に上記ソルダーレジスト上にシ
ルク印刷を施すと共に、上記シルク印刷に印字するよう
にしたことを特徴とする半導体装置のマーキング方法。 - 【請求項３】 印字は、インクジェットプリンタにより
行なうことを特徴とする請求項１または請求項２記載の
半導体装置のマーキング方法。 - 【請求項４】 印字は、印判により行なうことを特徴と
する請求項１または請求項２記載の半導体装置のマーキ
ング方法。 - 【請求項５】 印字は、レーザーマーカにより行なうこ
とを特徴とする請求項２記載の半導体装置のマーキング
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11144667A JP2000332376A (ja) | 1999-05-25 | 1999-05-25 | 半導体装置のマーキング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11144667A JP2000332376A (ja) | 1999-05-25 | 1999-05-25 | 半導体装置のマーキング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332376A true JP2000332376A (ja) | 2000-11-30 |
Family
ID=15367440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11144667A Pending JP2000332376A (ja) | 1999-05-25 | 1999-05-25 | 半導体装置のマーキング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000332376A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020052573A (ko) * | 2000-12-26 | 2002-07-04 | 마이클 디. 오브라이언 | 반도체패키지용 회로기판의 스트립 마킹 구조 및 방법 |
| JP2008289510A (ja) * | 2007-05-22 | 2008-12-04 | Daito Giken:Kk | 遊技台 |
| JP2009070866A (ja) * | 2007-09-11 | 2009-04-02 | Rohm Co Ltd | 半導体装置 |
| JP2010225843A (ja) * | 2009-03-24 | 2010-10-07 | Yazaki Corp | プリント配線板の製造方法及びプリント配線板 |
| JP2012187572A (ja) * | 2011-02-21 | 2012-10-04 | Seiko Epson Corp | 液滴吐出装置 |
| JP2012196604A (ja) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | 印刷装置及び製造装置 |
| JP2012206476A (ja) * | 2011-03-30 | 2012-10-25 | Seiko Epson Corp | 印刷装置 |
| US8564142B2 (en) | 2010-11-30 | 2013-10-22 | Seiko Epson Corporation | Radiation curable ink jet ink composition and ink jet recording method |
| US8575768B2 (en) | 2010-11-30 | 2013-11-05 | Seiko Epson Corporation | Radiation-curable ink jet composition and ink jet recording method |
| EP2669938A3 (en) * | 2012-05-28 | 2014-04-09 | Hitachi Ltd. | Semiconductor device with an oxide solder flow prevention area on a substrate and corresponding manufacturing method |
-
1999
- 1999-05-25 JP JP11144667A patent/JP2000332376A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020052573A (ko) * | 2000-12-26 | 2002-07-04 | 마이클 디. 오브라이언 | 반도체패키지용 회로기판의 스트립 마킹 구조 및 방법 |
| JP2008289510A (ja) * | 2007-05-22 | 2008-12-04 | Daito Giken:Kk | 遊技台 |
| JP2009070866A (ja) * | 2007-09-11 | 2009-04-02 | Rohm Co Ltd | 半導体装置 |
| JP2010225843A (ja) * | 2009-03-24 | 2010-10-07 | Yazaki Corp | プリント配線板の製造方法及びプリント配線板 |
| US8564142B2 (en) | 2010-11-30 | 2013-10-22 | Seiko Epson Corporation | Radiation curable ink jet ink composition and ink jet recording method |
| US8575768B2 (en) | 2010-11-30 | 2013-11-05 | Seiko Epson Corporation | Radiation-curable ink jet composition and ink jet recording method |
| JP2012187572A (ja) * | 2011-02-21 | 2012-10-04 | Seiko Epson Corp | 液滴吐出装置 |
| JP2012196604A (ja) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | 印刷装置及び製造装置 |
| JP2012206476A (ja) * | 2011-03-30 | 2012-10-25 | Seiko Epson Corp | 印刷装置 |
| EP2669938A3 (en) * | 2012-05-28 | 2014-04-09 | Hitachi Ltd. | Semiconductor device with an oxide solder flow prevention area on a substrate and corresponding manufacturing method |
| US9076774B2 (en) | 2012-05-28 | 2015-07-07 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device and a method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0861018A3 (en) | Intaglio printing method, intaglio printer, method of formation of bumps or wiring pattern, apparatus therefor, bump electrode and printed circuit board | |
| US7617774B2 (en) | Method for printing an electronic circuit component on a substrate using a printing machine | |
| JP2000332376A (ja) | 半導体装置のマーキング方法 | |
| KR940016639A (ko) | 접합제 인쇄 방법 | |
| US6344974B1 (en) | Printed circuit board and method of producing same | |
| US5745149A (en) | Thermal printing head | |
| JPH07254778A (ja) | 表面実装プリント配線板のクリームハンダ印刷方法 | |
| JPH05212852A (ja) | クリーム半田供給方法 | |
| JPH10233572A (ja) | プリント配線基板 | |
| KR19980073214A (ko) | 인쇄회로기판의 레지스트잉크 번짐방지방법 | |
| JP2001053099A (ja) | バンプ電極形成方法 | |
| JP4646280B2 (ja) | 細線配線部を含む回路パターンの形成方法 | |
| JPH06302730A (ja) | 放熱板と半導体装置 | |
| KR200183623Y1 (ko) | 모듈의 기포제거 솔더 프린트 패턴 | |
| JP2006319006A (ja) | プリント配線基板およびその製造方法 | |
| JP2009196241A (ja) | 局部ハンダ量増大型メタルマスク及びその製造方法並びに局部ハンダ量増大型メタルマスクを用いたｃｏｂ用スクリーン印刷方法 | |
| WO2019176198A1 (ja) | 半田ペースト印刷方法、半田ペースト印刷用マスク、及び電子回路モジュールの製造方法 | |
| JPH03284895A (ja) | ペースト状半田の印刷方法 | |
| GB2300524A (en) | Process for making a printed circuit board partially coated with solder | |
| JPH10154870A (ja) | クリームはんだ印刷版 | |
| JPH06210884A (ja) | サーマルヘッド | |
| JPH04237187A (ja) | クリームハンダ印刷方法 | |
| JPH0758427A (ja) | 印刷配線基板 | |
| JPH10291292A (ja) | スクリーン印刷機及びスクリーンマスク | |
| JPH11340616A (ja) | プリント基板 |