JP2019102736A - 半導体パッケージ及び半導体チップのチップidマーキング方法 - Google Patents

半導体パッケージ及び半導体チップのチップidマーキング方法 Download PDF

Info

Publication number
JP2019102736A
JP2019102736A JP2017234611A JP2017234611A JP2019102736A JP 2019102736 A JP2019102736 A JP 2019102736A JP 2017234611 A JP2017234611 A JP 2017234611A JP 2017234611 A JP2017234611 A JP 2017234611A JP 2019102736 A JP2019102736 A JP 2019102736A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
semiconductor chip
semiconductor package
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017234611A
Other languages
English (en)
Inventor
實野 孝久
Takahisa Jitsuno
孝久 實野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jitsuno Takahisa
Original Assignee
Jitsuno Takahisa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jitsuno Takahisa filed Critical Jitsuno Takahisa
Priority to JP2017234611A priority Critical patent/JP2019102736A/ja
Publication of JP2019102736A publication Critical patent/JP2019102736A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】裏面にX線を透過しにくい材料からなるチップIDが直接マーキングされた半導体チップを搭載した半導体パッケージを提供する。【解決手段】半導体パッケージ1は、半導体チップ10と、半導体チップを搭載したベース11と、半導体チップの電極端子に接続された外部端子12と、半導体チップ及びベースを封止する樹脂部材15とを備え、半導体チップの裏面に、半導体チップに関する情報をコード化したチップID40が直接マーキングされており、チップIDは、X線の線吸収係数が大きい金属またはその化合物で構成されている。【選択図】図1

Description

本発明は、半導体チップを樹脂で封止した半導体パッケージ、及び半導体パッケージに搭載される半導体チップにチップIDを直接マーキングする方法に関する。
半導体パッケージに封止された半導体チップのトレーサビリティを図るために、半導体パッケージの表面に、半導体チップに関する生産情報(例えば、品種名、ロット番号、ウエハ番号等)をコード化したチップID(識別子)をマーキングすることが行われている。
一般に、半導体パッケージは、ウエハ上に複数の半導体チップを形成した後、個々の半導体チップに分割して、各半導体チップを樹脂で封止することにより製造される。しかしながら、同一の品種であっても、製造工程のバラツキ等の影響で、個々の半導体チップの特性が異なる場合がある。例えば、半導体チップがCPU(中央演算処理装置)の場合、異なる処理速度(例えば、2GHz、1GHz等)の半導体チップが製造される。そのため、特性の異なる半導体チップに対して、チップIDとして、半導体チップのグレード(階級)を付すことがある。
ところで、半導体パッケージにマーキングされているグレードを書き直して、レベルの高いグレードに偽装された半導体パッケージが市場に出回るという問題が起きている。偽造グレードの半導体パッケージが、誤って電子機器等の製品に搭載されると、その製品本来の性能が発揮されないおそれがある。また、製品の誤動作等につながると、安全性の面で問題が生じるおそれがある。
このような偽装は、半導体パッケージの組み立て後に行われるため、ウエハの段階で、個々の半導体チップにグレードを含むチップIDを付与し、このチップIDを、半導体パッケージの組み立て後に読み取れるようにできれば、グレード偽装を防止することができる。
このような技術として、特許文献1〜3等には、半導体チップの表面または裏面に、X線を透過しにくいインクをインクジェット方式により塗布して、チップIDをマーキングする技術が開示されている。シリコンウエハや半導体パッケージの樹脂は、X線をほとんど吸収しないため、半導体チップを半導体パッケージに組み立てた後でも、X線の透視画像によって、チップIDを読み取ることができる。
特開2009−246267号公報 特開2002−280276号公報 特開昭54−877号公報
半導体チップが形成されたシリコンウエハの表面または裏面に、X線を透過しにくいインクをインクジェット方式により塗布するためには、特許文献1に開示されているように、シリコンウエハの表面に、インクを付着させるためのベース部材を形成しておく必要がある。
特に、シリコンウエハの裏面にインクを塗布した場合、半導体チップの裏面に、ベース部材が形成されているため、半導体パッケージを組み立てる際、半導体チップをダイパッド等に接着剤等で固定するのが難しくなるという問題がある。
また、シリコンウエハを、個々の半導体チップに切断する前に、半導体チップの厚みを薄くする目的で、シリコンウエハの裏面を研磨する場合がる。この場合、シリコンウエハの裏面にインクを塗布する際、シリコンウエハの裏面を研磨する工程の後に、シリコンウエハの裏面にベース部材を形成する工程をさらに行う必要がある。そのため、半導体パッケージのコストアップを招くという問題もある。
本発明は、上記課題に鑑みなされたもので、その主な目的は、裏面にX線を透過しにくい材料からなるチップIDが直接マーキングされた半導体チップを搭載した半導体パッケージを提供することにある。また、他の目的は、半導体チップの裏面に、X線を透過しにくい材料からなるチップIDを直接マーキングするチップIDマーキング方法を提供することにある。
本発明に係る半導体パッケージは、半導体チップと、半導体チップを搭載したベースと、半導体チップの電極端子を外部に出力する外部端子と、半導体チップ及びベースを封止する樹脂部材とを備え、半導体チップの裏面に、半導体チップに関する情報をコード化したチップIDが直接マーキングされており、チップIDは、X線の線吸収係数が大きい金属またはその化合物で構成されていることを特徴とする。
本発明に係る半導体チップのチップIDマーキング方法は、上記半導体パッケージに搭載される半導体チップにチップIDを直接マーキングする方法であって、表面に複数の半導体チップが形成されたシリコンウエハを用意する工程と、少なくとも半導体チップが形成された部位に対向した前記シリコンウエハの裏面に、金属またはその化合物がパターン形成された転写用フィルムを配置する工程と、転写用フィルムを、シリコンウエハと反対側からレーザ光またはヒータで加熱することによって、パターン形成された金属またはその化合物を、半導体チップが形成された部位に対向したシリコンウエハの裏面に転写する工程とを含むことを特徴とする。
本発明によれば、裏面にX線を透過しにくい材料からなるチップIDが直接マーキングされた半導体チップを搭載した半導体パッケージを提供することができる。
本発明の一実施形態における半導体パッケージの構成を模式的に示した断面図である。 (a)〜(d)は、半導体チップの裏面に、チップIDをマーキングする方法を説明した断面図である。 半導体チップの裏面にチップIDがマーキングされた例を示した図である。 タングステンのX線線吸収係数を示したグラフである。 半導体チップに放熱板を装着した半導体パッケージの一例を示した断面図である。 半導体チップを搭載した半導体パッケージの他の構成を示した断面図である。 銅板の上にタングステンを塗布した試料のX線透過画像を示した写真である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。また、本発明の効果を奏する範囲を逸脱しない範囲で、適宜変更は可能である。
図1は、本発明の一実施形態における半導体パッケージの構成を模式的に示した断面図である。なお、本実施形態で例示する半導体パッケージ1は、半導体チップ10をリードフレームに搭載して樹脂モールドした構造のものであるが、これに限定されず、他の構造のものでも勿論構わない。
図1に示すように、半導体チップ10は、接着剤14によって、ダイパッド(ベース)11に搭載されている。半導体チップ10の電極端子(不図示)は、ボンディングワイヤ13を介して、リード(外部端子)12に接続されている。そして、半導体チップ10及びダイパッド11は、樹脂部材15によって封止されている。
本実施形態において、半導体チップ10の裏面10bには、半導体チップ10に関する情報をコード化したチップID(不図示)が直接マーキングされている。また、このチップIDは、X線を透過しにくい、即ち、X線の線吸収係数が大きい金属またはその化合物で構成されている。
次に、図2を参照しながら、半導体チップ10の裏面10bに、チップIDをマーキングする方法を説明する。
まず、図2(a)に示すように、表面に複数の半導体チップ10が形成されたシリコンウエハを用意する。なお、ここでは、シリコンウエハのうち、1個の半導体チップ10が形成された部位だけを示している。また、説明の便宜上、シリコンウエハの表面を10aとし、シリコンウエハの裏面を10bとしている。
次に、図2(b)に示すように、半導体チップ10が形成された部位に対向したシリコンウエハの裏面10bに、金属またはその化合物40がパターン形成された転写用フィルム20を配置する。転写用フィルム20は、例えば、透明フィルム21に、パターン形成された金属またはその化合物を蒸着したものを用いることができる。なお、ここでは、説明の便宜上、転写用フィルム20を、シリコンウエハの裏面10bから離して表示しているが、実際には、シリコンウエハの裏面10bに当接している。なお、転写用フィルム20は、例えば、透明フィルム21の代わりに、熱転写紙に、パターン形成された金属またはその化合物を蒸着したものを用いてもよい。
次に、図2(c)に示すように、転写用フィルム20を、ガラス板30で押さえながら、転写用フィルム20に、シリコンウエハ(半導体チップ10)と反対側の矢印の方向からレーザ光25を部分的に照射する。これにより、図2(d)に示すように、転写用フィルム20のレーザ照射された金属またはその化合物40が、半導体チップ10が形成された部位に対向したシリコンウエハの裏面10bに転写される。
レーザ光照射によるパターン形成された金属またはその化合物40の転写は、熱転写の原理に基づき行われる。なお、金属またはその化合物40が透明フィルム(または熱転写紙)21から剥離しやすくするために、透明フィルムム(または熱転写紙)21と金属またはその化合物40との間に、熱剥離層を設けておいてもよい。また、金属またはその化合物40が半導体チップ10の裏面に転写しやすくするために、金属またはその化合物40の表面に、接着層を付加しておいてもよい。
また、本実施形態では、熱転写は、レーザ光の照射による加熱で行ったが、ヒータなどによる局所的な加熱で行ってもよい。転写に使用するレーザ光の波長やスポットサイズは、パターン形成された金属またはその化合物40の膜厚や吸収係数に応じて、適宜決めることが出来る。
ここで、シリコンウエハの裏面10bに転写された金属またはその化合物40からなる転写パターンは、半導体チップ10に関する情報をコード化したチップIDを構成している。半導体チップに関する情報としては、例えば、製造識別番号(品種名、ロット番号、ウエハ番号等)、半導体チップ10の特性のグレード等を含む。
図3に、シリコンウエハ2に形成された複数の半導体チップ10の裏面に、それぞれ、転写された金属またはその化合物40からなるチップIDの例を示す。ここでは、3個の半導体チップ10の裏面に、製造識別番号やグレード等の情報がコード化されたチップID40a、40b、40cがマーキングされている。
なお、半導体チップ10に関する情報のコード化の仕方は、特に限定されず、例えば、二次元のドットパターンや、二次元バーコード等のコード化を用いることができる。
半導体チップ10の裏面にチップID40がマーキングされたシリコンウエハ2は、半導体チップ10毎に切断されて、各半導体チップ10を、リードフレームに搭載して樹脂モールドすることによって、図1に示したような半導体パッケージ1が完成する。
本実施形態では、チップID40は、X線の線吸収係数が大きい金属またはその化合物40で構成されているため、半導体チップ10を半導体パッケージ1に組み立てた後でも、X線の透視画像によって、チップID40を読み取ることができる。
また、チップID40は、半導体チップ10の裏面に直接マーキングされているため、半導体パッケージ1を組み立てる際に、半導体チップ10をダイパッド等に接着剤等で容易に固定することができる。
また、チップID40を、レーザ光やヒータ等による加熱によって、転写用フィルムにパターン形成された金属またはその化合物40を、半導体チップ10の裏面に転写して形成することができるため、チップID40のマーキングを容易に行うことができる。
また、チップID40の厚みは透明フィルム(または熱転写紙)21に蒸着する金属またはその化合物40の膜厚で制御できるため、X線によるチップID40の読み取りを安定して行うことができる。
なお、チップID40の厚みは、特に限定されないが、レーザ光等による金属またはその化合物40の熱転写を安定して行うためには、1〜100μmの範囲にあることが好ましい。チップID40の厚みが1μmより薄いと、コントラストのよいチップID40のX線透視画像を得ることが困難となる。一方、チップID40の厚みが100μmを超えると、熱転写を行うことが困難となる。また、コストが嵩むことにもなり、好ましくない。コントラストのよいチップID40のX線透視画像を得るには、チップID40の厚みを、5〜50μmの範囲にすることがより好ましい。
また、チップID40を構成する材料は、特に限定されないが、コントラストのよいチップID40のX線透視画像を得るには、X線の線吸収係数が大きい金属またはその化合物を用いることが好ましい。X線の線吸収係数が大きいほど、チップID40の厚みを薄くすることができる。X線の線吸収係数が大きい金属またはその化合物としては、X線の線吸収係数が150cm−1以上の材料を用いることが好ましい。このようなX線の線吸収係数が大きい好適な材料としては、タングステン(W)、タンタル(Ta)、ハフニウム(Hf)、金(Au)等の金属や、炭化タングステン(WC)等の化合物が挙げられる。なお、ここで挙げたW、Ta、Hf、Auの線吸収係数は、それぞれ、211cm−1(X線波長:70keV)、192cm−1(X線波長:68keV)、160cm−1(X線波長:65.6keV)、163cm−1(X線波長:81.1keV)である。
なお、チップID40の透視画像を得るために使用するX線のエネルギーは、特に限定されないが、半導体チップ10に対するX線照射の影響を考慮すれば、X線のエネルギーは、50〜100keVの範囲を使用することが好ましい。
図4は、タングステンのX線線吸収係数μ(cm−1)を示したグラフである。図4に示すように、X線のエネルギーが70keVのところに、タングステン固有の吸収端Pがあり、この吸収端Pで、X線線吸収係数μが不連続に増加している。従って、この吸収端PのX線のエネルギー(70keV)を用いれば、より厚みの薄いチップIDでも、コントラストのよい透視画像を得ることができる。なお、タングステン以外の他の金属でも、このような吸収端を有しており、各金属固有の吸収端のX線のエネルギーを用いることによって、より厚みの薄いチップIDでも、コントラストのよい透視画像を得ることができる。
本発明によれば、半導体チップ10の裏面に、裏面にX線を透過しにくい、即ち、X線の線吸収係数が大きい金属またはその化合物40で構成されたチップIDを直接マーキングすることによって、半導体チップ10を半導体パッケージ1に組み立てた後でも、X線の透視画像によって、チップID40を容易に読み取ることができる。これにより、半導体パッケージ1に不良が発生したときに、半導体チップ10に付与されたチップID40を読み取ることによって、不良原因を解析することができ、半導体チップ10のトレーサビリティを確保することができる。また、半導体パッケージ1にマーキングされているグレードを書き直して、レベルの高いグレードに偽装するような行為を防止することができる。
ところで、図1に例示した半導体パッケージ1では、半導体チップ10は、リードフレームのダイパッド11に搭載されている。通常、ダイパッド11は、半導体チップ10とほぼ同じ面積を有している。そのため、半導体チップ10の裏面にマーキングされたチップIDは、平面視で、ダイパッド11と重なる格好になる。
また、CPUのような半導体チップ10は、動作時に高温となるため、半導体パッケージ1の放熱性を向上させるために、半導体チップ10に放熱板を装着する場合がある。
図5は、半導体チップ10に放熱板を装着した半導体パッケージ1の一例を示した断面図である。
図5に示すように、半導体チップ10は、接着剤14によって、配線基板(ベース)11に搭載されている。半導体チップ10の電極端子(不図示)は、ボンディングワイヤ13を介して、配線基板11の電極端子18に接続され、さらに、配線基板11内に形成された配線を介して、はんだボール(外部端子)12に接続されている。半導体チップ10及び配線基板11は、樹脂部材15によって封止され、半導体チップ10の主面に、放熱板16が、樹脂部材15から露出した状態で、放熱用接着剤17により接合されている。
ここで、放熱板16は、高い放熱効果を得るために、できるだけ半導体チップ10との接触面積が大きくなるように、半導体チップ10とほぼ同じ面積を有している、そのため、半導体チップ10の裏面にマーキングされたチップID40は、平面視で、放熱板16と重なる格好になる。
また、図6は、半導体チップ10を搭載した半導体パッケージ1の他の構成を示した断面図である。
高密度LSI等の半導体チップ10は、外部端子の数が非常に多くなるため、図6に示すように、半導体パッケージ1は、半導体チップ10や配線基板11に加えて、複数(ここでは3層)のビルドアップ層50a、50b、50cがさらに積層された構造をなしている。ここで、配線基板11の外部端子12は、ビルドアップ層50a、50b、50cに形成された多層配線(不図示)を介して、最下層のビルドアップ層50cの接続用バンプ51に接続されている。
各ビルドアップ層50a、50b、50cに形成された多層配線パターンは、高密度に形成されているため、半導体チップ10の裏面にマーキングされたチップID(不図示)40は、平面視で、多層配線パターンと重なる格好になる。
このように、半導体チップ10を搭載する半導体パッケージ1の中には、半導体チップ10の裏面にマーキングされたチップID40が、平面視で、半導体パッケージ1を構成する他の部材、例えば、リードフレームのダイパッド(図1参照)、放射板(図5参照)、多層配線パターン(図6参照)と重なる場合がある。
このような部材は、通常、銅(Cu)やアルミニウム(Al)等の金属が用いられるが、かかる金属も、X線に対して遮蔽効果を有する。しかしながら、銅(Cu)やアルミニウム(Al)のX線の線吸収係数は、下記の表1、表2に示すように、チップID40の好適な材料として上記に挙げたタングステン(W)、タンタル(Ta)、ハフニウム(Hf)、金(Au)のX線の線吸収係数よりも非常に小さい。従って、チップID40の厚みを、チップID40によるX線吸収線量が、上記に例示したようなX線に対して遮蔽効果を有する他の部材によるX線吸収線量よりも大きくなるように設定すれば、チップID40の透視画像を、X線に対して遮蔽効果を有する他の部材に対してコントラストよく得ることができる。
ここで、表1、表2に示したX線波長(keV)は、各金属における線吸収係数の吸収端を示す。
表1に示すように、チップID40の好適な材料として使用するタングステン(W)、タンタル(Ta)、ハフニウム(Hf)、金(Au)のX線吸収係数(μ)は、銅(Cu)のX線吸収係数(μ)に対して、その比率(μ/μ)は、10倍以上大きい。例えば、リードフレームのダイパッドとして、厚さ0.15mmの銅を想定した場合、この厚さの銅によるX線吸収量に相当するX線吸収量を得るのに必要な各金属の厚さは、5.8〜8.8μmとなる。従って、チップID40の厚さを、例えば、10μm以上に設定することによって、チップID40の透視画像を、ダイパッドに対してコントラストよく得ることができる。
また、表2に示すように、チップID40の好適な材料として使用するタングステン(W)、タンタル(Ta)、ハフニウム(Hf)、金(Au)のX線吸収係数(μ)は、アルミニウム(Al)のX線吸収係数(μ)に対して、その比率(μ/μ)は、242〜340倍以上大きい。例えば、放熱板として、厚さ2mmのアルミニウムを想定した場合、この厚さのアルミニウムによるX線吸収量に相当するX線吸収量を得るのに必要な各金属の厚さは、5.8〜8.6μmとなる。従って、チップID40の厚さを、例えば、10μm以上に設定することによって、チップID40の透視画像を、放熱板に対してコントラストよく得ることができる。
図7は、厚さ0.15μmの銅板100の上に、樹脂にタングステン粉末を混ぜたトナーを、10μmの厚さに塗布して試料を作成して、70keVのX線で撮影したX線透過画像を示す。図7に示すように、タングステンが塗布された領域110が、コントラストよく得られた。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
1 半導体パッケージ
2 シリコンウエハ
10 半導体チップ
10a 半導体チップの表面
10b 半導体チップの裏面
11 ベース(ダイパッド、配線基板)
12 外部端子(リード、はんだボール)
13 ボンディングワイヤ
14 接着剤
15 樹脂部材
16 放熱板
17 放熱用接着剤
20 転写用フィルム
21 透明フィルム(熱転写紙)
25 加熱用レーザ光
30 ガラス板
40 チップID
50a、50b、50c ビルドアップ層
51 接続用バンプ

Claims (12)

  1. 半導体チップと、
    前記半導体チップを搭載したベースと、
    前記半導体チップの電極端子に接続された外部端子と、
    前記半導体チップ及び前記ベースを封止する樹脂部材と
    を備えた半導体パッケージであって、
    前記半導体チップの裏面に、該半導体チップに関する情報をコード化したチップIDが直接マーキングされており、
    前記チップIDは、X線の線吸収係数が大きい金属またはその化合物で構成されている、半導体パッケージ。
  2. 前記チップIDは、X線の線吸収係数が150cm−1以上の金属またはその化合物で構成されている、請求項1に記載の半導体パッケージ。
  3. 前記半導体チップは、リードフレームのダイパッドに搭載されており、
    前記チップIDの厚みは、該チップIDによるX線吸収線量が、前記ダイパッドによるX線吸収線量よりも大きくなるように設定されている、請求項1または2に記載の半導体パッケージ。
  4. 前記半導体チップの主面に放熱板が貼り付けられており、
    前記チップIDの厚みは、該チップIDによるX線吸収線量が、前記放熱板によるX線吸収線量よりも大きくなるように設定されている、請求項1または2に記載の半導体パッケージ。
  5. 前記チップIDを構成する金属またはその化合物は、タングステン(W)、炭化タングステン(WC)、タンタル(Ta)、ハウニウム(Hf)、または金(Au)からなる、請求項1〜4の何れかに記載の半導体パッケージ。
  6. 前記チップIDの厚みは、1〜100μmの範囲にある、請求項1〜5の何れかに記載の半導体パッケージ。
  7. 前記チップIDは、転写用フィルムにパターン形成された金属またはその化合物が転写された転写パターンからなる、請求項1に記載の半導体パッケージ。
  8. 前記チップIDは、X線の透視像によって検出される、請求項1〜7の何れかに記載の半導体パッケージ。
  9. 前記チップIDは、該チップIDを構成する金属またはその化合物のX線吸収係数における吸収端に対応するエネルギーのX線の透視像によって検出される、請求項8に記載の半導体パッケージ。
  10. 前記チップIDは、少なくとも、前記半導体チップの特性のグレード及び/又は製造識別番号を含む、請求項1〜9の何れかに記載の半導体パッケージ。
  11. 請求項1〜10の何れかに記載の半導体パッケージに搭載される半導体チップにチップIDを直接マーキングする方法であって、
    表面に複数の半導体チップが形成されたシリコンウエハを用意する工程と、
    少なくとも前記半導体チップが形成された部位に対向した前記シリコンウエハの裏面に、金属またはその化合物がパターン形成された転写用フィルムを配置する工程と、
    前記転写用フィルムを、前記シリコンウエハと反対側からレーザ光またはヒータで加熱することによって、前記パターン形成された金属またはその化合物を、前記半導体チップが形成された部位に対向した前記シリコンウエハの裏面に転写する工程と、
    を含む、半導体チップのチップIDマーキング方法。
  12. 前記パターン形成された金属またはその化合物の厚みは、1〜100μmの範囲にある、請求項11に記載の半導体チップのチップIDマーキング方法。
JP2017234611A 2017-12-06 2017-12-06 半導体パッケージ及び半導体チップのチップidマーキング方法 Pending JP2019102736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017234611A JP2019102736A (ja) 2017-12-06 2017-12-06 半導体パッケージ及び半導体チップのチップidマーキング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017234611A JP2019102736A (ja) 2017-12-06 2017-12-06 半導体パッケージ及び半導体チップのチップidマーキング方法

Publications (1)

Publication Number Publication Date
JP2019102736A true JP2019102736A (ja) 2019-06-24

Family

ID=66974195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017234611A Pending JP2019102736A (ja) 2017-12-06 2017-12-06 半導体パッケージ及び半導体チップのチップidマーキング方法

Country Status (1)

Country Link
JP (1) JP2019102736A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020241645A1 (ja) 2019-05-31 2020-12-03 凸版印刷株式会社 多層配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020241645A1 (ja) 2019-05-31 2020-12-03 凸版印刷株式会社 多層配線基板及びその製造方法

Similar Documents

Publication Publication Date Title
CN107112297B (zh) 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
JP6669586B2 (ja) 半導体装置、半導体装置の製造方法
JP2001284523A (ja) 半導体パッケージ
KR102494110B1 (ko) 반도체 장치 및 그 제조 방법
WO2015199030A1 (ja) 配線基板、半導体装置及び半導体装置の製造方法
US8994168B2 (en) Semiconductor package including radiation plate
JP2003500832A (ja) 高密度電子パッケージ及びその製造方法
JP6027001B2 (ja) 放熱回路基板
JP2009004544A (ja) 電子装置の製造方法及び電子装置
KR100881400B1 (ko) 반도체 패키지 및 이의 제조 방법
CN101452895A (zh) 半导体装置及其制造中使用的树脂粘接材料
TW201128721A (en) Manufacturing method of semiconductor device
US20030110629A1 (en) Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package
TWI389278B (zh) 封裝基板製程
CN110767553A (zh) 芯片封装的方法、芯片和芯片封装组件
CN107946287B (zh) 半导体封装装置及其制造方法
WO2014097642A1 (ja) 電子部品パッケージおよびその製造方法
JP2019102736A (ja) 半導体パッケージ及び半導体チップのチップidマーキング方法
JP2020010002A (ja) 半導体装置および半導体装置の製造方法
JP7239342B2 (ja) 電子装置及び電子装置の製造方法
JP6963174B2 (ja) プリント基板、光源装置および半導体装置、ならびにそれらの製造方法
KR101259851B1 (ko) 칩 패키지 및 그 제조 방법
JP2005072382A (ja) 放熱用リードフレーム基板及びその製造方法並びに半導体装置
JP6447073B2 (ja) 配線基板及びラミネート装置