JP2018056539A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2018056539A
JP2018056539A JP2017031219A JP2017031219A JP2018056539A JP 2018056539 A JP2018056539 A JP 2018056539A JP 2017031219 A JP2017031219 A JP 2017031219A JP 2017031219 A JP2017031219 A JP 2017031219A JP 2018056539 A JP2018056539 A JP 2018056539A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor element
sealing resin
thickness
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017031219A
Other languages
English (en)
Inventor
泰造 野村
Taizo Nomura
泰造 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to TW106106712A priority Critical patent/TWI667742B/zh
Priority to CN201710133208.4A priority patent/CN107871717B/zh
Publication of JP2018056539A publication Critical patent/JP2018056539A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】安定した刻印を有する半導体装置及びその製造方法を提供する。
【解決手段】実施形態によれば、半導体装置は、配線を含む配線基板と、刻印を有する封止樹脂と、第1半導体素子と、第1電極と、ワイヤと、第1絶縁層と、第2絶縁層と、を含む。第1半導体素子は、配線基板と封止樹脂との間に設けられる。第1電極は、第1半導体素子の一部と封止樹脂の一部との間に設けられる。ワイヤは、配線と第1電極とを電気的に接続する。第1絶縁層の少なくとも一部は配線基板から封止樹脂に向かう第1方向においてワイヤの一部と第1半導体素子との間に設けられる。第1絶縁層は、第1厚さを有する。第2絶縁層は、第1半導体素子と封止樹脂との間に設けられ、ポリイミドを含む。第2絶縁層の少なくとも一部は、第1方向において刻印と重なり、第1厚さよりも厚い第2厚さを有する。
【選択図】図1

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体素子を封止する封止樹脂にレーザ光などを照射してマーク(刻印)を形成する方法がある。半導体素子に悪影響を与えないで安定して刻印を形成することが望まれる。
特開2014−236039号公報
本発明の実施形態は、安定した刻印を有する半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、配線を含む配線基板と、刻印を有する封止樹脂と、第1半導体素子と、第1電極と、第1ワイヤと、第1絶縁層と、第2絶縁層と、を含む。前記第1半導体素子は、前記配線基板と前記封止樹脂との間に設けられる。前記第1電極は、前記第1半導体素子の一部と前記封止樹脂の一部との間に設けられる。前記第1ワイヤは、前記配線と前記第1電極とを電気的に接続する。前記第1絶縁層の少なくとも一部は前記配線基板から前記封止樹脂に向かう第1方向において前記第1ワイヤの一部と前記第1半導体素子との間に設けられる。前記第1絶縁層は、第1厚さを有する。前記第2絶縁層は、前記第1半導体素子と前記封止樹脂との間に設けられ、ポリイミドを含む。前記第2絶縁層の少なくとも一部は、前記第1方向において前記刻印と重なり、前記第1厚さよりも厚い第2厚さを有する。
図1(a)及び図1(b)は、実施形態に係る半導体装置を例示する模式図である。 図2(a)及び図2(b)は、実施形態に係る別の半導体装置の一部を例示する模式的断面図である。 図3(a)〜図3(c)は、実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図4は、レーザ光の波長毎における、実施形態に係る半導体装置の第2絶縁層に用いるポリイミドの厚さと透過率との関係示す図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)及び図1(b)は、実施形態に係る半導体装置を例示する模式図である。図1(a)は、図1(b)のA1−A2線断面図である。図1(b)は、図1(a)に示す矢印AAから見た平面図である。
図1(a)に示すように、実施形態に係る半導体装置110は、配線基板40と、封止樹脂30と、第1半導体素子10と、第1電極10eと、第1ワイヤ51と、第1絶縁層11と、第2絶縁層12と、を含む。後述するように、第3絶縁層23がさらに設けられても良い。
配線基板40は、配線(この例では、第1配線41及び第2配線42)を含む。これらの配線は、配線基板40の上面40aに設けられている。配線基板40の上面には、第4絶縁層44が設けられている。第4絶縁層44は、例えば、エポキシまたはポリイミドなどを含むソルダーレジストである。第4絶縁層44は、第1配線41及び第2配線42のそれぞれの一部を覆う。第4絶縁層44の開口部から、これらの配線のそれぞれの一部が露出する。
例えば、配線基板40の上に封止樹脂30が設けられる。配線基板40から封止樹脂30に向かう方向を第1方向とする。第1方向は、上方向である。
第1方向をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。
封止樹脂30は、刻印35を有する。刻印35は、封止樹脂30の上面30aに設けられる。後述するように、刻印35は、レーザ光の照射により形成される。刻印35は、凹状である。
図1(b)に示すように、刻印35により、情報(この例では、「B、C、12345、XYZ]の文字情報)が表示される。刻印35は、例えば、半導体装置110を識別するマークである。図1(a)に示すように、封止樹脂30は、刻印35の周りの領域36を有している。刻印35は、この領域36から後退している。
例えば、封止樹脂30は、複数のフィラー31と、樹脂32と、を含む。樹脂32は、複数のフィラー31の周りに設けられる。樹脂32は、例えば、エポキシ系樹脂を含む。複数のフィラー31は、例えば、酸化シリコンを含む。フィラー31は、例えばシリカ球である。フィラー31を用いることで、例えば、封止樹脂30の硬化時の収縮が抑制され、半導体装置110の反りなどが抑制される。フィラー31を用いることで、例えば、線膨張係数が小さくでき、半導体装置110の製造過程及び使用時の反りが抑制できる。高い信頼性が得られる。
第1半導体素子10は、配線基板40と封止樹脂30との間に設けられる。第1半導体素子10は、例えば半導体チップである。第1半導体素子10は、例えば、X−Y平面に沿って広がる板状である。この例では、第1半導体素子10と、配線基板40(具体的には第4絶縁層44)と、の間に、第5絶縁層65が設けられている。第5絶縁層65は、例えば、ダイアタッチフィルム(die attach film:DAF)などである。第5絶縁層65は、例えば、アクリルまたはポリイミドなどを含む。
第1電極10eは、第1半導体素子10の一部と、封止樹脂30の一部と、の間に設けられる。第1電極10eは、例えば、第1半導体素子10の上面10aの一部の上に設けられる。第1電極10eは、第1半導体素子10に設けられる回路(図示しない)と、電気的に接続されている。
第1ワイヤ51は、配線(この例では、第1配線41)と、第1電極10eと、を電気的に接続する。
第1絶縁層11の少なくとも一部は、第1方向(配線基板40から封止樹脂30に向かうZ軸方向)において、第1ワイヤ51の一部と、第1半導体素子10と、の間に設けられる。第1絶縁層11は、第1厚さt1を有する、第1厚さt1は、Z軸方向に沿った長さである。
第1絶縁層11は、ポリイミド膜を含んでも良い。第1絶縁層11は、無機膜を含んでも良い。第1絶縁層11の構成の例については、後述する。
第2絶縁層12は、第1半導体素子10と封止樹脂30との間に設けられる。第2絶縁層12は、ポリイミドを含む。第2絶縁層12の少なくとも一部は、第1方向(Z軸方向)において、刻印35と重なる。第2絶縁層12は、第2厚さt2を有する。第2厚さt2は、Z軸方向に沿った長さである。第2厚さt2は、第1厚さt1よりも厚い。
第2絶縁層12は、例えば、第1半導体素子10の中央部分(例えば、半導体装置110の中央部分)に設けられる。第1絶縁層11は、例えば、第1半導体素子10の外縁部分(コンタクトのための第1電極10eが設けられる部分)に設けられる。
図1(b)に示すように、刻印35は、例えば、半導体装置110の中央部分に設けられる。見易い刻印35が形成できる。実施形態においては、中央部分に位置する第2絶縁層12の第2厚さt2を、外縁部分に位置する第1絶縁層11の第1厚さt1よりも厚くする。これにより、刻印35を形成するためのレーザ光などを照射した場合に、レーザ光は、第2絶縁層12で減衰する。第1半導体素子10に届くレーザ光の強度は弱い。例えば、用いるレーザ光の強度を、安定した刻印が形成できる程度に強くした場合においても、そのレーザ光は、第2絶縁層12で減衰する。例えば、強い強度のレーザ光を用いることができる。第1半導体素子10への悪影響を抑制しつつ、安定した刻印を形成することができる。実施形態によれば、安定した刻印を有する半導体装置が提供できる。
特に、封止樹脂30がフィラー31(例えば酸化シリコン)を含む場合、レーザ光は、フィラー31を通過し易い。このため、封止樹脂30におけるレーザ光の減衰の程度は低い。封止樹脂30を通過したレーザ光を、厚い第2絶縁層12で吸収することで、第1半導体素子10に到達するレーザ光の強度を十分に低くできる。強い強度のレーザ光が第1半導体素子10に照射されることが抑制できる。
この例では、第2半導体素子20と、第2電極20eと、第2ワイヤ52と、第3絶縁層23と、がさらに設けられている。半導体装置110においては、複数の半導体素子が積層されている。
この例では、第2半導体素子20と、配線基板40(具体的には第4絶縁層44)と、の間に、第6絶縁層66が設けられている。第6絶縁層66は、例えば、ダイアタッチフィルムなどである。第6絶縁層66は、例えば、アクリルまたはポリイミドなどを含む。
第2半導体素子20は、配線基板40と第1半導体素子10との間に設けられる。第2電極20eは、第2半導体素子20の一部と封止樹脂30の一部との間に設けられる。第2ワイヤ52は、配線(第2配線42)と第2電極20eとを電気的に接続する。第3絶縁層23は、第2半導体素子20と第1半導体素子10との間に設けられる。
上記のように、刻印35は、複数の半導体素子の最上層の側から照射される。このため、下層の半導体素子においては、レーザ光の照射の影響を考慮しなくて良い。このため、第2半導体素子20と第1半導体素子10との間に設けられる第3絶縁層23の第3厚さt3は、薄くて良い。第3厚さt3は、第2厚さt2よりも薄い。
第3厚さt3が薄いことで、例えば、第2半導体素子20と第1半導体素子10との間の、熱伝導性が高まる。これにより、安定した動作が得やすくなる。例えば、信頼性が向上できる。
一方、第1半導体素子10は、複数の半導体素子のうちで、刻印35に最も近い。例えば、第1半導体素子10の上に設けられる第2絶縁層12の面12a(例えば上面)の少なくとも一部は、封止樹脂30と接する。この面12a(例えば上面)は、第1半導体素子10に沿って広がる面(X−Y平面に沿って広がる面)である。
後述するように、刻印35の形成には、緑色光(緑色レーザ光)が用いられる。レーザ光の波長は、約523ナノメートルである。例えば、第2絶縁層12の緑色光に対する吸光度は、フィラー31の吸光度よりも高い。これにより、第2絶縁層12において、緑色光を効率的に減衰できる。
第2絶縁層12の第2厚さt2は、例えば、20マイクロメートル以上80マイクロメートル以下であることが好ましい。これにより、緑色光を十分に減衰できる。
第1絶縁層11の第1厚さt1は、1マイクロメートル以上10マイクロメートル以下であることが好ましい。第1厚さt1が過度に厚いと、ワイヤ(第1ワイヤ51)の高さが高くなり、半導体装置110の全体の厚さが過度に厚くなる。第1厚さt1が1マイクロメートル未満になると、第2絶縁層12に覆われずに第1絶縁層11が封止樹脂30と直接接触している部分において、第1半導体素子10と封止樹脂30との間の熱応力を緩和する効果が不足する場合がある。第1厚さt1を1マイクロメートル以上10マイクロメートル以下とすることで、第1半導体素子10と封止樹脂30との間の熱応力に対する緩和効果が十分に得られる。
図2(a)及び図2(b)は、実施形態に係る別の半導体装置の一部を例示する模式的断面図である。
これらの図は、実施形態に係る別の半導体素子における、第1絶縁層11及び第2絶縁層12の構成の例を示している。これらの図において、他の部分は省略されている。
図2(a)に示すように、半導体装置111において、第2絶縁層12と第1半導体素子10との間の一部は、第1絶縁層11を介さずに直接接触している。例えば、第2絶縁層12はポリイミド膜である。一方、第1絶縁層11は、ポリイミドの膜でも良い。第2絶縁層12のポリイミド膜の厚さ(第2厚さt2)は、第1絶縁層11のポリイミド膜の厚さ(第1厚さt1)よりも厚い。
図2(b)に示すように、半導体装置112において、第1絶縁層11が、積層膜の構成を有しても良い。第1絶縁層11は、第1膜11aと、第2膜11bと、を含む。第1膜11aの少なくとも一部は、第2膜11bと第1電極10eとの間に設けられる。第1膜11aは、例えば、無機膜(例えばシリコン窒化膜など)である。第2膜11bは、例えば、有機膜(例えば、ポリイミド膜)である。
以下、実施形態に係る半導体装置の製造方法の例について説明する。以下は、半導体装置110の場合が、図示される。
図3(a)〜図3(c)は、実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図3(a)に示すように、配線基板40の上に、第1半導体素子10を配置する。この例では、第4絶縁層44(例えば、ソルダーレジスト)の上に、第6絶縁層66(例えばDAF)を介して、第2半導体素子20が配置される。さらに、この上に、第3絶縁層23及び第5絶縁層65(例えばDAF)を介して、第1半導体素子10が配置される。第1半導体素子10の上には、第1電極10e、第1絶縁層11及び第2絶縁層12が設けられている。ワイヤ(第1ワイヤ51及び第2ワイヤ52)を接続する。
図3(b)に示すように、配線基板40、第2半導体素子20、第1半導体素子10、第1電極10e、第1絶縁層11、第2絶縁層12、及び、ワイヤ(第1ワイヤ51及び第2ワイヤ52)の上に、封止樹脂30を形成する。これにより、加工体110xが形成される。
加工体110xは、配線(第1配線41など)を含む配線基板40の上に設けられる。加工体110xは、封止樹脂30と、配線基板40と封止樹脂30との間に設けられた第1半導体素子10と、第1半導体素子10の一部p1(図3(b)参照)と封止樹脂30の一部q1(図3(b)参照)との間に設けられた第1電極10eと、上記の配線と第1電極10eとを電気的に接続する第1ワイヤ51と、第1絶縁層11と、第2絶縁層12と、を含む。第1絶縁層11は、第1厚さt1を有する。第1絶縁層11の少なくとも一部は、第1方向(配線基板40から封止樹脂30に向かうX軸方向)において、第1ワイヤ51の一部と第1半導体素子10との間に設けられる。第2絶縁層12は、第1半導体素子10の他部p2(図3(b)参照)と封止樹脂30との間に設けられる。第2絶縁層12は、ポリイミドを含む。第2絶縁層12は、第1厚さt1よりも厚い第2厚さt2を有する。
図3(c)に示すように、本製造方法は、このような加工体110xの封止樹脂30の他部q2に緑色光LLを照射して、封止樹脂30の他部q2に刻印35を形成する工程を含む。緑色光LLは、例えば、SHG(second harmonic generation)レーザ光である。
封止樹脂30の他部q2は、第1方向において、第2絶縁層12と重なる。例えば、緑色光LLをX−Y平面内でスキャンする。緑色光LLは、例えば、配線基板40の上面40aに対して平行にスキャンされる。緑色光LLの強度を変調することで、所望の刻印35が形成できる。
実施形態によれば、安定した刻印を有する半導体装置の製造方法を提供できる。
例えば、封止樹脂の表面上に1064nmのYAGレーザ光を照射して、レーザマークを形成する参考例の方法がある。このとき、第2絶縁層12が薄い場合(例えば、第2厚さt2が第1厚さt1と同じ場合)、レーザ光は、封止樹脂で十分に減衰されない。例えば、封止樹脂がシリカなどのフィラーを含む場合は、封止樹脂におけるレーザ光の透過率は、高い。封止樹脂におけるフィラーの含有率は、例えば、約87重量パーセントである。このため、このレーザ光に対する封止樹脂の透過率は、95%程度となる。波長が1064nmのレーザ光を用いる場合には、封止樹脂と、第2絶縁層12と、をレーザ光が透過する。このため、レーザ光は、半導体素子に照射され、半導体素子に含まれる配線回路を溶融してしまう。例えば、回路配線が溶融しない場合でも、半導体素子に含まれる不純物の濃度プロファイルが変化し、半導体素子の電気的特性が劣化してしまうことがある。
半導体素子において不具合が生じる。
実施形態においては、刻印35が設けられる位置に対応する第2絶縁層12の厚さを厚くする。第2絶縁層12は、ポリイミドを含む。ポリイミドは、緑色光LLを吸収する。厚い第2絶縁層12と、緑色光LLと、を組み合わせることで、第2絶縁層12において緑色光LLを十分に減衰できる。これにより、半導体素子における損傷を抑制できる。
実施形態によれば、安定した刻印を有する半導体装置及びその製造方法を提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、上記の説明では、刻印35の形成には、SHGレーザ光(緑色レーザ光)を用いる例について説明した。しかしながら、本発明の実施の形態は、第2絶縁層12で十分に減衰できればSHGレーザ光以外のレーザ光を用いてもかまわない。図4は、レーザ光の波長毎における、第2絶縁層12に用いるポリイミドの厚さと透過率との関係を示す図である。
図4に示すとおり、SHGレーザ光より、波長の短いTHGレーザ光(UVレーザ光)の方が、どの第2絶縁層12の厚さにおいても透過率が低い。すなわち、刻印35の形成には、SHGレーザ光よりも波長が短いレーザ光を用いることができる。
また、半導体装置に含まれる配線基板、封止樹脂、半導体素子、電極、ワイヤ及び絶縁層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1半導体素子、 10a…上面、 10e…第1電極、 11…第1絶縁層、 11a…第1膜、 11b…第2膜、 12…第2絶縁層、 12a…面、 20…第2半導体素子、 20e…第2電極、 23…第3絶縁層、 30…封止樹脂、 30a …上面、 31…フィラー、 32…樹脂、 35…刻印、 36…領域、 40…配線基板、 40a…上面、 41、42…第1、第2配線、 44…第4絶縁層、 51、52…第1、第2ワイヤ、 65、66…第5、第6絶縁層、 110、111、112…半導体装置、 110x…加工体、 AA…矢印、 LL…緑色光、 p1、q1…一部、 p2、q2…他部、 t1〜t3…第1〜第3厚さ

Claims (6)

  1. 配線を含む配線基板と、
    刻印を有する封止樹脂と、
    前記配線基板と前記封止樹脂との間に設けられた第1半導体素子と、
    前記第1半導体素子の一部と前記封止樹脂の一部との間に設けられた第1電極と、
    前記配線と前記第1電極とを電気的に接続する第1ワイヤと、
    第1絶縁層であって、前記第1絶縁層の少なくとも一部は前記配線基板から前記封止樹脂に向かう第1方向において前記第1ワイヤの一部と前記第1半導体素子との間に設けられ、前記第1絶縁層は第1厚さを有する、前記第1絶縁層と、
    前記第1半導体素子と前記封止樹脂との間に設けられポリイミドを含む第2絶縁層であって、前記第2絶縁層の少なくとも一部は前記第1方向において前記刻印と重なり、前記第1厚さよりも厚い第2厚さを有する前記第2絶縁層と、
    を備えた半導体装置。
  2. 前記配線基板と前記第1半導体素子との間に設けられた第2半導体素子と、
    前記第2半導体素子と前記第1半導体素子との間に設けられ前記第2厚さよりも薄い第3絶縁層と、
    をさらに備えた請求項1記載の半導体装置。
  3. 前記封止樹脂は、複数のフィラーと、前記複数のフィラーの周りに設けられた樹脂と、を含む、請求項1または2に記載の半導体装置。
  4. 前記第2絶縁層の緑色光に対する吸光度は、前記フィラーの吸光度よりも高い、請求項3記載の半導体装置。
  5. 前記第2厚さは、20マイクロメートル以上80マイクロメートル以下である、請求項1〜4のいずれか1つに記載の半導体装置。
  6. 配線を含む配線基板上に、封止樹脂と、前記配線基板と前記封止樹脂との間に設けられた第1半導体素子と、前記第1半導体素子の一部と前記封止樹脂の一部との間に設けられた第1電極と、前記配線と前記第1電極とを電気的に接続する第1ワイヤと、第1厚さを有する第1絶縁層であって、前記第1絶縁層の少なくとも一部は前記配線基板から前記封止樹脂に向かう第1方向において前記第1ワイヤの一部と前記第1半導体素子との間に設けられた、前記第1絶縁層と、前記第1半導体素子の他部と前記封止樹脂との間に設けられポリイミドを含み前記第1厚さよりも厚い第2厚さを有する第2絶縁層と、を設け、
    前記封止樹脂の他部にSHGレーザ光またはTHGレーザ光を照射して前記封止樹脂の前記他部に刻印を形成する工程を備えた半導体装置の製造方法。
JP2017031219A 2016-09-23 2017-02-22 半導体装置及びその製造方法 Pending JP2018056539A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106106712A TWI667742B (zh) 2016-09-23 2017-03-01 Semiconductor device and method of manufacturing same
CN201710133208.4A CN107871717B (zh) 2016-09-23 2017-03-08 半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016185102 2016-09-23
JP2016185102 2016-09-23

Publications (1)

Publication Number Publication Date
JP2018056539A true JP2018056539A (ja) 2018-04-05

Family

ID=61837097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017031219A Pending JP2018056539A (ja) 2016-09-23 2017-02-22 半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2018056539A (ja)
TW (1) TWI667742B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373982B2 (en) 2020-08-24 2022-06-28 Kioxia Corporation Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252196A (ja) * 2004-03-08 2005-09-15 Toshiba Corp 半導体装置及びその製造方法
TW200727446A (en) * 2005-03-28 2007-07-16 Toshiba Kk Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
JP4823089B2 (ja) * 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
JP5779227B2 (ja) * 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373982B2 (en) 2020-08-24 2022-06-28 Kioxia Corporation Semiconductor device

Also Published As

Publication number Publication date
TW201830593A (zh) 2018-08-16
TWI667742B (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
JP2007103423A (ja) 半導体装置及びその製造方法
KR102503892B1 (ko) 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
US9537019B2 (en) Semiconductor device
JP2010050286A (ja) 半導体装置
JP2010087123A (ja) 回路装置およびその製造方法
JP2018056539A (ja) 半導体装置及びその製造方法
TWI601251B (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
US7622804B2 (en) Semiconductor device and method of manufacturing the same
CN107871717B (zh) 半导体装置及其制造方法
JP6331879B2 (ja) 電子装置およびその製造方法
JP2007294568A (ja) 半導体装置
US9355999B2 (en) Semiconductor device
JP5971171B2 (ja) 絶縁基板及びその製造方法、半導体装置
TWI553841B (zh) 晶片封裝及其製造方法
KR101115714B1 (ko) 열방출형 반도체 패키지 제조방법
JP2016100385A (ja) 光半導体デバイスおよび光半導体デバイスの製造方法
JP2005286010A (ja) 積層型半導体パッケージ用の多層基板およびその製造方法、ならびに積層型半導体パッケージおよびその製造方法
CN103972187A (zh) 芯片封装及其制造方法
US20220020697A1 (en) Module and method of manufacturing the same
JP2005209899A (ja) 中継部材、及び中継部材を用いたマルチチップパッケージ
JP5261637B2 (ja) 回路装置の製造方法
US11133245B2 (en) Semiconductor package structure and method for manufacturing the same
JP5294351B2 (ja) 半導体装置の製造方法
IT202100014906A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
JP2015070158A (ja) Led発光装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20170821

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180907

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20180907