JP5263009B2 - 基板の製造方法 - Google Patents

基板の製造方法 Download PDF

Info

Publication number
JP5263009B2
JP5263009B2 JP2009133403A JP2009133403A JP5263009B2 JP 5263009 B2 JP5263009 B2 JP 5263009B2 JP 2009133403 A JP2009133403 A JP 2009133403A JP 2009133403 A JP2009133403 A JP 2009133403A JP 5263009 B2 JP5263009 B2 JP 5263009B2
Authority
JP
Japan
Prior art keywords
substrate
dam material
layer
resin
substrate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009133403A
Other languages
English (en)
Other versions
JP2010283036A (ja
Inventor
祐治 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009133403A priority Critical patent/JP5263009B2/ja
Priority to CN 201010174856 priority patent/CN101908491B/zh
Publication of JP2010283036A publication Critical patent/JP2010283036A/ja
Application granted granted Critical
Publication of JP5263009B2 publication Critical patent/JP5263009B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、単層、多層の基板層、セラミックの基板層等の種々の基板層の主面上に封止用の樹脂層を形成してなる基板の製造方法に関する。
従来、この種の基板を製造する場合、封止用の樹脂層を形成する際の樹脂の垂れ(以下、「樹脂ダレ」という)を防止するため、ダム材を用ることが提案されている(例えば、特許文献1(要約書、段落[0007]、[0011]−[0030]、図1、図6等)参照)。
図6(a)、(b)は上記提案の製造法により製造される従来のこの種の基板100の一例の平面図、断面図であり、基板100はベースとなる基板層101の外周部に沿ってダム材(ダム部)102が形成され、ダム材102の外側には基板層101の周縁部101aが残される。基板層101のダム材102に囲まれた内側の領域には多数の電子部品素子200が間隔を設けて配置され、前記内側の領域に封止用の熱硬化性樹脂が充填・硬化されて電子部品素子200が樹脂層300で封止される。このとき、ダム材102を用いることにより基板層101の外周部における「樹脂ダレ」の解消が図られる。なお、樹脂層300を熱硬化した後、樹脂層300の表面に電子部品素子200毎に例えば所定のマーキングが印刷される。そして、樹脂層300が形成された基板100は電子部品素子200毎の子基板に切断して個片化される。
図7はダム材102を用いないで製造した場合の基板100の断面図であり、ダム材102を用いなければ、樹脂層300は基板層101の周縁部101aでは断面形状が放物線状に(山なりに)垂れた形状になり、「樹脂ダレ」が生じる。
特開平11−67799号公報
前記した基板100の製造方法においては、「樹脂ダレ」を確実に防止するため、実際には、図8の断面図に示すようにダム材102を樹脂層300よりも高く形成し、充填された未硬化の熱硬化性樹脂をダム材102により塞き止めて樹脂層300の上面を平坦にする必要がある。とくに近年は部品の一層の小型化等が要求され、基板層101の周端縁近くまで電子部品素子200が配置される傾向にあるため、ダム材102の高さが十分でなく、外周部にわずかな「樹脂ダレ」が生じた場合にも、基板層101の外周部に近い電子部品素子200が樹脂層300から露出して樹脂封止の不良が発生する可能性がある。そのため、ダム材102は必ず樹脂層300より高く形成することが要求される。
しかしながら、ダム材102を樹脂層300よりも高く形成すると、ダム材102が樹脂層300よりも上方向に突出するので、その後(ダム材形成後)の切断工程にダム材102が悪影響を及ぼす。具体的には、基板100を子基板に個片化したり、ダム材102を含む基板層101の外周部の不要な「耳」の部分を切断する基板100の切断工程において、基板層101の裏面(下面)側からブレードを入れて基板100を切断しようとすると、基板層101の表面側がダム材102の突出によって平坦でないため、基板100を安定に固定して切断できない事態が生じる。また、基板層101の表面(下面)側、すなわち、樹脂層300側からブレードを入れて基板100を切断しようとすると、ダム材102の上方に突出した部分がブレードを深く入れる際の妨げとなる。
本発明は、基板層主面のダム材より内側に樹脂を充填・硬化して封止用の樹脂層を形成する基板の製造方法において、樹脂を充填して封止用の樹脂層を形成する基板の製造方法において、ダム材がその後の工程等に悪影響を及ぼさないようにすることを目的とする。
上記した目的を達成するために、本発明の基板の製造方法は、基板層の主面の外周部に沿って塩化ビニルよりなるダム材を塗布して形成するダム材形成工程と、前記基板層の主面の前記ダム材に囲まれた内側の領域に前記ダム材の高さ以下の厚みに樹脂を充填し、硬化して樹脂層を形成する樹脂層形成工程と、前記樹脂層の形成後に前記ダム材を剥離して除去するダム材除去工程と、前記ダム材を除去した後に前記基板層および前記樹脂層を切断する切断工程とを備えていることを特徴としている(請求項1)。
さらに、本発明の基板の製造方法においては、前記基板層は主面の外周部にマーキングを有し、前記ダム材形成工程において前記ダム材を前記マーキング上に形成することを特徴としている(請求項)。
請求項1の本発明の基板の製造方法によれば、ダム材形成工程により、基板層および樹脂層から除去可能な材料により形成されたダム材が基板層の主面の外周部に沿って配置され、その後、樹脂層形成工程により、基板層の主面のダム材より内側の領域にダム材の高さ以下の厚みに樹脂を充填し、硬化して封止用の樹脂層が形成される。このとき、ダム材の高さ以下の厚みに樹脂を充填するので、ダム材の塞き止め効果によって樹脂層の上面は平坦になり、「樹脂ダレ」が生じることがなく、電子回路素子が樹脂層から露出することなく確実に封止される。
そして、樹脂層の形成後、ダム材除去工程によりダム材が剥離して除去されるので、その後の基板層の切断工程等においてダム材により安定に固定して切断できないなどの悪影響を及ぼすことがなく、ダム材がその後の工程等に悪影響を及ぼさないようにして基板を製造することができる。
請求項の本発明の基板の製造方法によれば、ダム材形成工程において、基板層主面の外周部のマーキング上にダム材を形成するため、基板層主面のダム材より外側にマーキングのスペースを用意しなくてよく、その分、基板層の利用効率が向上する。そして、封止用の樹脂層の形成後にはダム材が除去されるため、ダム材がマーキングに基づくその後の工程に悪影響を与えることはない。
(a)〜(e)は本発明の一実施形態の基板の製造工程を説明する断面図である。 図1の基板のダム材を設ける前の平面図である。 図1の基板のダム材を設けて樹脂層を形成した状態の平面図である。 図1の基板のダム材を除去した後の平面図である。 (a)、(b)は図1の基板、比較のための基板それぞれのダム材を配置した状態の基板層の一部の拡大平面図である。 (a)、(b)は従来基板の平面図、断面図である。 ダム材を設けないで形成された基板の断面図である。 樹脂層上面が平坦になるダム材の高さと樹脂層の厚みとの関係を示す断面図である。
本発明の一実施形態について、図1〜図5を参照して詳述する。
図1は基板1の製造工程を示し、まず、同図(a)の準備工程により基板層2を用意する。
基板層2の材質や構造、大きさ等はどのようであってもよいが、本実施形態の場合、例えば、プリント基板のような単層の樹脂基板層あるいは、セラミックや樹脂の多層基板層からなり、後述する切断工程により複数個の子基板に個片化される集合基板である。
図2は基板層2の平面図であり、基板層2の上面側の主面は一点破線で仮想的に示すように、各子基板の領域21に行列状(マトリクス状)に区画され、各領域21には1個又は複数個の電子回路素子3が配設されている。また、基板層2の上面側主面の外周部の「捨てエリア」には、例えば基板層2を領域21毎に個片化するための切断位置認識用の複数個のマーキング(子基板カットアライメントマーク)4が印刷されている。なお、各電子回路素子3の電極は図1(a)に示すようにはんだバンプ5等により基板層2の配線に接続されている。
つぎに、図1(b)のダム材形成工程により、全ての領域21を囲むように基板層2の上面側主面の外周部に沿ってダム材6が配置される。このとき、基板層2の外周部の「捨てエリア」を少なくして基板層2の利用効率を向上するため、ダム材6が基板層2のマーキング4上に所定の幅に形成される。また、ダム材6の基板層面からの高さは後述する封止用の樹脂層7の厚み以上に設定される。
ダム材6は樹脂層7の形成後に除去可能な例えば熱硬化性の材料からなる。ダム材6の材料は、完全硬化に至る前の加熱温度では粘度が低下しにくく基板層2に良好に密着(接着)し、硬化すると基板層2および樹脂層7から容易に剥離して除去できるものであることが好ましい。
そして、ダム材6は、具体的には、従来のダム材102のようなエポキシ系樹脂ではなく、塩化ビニル系・酢酸ビニル系の成分を主成分とするビニル系樹脂またはアクリル系樹脂により形成される。ダム材6を形成するビニル系樹脂の具体的な組成例は、例えばつぎの表1の一例または、表2の他の例または表3のさらに他の例で示される。なお、それらの表中の「wt%」は「重量パーセント」である。
Figure 0005263009
Figure 0005263009
Figure 0005263009
そして、上記組成のビニル樹脂をディスペンス方式・印刷方式等で基板層2の外周部のマーキング4上に所定の高さになるように塗布等して加熱硬化し、ダム材6が形成される。なお、ダム材6は光硬化性の材料等で形成してもよい。
つぎに、図1(c)の樹脂層形成工程により、基板層2の主面のダム材6に囲まれた内側の領域にダム材6の高さ以下の厚みに樹脂を充填し、硬化して封止用の樹脂層7を形成する。樹脂層7が熱硬化型のエポキシ樹脂、フェノール樹脂等の層であれば、ディスペンス方式・印刷方式等で前記内側の領域に未硬化のエポキシ樹脂、フェノール樹脂等を充填し、その後、基板層2を硬化温度に加熱し、前記内側の領域にダム材6の高さ以下の厚みの樹脂層7を形成する。このとき、ダム材6の塞き止めの効果により、充填された流動性がある樹脂の上面は全域に亘って平坦になり、端面(側面)はダム材6の壁面に沿って垂直に立ち上がる。そのため、「樹脂ダレ」が生じることはなく、基板層2の外周部近くの子基板の電子回路素子3も樹脂層7から露出することなく、確実に樹脂層7内に埋設されて樹脂封止される。その結果、「樹脂ダレ」により樹脂層7から部品が露出する不良は皆無になり、基板1の生産性が向上する。また、基板層2のマーキング4はダム材6に覆われるので、マーキング4が樹脂層7に覆われて見えなくなる不良が発生することもない。
図3は樹脂層7が形成された状態の基板層2の平面図であり、全ての電子回路素子3は露出することなく、樹脂層7内に埋設されて樹脂封止されている。また、マーキング4はダム材6に覆われており、樹脂層7に覆われることはない。
つぎに、封止用の樹脂層7が少なくとも流動しない程度に硬化した段階に達すると、図1(d)のダム材除去工程によりダム材6を除去する。このとき、ビニル系樹脂のダム材6は基板層2および樹脂層7から容易に剥離し、簡単に除去することができる。
図4はダム材6が除去された基板層2の平面図であり、ダム材6が除去されたことにより、基板層2の外周部の樹脂層7近傍に基板層2のマーキング4が現われる。
このようにして形成された基板1は、その後、図1(e)の切断工程により基板層2のマーキング4にしたがって図中の矢印線に示すように基板1を縦横に切断することにより、複数個の子基板に個片化することができる。
このとき、ダム材6は除去されており、ダム材6が個片化の切断に悪影響を与えることがない。すなわち、基板層2の表面側は裏面側と同様に平坦であり、基板1を安定に固定して切断することができる。また、切断用のブレードを基板層2に深く切り込ませて基板1を確実に切断できる。そのため、基板1から子基板を歩留まりよく個片化して形成することができる。
ところで、マーキング4上にダム材6を形成するので、基板層2の外周部の「捨てエリア」が、マーキング4とダム材6とを別個に形成する場合に比して少なくなり、基板層2の利用効率が向上する。
図5(a)は基板層2の外周部の一部を拡大して示し、樹脂層形成工程により樹脂層7が形成された基板層2は、マーキング4上にダム材6が形成されているので、ダム材6の形成位置が可能な限り基板層2の外周端に近づき、その分、基板層2の「捨てエリア」が少なくなって樹脂層7に覆われる子基板の領域は外周部方向に可能な限り拡がっている。
図5(b)は比較のための基板層2*の図5(a)と同じ外周部の一部を拡大して示し、基板層2*は従来基板と同様にダム材6*を除去できないため、マーキング4の印刷位置より内側にダム材6*を形成している。この場合、ダム材6*の形成位置がマーキング4の印刷スペース分、図5(a)の基板層2より内側になり、樹脂層7*に覆われる子基板の領域が図5(a)の基板層2より狭くなる。
そして、図5(a)の基板層2と同図(b)の基板層2*との比較からも明らかなように、基板層2のダム材6で囲まれる子基板の領域は、基板層2*のダム材6で囲まれる子基板の領域より広く、基板層2の方が基板層2*より個片化して得られる子基板の個数が多くなる(又は面積が広くなる)。そのため、基板層2の利用効率が向上する。
具体的には、例えば基板層2*では外周部に「捨てエリア」として少なくとも幅6mmのエリアが必要であったものが、基板層2では外周部の「捨てエリア」は幅3mmのエリアでよく、極めて少なくなる。そのため、基板層2は同一基板サイズの基板層2*に比して製品有効エリアが拡大し、有効利用効率が向上する。
そして、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、例えば、切断工程において、子基板への個片化の切断は行わずに、基板1の外周部の「耳」の領域のみを切断してもよい。
また、ダム材6の除去は、溶解等によって行なってもよく、ダム材6の材料(素材)は基板層2や樹脂層7から容易に除去できるものであればどのようであってもよい。また、マーキング4は子基板カットアライメントマークに限られない。樹脂層7を形成した後の基板1の切断やビア形成といった後工程における何らかの基準となるマーキングや、子基板の製品情報(ロット番号、品番、特性情報など)等の基板認識のマーキングを含む。
さらに、樹脂層7は光硬化性樹脂等によって形成してもよい。
そして、本発明は、基板層が単層、多層の樹脂基板層や、セラミック層と樹脂層との複合層等からなる種々の基板の製造方法に適用することができ、さらには、樹脂層7の上に配線層を介して樹脂層を積層する多層の基板の製造方法にも適用できる。
1 基板
2 基板層
4 マーキング
6 ダム材
7 樹脂層

Claims (2)

  1. 基板層の主面の外周部に沿って塩化ビニルよりなるダム材を塗布して形成するダム材形成工程と、
    前記基板層の主面の前記ダム材に囲まれた内側の領域に前記ダム材の高さ以下の厚みに樹脂を充填し、硬化して樹脂層を形成する樹脂層形成工程と、
    前記樹脂層の形成後に前記ダム材を剥離して除去するダム材除去工程と、
    前記ダム材を除去した後に前記基板層および前記樹脂層を切断する切断工程とを備えていることを特徴とする基板の製造方法。
  2. 請求項に記載の基板の製造方法において、
    前記基板層は主面の外周部にマーキングを有し、
    前記ダム材形成工程において前記ダム材を前記マーキング上に形成することを特徴とする基板の製造方法。
JP2009133403A 2009-06-02 2009-06-02 基板の製造方法 Expired - Fee Related JP5263009B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009133403A JP5263009B2 (ja) 2009-06-02 2009-06-02 基板の製造方法
CN 201010174856 CN101908491B (zh) 2009-06-02 2010-04-29 基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009133403A JP5263009B2 (ja) 2009-06-02 2009-06-02 基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010283036A JP2010283036A (ja) 2010-12-16
JP5263009B2 true JP5263009B2 (ja) 2013-08-14

Family

ID=43263910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009133403A Expired - Fee Related JP5263009B2 (ja) 2009-06-02 2009-06-02 基板の製造方法

Country Status (2)

Country Link
JP (1) JP5263009B2 (ja)
CN (1) CN101908491B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157445A (zh) * 2011-03-31 2011-08-17 无锡中微高科电子有限公司 提高集成电路封装连接强度的方法
KR20140028770A (ko) * 2012-08-30 2014-03-10 현대모비스 주식회사 자동차의 조명장치의 제조방법
JP6387256B2 (ja) * 2014-07-07 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10796976B2 (en) 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134447A (ja) * 1983-12-22 1985-07-17 Rohm Co Ltd 半導体装置の製造方法
JP3163419B2 (ja) * 1997-08-22 2001-05-08 日本レック株式会社 電子部品の製造方法
JP2002208658A (ja) * 2001-01-09 2002-07-26 Taiyo Yuden Co Ltd ハイブリッドic及びその製造方法
JP2002270627A (ja) * 2001-03-13 2002-09-20 New Japan Radio Co Ltd 半導体装置の製造方法
JP4152855B2 (ja) * 2003-10-01 2008-09-17 リンテック株式会社 樹脂封止型の電子デバイスの製造方法。

Also Published As

Publication number Publication date
CN101908491B (zh) 2012-10-17
JP2010283036A (ja) 2010-12-16
CN101908491A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
US11152157B2 (en) Stacked electronic component and method for manufacturing stacked electronic component
JP5263009B2 (ja) 基板の製造方法
US10660227B2 (en) Electronic module and method of manufacturing electronic module
TWI403234B (zh) 安裝基板及使用該基板之薄型發光裝置的製造方法
JP2007189066A (ja) 電子部品の製造方法及び電子部品の基板集合体
TW200832724A (en) Semiconductor package with encapsulant delamination-reducing structure and method of making the package
CN104051278A (zh) Dbc陶瓷基板的成型铣切方法
JP4900432B2 (ja) 樹脂封止型電子部品の製造方法及び樹脂封止型電子部品の集合体
KR20070004402A (ko) 리플렉터 부착 실장 기판의 제조 방법
JP2007013066A (ja) 発光装置
KR101569192B1 (ko) 경연성 인쇄회로기판의 제조 방법
EP3565391A1 (en) Wiring substrate singulating method and substrate for package
JP2010016239A (ja) 半導体装置の製造方法
JP2010040689A (ja) 回路モジュール及び回路モジュールの製造方法
JP2008022033A (ja) 混成集積回路装置
JP2006013318A (ja) 多層基板及び高周波電子部品、並びにその製造方法
KR101288163B1 (ko) 무수축 세라믹 기판 및 이의 제조 방법
JP2008235615A (ja) 配線基板、それを用いた半導体装置およびその製造方法
JP2007081213A (ja) 電子部品の製造方法
JP2012019022A (ja) 電子部品モジュールの製造方法
JP2011151104A (ja) 半導体装置の製造方法及び半導体装置の中間構造体
JP5686021B2 (ja) 電子部品の製造方法および電子部品
CN107658286A (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
KR20090020197A (ko) 피씨비 휨을 개선하기 위한 반도체 칩 패키지용인쇄회로기판
EP1897424B1 (en) Warpage preventing substrates and method of making same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5263009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees