JP2010016239A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010016239A
JP2010016239A JP2008175790A JP2008175790A JP2010016239A JP 2010016239 A JP2010016239 A JP 2010016239A JP 2008175790 A JP2008175790 A JP 2008175790A JP 2008175790 A JP2008175790 A JP 2008175790A JP 2010016239 A JP2010016239 A JP 2010016239A
Authority
JP
Japan
Prior art keywords
semiconductor device
mask
manufacturing
resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008175790A
Other languages
English (en)
Inventor
Koji Sanada
孝司 真田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008175790A priority Critical patent/JP2010016239A/ja
Publication of JP2010016239A publication Critical patent/JP2010016239A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】封止層の厚みを均一にする半導体装置の製造方法を提供する。
【解決手段】第一のマスクを用いて半導体チップ７００を液状光硬化樹脂８０６で覆った後、液状光硬化樹脂８０６で覆われた状態の半導体チップ７００の上からさらに、印刷法により液状熱硬化樹脂７０６を第二のマスク７０４の開口部７０９に充填することによって、半導体チップ７００を封止する。これにより、第二のマスク７０４の開口部７０９における液状熱硬化樹脂７０６の充填むらが低減され、封止層の厚みの均一化を実現できる。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関する。
従来、半導体チップを封止する方法として、例えば、半導体チップを搭載した配線基板上に、半導体チップを内側に配置可能な開口部を設けたマスクを重ね、このマスクの上面に供給する液状の熱硬化樹脂をスキージで刷って開口部内に充填し封止する、印刷封止法が知られている。この印刷封止法は、複数の半導体チップを配列して搭載した配線基板を一括封止するのに適している。
しかしながら、複数の半導体チップを一括封止した場合、液状熱硬化樹脂に、その粘度によっては、スキージ移動方向に引きずられる力が働く場合があった。このため、スキージ開始のマスク開口部端面では充填量が減少して樹脂厚が薄くなり、スキージ終了のマスク開口部端面には充填量が多くなり樹脂厚が厚くなる。また、マスク開口部内側の半導体チップ、金（Ａｕ）ワイヤーが液状熱硬化樹脂の流動に対して抵抗として働く場合があった。このため、半導体チップ、Ａｕワイヤー部は充填量が多くなり樹脂厚が厚く、それ以外の領域は、樹脂厚が薄くなる。すなわち半導体装置同士において、また半導体装置それぞれにおいて封止層の厚みが不均一になるという問題があった。
封止層の厚みを均一にする技術として、特許文献１には、スキージの移動方向における半導体チップの存在区間でその他の区間よりも厚みが小さくなるようにマスク厚を調整したマスクを用いることが記載されている。また、これに関連する技術として特許文献２乃至４が挙げられる。
特開２００５−１６７１００号公報 特開２００５−１８３８０７号公報 特開平１１−０４０５８８号公報 特開２００１−２６７３４１号公報
しかしながら、上記特許文献１乃至４で説明した技術では、半導体チップ表面の凹凸または半導体チップ自体が封止樹脂の流動の抵抗となるため、封止層の厚みをより均一にするのにさらなる改善の余地があった。
本発明による半導体装置の製造方法は、
基板上に搭載された複数の半導体チップの封止位置に対応した部分に開口部を備えるマスクを用い、印刷法により前記開口部内に封止樹脂を充填して、前記半導体チップを一括封止する半導体装置の製造方法であって、
第一のマスクの開口部に第一の樹脂を充填して、前記半導体チップを覆う工程と、
前記第一の樹脂を硬化させる工程と、
第二のマスクの開口部に第二の樹脂を充填して、前記第一の樹脂に覆われた前記半導体チップを一括封止して、表面全体が平坦な封止層を形成する工程と、
を含むことを特徴とする。
この半導体装置の製造方法においては、第一のマスクを用いて半導体チップを第一の樹脂で覆った後、第一の樹脂で覆われた状態の半導体チップの上からさらに、印刷法により第二の樹脂を第二のマスクの開口部に充填することによって、半導体チップを封止する。
すなわち、半導体チップを第一の樹脂で覆うことにより、半導体チップ表面の凹凸や半導体チップによる基板上の凹凸が低減されることとなり、その後の印刷法による第二の樹脂の充填の際に、半導体チップによる抵抗が抑えられる。これにより、マスクの開口部における第二の樹脂の充填むらが低減され、半導体装置の封止層の厚みの均一化が実現できる。
本発明によれば、封止層の厚みを均一にするのに適した半導体装置の製造方法が実現される。
以下、図面を参照しつつ、本発明による半導体装置の製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１（ａ）〜（ｃ）は、本発明による半導体装置の製造方法の一例を示す工程断面図である。図２（ａ）〜（ｃ）は、本発明による半導体装置の製造方法の一例を示す工程断面図である。図３は、本発明による半導体装置の製造方法の第１実施形態を示す断面図である。
本発明による半導体装置の製造方法は、配線基板７０２上に搭載された複数の半導体チップ７００（半導体素子）の封止位置に対応した部分に開口部７０９を備える（第二の）マスク７０４を用い、印刷法により開口部７０９内に液状熱硬化樹脂７０６を充填して、半導体チップ７００を一括封止する。
まず、図１（ａ）に示すように、ステージ７０３上に配線基板７０２を準備する。配線基板７０２上に搭載された複数の半導体チップ７００は、ワイヤー７０１により配線基板７０２と接続されている。続けて、配線基板７０２上に（第一の）マスク８０４を配置する。
次に、（第一の）マスク８０４の上面の一部に液状光硬化樹脂８０６（第一の樹脂）を塗布した後、液状光硬化樹脂８０６をスキージ７０５により図１（ａ）の矢印の方向に刷って、（第一の）マスク８０４の開口部８０９に液状光硬化樹脂８０６を充填する。
すなわち、スキージ７０５が（第一の）マスク８０４の上面に沿って摺動することにより、液状光硬化樹脂８０６が開口部８０９内に充填される（図１（ｂ））。これにより、半導体チップ７００が液状光硬化樹脂８０６に覆われる。
半導体チップ７００の被覆は、全面被覆だけでなく部分被覆であってもよい。
その後、図１（ｃ）に示すように、（第一の）マスク８０４を取り外し、レーザー光８０７を照射して、液状光硬化樹脂８０６を硬化させる。
硬化された液状光硬化樹脂８０６は、完全硬化または半硬化であってもよい。
次に、図２（ａ）に示すように、配線基板７０２上に（第二の）マスク７０４を配置する。
（第二の）マスク７０４の上面の一部に液状熱硬化樹脂７０６を塗布した後、液状熱硬化樹脂７０６をスキージ７０５により図２（ａ）の矢印の方向に刷って、（第二の）マスク７０４の開口部７０９に液状熱硬化樹脂７０６を充填する。
すなわち、スキージ７０５が（第二の）マスク７０４の上面に沿って摺動することにより、液状熱硬化樹脂７０６が開口部７０９内に充填される（図２（ｂ））。これにより、液状熱硬化樹脂７０６に覆われた半導体チップ７００が一括封止され、表面全体が平坦な封止層が形成される。一括封止により、複数の半導体チップ７００の封止ができる。
その後、（第二の）マスク７０４を取り外し、高温炉を用いて、液状熱硬化樹脂７０６を熱により硬化させる。
続けて、図２（ｃ）に示すように、各個片分離境界線７０７に沿って、配線基板７０２をダイシングして個片化することによって、半導体装置７１０が得られる（図３）。図３に示すように、半導体装置７１０の側面全体が、液状熱硬化樹脂７０６により覆われている。
（第二の）マスク７０４、（第一の）マスク８０４について説明する。
図４（ａ）、（ｂ）は、本発明による半導体装置の製造方法で用いられるマスクを模式的に示した平面図である。図４（ａ）中、Ｘ１，Ｙ１は、（第一の）マスク８０４の開口部８０９の形成領域の長さ、図４（ｂ）中、Ｘ２，Ｙ２は、（第二の）マスク７０４の開口部７０９の形成領域の長さを示している。
（第二の）マスク７０４の開口部７０９は、平面視において、（第一の）マスク８０４の開口部８０９を包囲し（図４）、かつ、（第二の）マスク７０４の高さが、（第一の）マスク８０４の高さよりも高い（図１、図２）。すなわち、図４に示すように、平面視において、Ｘ１＜Ｘ２、Ｙ１＜Ｙ２となる。たとえば、Ｘ２，Ｙ２はいずれもＸ１，Ｙ１よりも１ｍｍずつ大きく、また、（第二の）マスク７０４よりも（第一の）マスク８０４の高さが１ｍｍ低い。なお、マスクの高さとは、いずれも、マスクの開口部周縁部の高さをいう。
また、図４（ａ）に示すように、（第一の）マスク８０４は、平面視において複数の開口部８０９が格子状に配置されている。複数の開口部８０９はそれぞれ、複数の半導体チップ７００それぞれに対応する位置に形成される。このような（第一の）マスク８０４を用いることにより、半導体チップ７００を覆う液状光硬化樹脂８０６が、配線基板７０２上に格子状に平面配置される。たとえば、開口部８０９は２ｍｍ間隔で形成される。
このような（第一の）マスク８０４を用いることにより、液状光硬化樹脂８０６で覆われた各半導体チップ７００の間に、液状熱硬化樹脂７０６が充填できる。これにより、図３に示すように、半導体装置７１０の側面全体が、液状熱硬化樹脂７０６により覆われる。すなわち、半導体装置７１０の上面および側面全体が、光を透過しない液状熱硬化樹脂７０６に覆われることにより、半導体チップ７００に光が到達するのを防ぐことができる。
なお、（第二の）マスク７０４、（第一の）マスク８０４の寸法は、液状熱硬化樹脂７０６、液状光硬化樹脂８０６の粘度に応じて調整される。
液状光硬化樹脂８０６としては、光または、光および熱によって硬化する樹脂が用いられる。光によって硬化させることにより、硬化時間が短縮できる。
液状熱硬化樹脂７０６としては、熱によって硬化する樹脂が用いられる。これにより、半導体チップ７００を封止できる。
本実施形態の効果を説明する。
本実施形態の半導体装置の製造方法においては、（第一の）マスク８０４を用いて半導体チップ７００を液状光硬化樹脂８０６で覆った後、液状光硬化樹脂８０６で覆われた状態の半導体チップ７００の上からさらに、印刷法により液状熱硬化樹脂７０６を第二のマスクの開口部７０９に充填することによって、半導体チップ７００を封止する。
すなわち、半導体チップ７００を液状光硬化樹脂８０６で覆うことにより、半導体チップ７００表面の凹凸や半導体チップ７００による配線基板７０２上の凹凸が低減されることとなり、その後の印刷法による液状熱硬化樹脂７０６の充填の際に、半導体チップ７００による抵抗が抑えられる。これにより、第二のマスクの開口部７０９における液状熱硬化樹脂７０６の充填むらが低減され、半導体装置７１０の封止層の厚みの均一化が実現できる。
また、本発明によれば、液状光硬化樹脂８０６を光により硬化させているため、硬化時間が短縮でき、半導体装置７１０の製造をより効率的にできる。なお、液状光硬化樹脂８０６は、光を透過する性質を有するため、半導体チップ７００に光が到達しないよう光を透過しない液状熱硬化樹脂７０６で封止しなければならない。このため、図３に示すように、半導体装置７１０の上面および側面全体が液状熱硬化樹脂７０６で覆われる。
また、本実施形態の半導体チップ７００は、複数のワイヤー７０１により配線基板７０２と接続されているため、印刷法による液状熱硬化樹脂７０６の充填の際に、ワイヤー７０１による抵抗も生じる。しかしながら、本発明の半導体装置の製造方法によれば、ワイヤー７０１による抵抗も低減できる。
また、上記特許文献１乃至４に開示された技術では、マスクの断面形状を加工することによって封止層の厚みの均一化を図るため、マスクの精密加工を要する。また、用いられる封止樹脂の粘度に応じて、マスクの加工寸法を微調整してマスクを作り変えなければならなかった。これらのことは、半導体装置の製造コストの増大につながるといった問題があった。これに対し、本発明の半導体装置の製造方法によれば、（第二の）マスク７０４、（第一の）マスク８０４を精密加工することなく、封止を行うことができるため、半導体装置の製造コストの増大を抑制できる。
また、封止層を平坦化するために、粘度の低い封止用樹脂を使用した場合、マスク開口部周縁部に樹脂ダレが生じ、この樹脂ダレによって樹脂領域の縦横寸法が設計値通りにならないといった問題があった。しかしながら、本発明によれば、粘度の低い樹脂を用いなくても、封止層の平坦化が実現できる。
また、封止層の表面に凹凸が生じると、封止された半導体装置を搬送する際に、搬送器具と封止層の表面との吸着がうまくいかないことがあったが、本発明によれば、封止層の表面が平坦であるため、搬送器具と封止層の表面とが吸着し、搬送が可能となる。
本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。
図５（ａ）〜（ｃ）は、本発明による半導体装置の製造方法の変形例を示す工程断面図である。上記図１（ａ）〜図１（ｃ）においては、レーザー光８０７を照射して、液状光硬化樹脂８０６を硬化させたのに対し、図５（ａ）〜図５（ｃ）においては、紫外線光８０８を照射して液状光硬化樹脂８０６を硬化させており、それ以外は同様である。図５（ｃ）に示すように、液状光硬化樹脂８０６は紫外線光８０８の照射により硬化されてもよい。
また、図６（ａ）〜（ｃ）は、本発明による半導体装置の製造方法の変形例を示す工程断面図である。上記図２（ａ）〜図２（ｃ）は（第二の）マスク７０４を用いた例について示したのに対し、図６（ａ）〜図６（ｃ）は（第二の）マスク７１４を用いた例について示しており、それ以外は同様である。
図６（ｃ）に示すように、格子状に配置された液状熱硬化樹脂７０６（第一の樹脂）の上にさらに、液状光硬化樹脂８０６（第二の樹脂）が格子状に平面配置されてもよい。この場合、用いられる（第二の）マスク７１４は、平面視において複数の開口部７１９が格子状に配置されている。また、（第二の）マスク７１４の複数の開口部７１９はそれぞれ、平面視において、（第一の）マスク８０４の複数の開口部８０９をそれぞれ包囲し、かつ、（第二の）マスク７１４の高さが、（第一の）マスク８０４の高さよりも高くなっている。すなわち、開口部７１９，８０９は封止位置に対応するように格子状に配置され、一の封止位置に対応する開口部７１９は、それに対応する開口部８０９を平面視において包囲している。
また、第一の樹脂として液状光硬化樹脂８０６を充填した後に液状熱硬化樹脂７０６を充填して封止する例について示したが、第一の樹脂として液状熱硬化樹脂７０６を充填した後さらに液状熱硬化樹脂７０６を充填して封止してもよい。
また、上記実施形態においては、ワイヤーボンディングを用いた半導体装置について説明したが、これに限られず、フリップチップ式を用いた半導体装置でもよい。
（ａ）〜（ｃ）は、本発明による半導体装置の製造方法の一例を示す工程断面図である。 （ａ）〜（ｃ）は、本発明による半導体装置の製造方法の一例を示す工程断面図である。 本発明による半導体装置の第１実施形態を示す断面図である。 （ａ）、（ｂ）は、本発明による半導体装置の製造方法で用いられるマスクを模式的に示した平面図である。 （ａ）〜（ｃ）は、本発明による半導体装置の製造方法の変形例を示す工程断面図である。 （ａ）〜（ｃ）は、本発明による半導体装置の製造方法の変形例を示す工程断面図である。
符号の説明
７００ 半導体チップ
７０１ ワイヤー
７０２ 配線基板
７０３ ステージ
７０４ マスク
７０５ スキージ
７０６ 液状熱硬化樹脂
７０７ 各個片分離境界線
７０９ 開口部
７１０ 半導体装置
７１４ マスク
７１９ 開口部
８０４ マスク
８０６ 液状光硬化樹脂
８０７ レーザー光
８０８ 紫外線光
８０９ 開口部
Ｘ１ （第一の）マスク８０４の開口部形成領域の縦方向の長さ
Ｙ１ （第一の）マスク８０４の開口部形成領域の横方向の長さ
Ｘ２ （第二の）マスク７０４の開口部形成領域の縦方向の長さ
Ｙ２ （第二の）マスク７０４の開口部形成領域の横方向の長さ

Claims (11)

  1. 基板上に搭載された複数の半導体チップの封止位置に対応した部分に開口部を備えるマスクを用い、印刷法により前記開口部内に封止樹脂を充填して、前記半導体チップを一括封止する半導体装置の製造方法であって、
    第一のマスクの開口部に第一の樹脂を充填して、前記半導体チップを覆う工程と、
    前記第一の樹脂を硬化させる工程と、
    第二のマスクの開口部に第二の樹脂を充填して、前記第一の樹脂に覆われた前記半導体チップを一括封止して、表面全体が平坦な封止層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記第二のマスクの前記開口部は、平面視において、前記第一のマスクの前記開口部を包囲し、かつ、前記第二のマスクの高さが、前記第一のマスクの高さよりも高いことを特徴とする半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法であって、
    前記半導体チップを覆う前記第一の樹脂が、前記基板上に格子状に平面配置されることを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３いずれかに記載の半導体装置の製造方法であって、
    前記第一のマスクは、平面視において複数の前記開口部が格子状に配置されていることを特徴とする半導体装置の製造方法。
  5. 請求項３または４に記載の半導体装置の製造方法であって、
    前記第一の樹脂を光により硬化させることを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法であって、
    前記第一の樹脂を紫外線光またはレーザー光により硬化させることを特徴とする半導体装置の製造方法。
  7. 請求項１乃至６いずれかに記載の半導体装置の製造方法であって、
    前記第二の樹脂を熱により硬化させて封止層を形成することを特徴とする半導体装置の製造方法。
  8. 請求項１乃至７いずれかに記載の半導体装置の製造方法であって、
    封止層を形成する前記工程の後に、
    前記基板をダイシングして個片化する工程と、
    を含み、
    前記半導体装置の側面全体が、前記第二の樹脂により覆われていることを特徴とする半導体装置の製造方法。
  9. 請求項３乃至８いずれかに記載の半導体装置の製造方法であって、
    前記第一の樹脂を覆う前記第二の樹脂が、前記基板上に格子状に平面配置されることを特徴とする半導体装置の製造方法。
  10. 請求項４乃至９いずれかに記載の半導体装置の製造方法であって、
    前記第二のマスクは、平面視において複数の前記開口部が格子状に配置され、
    前記第二のマスクの複数の前記開口部はそれぞれ、平面視において、前記第一のマスクの複数の前記開口部をそれぞれ包囲し、かつ、前記第二のマスクの高さが、前記第一のマスクの高さよりも高いことを特徴とする半導体装置の製造方法。
  11. 請求項１乃至１０いずれかに記載の半導体装置の製造方法であって、
    前記半導体チップは、ワイヤーにより前記基板と接続されていることを特徴とする半導体装置の製造方法。
JP2008175790A 2008-07-04 2008-07-04 半導体装置の製造方法 Pending JP2010016239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008175790A JP2010016239A (ja) 2008-07-04 2008-07-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008175790A JP2010016239A (ja) 2008-07-04 2008-07-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010016239A true JP2010016239A (ja) 2010-01-21

Family

ID=41702056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008175790A Pending JP2010016239A (ja) 2008-07-04 2008-07-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010016239A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403240A (zh) * 2011-10-11 2012-04-04 常熟市广大电器有限公司 一种芯片的封胶方法
CN103383927A (zh) * 2012-05-03 2013-11-06 三星电子株式会社 半导体封装及其形成方法
WO2018180734A1 (ja) * 2017-03-29 2018-10-04 東レエンジニアリング株式会社 基板固定治具およびこれを用いた半導体装置の製造方法
CN113594151A (zh) * 2021-06-25 2021-11-02 苏州汉天下电子有限公司 半导体封装及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403240A (zh) * 2011-10-11 2012-04-04 常熟市广大电器有限公司 一种芯片的封胶方法
CN103383927A (zh) * 2012-05-03 2013-11-06 三星电子株式会社 半导体封装及其形成方法
WO2018180734A1 (ja) * 2017-03-29 2018-10-04 東レエンジニアリング株式会社 基板固定治具およびこれを用いた半導体装置の製造方法
JP2018170316A (ja) * 2017-03-29 2018-11-01 東レエンジニアリング株式会社 基板固定治具およびこれを用いた半導体装置の製造方法
CN110476234A (zh) * 2017-03-29 2019-11-19 东丽工程株式会社 基板固定治具和使用基板固定治具的半导体装置的制造方法
CN113594151A (zh) * 2021-06-25 2021-11-02 苏州汉天下电子有限公司 半导体封装及其制造方法
CN113594151B (zh) * 2021-06-25 2024-05-14 苏州汉天下电子有限公司 半导体封装及其制造方法

Similar Documents

Publication Publication Date Title
JP5096782B2 (ja) 半導体装置
JP2010165940A5 (ja)
JP2010165940A (ja) 半導体素子の樹脂封止方法
US20030194833A1 (en) Method and apparatus for underfilling semiconductor devices
JP5748336B2 (ja) 半導体装置の製造方法
JP2011009641A (ja) 半導体装置の製造方法及びインプリント用テンプレート
JP2010016239A (ja) 半導体装置の製造方法
KR102172632B1 (ko) 반도체 패키지 모듈 제조장치 및 제조방법
CN110880456A (zh) 来自标准和印刷引线框部分的定制引线框
US8609462B2 (en) Methods for forming 3DIC package
JP2012199342A (ja) 樹脂モールド基板の製造方法および樹脂モールド基板
TWI377629B (en) Package method for flip chip
KR101845800B1 (ko) 엘이디용 리플렉터 제조 방법
JP2010003936A (ja) 半導体装置、及びその製造方法
TW554501B (en) Substrate for semiconductor package
CN109964312B (zh) 半导体元件安装用基板端子板的制造方法
JP2010283036A (ja) 基板の製造方法
US20160190029A1 (en) Method of making an electronic device including two-step encapsulation and related devices
WO2015059989A1 (ja) 半導体装置およびその製造方法
US20140091472A1 (en) Semiconductor device and manufacturing method of the same
TWI482251B (zh) Lead frame and method of manufacturing
JP2003124401A (ja) モジュールおよびその製造方法
JP2008311558A (ja) 半導体装置の製造方法
JP5056429B2 (ja) 半導体装置の製造方法
US20160276249A1 (en) Semiconductor device