CN110476234A - 基板固定治具和使用基板固定治具的半导体装置的制造方法 - Google Patents

基板固定治具和使用基板固定治具的半导体装置的制造方法 Download PDF

Info

Publication number
CN110476234A
CN110476234A CN201880021114.0A CN201880021114A CN110476234A CN 110476234 A CN110476234 A CN 110476234A CN 201880021114 A CN201880021114 A CN 201880021114A CN 110476234 A CN110476234 A CN 110476234A
Authority
CN
China
Prior art keywords
substrate
fixed fixture
sealing material
printing
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880021114.0A
Other languages
English (en)
Inventor
河村知范
寺田胜美
大木英三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suziri Process Co Ltd
Toray Engineering Co Ltd
Original Assignee
Suziri Process Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suziri Process Co Ltd filed Critical Suziri Process Co Ltd
Publication of CN110476234A publication Critical patent/CN110476234A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41F—PRINTING MACHINES OR PRESSES
    • B41F15/00—Screen printers
    • B41F15/08—Machines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41F—PRINTING MACHINES OR PRESSES
    • B41F15/00—Screen printers
    • B41F15/14—Details
    • B41F15/16—Printing tables
    • B41F15/18—Supports for workpieces
    • B41F15/26—Supports for workpieces for articles with flat surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Screen Printers (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供基板固定治具和使用基板固定治具的半导体装置的制造方法，在对配置有多个半导体芯片的基板的配置有半导体芯片的区域一并进行孔版印刷而进行密封从而得到半导体装置时，降低孔隙，并且抑制品质偏差。具体而言，提供基板固定治具和使用该基板固定治具的半导体装置的制造方法，该基板固定治具具有：支承板，其对基板从未配置半导体芯片的面进行支承，在对所述基板进行孔版印刷时，该支承板配置在孔版印刷装置的工作台上；以及按压件，其能够相对于所述支承板进行装拆，具有将所述基板按压至所述支承板的功能，所述按压件还作为将密封材料孔版印刷至所述基板时的孔版发挥功能。

Description

基板固定治具和使用基板固定治具的半导体装置的制造方法
技术领域
本发明涉及在对配置有多个半导体芯片的基板的配置有半导体芯片的区域一并进行孔版印刷时所用的基板固定治具以及使用该基板固定治具的半导体装置的制造方法。
背景技术
作为用于对电路基板上的半导体芯片等电子部件进行树脂密封的方法，已有使用未硬化的密封材料的孔版印刷。孔版印刷中，在将密封材料提供至孔版上之后，使孔版上的刮板移动，从而将密封材料按入孔版的孔内，但在按入密封材料时，有时会卷入空气而导致密封材料中残留孔隙。
在电子部件的树脂密封中，从电子设备的可靠性的观点出发，不希望在密封材料中存在孔隙。因此，在真空气氛下进行孔版印刷的真空印刷装置不断普及。特别是，通过使用在真空气氛下的多次孔版印刷之间降低真空度(接近大气压)的真空压差填充法，能够得到孔隙微少且表面的平坦性优异的树脂密封(专利文献1)。
使用图5和图6对真空压差填充的一例进行说明。图5和图6示出在配置于基板W的各个半导体芯片C的周边印刷密封R的例子，使用往路用刮板4和返路用刮板5将印刷材料R填充至孔版6的孔部6H。
图5的(a)是示出已向孔版6上提供了密封材料R的印刷开始前的状态的图，图5的(b)～图5的(d)是示出一次印刷的状态的图，该一次印刷在压力P1的真空下进行。首先，往路用刮板4使提供至孔版6上的密封材料R向孔部侧移动(图5的(b))，将密封材料R按入孔部6H(图5的(c))，在所有的孔部6H中填充密封材料R(图5的(d))。但是，在向孔部6H填充印刷材料R时，有时会产生孔隙V。这里，一次印刷在压力P1的真空下进行，因此有时通过使周围成为高于压力P1的压力P，从而孔隙按照P1与P的比例相应地缩小，并且也通过流动而从密封材料R释放孔隙。由此，利用一次印刷填充至孔部的密封材料R的表观体积缩小，与之相应地，孔部内的密封材料R的表面发生凹陷(图6的(e))。
接着，为了改善孔部内的密封材料R的平坦性，进行二次印刷(图6)。进行该二次印刷时的压力P2需要是比P1高10倍以上的压力，但在大气压以下的减压下实施。在图6中，二次印刷使用返路用刮板5来实施(图6的(f))，二次印刷之后(图6的(g))，半导体芯片C被孔隙少且表面的平坦性优异的密封材料R覆盖。然后，(通常使对基板W进行支承的工作台8下降而)使基板W与孔版6分开(图6的(h))，使已印刷在基板W上的密封材料R硬化，从而完成半导体芯片C的树脂密封。
现有技术文献
专利文献
专利文献1：日本特开平11-40590号公报
发明内容
发明所要解决的课题
作为半导体装置的密封技术，除了像以往那样对基板上的半导体芯片一个一个地进行密封的方式以外，随着晶片级封装(以下记为WLP)技术的进展，采用对高密度地搭载在晶片基板上的半导体芯片一并进行密封的情况也在增加。
晶片基板上的半导体芯片的一并密封是对如图7(图7的(a)是俯视图、图7的(b)是A-A剖视图)所示那样大量搭载在由晶片构成的基板W上的半导体芯片C如图8(图8的(a)是俯视图、图8的(b)是A-A剖视图)那样利用密封材料R进行一并密封，将进行了半导体芯片C的一并密封的基板W如图9的(a)所示那样按照避开半导体芯片C的搭载位置的方式呈格子状切割(Dicing)，对图9的(a)的A-A剖面的半导体芯片(图9的(b))进行单片化而成为图9的(c)那样的半导体装置CD。另外，虽未图示，但在半导体装置CD上可以形成有凸点电极。
作为如图8那样对基板W上的半导体芯片C进行一并密封的方法，有传递成型、压缩成型等，但孔版印刷的压差填充也具有孔隙少(并且所存在的孔隙也微小)这样的优点，因此备受瞩目。
但是，在作为基板W的晶片的薄化不断进展的状况下，在对较宽的区域一并进行孔版印刷时，也会产生课题。
图10是示出在搭载有大量半导体芯片C的(由晶片构成)基板W上通过孔版印刷的压差填充而印刷密封材料R的情况，在密封材料提供之后(图10的(a))，完成印刷(图10的(b))，使对基板W进行支承的工作台8下降(图10的(c))，在孔版6的孔6H的周缘部，存在由于密封材料的粘接性而不容易离开孔版因而基板W如图10的(d)那样弯曲的情况。这样的弯曲虽然能够通过工作台8对基板W进行吸附保持而抑制，但压差填充是在真空气氛下进行的，因此难以通过真空吸附对基板W进行保持，难以在离版时抑制基板W的弯曲。
当基板W如图10的(d)那样弯曲时，即使放置在平面上也并不容易进行平坦化，即使能够进行平坦化，由于未硬化的密封材料R具有粘性，因此也会根据基板W的位置而使密封材料R的厚度产生变化。即，当基板W弯曲时，在使密封材料R硬化并进行切割而得到的半导体装置CD上也会产生由于密封厚度偏差所导致的品质偏差。
本发明是鉴于上述问题而完成的，提供基板固定治具和使用该基板固定治具的半导体装置的制造方法，在对配置有多个半导体芯片的基板的配置有半导体芯片的区域一并进行孔版印刷而进行密封从而得到半导体装置时，降低孔隙并且也抑制品质偏差。
用于解决课题的手段
为了解决上述课题，技术方案1所述的发明是基板固定治具，其对配置有多个半导体芯片的基板进行固定，其中，
该基板固定治具具有：支承板，其对所述基板从未配置所述半导体芯片的面进行支承，在对所述基板进行孔版印刷时，该支承板配置在孔版印刷装置的工作台上；以及按压件，其能够相对于所述支承板进行装拆，具有将所述基板按压至所述支承板的功能，
所述按压件还作为将密封材料孔版印刷至所述基板时的孔版发挥功能。
技术方案2所述的发明是半导体装置的制造方法，其中，该半导体装置的制造方法包含如下的工序：印刷工序，使用技术方案1所述的基板固定治具，将密封材料一并孔版印刷至所述基板的搭载有所述半导体芯片的区域；硬化工序，对所述印刷工序后的所述基板进行加热而使所述密封材料硬化；以及切割工序，将所述密封材料硬化后的基板分割成单片。
技术方案3所述的发明是根据技术方案2所述的半导体装置的制造方法，其特征在于，
在真空气氛下进行所述印刷工序。
技术方案4所述的发明根据技术方案2或3所述的半导体装置的制造方法，其特征在于，
用于所述孔版印刷的刮板的原材料使用陶瓷。
技术方案5所述的发明根据技术方案2至4中的任意一项所述的半导体装置的制造方法，其特征在于，
将所述基板固定于所述基板固定治具，直至所述硬化工序。
发明效果
根据本发明，在对配置有多个半导体芯片的基板的配置有半导体芯片的区域一并进行孔版印刷而进行密封从而得到半导体装置时，能够降低孔隙，并且也能够抑制品质偏差。
附图说明
图1的(a)是对本发明的实施方式的基板固定治具进行说明的俯视图，图1的(b)是对本发明的实施方式的基板固定治具进行说明的剖视图。
图2的(a)是对构成本发明的实施方式的基板固定治具的支承板进行说明的俯视图，图2的(b)是对构成本发明的实施方式的基板固定治具的支承板进行说明的剖视图。
图3的(a)是对开始进行使用了本发明的实施方式的基板固定治具的孔版印刷之前的状态进行说明的图，图3的(b)是对结束了该孔版印刷的状态进行说明的图。
图4的(a)是示出在本发明的实施方式中实施了孔版印刷之后向硬化工序提供的基板固定治具的形态的图，图4的(b)是示出从硬化工序后的基板固定治具取下了按压件的状态的图，图4的(c)是示出已将基板从该基板固定治具释放的状态的图。
图5的(a)是示出在用于树脂密封的压差填充中提供了密封材料的状态的图，
图5的(b)是示出在该压差填充中开始进行往路印刷的状态的图，图5的(c)是示出在该压差填充中的往路印刷中的状态的图，图5的(d)是示出在该压差填充中往路印刷结束后的状态的图。
图6的(e)是示出在用于树脂密封的压差填充中在提高了压力之后开始进行返路印刷的状态的图，图6的(f)是示出在该压差填充中的返路印刷中的状态的图，图6的(g)是示出在该压差填充中返路印刷结束后的状态的图，图6的(g)是示出在该压差填充后已使孔版与基板分开的状态的图。
图7的(a)是搭载有大量半导体芯片的晶片基板的俯视图，图7的(b)是该晶片基板的剖视图。
图8的(a)是对搭载有大量半导体芯片的晶片基板进行了一并密封的状态的俯视图，图8的(b)是该状态的晶片基板的剖视图。
图9的(a)是对用于使搭载有大量半导体芯片的晶片基板从进行了一并密封的状态成为单片状的切断线进行说明的俯视图，图9的(b)是对该切断线进行说明的剖视图，图9的(c)是示出沿着该切断线被切割而单片化后的半导体装置的图。
图10的(a)是示出使用孔版印刷进行搭载有大量半导体芯片的晶片基板的一并密封时的印刷前的状态的图，图10的(b)是示出刚实施该孔版印刷之后的状态的图，图10的(c)是示出在该孔版印刷之后使基板下降的状态的图，图10的(d)是示出在该下降时基板发生了弯曲的状态的图。
具体实施方式
使用附图，对本发明的实施方式进行说明。
图1示出本发明的基板固定治具1的一个实施方式，图1的(a)是俯视图，图1的(b)是图1的(a)的A-A剖视图。基板固定治具1对搭载有半导体芯片C的基板W进行固定。
作为搭载半导体芯片C的基板W，可以是由环氧树脂等绝缘材料构成的布线基板，但在本实施方式中，例示出在WLP中所用的半导体晶片。另外，在所谓的扇出WLP中，粘贴有粘接膜的载体成为基板W。另外，作为密封材料R，使用环氧树脂或有机硅树脂并且未硬化的状态下的粘度为10Pa·S～2000Pa·S的材料。
如图1所示，基板固定治具1将配置在支承板10上的基板W(图2)通过按压件11按压而进行固定，为了确保支承板10和按压件11的平行度，优选夹着具有与基板W相同的厚度的间隔件12，但在基板W的厚度极薄的情况下，也可以没有间隔件12。另外，间隔件12可以是独立于支承板10和按压件11的方式，也可以是形成于支承板10或按压件11中的任意一者的方式。
支承板10具有对基板W的整个面进行支承的形状的平坦面。当支承板10的厚度过薄时，担心其与基板W一起发生弯曲因而是不优选的。另一方面，如果过厚，热容量也增大，在后述的硬化工序中，使密封材料硬化需要时间，并且从高温状态冷却也需要时间，因此从生产效率等的观点出发是不优选的。具体而言，作为支承板10的厚度，优选在2mm至10mm的范围。另外，当支承板10的热膨胀率与按压件11不同时，有时基板固定治具1在热硬化工序中发生变形，因此优选使用支承板10与按压件11的热膨胀率差较小的基板固定治具1，更优选使支承板10和按压件11为相同材质。作为具体的材质，考虑平坦加工的容易性、轻重、刚性等而优选不锈钢或铝。
按压件11将如图2那样配置在支承板10的面上的基板W(图2的(a)是俯视图，图2的(b)是图2的(a)的A-A剖视图)向支承板10按压，搭载有半导体芯片C的区域成为开口部11H。因此，按压件11对基板W的周缘部附近进行按压。
另外，由于按压件11构成为对基板W的周缘部附近进行按压并且在搭载有半导体芯片的区域具有开口部11H，因此按压件11也能够用作对基板W上的半导体芯片C进行密封时的孔版印刷的孔版。即，图1的按压件11能够作为图10的孔版6发挥功能，用作孔版的情况下的按压件11的厚度需要成为密封材料的印刷厚度。按压件11的材质如上所述与支承板10同样地适合不锈钢、铝等，但若使用SUS410、SUS430那样具有磁性的材质，则还能够使用磁力将按压件11固定于支承板10。在该情况下，需要在支承板10中埋入磁铁，支承板10的适当厚度为4mm～10mm。另外，在按压件11的固定中未使用磁力的情况下，通过螺钉等机械地固定即可。
之后，对从通过基板固定治具1而进行了固定的基板W上所搭载的半导体芯片C得到半导体装置CD的工序进行说明。
首先，在图3的(a)中，示出将搭载有半导体芯片C的基板W设置于孔版印刷装置而开始孔版印刷前的状态。在图3的(a)中，基板固定治具1将支承板10的下表面配置在孔版印刷装置的工作台8上，密封材料R通过印刷材料提供单元3被提供至按压件11上。
这里，如上所述，按压件11起到孔版的作用，按照通过往路用刮板4和返路用刮板5将密封材料R埋入开口部11H内的方式进行印刷。实际上往路用刮板3和返路用刮板4一边沿着刮板行驶轴9的轴向移动，一边将大量的密封材料R按入开口部11H内，并且进行将超过按压件11的上表面高度的密封材料R刮掉的动作，从而使密封材料R的上表面与按压件11的上表面对齐。这样，将密封材料R的余量刮掉而使密封材料R的厚度均匀，因此作为往路用刮板4和返路用刮板的原材料，适合刚性高的原材料，若刚性较高则也可以是树脂，但更优选氧化铝等陶瓷。
另外，虽未图示，但构成图3的(a)所示的孔版印刷装置的各部被收纳在真空腔室内，在真空(减压下)进行孔版印刷。因此，工作台8难以对基板固定治具1进行真空吸附，因此构成为使用保持架80将基板固定治具1固定于工作台8。
在将密封材料R孔版印刷至开口部11H内的印刷工序中，从图3的(a)的状态起，当在真空气氛下进行了使用往路用刮板4的往路印刷之后，在使真空度降低之后(提高压力)，进行使用返路用刮板5的返路印刷。图3的(b)示出进行了返路印刷之后的状态，在开口部11H内按照按压件11的厚度印刷有密封材料R。这里，往路印刷和返路印刷在真空下进行，在往路和返路上具有压力差(真空压差填充)，因此印刷至开口部11H内的密封材料R内的孔隙实现微小化。另外，在本实施方式中，以进行真空压差填充为前提，但在使用脱泡容易的密封材料R的情况下，也可以仅在真空气氛下进行一次的印刷。即，也存在不需要返路用刮板5的情况。
在如图3的(b)那样在开口部11H内印刷有密封材料R之后，解除保持架80，从而能够将基板固定治具1从工作台8取下。即，能够在由基板固定治具1对基板W进行固定的状态下使支承板10的下表面与工作台8分开。此时，支承板10具有刚性而不容易弯曲，因此能够不使基板W弯曲而从孔版印刷装置取出。
另外，与图5所示那样将半导体芯片C一个一个地密封时所用的存在大量较细的孔部6H的孔版6不同，将大量的半导体芯片一并密封时所用的孔版无需复杂的加工，能够廉价且大量地进行制作。即，按压件11能够廉价且大量地制作。
因此，在搭载有半导体芯片C的区域印刷有密封材料的基板W能够在被支承板10与按压件11夹住的状态下进行操作。即，使密封材料R硬化的硬化工序能够在如图4的(a)那样利用支承板10和按压件11夹着在搭载有半导体芯片C的区域印刷有密封材料的基板W的状态下进行。在硬化工序中，为了使密封材料R热硬化而对基板W进行加热，但如图4的(a)那样，基板W是被基板固定治具1固定的状态，若支承板10与按压件11的热膨胀率没有较大的差异，则基板固定治具1本身的热变形也不容易产生，也能够抑制伴随密封材料R的热变形的基板W的弯曲。其结果是，能够抑制基板W的弯曲，并且能够在抑制密封材料R的厚度变化的状态下完成硬化。
若密封材料R发生了硬化，则将基板W从基板固定治具1取下。即，解除按压件11和支承板10对基板W的夹持(图4的(b)、图4的(c))。
然后，如图9所示那样将密封材料R发生了硬化后的基板W按照每个半导体芯片C分割成单片(切割工序)，得到半导体装置CD。另外，也可以在进行切割而形成半导体装置CD之前，设置在基板W(的未搭载半导体芯片C的侧)形成凸点电极的工序。
如上所述，印刷在基板W上的密封材料R的孔隙微小且厚度也均匀，在印刷后的工序或操作中，基板W也不会弯曲，因此可降低密封材料内的孔隙，也可抑制密封厚度偏差。即，根据本发明，能够提供品质偏差较少的半导体装置。
标号说明
1：基板固定治具；3：印刷材料提供单元；4：往路用刮板；5：返路用刮板；6：孔版；6H：孔部；8：工作台；9：刮板行驶轴；10：支承板；11：按压件；11H：按压件的开口部；12：间隔件；80：保持架；C：半导体芯片；CD：半导体装置；R：密封材料；V：孔隙；W：基板(晶片)。

Claims (5)

1.一种基板固定治具，其对配置有多个半导体芯片的基板进行固定，其中，
该基板固定治具具有：
支承板，其对所述基板从未配置所述半导体芯片的面进行支承，在对所述基板进行孔版印刷时，该支承板配置在孔版印刷装置的工作台上；以及
按压件，其能够相对于所述支承板进行装拆，具有将所述基板按压至所述支承板的功能，
所述按压件还作为将密封材料孔版印刷至所述基板时的孔版发挥功能。
2.一种半导体装置的制造方法，其中，
该半导体装置的制造方法包含如下的工序：
印刷工序，使用权利要求1所述的基板固定治具，将密封材料一并孔版印刷至所述基板的搭载有所述半导体芯片的区域；
硬化工序，对所述印刷工序后的所述基板进行加热而使所述密封材料硬化；以及
切割工序，将所述密封材料硬化后的基板分割成单片。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，
在真空气氛下进行所述印刷工序。
4.根据权利要求2或3所述的半导体装置的制造方法，其特征在于，
用于所述孔版印刷的刮板的原材料使用陶瓷。
5.根据权利要求2至4中的任意一项所述的半导体装置的制造方法，其特征在于，
将所述基板固定于所述基板固定治具，直至所述硬化工序。
CN201880021114.0A 2017-03-29 2018-03-20 基板固定治具和使用基板固定治具的半导体装置的制造方法 Pending CN110476234A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017064693A JP2018170316A (ja) 2017-03-29 2017-03-29 基板固定治具およびこれを用いた半導体装置の製造方法
JP2017-064693 2017-03-29
PCT/JP2018/010916 WO2018180734A1 (ja) 2017-03-29 2018-03-20 基板固定治具およびこれを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN110476234A true CN110476234A (zh) 2019-11-19

Family

ID=63675592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880021114.0A Pending CN110476234A (zh) 2017-03-29 2018-03-20 基板固定治具和使用基板固定治具的半导体装置的制造方法

Country Status (4)

Country Link
JP (1) JP2018170316A (zh)
KR (1) KR20190133004A (zh)
CN (1) CN110476234A (zh)
WO (1) WO2018180734A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202116535A (zh) 2019-08-23 2021-05-01 日商長瀨化成股份有限公司 密封結構體之製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040180472A1 (en) * 2003-03-14 2004-09-16 Industrial Technology Research Institute Method of assembling a semiconductor device including sweeping (with a squeegee) encapsulant over the device repeatedly
JP2005019503A (ja) * 2003-06-24 2005-01-20 Matsushita Electric Ind Co Ltd 回路基板の封止装置及びその封止方法
CN1581483A (zh) * 2003-07-31 2005-02-16 精工爱普生株式会社 半导体装置及其制造方法、电路基板及电子机器
JP2010016239A (ja) * 2008-07-04 2010-01-21 Nec Electronics Corp 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06316055A (ja) * 1993-05-07 1994-11-15 Matsushita Electric Ind Co Ltd スキージ装置
JP3145959B2 (ja) 1997-07-18 2001-03-12 東レエンジニアリング株式会社 電子部品の樹脂封止方法
JP2006007480A (ja) * 2004-06-23 2006-01-12 Mitsumi Electric Co Ltd 合成樹脂印刷装置
JP2011212863A (ja) * 2010-03-31 2011-10-27 Kyocera Corp 印刷用摺動部材および印刷装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040180472A1 (en) * 2003-03-14 2004-09-16 Industrial Technology Research Institute Method of assembling a semiconductor device including sweeping (with a squeegee) encapsulant over the device repeatedly
JP2005019503A (ja) * 2003-06-24 2005-01-20 Matsushita Electric Ind Co Ltd 回路基板の封止装置及びその封止方法
CN1581483A (zh) * 2003-07-31 2005-02-16 精工爱普生株式会社 半导体装置及其制造方法、电路基板及电子机器
JP2010016239A (ja) * 2008-07-04 2010-01-21 Nec Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20190133004A (ko) 2019-11-29
WO2018180734A1 (ja) 2018-10-04
JP2018170316A (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
KR100838460B1 (ko) 서포트 플레이트의 첩합도구와 첩합장치, 및 서포트 플레이트의 첩합방법
TWI297922B (en) System and method for vacuum generated imprinting
US20160099224A1 (en) Semiconductor device and method for manufacturing the same
US7803641B2 (en) Mold structure for packaging LED chips and method thereof
KR102019542B1 (ko) 흡착 유닛, 판형상 부재 반송 유닛, 수지 밀봉 장치, 판형상 부재 반송 방법 및 수지 밀봉 방법
JP4959767B2 (ja) 光デバイス成形システム
US8999758B2 (en) Fixing semiconductor die in dry and pressure supported assembly processes
CN203850255U (zh) 粘接装置
CN110476234A (zh) 基板固定治具和使用基板固定治具的半导体装置的制造方法
JP6557428B2 (ja) 樹脂封止装置及び樹脂封止方法
US20190109021A1 (en) Resin-sealing device and resin-sealing method
JP2008153597A (ja) 半導体ウエハのダイシングテープ貼り付け方法及び装置
KR101000776B1 (ko) 전자 부품 몰딩 장치
EP1113490A3 (en) Resin sealing method for semiconductors and release film used therefor
JP2005177901A (ja) チャックテーブル
JP2022172462A (ja) 半導体デバイスを接合するための可撓性のある焼結ツール
WO2018138915A1 (ja) 樹脂封止装置及び樹脂封止方法
JP4259866B2 (ja) 熱可塑性材料から成るシートから微小構造体を成形するための装置
CN221596424U (zh) 一种半导体晶片
JP4945346B2 (ja) 樹脂封止装置
JP2009255109A (ja) 鋳型製造方法及びその製造方法に使用するバックアップ型の構造
KR102658985B1 (ko) 본딩 헤드 및 이를 포함하는 다이 본딩 장치
JP2010157631A (ja) 電子装置の封止樹脂部の形成方法、その形成方法により得られる電子装置体
JP2002124528A (ja) 多数個取りチッフ゜の封止方法
JP2015119040A (ja) 封止シート貼付け方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191119

WD01 Invention patent application deemed withdrawn after publication