WO2015059989A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2015059989A1
WO2015059989A1 PCT/JP2014/071564 JP2014071564W WO2015059989A1 WO 2015059989 A1 WO2015059989 A1 WO 2015059989A1 JP 2014071564 W JP2014071564 W JP 2014071564W WO 2015059989 A1 WO2015059989 A1 WO 2015059989A1
Authority
WO
WIPO (PCT)
Prior art keywords
sealing
optical semiconductor
semiconductor device
semiconductor elements
sealing layer
Prior art date
Application number
PCT/JP2014/071564
Other languages
English (en)
French (fr)
Inventor
恭也 大薮
明人 二宮
Original Assignee
日東電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日東電工株式会社 filed Critical 日東電工株式会社
Priority to CN201480051312.3A priority Critical patent/CN105556686A/zh
Priority to KR1020167010544A priority patent/KR20160074504A/ko
Publication of WO2015059989A1 publication Critical patent/WO2015059989A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a method for manufacturing a semiconductor device and a semiconductor device manufactured thereby.
  • an encapsulating sheet in which a sealing resin layer containing particles such as phosphors and silica is laminated on a long release sheet so as to be continuous in the longitudinal direction is arranged at an interval in the longitudinal direction.
  • a sealing resin layer is disposed opposite to a plurality of LEDs to seal the LEDs (see, for example, Patent Document 1 below).
  • the sealing resin layer that is, the sealing region
  • the sealing resin layer positioned relatively near each LED covers the upper surface and the side surface of the LED. Contributes to LED sealing.
  • a sealing resin layer positioned relatively remotely with respect to each LED specifically, a sealing resin layer positioned in the center (midway in the longitudinal direction) between adjacent LEDs (ie, non-blocking resin layer).
  • the sealing region does not substantially contribute to LED sealing. Therefore, in the LED device, the sealing resin layer in the non-sealing region becomes an unnecessary region in the LED sealing, and accordingly, the yield of the sealing resin layer containing the above-described particles is lowered. As a result, there is a problem that the manufacturing cost of the LED device increases.
  • An object of the present invention is to provide a method for manufacturing a semiconductor device and a semiconductor device manufactured thereby, which can improve the yield of a sealing layer and reduce the manufacturing cost of the semiconductor device.
  • a sealing step of sealing a plurality of the semiconductor elements is provided so as to correspond to the elements on a one-to-one basis and are spaced apart in the first direction.
  • the sealing step the plurality of semiconductor elements are sealed so that the plurality of sealing layers containing particles are spaced apart in the first direction in a one-to-one correspondence with each semiconductor element. Stop. That is, all of the plurality of sealing layers can contribute to the sealing of the plurality of semiconductor elements. Therefore, the sealing layer can be used effectively. As a result, the yield of the sealing layer can be improved and the manufacturing cost of the semiconductor device can be reduced.
  • the plurality of semiconductor elements are arranged at intervals in a second direction intersecting the first direction, and in the sealing step, The sealing layer is sealed by the sealing layer continuous in the second direction, and the sealing layer is divided into a plurality of parts in the second direction after the sealing step. And a cutting step of cutting the substrate.
  • the semiconductor device further includes a plurality of the semiconductor elements adjacent to each other in the second direction. It is preferable to arrange the substrates so as to be smaller than the distance between the elements, and it is also preferable to prepare the substrate extending in the first direction in the preparation step.
  • the semiconductor device in the preparation step, a plurality of semiconductor elements are arranged at intervals in both the first direction and the second direction, and then the semiconductor elements are sealed by the sealing layer in the sealing step. Therefore, the semiconductor device can be manufactured efficiently.
  • the semiconductor elements arranged at intervals in the second direction are sealed by the sealing layer continuous in the second direction, so that the semiconductor elements can be sealed easily and efficiently. Can do.
  • the sealing layer and the substrate are cut so that the sealing layer is divided into a plurality of parts in the second direction by the cutting step, the sealing layer continuous in the second direction can be used effectively. .
  • the sealing layers are arranged so as to be spaced apart in the first direction, and even if the sealing layers are arranged so as to be continuous in the second direction, the plurality of semiconductor elements are arranged in the first direction.
  • the semiconductor elements are arranged so that the distance between adjacent semiconductor elements in the two directions is smaller than the distance between adjacent semiconductor elements in the first direction. If it does so, the sealing layer cut
  • the substrate extending in the first direction is prepared, the substrate can be continuously supplied in the first direction. Therefore, the semiconductor device can be manufactured efficiently. Further, in the cutting step, the substrate extending in the first direction is cut so as to be divided into a plurality of parts in the second direction, so that the obtained semiconductor device is formed to extend in the first direction. Therefore, the length of the semiconductor device in the first direction can be adjusted to a desired dimension and used for various applications.
  • the sealing step it is preferable that in the sealing step, the semiconductor element is sealed with the sealing layer previously formed in a sheet shape.
  • the thickness of the sealing layer can be accurately adjusted in advance, thereby improving the sealing accuracy. be able to. Therefore, a semiconductor device having excellent reliability can be manufactured.
  • the particle contains a phosphor
  • the semiconductor element is an optical semiconductor element
  • the method for manufacturing an optical semiconductor device it is preferable that the particle contains a phosphor, the semiconductor element is an optical semiconductor element, and the method for manufacturing an optical semiconductor device.
  • the yield of the sealing layer can be improved and the manufacturing cost of the optical semiconductor device can be reduced.
  • the semiconductor device of the present invention is obtained by the above-described method for manufacturing a semiconductor device.
  • the yield of the sealing layer is improved, and the manufacturing cost is reduced.
  • the yield of the sealing layer can be improved and the manufacturing cost of the semiconductor device can be reduced.
  • the yield of the sealing layer is improved, and the manufacturing cost is reduced.
  • FIG. 1 is a schematic plan view illustrating a method for manufacturing an optical semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view along the left-right direction for explaining the method of manufacturing the optical semiconductor device shown in FIG. 3A to 3E are schematic cross-sectional process diagrams along the front-rear direction for explaining the method of manufacturing the optical semiconductor device shown in FIG. 1.
  • FIGS. 3A and 3B are a preparation process
  • FIG. 3C is a sealing process.
  • 3D shows a cutting process
  • FIG. 3E shows a peeling process.
  • FIG. 4 is a schematic plan view illustrating a method for manufacturing an optical semiconductor device according to the second embodiment of the present invention.
  • FIG. 5 is a schematic cross-sectional view along the left-right direction for explaining the method of manufacturing the optical semiconductor device shown in FIG. 6A to 6D are schematic cross-sectional process diagrams along the front-rear direction for explaining the method of manufacturing the optical semiconductor device shown in FIG. 4.
  • FIGS. 6A and 6B are a preparation process
  • FIG. 6C is a sealing process.
  • FIG. 6D shows the peeling process.
  • FIG. 7 is a schematic plan view illustrating a method for manufacturing an optical semiconductor device according to the third embodiment of the present invention.
  • FIG. 8 is a schematic plan view for explaining the method for manufacturing an optical semiconductor device according to the fourth embodiment of the present invention.
  • FIG. 9 is a schematic plan view for explaining the method for manufacturing an optical semiconductor device according to the fifth embodiment of the present invention.
  • the right side of the drawing is the front side (one side in the front-rear direction, which is an example of the first direction (downstream in the transport direction)), the left side of the page is the rear side (the other side in the front-rear direction (upstream in the transport direction)) Is the right side (one example of the second direction, one side in the left-right direction orthogonal to the front-rear direction), the lower side on the page is the left side (the other side in the left-right direction), and the front side is the upper side (the front-rear direction and the left-right direction)
  • the thickness direction one side which is an example of the third direction orthogonal to the upper side, and the back side of the drawing indicates the lower side (the other side in the thickness direction).
  • the direction of FIG. 1 is used as a reference.
  • the release sheet 6 is omitted in order to clearly show the relative arrangement of the optical semiconductor element 3 and the sealing layer 5.
  • the method of manufacturing the optical semiconductor device 1 according to the first embodiment of the present invention includes a preparation process (see FIGS. 3A and 3B) and a sealing process (see FIG. 3C) as an essential process.
  • the manufacturing method of the optical semiconductor device 1 includes a preparation process (see FIGS. 3A and 3B), a sealing process (see FIG. 3C), a cutting process (see FIG. 3D), and a peeling process (see FIG. 3E). See).
  • a preparation process see FIGS. 3A and 3B
  • a sealing process see FIG. 3C
  • a cutting process see FIG. 3D
  • a peeling process see FIG. 3E. See.
  • each process is explained in full detail.
  • Each of the following steps is performed using, for example, an optical semiconductor manufacturing apparatus described in JP2013-512234A, JP2012-142364A, etc., from the rear side to the front side. That is, it is carried out while transporting from the upstream side toward the downstream side in the transport direction.
  • a substrate 2 is prepared.
  • the substrate 2 is formed in a substantially rectangular flat strip shape extending in the front-rear direction.
  • the substrate 2 is made of an insulating substrate such as a silicon substrate, a ceramic substrate, a polyimide resin substrate, or a laminated substrate in which an insulating layer is laminated on a metal substrate.
  • a conductor pattern (including an electrode (not shown) for electrical connection with a terminal (not shown) of the optical semiconductor element 3 to be described below and a wiring continuous therewith is provided. (Not shown) is formed.
  • the conductor pattern is formed from a conductor such as gold, copper, silver, or nickel.
  • the substrate 2 is prepared by being wound in a roll shape, and is unwound from the roll and continuously supplied to an optical semiconductor manufacturing apparatus (not shown).
  • an optical semiconductor manufacturing apparatus (not shown).
  • a long flat plate-like substrate 2 extending in the front-rear direction can be continuously provided to this optical semiconductor manufacturing apparatus (not shown).
  • the dimension in plan view of the substrate 2 is appropriately selected.
  • the length (width) in the left-right direction is, for example, 5 mm or more, preferably 10 mm or more, and, for example, 250 mm or less, preferably 150 mm or less.
  • substrate 2 is 25 micrometers or more, for example, Preferably, it is 500 micrometers or more, for example, is 5000 micrometers or less, Preferably, it is 3000 micrometers or less.
  • a plurality of optical semiconductor elements 3 are mounted on the substrate 2.
  • a plurality of optical semiconductor elements 3 are arranged on the upper surface of the substrate 2 so as to be spaced apart from each other in the front-rear direction and the left-right direction. More specifically, a plurality of first element rows (left and right rows) 4A of the optical semiconductor elements 3 arranged in a row at intervals in the left-right direction are arranged at intervals in the front-rear direction. The Each first element row 4A is arranged in a straight line along the left-right direction so that the plurality of optical semiconductor elements 3 all overlap when projected in the left-right direction.
  • the plurality of optical semiconductor elements 3 adjacent to each other in the front-rear direction are projected in the front-rear direction, the plurality of optical semiconductor elements 3 are all overlapped in the front-rear direction. It is arranged in a straight line along.
  • the optical semiconductor element 3 is a semiconductor element that converts electrical energy into light energy, and is formed, for example, in a substantially rectangular shape in cross section.
  • the optical semiconductor element 3 examples include an LED (light emitting diode element) such as a blue LED that emits blue light, and an LD (laser diode).
  • the dimension of the optical semiconductor element 3 is appropriately set according to the application and purpose. Specifically, the thickness is, for example, 10 ⁇ m or more, and, for example, 1000 ⁇ m or less.
  • the length in the front-rear direction of the optical semiconductor element 3 in plan view is, for example, 0.01 mm or more, preferably 0.1 mm or more, and for example, 20 mm or less, preferably 15 mm or less.
  • the left-right direction in plan view of the optical semiconductor element 3 is, for example, 0.01 mm or more, preferably 0.1 mm or more, and for example, 20 mm or less, preferably 15 mm or less.
  • the distance between the optical semiconductor elements 3 in the front-rear direction (pitch in the front-rear direction), that is, the distance L2 between the optical semiconductor elements 3 in each second element row 4B is, for example, 3 mm or more, preferably 5 mm or more. For example, it is 150 mm or less, Preferably, it is 70 mm or less.
  • the distance in the left-right direction between the optical semiconductor elements 3 (the pitch in the left-right direction), that is, the distance L1 between the optical semiconductor elements 3 in each first element row 4A is, for example, an optical semiconductor in each second element row 4B.
  • the distance L2 between the elements 3 is smaller than the distance L2 between the elements 3 (that is, the relationship L1 ⁇ L2 is satisfied), and specifically, for example, less than 80%, preferably 50% or less with respect to the distance L2. Moreover, it is 15% or more. More specifically, the distance L1 is 0.45 mm or more, for example, 2.4 mm or less, and preferably 1.5 mm or less. If the distance L1 is greater than or equal to the distance L2, the yield of the sealing layer 5 after the cutting process described later may not be improved.
  • each optical semiconductor element 3 is flip-chip mounted on the substrate 2, for example.
  • the optical semiconductor element 3 is connected to an electrode (not shown) of the substrate 2 by wire bonding.
  • the substrate 2 on which the optical semiconductor element 3 is mounted is prepared.
  • substrate 2 with which the optical semiconductor element 3 was mounted previously can also be prepared.
  • the sealing process is performed after the preparation process. As shown in FIGS. 2 and 3B, in the sealing step, first, a plurality of sealing layers 5 are prepared.
  • Each sealing layer 5 is formed in advance in the form of a sheet.
  • a sealing composition is prepared.
  • Sealing composition contains particles as essential components, and specifically contains particles and a resin.
  • Examples of the particles include phosphors and fillers.
  • the phosphor has a wavelength conversion function, and examples thereof include a yellow phosphor capable of converting blue light into yellow light, and a red phosphor capable of converting blue light into red light.
  • yellow phosphor examples include silicate phosphors such as (Ba, Sr, Ca) 2 SiO 4 ; Eu, (Sr, Ba) 2 SiO 4 : Eu (barium orthosilicate (BOS)), for example, Y 3 Al Garnet-type phosphors having a garnet-type crystal structure such as 5 O 12 : Ce (YAG (yttrium, aluminum, garnet): Ce), Tb 3 Al 3 O 12 : Ce (TAG (terbium, aluminum, garnet): Ce) Examples thereof include oxynitride phosphors such as Ca- ⁇ -SiAlON.
  • silicate phosphors such as (Ba, Sr, Ca) 2 SiO 4 ; Eu, (Sr, Ba) 2 SiO 4 : Eu (barium orthosilicate (BOS)
  • Y 3 Al Garnet-type phosphors having a garnet-type crystal structure such as 5 O 12 : Ce (YAG (yttrium, aluminum, garnet): Ce
  • red phosphor examples include nitride phosphors such as CaAlSiN 3 : Eu and CaSiN 2 : Eu.
  • shape of the phosphor examples include a spherical shape, a plate shape, and a needle shape. Preferably, spherical shape is mentioned from a fluid viewpoint.
  • the average value of the maximum length of the phosphor is, for example, 0.1 ⁇ m or more, preferably 1 ⁇ m or more, and for example, 200 ⁇ m or less, preferably 100 ⁇ m or less. It is.
  • the phosphors can be used alone or in combination.
  • the blending ratio of the phosphor is, for example, 0.1 parts by mass or more, preferably 0.5 parts by mass or more, for example, 80 parts by mass or less, preferably 50 parts by mass or less with respect to 100 parts by mass of the resin. It is.
  • the filler examples include organic fine particles such as silicone particles, and inorganic fine particles such as silica, talc, alumina, aluminum nitride, and silicon nitride.
  • the average value of the maximum length of the filler is, for example, 0.1 ⁇ m or more, preferably 1 ⁇ m or more, and, for example, 200 ⁇ m or less, preferably 100 ⁇ m or less.
  • the filler can be used alone or in combination.
  • the blending ratio of the filler is, for example, 0.1 parts by mass or more, preferably 0.5 parts by mass or more, for example, 70 parts by mass or less, preferably 50 parts by mass with respect to 100 parts by mass of the resin. Or less.
  • the mixing ratio of the particles is, for example, 0.1 parts by mass or more, preferably 0.5 parts by mass or more, and, for example, 80 parts by mass or less, preferably 60 parts by mass with respect to 100 parts by mass of the resin. It is as follows.
  • the resin examples include a thermoplastic resin that is plasticized by heating, for example, a thermosetting resin that is cured by heating, for example, an active energy ray curable that is cured by irradiation with active energy rays (for example, ultraviolet rays, electron beams, etc.). Resin etc. are mentioned.
  • the thermoplastic resin examples include vinyl acetate resin, ethylene / vinyl acetate copolymer (EVA), vinyl chloride resin, EVA / vinyl chloride resin copolymer, and the like.
  • the thermosetting resin include silicone resin, epoxy resin, polyimide resin, phenol resin, urea resin, melamine resin, and unsaturated polyester resin.
  • the resin preferably includes a curable resin such as a thermosetting resin and an active energy ray curable resin.
  • the curable resin examples include a two-stage curable resin and a one-stage curable resin, and a two-stage curable resin is preferable.
  • the two-stage curable resin has a two-stage reaction mechanism, and is B-staged (semi-cured) by the first-stage reaction and C-staged (final-cured) by the second-stage reaction.
  • the one-step curable resin has a one-step reaction mechanism and is completely cured by the first-step reaction.
  • the B stage is a state between the A stage in which the curable resin is in a liquid state and the fully cured C stage, and the curing and gelation are slightly advanced, and the compression elastic modulus is the elasticity of the C stage. It is a state smaller than the rate.
  • a sealing composition particles and a resin are blended.
  • blending is A stage.
  • the prepared sealing composition is applied to the surface of the release sheet 6.
  • the sealing composition is applied to the surface of the release sheet 6 with an appropriate thickness by a method such as casting, spin coating, roll coating, or the like, to form a film.
  • a film of the sealing composition is formed on the lower surface of the release sheet 6 with a pattern corresponding to the first element row 4A.
  • the film is heated and / or irradiated with active energy rays. More specifically, when the resin contains a two-step curable resin, the sealing layer 5 is B-staged (semi-cured) by heating and / or active energy ray irradiation.
  • the sheet-like sealing layer 5 is formed so as to be supported by the release sheet 6.
  • each sealing layer 5 extending in the left-right direction are arranged on the lower surface of the release sheet 6 at intervals in the front-rear direction. As shown in FIG. 1, each sealing layer 5 is provided on the board
  • the dimension of the sealing layer 5 is appropriately adjusted depending on the use and purpose. Specifically, the length (width) in the front-rear direction is longer than the length (width) in the front-rear direction of the optical semiconductor element 3, specifically, The width of the optical semiconductor element 3 is, for example, 1 mm or more, preferably 2 mm or more, more preferably 3 mm or more, and for example, 10 mm or less. Further, the length of the release sheet 6 in the left-right direction is the same as the length of the substrate 2 in the left-right direction. The width of the interval L3 between the sealing layers 5 adjacent in the front-rear direction is, for example, 0.5 mm or more, preferably 10 mm or more, and, for example, 100 mm or less, preferably 50 mm or less.
  • each sealing layer 5 faces the optical semiconductor element 3 of each first element row 4A in the thickness direction.
  • the plurality of optical semiconductor elements 3 are sealed with the plurality of sealing layers 5. Specifically, as shown by arrows in FIGS. 2 and 3B, the plurality of sealing layers 5 are pushed down relative to the substrate 2. Thus, each of the plurality of sealing layers 5 collectively covers (embeds) and seals the plurality of optical semiconductor elements 3 corresponding to each of the plurality of first element rows 4A.
  • each of the plurality of sealing layers 5 embeds each of the plurality of optical semiconductor elements 3. That is, in each second element row 4B, each sealing layer 5 embeds each optical semiconductor element 3 on a one-to-one basis. Further, in each second element row 4B, the plurality of sealing layers 5 embed the plurality of optical semiconductor elements 3 so as to be spaced apart in the left-right direction corresponding to the respective optical semiconductor elements 3.
  • each optical semiconductor element 3 the upper surface and the side surfaces (all side surfaces, specifically, the front side surface, the rear side surface, the right side surface, and the left side surface) of each optical semiconductor element 3 are covered with the sealing layer 5. Further, the upper surface of the substrate 2 corresponding to the first element row 4A (in the vicinity of each optical semiconductor element 3) is covered with the sealing layer 5, while not corresponding to the first element row 4A (in each optical semiconductor element 3). On the other hand, the upper surface of the substrate 2 located remotely, ie, located in the middle between the adjacent optical semiconductor elements 3, is exposed from the sealing layer 5.
  • the substrate 2 has a sealing region 7 corresponding to the first element row 4A where the sealing layer 5 is formed, and an exposed region exposed from the sealing layer 5 that does not correspond to the first element row 4A. (Non-sealing region) 8 is formed.
  • the sealing layer 5 contains a curable resin
  • the sealing layer 5 is made to be C-staged (completely cured).
  • an optical semiconductor device assembly 9 including a single substrate 2, a plurality of optical semiconductor elements 3, a plurality of sealing layers 5, and a single release sheet 6 is obtained.
  • the cutting process is performed after the sealing process.
  • the optical semiconductor device assembly 9 is cut so that the sealing layer 5 corresponding to each first element row 4A is divided into a plurality of parts in the left-right direction, as indicated by broken lines in FIGS. 1 and 3D. That is, in the cutting step, the sealing layer 5 and the substrate 2 are cut so that the sealing layers 5 corresponding to the plurality of optical semiconductor elements 3 are divided into a plurality of parts in the left-right direction.
  • the sealing layer 5 between the optical semiconductor elements 3 in the first element array 4A and the plurality of optical semiconductor elements 3 in each first element array 4A are separated.
  • the substrate 2 is cut.
  • the plurality of optical semiconductor elements 3 corresponding to the second element rows 4B are not separated into pieces, while the sealing layer 5 and the substrate 2 between the optical semiconductor elements 3 in the first element row 4A are cut and applied.
  • the optical semiconductor element 3 is singulated.
  • a dicing device using a dicing blade, a cutting device using a cutter, a laser irradiation device, or the like is used.
  • the substrate 2, the plurality of optical semiconductor elements 3 arranged in a line in the front-rear direction, and the plurality of optical semiconductor elements 3 are sealed, and
  • An optical semiconductor as an example of a semiconductor device including a sealing layer 5 provided so as to form a sealing region 7 and an exposed region 8 on the substrate 2 and a release sheet 6 (see FIG. 3D) that supports the sealing layer 5 Device 1 is obtained.
  • the optical semiconductor device 1 including the substrate 2, the optical semiconductor element 3, and the sealing layer 5 is obtained.
  • the obtained optical semiconductor device 1 is used, for example, in the optical field, specifically in a light emitting device (not shown).
  • the sealing step the plurality of sealing layers 5 containing particles are spaced apart in the front-rear direction in a one-to-one correspondence with the optical semiconductor elements 3 of each second element row 4B.
  • a plurality of semiconductor elements 3 are sealed. That is, all of the plurality of sealing layers 5 corresponding to the sealing region 7 can contribute to the sealing of the plurality of semiconductor elements 3. Therefore, the sealing layer 5 can be used effectively. As a result, the yield of the sealing layer 5 can be improved and the manufacturing cost of the optical semiconductor device 1 can be reduced.
  • a plurality of optical semiconductor elements 3 are arranged on the substrate 2 with an interval in both the front-rear direction and the left-right direction. Is sealed by the sealing layer 5, so that the optical semiconductor device 1 can be efficiently manufactured.
  • the optical semiconductor elements 3 arranged at intervals in the left-right direction are sealed by the sealing layer 5 continuous in the left-right direction, so that the optical semiconductor elements 3 can be sealed easily and efficiently. Can be stopped.
  • the sealing layer 5 and the substrate 2 are cut so that the sealing layer 5 is divided into a plurality of parts in the left-right direction by the cutting step, so that the sealing layer 5 continuous in the left-right direction is effectively used. Can do.
  • the sealing layer 5 is disposed so as to be spaced apart in the front-rear direction, and even if the sealing layer 5 is disposed so as to be continuous in the left-right direction, a plurality of optical semiconductor elements 3 are formed.
  • the space L1 between the adjacent optical semiconductor elements 3 in the left-right direction is set to be smaller than the distance L2 between the adjacent optical semiconductor elements 3 in the front-rear direction. If it does so, the sealing layer 5 cut
  • the substrate 2 extending in the front-rear direction since the substrate 2 extending in the front-rear direction is prepared, the substrate 2 can be continuously supplied in the front-rear direction. Therefore, the optical semiconductor device 1 can be manufactured efficiently. Further, in the cutting step, the substrate 2 extending in the front-rear direction is cut so as to be divided into a plurality of parts in the front-rear direction, so that the obtained optical semiconductor device 1 is formed to extend in the front-rear direction. Therefore, the length of the optical semiconductor device 1 in the left-right direction can be adjusted to a desired dimension, and can be suitably used for various applications, specifically, a light emitting device (not shown) that is long in the front-rear direction.
  • the optical semiconductor device 1 can be efficiently manufactured while improving the yield of the sealing layer 5 and reducing the manufacturing cost of the optical semiconductor device 1.
  • the optical semiconductor element 3 is sealed by the sealing layer 5 previously formed in a sheet shape, the thickness of the sealing layer 5 can be accurately adjusted in advance. The accuracy of stopping can be improved. Therefore, the optical semiconductor device 1 having excellent reliability can be manufactured.
  • the yield of the sealing layer 5 can be improved and the manufacturing cost of the optical semiconductor device 1 can be reduced.
  • the yield of the sealing layer 5 is improved, and the manufacturing cost is reduced.
  • the optical semiconductor element 3 is embedded and sealed by the sealing layer 5 previously formed in a sheet shape.
  • the varnish made of the sealing composition is used as the substrate 2 and the optical semiconductor element. 3 may be applied directly so as to have the above-described pattern.
  • the optical semiconductor device 1 can be obtained without performing the peeling process. As a result, man-hours can be reduced, and the optical semiconductor device 1 can be manufactured by a simple process and at a low cost.
  • the sealing layer 5 is formed from a single layer, but the sealing layer 5 may be formed by laminating a plurality of different types of layers in the thickness direction. In that case, particles may be included as an essential component in any one of the plurality of layers constituting the sealing layer 5. In other words, the remaining layer of the plurality of layers constituting the sealing layer 5 can be configured as a layer not containing particles.
  • optical semiconductor element 3 is described as an example of the semiconductor element in the present invention, for example, although not illustrated, they may be electronic elements.
  • An electronic element is a semiconductor element that converts electrical energy into energy other than light, specifically, signal energy, and specifically includes a transistor, a diode, and the like.
  • the dimensions of the electronic element are appropriately selected depending on the application and purpose.
  • examples of the filler contained in the sealing layer 5 include black pigments such as carbon black.
  • the blending ratio of the filler is, for example, 5 parts by mass or more, preferably 10 parts by mass or more, and for example, 99 parts by mass or less, preferably 95 parts by mass or less with respect to 100 parts by mass of the resin. .
  • the physical properties (specifically, the compression elastic modulus, etc.) of the sealing layer 5 are the same as those of the first embodiment described above.
  • each optical semiconductor element 3 in each first element row 4A is singulated, that is, one.
  • the optical semiconductor device assembly 9 is cut so that each optical semiconductor element 3 is obtained.
  • the number of optical semiconductor elements 3 smaller than the number of optical semiconductor elements 3 in each first element row 4A is configured so as to form an aggregate.
  • the semiconductor device assembly 9 can also be cut. In that case, in the cut optical semiconductor device assembly 9, the spacing in the left-right direction between the plurality of optical semiconductor elements 3 in one assembly is, for example, 0.5 mm or more, for example, 3 mm or less.
  • Second Embodiment A method of manufacturing the optical semiconductor device 1 according to the second embodiment of the present invention will be described with reference to FIGS. 4, 5, and 6A to 6D.
  • FIG. 5 and FIGS. 6A to D members and steps similar to those of the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the plurality of sealing layers 5 extend in the left-right direction and are arranged on the substrate 2 at intervals in the front-rear direction.
  • the plurality of sealing layers 5 are provided. It can also be arranged on the substrate 2 so as to extend in the front-rear direction and be spaced apart from each other in the left-right direction.
  • the manufacturing method of the optical semiconductor device 1 includes a preparation process (see FIGS. 6A and 6B), a sealing process (see FIG. 6C), a cutting process (see FIGS. 4 and 5), and a peeling process (see FIG. 6D). Is provided.
  • the sealing process is performed after the preparation process.
  • first as shown in FIGS. 5 and 6B, a plurality of sealing layers 5 are prepared.
  • Each sealing layer 5 is formed in advance in a sheet shape, and as illustrated in FIG. 4, for example, is formed in a substantially rectangular shape in plan view corresponding to each second element row 4 ⁇ / b> B long in the front-rear direction.
  • the length in the left-right direction of each sealing layer 5 is the same as the length in the front-rear direction of each sealing layer 5 in the first embodiment, for example. Further, the interval between the sealing layers 5 adjacent in the left-right direction is the same as the interval L3 between the sealing layers 5 adjacent in the front-rear direction in the first embodiment.
  • the optical semiconductor device assembly 9 is cut so that the sealing layer 5 corresponding to each second element row 4B is divided into a plurality of parts in the front-rear direction. That is, in the cutting step, the sealing layer 5 and the substrate 2 are cut so that the sealing layers 5 corresponding to the plurality of optical semiconductor elements 3 are divided into a plurality of parts in the front-rear direction. In the cutting of the optical semiconductor device assembly 9, the sealing layer 5 between the optical semiconductor elements 3 in the second element row 4B and the plurality of optical semiconductor elements 3 in each second element row 4B are separated. The substrate 2 is cut.
  • the optical semiconductor elements 3 arranged at intervals in the front-rear direction are sealed by the sealing layer 5 continuous in the front-rear direction. Therefore, the optical semiconductor element 3 adjacently disposed in the front-rear direction can be easily and efficiently sealed.
  • the sealing layer 5 and the substrate 2 are cut by the cutting step so that the sealing layer 5 is divided into a plurality of portions in the front-rear direction, so that the substrate 2 continuous in the front-rear direction can be used effectively.
  • the sealing layer 5 that has been continuous in the front-rear direction is cut into a plurality of parts in the front-rear direction by the cutting process, Due to the spacing, the area of the margin of the sealing layer 5 with respect to the optical semiconductor element 3 in the left-right direction (that is, the outer side portions of the optical semiconductor element 3 in the left-right direction) It is narrower than the area of the margin of the stop layer 5 (that is, both outer portions in the front-rear direction of the optical semiconductor element 3). That is, the first embodiment can secure the above-described margin of the sealing layer 5 in a wider area than the second embodiment. Therefore, the yield of the sealing layer 5 is much better in the first embodiment than in the second embodiment.
  • the plurality of optical semiconductor elements 3 are separated by a distance L1 between the adjacent optical semiconductor elements 3 in the left-right direction. It arrange
  • the plurality of optical semiconductor elements 3 are separated from each other in the interval L1 between the optical semiconductor elements 3 adjacent in the left-right direction. It arrange
  • the left-right distance (left-right pitch) L1 between the optical semiconductor elements 3 is, for example, 3 mm or more, preferably 5 mm or more, and, for example, 150 mm or less, preferably 70 mm or less.
  • the front-rear direction interval (pitch in the front-rear direction) L2 between the optical semiconductor elements 3 is smaller than the horizontal interval (pitch in the left-right direction) L1 between the optical semiconductor elements 3, for example (ie, the pitch in the left-right direction).
  • the distance L1 is less than 80%, preferably 50% or less, and 15% or more with respect to the distance L1.
  • the distance L2 is 0.45 mm or more, for example, 2.4 mm or less, and preferably 1.5 mm or less. If the distance L2 is greater than or equal to the distance L1, the yield of the sealing layer 5 after the cutting process described later may not be improved.
  • the interval L1 between the optical semiconductor elements 3 adjacent in the left-right direction of the plurality of optical semiconductor elements 3 is larger than the interval L2 between the optical semiconductor elements 3 adjacent in the front-rear direction.
  • the sealing layer 5 that has been continuous in the front-rear direction is cut so as to be divided into a plurality of parts in the front-rear direction.
  • the area of the margin of the sealing layer 5 with respect to the optical semiconductor element 3 in the left-right direction depends on the above-described interval between the optical semiconductor elements 3. It is narrower than the area of the margin of the sealing layer 5 with respect to the optical semiconductor element 3 in the left-right direction of the form (that is, both the left and right outer portions of the optical semiconductor element 3). That is, the third embodiment can secure the above-described margin of the sealing layer 5 in a wider area than the second embodiment. Therefore, the yield of the sealing layer 5 is much better in the third embodiment than in the second embodiment.
  • FIG. 8 members and processes similar to those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the sealing layer 5 is formed in a pattern corresponding to the plurality of optical semiconductor elements 3 in each first element row 4A.
  • the sealing layer 5 is formed in each second The pattern is formed in a pattern corresponding to the plurality of optical semiconductor elements 3 in the element row 4B.
  • a plurality of patterns are arranged in a pattern corresponding to a single (one) optical semiconductor element 3. You can also.
  • Each sealing layer 5 corresponds to each optical semiconductor element 3, and specifically, is formed in a substantially rectangular shape in plan view including each optical semiconductor element 3 in plan view. In addition, the plurality of sealing layers 5 are aligned and spaced from each other in the front-rear direction and the left-right direction.
  • the exposed region 8 is formed in a substantially grid pattern surrounding the sealing region 7 in plan view.
  • the substrate 2 is cut so that the optical semiconductor elements 3 are separated into pieces.
  • the optical semiconductor device 1 having the plurality of optical semiconductor elements 3 can be obtained by cutting the substrate 2 so that the plurality of optical semiconductor elements 3 become a unit.
  • a plurality of optical semiconductor elements 3 are arranged on the substrate 2 so that the first element row 4A and the second element row 4B are formed.
  • the first element row 4A and the second element row 4B are formed.
  • the substrate 2 can also be arranged on the substrate 2 so that only the second element row 4B is formed.
  • the plurality of optical semiconductor elements 3 are arranged in one row (vertical column) in the left-right direction with an interval in the front-rear direction with respect to the substrate 2.
  • the method of the fifth embodiment does not include the cutting step described in the first embodiment. That is, the release sheet 6 after the sealing step is peeled from the sealing layer 5 in the peeling step to obtain the optical semiconductor device 1.
  • this method does not include a cutting process, the number of steps can be reduced, and the optical semiconductor device 1 can be manufactured with a simple process and a reduced manufacturing cost.
  • the semiconductor device manufacturing method is used for manufacturing a semiconductor device such as an optical semiconductor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

　半導体装置の製造方法は、基板に実装され、第１方向に互いに間隔が隔てられる複数の半導体素子を用意する用意工程、および、粒子を含有する複数の封止層が、各半導体素子に１対１で対応して第１方向に間隔が隔てられるように、複数の半導体素子を封止する封止工程を備える。

Description

半導体装置およびその製造方法
　本発明は、半導体装置およびその製造方法、詳しくは、半導体装置の製造方法およびそれによって製造される半導体装置に関する。
　従来、基板に実装された、発光ダイオード（ＬＥＤ）などの半導体素子を、封止シートで封止して半導体装置を製造する方法が知られている。
　例えば、長尺状の剥離シートに、長尺方向に連続するように、蛍光体やシリカなどの粒子を含有する封止樹脂層を積層した封止シートによって、長尺方向に間隔を隔てて配置される複数のＬＥＤに封止樹脂層を対向配置して、ＬＥＤを封止する、ＬＥＤ装置の製造方法が提案されている（例えば、下記特許文献１参照。）。
特開２０１２－１４２３６４号公報
　しかるに、特許文献１に記載される方法により得られるＬＥＤ装置において、各ＬＥＤの比較的近傍に位置する封止樹脂層（すなわち、封止領域）は、ＬＥＤの上面および側面を被覆するなどして、ＬＥＤの封止に寄与する。一方、ＬＥＤ装置において、各ＬＥＤに対して比較的遠隔に位置する封止樹脂層、具体的には、隣接するＬＥＤ間の中央（長尺方向途中）に位置する封止樹脂層（すなわち、非封止領域）は、ＬＥＤの封止に実質的に寄与しない。そのため、ＬＥＤ装置において、非封止領域の封止樹脂層は、ＬＥＤの封止において不要な領域となり、その分、上記した粒子を含有する封止樹脂層の歩留まりが低下する。その結果、ＬＥＤ装置の製造コストが増大するという不具合がある。
　他方、ＬＥＤ装置の製造方法において、上記した非封止領域を、封止樹脂層を一旦形成した後に除去することも試案されるが、封止樹脂層は、上記した粒子の他に、樹脂や添加物を含有するので、除去した非封止領域から、粒子のみを回収して再利用することは困難である。そのため、やはり、非封止領域の形成に起因する封止樹脂層の歩留まりの低下およびそれに起因するＬＥＤ装置の製造コストの増大を防止することができないという不具合がある。
　本発明の目的は、封止層の歩留まりを向上させて、半導体装置の製造コストを低減することのできる、半導体装置の製造方法およびそれによって製造される半導体装置を提供することにある。
　本発明の半導体装置の製造方法は、基板に実装され、第１方向に互いに間隔が隔てられる複数の半導体素子を用意する用意工程、および、粒子を含有する複数の封止層が、各前記半導体素子に１対１で対応して前記第１方向に間隔が隔てられるように、複数の前記半導体素子を封止する封止工程を備えることを特徴としている。
　この方法によれば、封止工程では、粒子を含有する複数の封止層が、各半導体素子に１対１で対応して第１方向に間隔が隔てられるように、複数の半導体素子を封止する。つまり、複数の封止層のすべては、複数の半導体素子の封止に寄与することができる。そのため、封止層を有効に利用することができる。その結果、封止層の歩留まりを向上させて、半導体装置の製造コストを低減することができる。
　また、本発明の半導体装置の製造方法において、前記用意工程では、複数の前記半導体素子を、前記第１方向に対して交差する第２方向に互いに間隔を隔てて配置し、前記封止工程では、前記第２方向に連続する前記封止層によって、前記半導体素子を封止し、前記封止工程の後に、前記封止層が前記第２方向において複数分割されるように、前記封止層および前記基板を切断する切断工程をさらに備えることが好適であり、さらには、複数の前記半導体素子を、前記第２方向において隣接する前記半導体素子間の間隔が前記第１方向において隣接する前記半導体素子間の間隔より小さくなるように、配置することが好適であり、また、前記用意工程では、前記第１方向に延びる前記基板を用意することも好適である。
　この方法によれば、用意工程では、複数の半導体素子を、第１方向および第２方向の両方において間隔を隔てて配置し、その後、封止工程によって、それら半導体素子を封止層によって封止するので、半導体装置を効率的に製造することができる。
　また、封止工程では、第２方向に連続する封止層によって、第２方向に互いに間隔を隔てて配置された半導体素子を封止するので、半導体素子を簡単かつ効率的に封止することができる。
　これとともに、切断工程によって、封止層が第２方向において複数分割されるように、封止層および基板を切断するので、第２方向に連続した封止層を、有効に利用することができる。
　とりわけ、この方法では、封止層を第１方向に間隔が隔てられるように配置する一方、たとえ、封止層を第２方向に連続するように配置しても、複数の半導体素子を、第２方向において隣接する半導体素子間の間隔が第１方向において隣接する半導体素子間の間隔より小さくなるように、配置する。そうすると、切断工程によって、第２方向において複数分割されるように切断された封止層が、第２方向に隣接する半導体素子の封止に効率的に寄与することができる。そのため、封止層を有効に利用することができる。
　また、とりわけ、用意工程では、第１方向に延びる基板を用意するので、基板を第１方向に連続して供給することができる。そのため、半導体装置を効率的に製造することができる。さらに、切断工程では、第１方向に延びる基板を、第２方向において複数分割されるように、切断するので、得られる半導体装置は、第１方向に延びるように形成される。そのため、かかる半導体装置の第１方向の長さを所望の寸法に調節して、種々の用途に用いることができる。
　その結果、封止層の歩留まりを向上させて半導体装置の製造コストを低減することができながら、半導体装置を効率的に製造することができる。
　また、本発明の半導体装置の製造方法において、前記封止工程では、シート状に予め形成された前記封止層によって、前記半導体素子を封止することが好適である。
　この方法によれば、シート状に予め形成された封止層によって、半導体素子を封止するので、封止層の厚みを予め正確に調整することができ、そのため、封止の精度を向上させることができる。そのため、信頼性に優れる半導体装置を製造することができる。
　また、本発明の半導体装置の製造方法は、前記粒子が、蛍光体を含有し、前記半導体素子が、光半導体素子であり、光半導体装置の製造方法であることが好適である。
　この方法によれば、封止層の歩留まりを向上させて、光半導体装置の製造コストを低減することができる。
　また、本発明の半導体装置は、上記した半導体装置の製造方法により得られることを特徴としている。
　この半導体装置では、封止層の歩留まりが向上されており、製造コストが低減されている。
　本発明の半導体装置の製造方法によれば、封止層の歩留まりを向上させて、半導体装置の製造コストを低減することができる。
　本発明の半導体装置では、封止層の歩留まりが向上されており、製造コストが低減されている。
図１は、本発明の第１実施形態である光半導体装置の製造方法を説明する概略平面図を示す。 図２は、図１に記載の光半導体装置の製造方法を説明する、左右方向に沿う概略断面図を示す。 図３Ａ～Ｅは、図１に記載の光半導体装置の製造方法を説明する、前後方向に沿う概略断面工程図であり、図３Ａおよび図３Ｂは、用意工程、図３Ｃは、封止工程、図３Ｄは、切断工程、図３Ｅは、剥離工程を示す。 図４は、本発明の第２実施形態である光半導体装置の製造方法を説明する概略平面図を示す。 図５は、図４に記載の光半導体装置の製造方法を説明する、左右方向に沿う概略断面図を示す。 図６Ａ～Ｄは、図４に記載の光半導体装置の製造方法を説明する、前後方向に沿う概略断面工程図であり、図６Ａおよび図６Ｂは、用意工程、図６Ｃは、封止工程、図６Ｄは、剥離工程を示す。 図７は、本発明の第３実施形態である光半導体装置の製造方法を説明する概略平面図を示す。 図８は、本発明の第４実施形態である光半導体装置の製造方法を説明する概略平面図を示す。 図９は、本発明の第５実施形態である光半導体装置の製造方法を説明する概略平面図を示す。
　　＜第１実施形態＞
　図１において、紙面右側は、前側（第１方向の一例である前後方向一方側（搬送方向下流側））、紙面左側は、後側（前後方向他方側（搬送方向上流側））、紙面上側は、右側（第２方向の一例であり、前後方向に対して直交する左右方向一方側）、紙面下側は、左側（左右方向他方側）、紙面手前側は、上側（前後方向および左右方向に対して直交する第３方向の一例である厚み方向一方側）、紙面奥側は、下側（厚み方向他方側）を示す。図１以外の図面については、図１の方向を基準とする。また、図１において、剥離シート６を、光半導体素子３および封止層５の相対配置を明確に示すため、省略している。
　図１、図２および図３Ａ～図３Ｅに示すように、本発明の第１実施形態である光半導体装置１の製造方法は、用意工程（図３Ａおよび図３Ｂ参照）および封止工程（図３Ｃ参照）を必須の工程として備える。具体的には、この光半導体装置１の製造方法は、用意工程（図３Ａおよび図３Ｂ参照）、封止工程（図３Ｃ参照）、切断工程（図３Ｄ参照）、および、剥離工程（図３Ｅ参照）を備える。以下、各工程を詳述する。なお、以下の各工程は、例えば、特開２０１３－５１２３４号公報、特開２０１２－１４２３６４号公報などに記載される光半導体製造装置を用いて、基板２（後述）を後側から前側に、つまり、搬送方向上流側から下流側に向けて搬送しながら、実施される。
　　［用意工程］
　用意工程では、まず、図１、図２および図３Ａに示すように、基板２を用意する。
　基板２は、前後方向に延びる略矩形の平帯状に形成されている。基板２は、例えば、シリコン基板、セラミック基板、ポリイミド樹脂基板、金属基板に絶縁層が積層された積層基板などの絶縁基板からなる。
　また、基板２の上面には、次に説明する光半導体素子３の端子（図示せず）と電気的に接続するための電極（図示せず）と、それに連続する配線とを備える導体パターン（図示せず）が形成されている。導体パターンは、例えば、金、銅、銀、ニッケルなどの導体から形成されている。
　また、図２に示すように、基板２は、ロール状に巻回されて準備されており、ロールから繰り出されて、光半導体製造装置（図示せず）に連続的に供される。あるいは、ロールに代えて、前後方向に延びる長尺平板状の基板２を、この光半導体製造装置（図示せず）に連続的に供することもできる。
　基板２の平面視における寸法は、適宜選択され、具体的には、左右方向の長さ（幅）が、例えば、５ｍｍ以上、好ましくは、１０ｍｍ以上であり、また、例えば、２５０ｍｍ以下、好ましくは、１５０ｍｍ以下である。基板２の厚みは、例えば、２５μｍ以上、好ましくは、５００μｍ以上であり、また、例えば、５０００μｍ以下、好ましくは、３０００μｍ以下である。
　次に、図１、図２および図３Ｂに示すように、複数の光半導体素子３を、基板２に実装する。
　具体的には、前後方向および左右方向に互いに間隔が隔てられるように、複数の光半導体素子３を基板２の上面に配置する。より具体的には、左右方向に互いに間隔を隔てて１列に配置に配置される光半導体素子３の第１素子列（左右列）４Ａが、前後方向に互いに間隔を隔てて複数列配置される。各第１素子列４Ａは、左右方向に投影したときに、複数の光半導体素子３がすべて重複するように、左右方向に沿う直線状に配置されている。また、前後方向に互いに隣接する複数の光半導体素子３の第２素子列（前後列）４Ｂが、前後方向に投影したときに、複数の光半導体素子３がすべて重複するように、前後方向に沿う直線状に配置されている。
　光半導体素子３は、電気エネルギーを光エネルギーに変換する半導体素子であり、例えば、断面視略矩形状に形成されている。
　光半導体素子３としては、例えば、青色光を発光する青色ＬＥＤなどのＬＥＤ（発光ダイオード素子）や、ＬＤ（レーザーダイオード）などが挙げられる。光半導体素子３の寸法は、用途および目的に応じて適宜設定され、具体的には、厚みが、例えば、１０μｍ以上であり、また、例えば、１０００μｍ以下である。また、光半導体素子３の平面視における前後方向の長さが、例えば、０．０１ｍｍ以上、好ましくは、０．１ｍｍ以上であり、また、例えば、２０ｍｍ以下、好ましくは、１５ｍｍ以下であり、また、光半導体素子３の平面視における左右方向が、例えば、０．０１ｍｍ以上、好ましくは、０．１ｍｍ以上であり、また、例えば、２０ｍｍ以下、好ましくは、１５ｍｍ以下である。
　各光半導体素子３間の前後方向の間隔（前後方向のピッチ）、すなわち、各第２素子列４Ｂにおける光半導体素子３間の間隔Ｌ２は、例えば、３ｍｍ以上、好ましくは、５ｍｍ以上であり、また、例えば、１５０ｍｍ以下、好ましくは、７０ｍｍ以下である。一方、各光半導体素子３間の左右方向の間隔（左右方向のピッチ）、すなわち、各第１素子列４Ａにおける光半導体素子３間の間隔Ｌ１は、例えば、各第２素子列４Ｂにおける光半導体素子３間の間隔Ｌ２に比べて、小さく（つまり、Ｌ１＜Ｌ２の関係を満足する）、具体的には、上記間隔Ｌ２に対して、例えば、８０％未満、好ましくは、５０％以下であり、また、１５％以上である。より具体的には、上記間隔Ｌ１は、例えば、０．４５ｍｍ以上、また、例えば、２．４ｍｍ以下、好ましくは、１．５ｍｍ以下である。上記間隔Ｌ１が上記間隔Ｌ２以上であれば、後述する切断工程後の封止層５の歩留まりを向上させることができない場合がある。
　また、各光半導体素子３を、基板２に対して、例えば、フリップチップ実装する。あるいは、光半導体素子３を、基板２の電極（図示せず）とワイヤボンディング接続する。
　これにより、光半導体素子３が実装された基板２を用意する。
　なお、光半導体素子３が予め実装された基板２を、用意することもできる。
　　［封止工程］
　封止工程は、用意工程の後に実施される。図２および図３Ｂに示すように、封止工程では、まず、複数の封止層５を用意する。
　各封止層５は、シート状に予め形成されており、例えば、図１が参照されるように、各第１素子列４Ａに対応する、左右方向に長い（連続する）平面視略矩形状に形成されている。
　封止層５を用意するには、まず、封止組成物を用意する。
　封止組成物は、粒子を必須成分として含有し、具体的には、粒子および樹脂を含有する。
　粒子としては、例えば、蛍光体、充填剤などが挙げられる。
　蛍光体は、波長変換機能を有しており、例えば、青色光を黄色光に変換することのできる黄色蛍光体、青色光を赤色光に変換することのできる赤色蛍光体などが挙げられる。
　黄色蛍光体としては、例えば、（Ｂａ，Ｓｒ，Ｃａ）２ＳｉＯ４；Ｅｕ、（Ｓｒ，Ｂａ）２ＳｉＯ４：Ｅｕ（バリウムオルソシリケート（ＢＯＳ））などのシリケート蛍光体、例えば、Ｙ３Ａｌ５Ｏ１２：Ｃｅ（ＹＡＧ（イットリウム・アルミニウム・ガーネット）：Ｃｅ）、Ｔｂ３Ａｌ３Ｏ１２：Ｃｅ（ＴＡＧ（テルビウム・アルミニウム・ガーネット）：Ｃｅ）などのガーネット型結晶構造を有するガーネット型蛍光体、例えば、Ｃａ－α－ＳｉＡｌＯＮなどの酸窒化物蛍光体などが挙げられる。赤色蛍光体としては、例えば、ＣａＡｌＳｉＮ３：Ｅｕ、ＣａＳｉＮ２：Ｅｕなどの窒化物蛍光体などが挙げられる。蛍光体の形状としては、例えば、球状、板状、針状などが挙げられる。好ましくは、流動性の観点から、球状が挙げられる。蛍光体の最大長さの平均値（球状である場合には、平均粒子径）は、例えば、０．１μｍ以上、好ましくは、１μｍ以上であり、また、例えば、２００μｍ以下、好ましくは、１００μｍ以下である。蛍光体は、単独使用または併用することができる。蛍光体の配合割合は、樹脂１００質量部に対して、例えば、０．１質量部以上、好ましくは、０．５質量部以上であり、例えば、８０質量部以下、好ましくは、５０質量部以下である。
　充填剤としては、例えば、シリコーン粒子などの有機微粒子、例えば、シリカ、タルク、アルミナ、窒化アルミニウム、窒化ケイ素などの無機微粒子が挙げられる。また、充填剤の最大長さの平均値（球状である場合には、平均粒子径）は、例えば、０．１μｍ以上、好ましくは、１μｍ以上であり、また、例えば、２００μｍ以下、好ましくは、１００μｍ以下である。充填剤は、単独使用または併用することができる。充填剤の配合割合は、樹脂１００質量部に対して、例えば、０．１質量部以上、好ましくは、０．５質量部以上であり、また、例えば、７０質量部以下、好ましくは、５０質量部以下である。
　粒子の配合割合は、樹脂１００質量部に対して、例えば、０．１質量部以上、好ましくは、０．５質量部以上であり、また、例えば、８０質量部以下、好ましくは、６０質量部以下である。
　樹脂としては、例えば、加熱により可塑化する熱可塑性樹脂、例えば、加熱により硬化する熱硬化性樹脂、例えば、活性エネルギー線（例えば、紫外線、電子線など）の照射により硬化する活性エネルギー線硬化性樹脂などが挙げられる。熱可塑性樹脂としては、例えば、酢酸ビニル樹脂、エチレン・酢酸ビニル共重合体（ＥＶＡ）、塩化ビニル樹脂、ＥＶＡ・塩化ビニル樹脂共重合体などが挙げられる。熱硬化性樹脂としては、例えば、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、不飽和ポリエステル樹脂などが挙げられる。樹脂としては、好ましくは、熱硬化性樹脂および活性エネルギー線硬化性樹脂などの硬化性樹脂が挙げられる。
　硬化性樹脂としては、例えば、２段階硬化性樹脂、１段階硬化性樹脂などが挙げられ、好ましくは、２段階硬化性樹脂が挙げられる。
　２段階硬化性樹脂は、２段階の反応機構を有しており、１段階目の反応でＢステージ化（半硬化）し、２段階目の反応でＣステージ化（最終硬化）する。一方、１段階硬化性樹脂は、１段階の反応機構を有しており、１段階目の反応で完全硬化する。また、Ｂステージは、硬化性樹脂が、液状であるＡステージと、完全硬化したＣステージとの間の状態であって、硬化およびゲル化がわずかに進行し、圧縮弾性率がＣステージの弾性率よりも小さい状態である。
　封止組成物を調製するには、粒子および樹脂を配合する。なお、樹脂が硬化性樹脂である場合には、配合時の樹脂は、Ａステージである。
　続いて、この方法では、調製した封止組成物を、剥離シート６の表面に塗布する。具体的には、封止組成物を、剥離シート６の表面に、例えば、キャスティング、スピンコーティング、ロールコーティングなどの方法により適当な厚さで、上記したパターンで塗布して、皮膜を形成する。具体的には、図２に示すように、剥離シート６の下面に、第１素子列４Ａに対応するパターンで封止組成物の皮膜を形成する。
　その後、必要により、樹脂が硬化性樹脂である場合には、皮膜を、加熱および／または活性エネルギー線照射する。より具体的には、樹脂が２段階硬化性樹脂を含有する場合には、加熱および／または活性エネルギー線照射によって、封止層５をＢステージ化（半硬化）させる。
　これにより、シート状の封止層５を剥離シート６に支持されるように、形成する。
　左右方向に延びる複数の封止層５は、剥離シート６の下面において、前後方向に互いに間隔を隔てて配置される。図１に示すように、各封止層５は、各第１素子列４Ａをまとめて被覆できるように、つまり、左右方向に連続するように、基板２の上に設けられる。
　封止層５の寸法は、その用途および目的によって適宜調節され、具体的には、前後方向長さ（幅）が、光半導体素子３の前後方向長さ（幅）より長く、具体的には、光半導体素子３の幅に対して、例えば、１ｍｍ以上、好ましくは、２ｍｍ以上、より好ましくは、３ｍｍ以上長く、また、例えば、１０ｍｍ以下長い。また、剥離シート６の左右方向長さは、基板２の左右方向長さと同一である。前後方向に隣接する封止層５間の間隔Ｌ３の幅は、例えば、０．５ｍｍ以上、好ましくは、１０ｍｍ以上であり、また、例えば、１００ｍｍ以下、好ましくは、５０ｍｍ以下である。
　続いて、複数の封止層５を、各封止層５が厚み方向において各第１素子列４Ａの光半導体素子３と対向するように、配置する。
　その後、図１、図２および図３Ｃに示すように、複数の封止層５によって、複数の光半導体素子３を封止する。具体的には、図２および図３Ｂの矢印で示すように、複数の封止層５を、基板２に対して相対的に押し下げる。これによって、複数の封止層５のそれぞれが複数の第１素子列４Ａのそれぞれに対応する複数の光半導体素子３をまとめて被覆（埋設）して封止する。
　一方、各第２素子列４Ｂにおいては、複数の封止層５のそれぞれは、複数の光半導体素子３のそれぞれを埋設する。つまり、各第２素子列４Ｂにおいては、各封止層５は、各光半導体素子３を１対１で埋設する。また、各第２素子列４Ｂにおいては、複数の封止層５は、各光半導体素子３に対応して、左右方向に間隔が隔てられるように、複数の光半導体素子３を埋設する。
　これによって、各光半導体素子３の上面および側面（全側面。具体的には、前側面、後側面、右側面および左側面。）は、封止層５によって被覆される。また、第１素子列４Ａに対応する（各光半導体素子３の近傍の）基板２の上面が封止層５に被覆される一方、第１素子列４Ａに対応しない（各光半導体素子３に対して遠隔に位置する、つまり、隣接する光半導体素子３間の途中に位置する）基板２の上面が封止層５から露出する。これによって、基板２には、第１素子列４Ａに対応し、封止層５が形成される封止領域７と、第１素子列４Ａに対応せず、封止層５から露出する露出領域（非封止領域）８とが形成される。
　その後、封止層５が硬化性樹脂を含有する場合には、封止層５をＣステージ化（完全硬化）させる。
　これによって、単数の基板２、複数の光半導体素子３、複数の封止層５および単数の剥離シート６を備える光半導体装置集合体９を得る。
　　［切断工程］
　切断工程は、封止工程の後に実施される。切断工程では、図１および図３Ｄの破線で示すように、各第１素子列４Ａに対応する封止層５が左右方向において複数分割されるように、光半導体装置集合体９を切断する。すなわち、切断工程では、複数の光半導体素子３に対応する封止層５が左右方向において複数分割されるように、封止層５および基板２を切断する。光半導体装置集合体９の切断では、各第１素子列４Ａにおける複数の光半導体素子３が個片化されるように、第１素子列４Ａにおける各光半導体素子３間の封止層５および基板２を切断する。なお、各第２素子列４Ｂに対応する複数の光半導体素子３を個片化しない一方、第１素子列４Ａにおける各光半導体素子３間の封止層５および基板２を切断して、かかる光半導体素子３を個片化する。光半導体装置集合体９を切断するには、例えば、ダイシングブレードを用いるダイシング装置、カッターを用いるカッティング装置、レーザー照射装置などが用いられる。
　これによって、図９が参照されるように、基板２と、前後方向に１列に配置される複数の光半導体素子３と、複数の光半導体素子３のそれぞれを封止するように、かつ、基板２に封止領域７および露出領域８が形成されるように、設けられる封止層５と、それを支持する剥離シート６（図３Ｄ参照）とを備える、半導体装置の一例としての光半導体装置１を得る。
　　［剥離工程］
　剥離工程では、図２および図３Ｅの矢印で示すように、剥離シート６を封止層５から剥離する。
　これによって、基板２、光半導体素子３および封止層５を備える光半導体装置１を得る。
　得られた光半導体装置１は、例えば、光学分野、具体的には、発光装置（図示せず）などに用いられる。
　　＜第１実施形態の作用効果＞
　この方法によれば、封止工程では、粒子を含有する複数の封止層５が、各第２素子列４Ｂの光半導体素子３に１対１で対応して前後方向に間隔が隔てられるように、複数の半導体素子３を封止する。つまり、封止領域７に対応する複数の封止層５のすべては、複数の半導体素子３の封止に寄与することができる。そのため、封止層５を有効に利用することができる。その結果、封止層５の歩留まりを向上させて、光半導体装置１の製造コストを低減することができる。
　また、この方法によれば、用意工程では、複数の光半導体素子３を、前後方向および左右方向の両方において間隔を隔てて基板２に配置し、その後、封止工程によって、それら光半導体素子３を封止層５によって封止するので、光半導体装置１を効率的に製造することができる。
　また、封止工程では、左右方向に連続する封止層５によって、左右方向に互いに間隔を隔てて配置された光半導体素子３を封止するので、光半導体素子３を簡単かつ効率的に封止することができる。
　これとともに、切断工程によって、封止層５が左右方向において複数分割されるように、封止層５および基板２を切断するので、左右方向に連続した封止層５を、有効に利用することができる。
　とりわけ、この方法では、封止層５を前後方向に間隔が隔てられるように配置する一方、たとえ、封止層５を左右方向に連続するように配置しても、複数の光半導体素子３を、左右方向において隣接する光半導体素子３間の間隔Ｌ１が前後方向において隣接する光半導体素子３間の間隔Ｌ２よりも小さくなるように、配置する。そうすると、切断工程によって、左右方向において複数分割されるように切断された封止層５を、左右方向に隣接する光半導体素子３の封止に有効に寄与することができる。そのため、封止層５を効率的に利用することができる。
　また、とりわけ、用意工程では、前後方向に延びる基板２を用意するので、基板２を前後方向に連続して供給することができる。そのため、光半導体装置１を効率的に製造することができる。さらに、切断工程では、前後方向に延びる基板２を、前後方向において複数分割されるように、切断するので、得られる光半導体装置１は、前後方向に延びるように形成される。そのため、かかる光半導体装置１の左右方向の長さを所望の寸法に調整して、種々の用途、具体的には、前後方向に長い発光装置（図示せず）に好適に用いることができる。
　その結果、封止層５の歩留まりを向上させて光半導体装置１の製造コストを低減することができながら、光半導体装置１を効率的に製造することができる。
　また、この方法によれば、シート状に予め形成された封止層５によって、光半導体素子３を封止するので、封止層５の厚みを予め正確に調整することができ、そのため、封止の精度を向上させることができる。そのため、信頼性に優れる光半導体装置１を製造することができる。
　また、この方法によれば、封止層５の歩留まりを向上させて、光半導体装置１の製造コストを低減することができる。
　この光半導体装置１では、封止層５の歩留まりが向上されており、製造コストが低減されている。
　　＜第１実施形態の変形例＞
　第１実施形態では、シート状に予め形成された封止層５によって光半導体素子３を埋設して封止しているが、例えば、封止組成物からなるワニスを、基板２および光半導体素子３に対して、上記したパターンとなるように、直接塗布することもできる。
　この方法によれば、剥離シート６を用意する必要がない。そのため、剥離工程を実施することなく、光半導体装置１を得ることができる。その結果、工数を低減して、簡便な工程で、低コストで、光半導体装置１を製造することができる。
　上記した説明では、封止層５を単層から形成しているが、封止層５を、種類の異なる複数の層を厚み方向に積層して形成することもできる。その場合には、封止層５を構成する複数の層のうち、いずれか一の層に粒子が必須成分として含まれていればよい。言い換えれば、封止層５を構成する複数の層のうち、残部の層を、粒子を含有しない層として構成することもできる。
　また、本発明における半導体素子として光半導体素子３を一例として説明しているが、例えば、図示しないが、それらを、電子素子とすることもできる。
　電子素子は、電気エネルギーを、光以外のエネルギー、具体的には、信号エネルギーなどに変換する半導体素子であって、具体的には、トランジスタ、ダイオードなどが挙げられる。電子素子の寸法は、用途および目的によって適宜選択される。
　この場合、封止層５に含まれる充填剤としては、さらに、カーボンブラックなどの黒色顔料などが挙げられる。充填剤の配合割合は、樹脂１００質量部に対して、例えば、５質量部以上、好ましくは、１０質量部以上であり、また、例えば、９９質量部以下、好ましくは、９５質量部以下である。
　また、封止層５の物性（具体的には、圧縮弾性率など）は、上記した第１実施形態のそれと同一である。
　また、上記した実施形態では、図１および図３Ｄの破線で示すように、切断工程において、各第１素子列４Ａにおける複数（７個）の光半導体素子３を個片化、つまり、１つずつの光半導体素子３となるように、光半導体装置集合体９を切断している。しかし、例えば、図示しないが、各第１素子列４Ａにおける光半導体素子３の数より小さい数（具体的には、２～６個）の光半導体素子３の集合体を構成するように、光半導体装置集合体９を切断することもできる。その場合には、切断された光半導体装置集合体９において、１つの集合体における複数の光半導体素子３間の左右方向の間隔は、例えば、０．５ｍｍ以上、例えば、３ｍｍ以下である。
　　＜第２実施形態＞
　本発明の第２実施形態である光半導体装置１の製造方法を、図４、図５および図６Ａ～図Ｄを参照して説明する。
　図４、図５および図６Ａ～図Ｄにおいて、第１実施形態と同様の部材および工程については、同一の参照符号を付し、その詳細な説明を省略する。
　第１実施形態では、複数の封止層５を、左右方向に長く延び、前後方向に互いに間隔を隔てて基板２に配置しているが、第２実施形態では、複数の封止層５を、前後方向に長く延び、左右方向に互いに間隔を隔てて基板２に配置することもできる。
　この光半導体装置１の製造方法は、用意工程（図６Ａおよび図６Ｂ参照）、封止工程（図６Ｃ参照）、切断工程（図４および図５参照）、および、剥離工程（図６Ｄ参照）を備える。
　　［封止工程］
　封止工程は、用意工程の後に実施される。封止工程では、まず、図５および図６Ｂに示すように、複数の封止層５を用意する。
　各封止層５は、シート状に予め形成されており、図４に示すように、例えば、各第２素子列４Ｂに対応する、前後方向に長い平面視略矩形状に形成されている。各封止層５の左右方向長さは、例えば、第１実施形態における各封止層５の前後方向長さと同様である。また、左右方向に隣接する封止層５間の間隔は、第１実施形態において前後方向に隣接する封止層５の間隔Ｌ３と同様である。
　　［切断工程］
　切断工程では、図４および図５に示すように、各第２素子列４Ｂに対応する封止層５が前後方向において複数分割されるように、光半導体装置集合体９を切断する。すなわち、切断工程では、複数の光半導体素子３に対応する封止層５が前後方向において複数分割されるように、封止層５および基板２を切断する。光半導体装置集合体９の切断では、各第２素子列４Ｂにおける複数の光半導体素子３が個片化されるように、第２素子列４Ｂにおける各光半導体素子３間の封止層５および基板２を切断する。
　　＜第２実施形態の作用効果＞
　第２実施形態によれば、第１実施形態と異なり、封止工程では、前後方向に連続する封止層５によって、前後方向に互いに間隔を隔てて配置された光半導体素子３を封止するので、前後方向に隣接配置される光半導体素子３を簡単かつ効率的に封止することができる。
　これとともに、切断工程によって、封止層５が前後方向において複数分割されるように、封止層５および基板２を切断するので、前後方向に連続する基板２を有効に利用することができる。
　一方、左右方向長さが同一である封止層５および基板２を備える、複数の光半導体装置１を効率的に製造することができる。
　他方、複数の光半導体素子３を、左右方向において隣接する光半導体素子３間の間隔Ｌ１が前後方向において隣接する光半導体素子３間の間隔Ｌ２よりも小さくなるように、配置する場合（つまり、Ｌ１＜Ｌ２の関係を満足する場合）には、切断工程によって、前後方向に連続していた封止層５を、前後方向において複数分割されるように切断すれば、各光半導体素子３の上記した間隔によって、左右方向における光半導体素子３に対する封止層５のマージン（つまり、光半導体素子３の左右方向両外側部分）の面積は、第１実施形態の前後方向における光半導体素子３に対する封止層５のマージン（つまり、光半導体素子３の前後方向両外側部分）の面積に比べて、狭い。つまり、第１実施形態は、第２実施形態に比べて、封止層５の上記したマージンを広い面積で確保することができる。そのため、第１実施形態は、第２実施形態に比べて、封止層５の歩留まりがより一層良好である。
　　＜第３実施形態＞
　本発明の第３実施形態である光半導体装置１の製造方法を、図７を参照して説明する。
　図７において、第２実施形態と同様の部材および工程については、同一の参照符号を付し、その詳細な説明を省略する。
　第１実施形態および第２実施形態では、図１および図４が参照されるように、用意工程において、複数の光半導体素子３を、左右方向において隣接する光半導体素子３間の間隔Ｌ１が前後方向において隣接する光半導体素子３間の間隔Ｌ２よりも小さくなるように、つまり、Ｌ１＜Ｌ２の関係を満足するように、配置している。しかしながら、第３実施形態では、図７に示すように、用意工程において、複数の光半導体素子３を、左右方向において隣接する光半導体素子３間の間隔Ｌ１が前後方向において隣接する光半導体素子３間の間隔Ｌ２よりも大きくなるように、つまり、Ｌ１＞Ｌ２の関係を満足するように、配置する。
　つまり、各光半導体素子３間の左右方向の間隔（左右方向のピッチ）Ｌ１は、例えば、３ｍｍ以上、好ましくは、５ｍｍ以上であり、また、例えば、１５０ｍｍ以下、好ましくは、７０ｍｍ以下である。一方、各光半導体素子３間の前後方向の間隔（前後方向のピッチ）Ｌ２は、例えば、各光半導体素子３間の左右方向の間隔（左右方向のピッチ）Ｌ１に比べて、小さく（つまり、Ｌ１＞Ｌ２の関係を満足する）、具体的には、上記間隔Ｌ１に対して、例えば、８０％未満、好ましくは、５０％以下であり、また、１５％以上である。より具体的には、上記間隔Ｌ２は、例えば、０．４５ｍｍ以上、また、例えば、２．４ｍｍ以下、好ましくは、１．５ｍｍ以下である。上記間隔Ｌ２が上記間隔Ｌ１以上であれば、後述する切断工程後の封止層５の歩留まりを向上させることができない場合がある。
　　＜第３実施形態の作用効果＞
　この第３実施形態では、用意工程において、複数の光半導体素子３を、左右方向において隣接する光半導体素子３間の間隔Ｌ１が前後方向において隣接する光半導体素子３間の間隔Ｌ２よりも大きくなるように、つまり、Ｌ１＞Ｌ２の関係を満足するように、配置するので、その後の切断工程において、前後方向に連続していた封止層５を、前後方向において複数分割されるように切断すれば、各光半導体素子３の上記した間隔によって、左右方向における光半導体素子３に対する封止層５のマージン（つまり、光半導体素子３の左右方向両外側部分）の面積は、上記した第２実施形態の左右方向における光半導体素子３に対する封止層５のマージン（つまり、光半導体素子３の左右方向両外側部分）の面積に比べて、狭い。つまり、第３実施形態は、第２実施形態に比べて、封止層５の上記したマージンを広い面積で確保することができる。そのため、第３実施形態は、第２実施形態に比べて、封止層５の歩留まりがより一層良好である。
　　＜第４実施形態＞
　本発明の第４実施形態である光半導体装置１の製造方法を、図８を参照して説明する。
　図８において、第１実施形態と同様の部材および工程については、同一の参照符号を付し、その詳細な説明を省略する。
　第１実施形態では、封止層５を、各第１素子列４Ａの複数の光半導体素子３に対応するパターンで形成し、また、第２実施形態では、封止層５を、各第２素子列４Ｂの複数の光半導体素子３に対応するパターンで形成しているが、例えば、図８に示すように、単数（１つ）の光半導体素子３に対応するパターンで、複数配置することもできる。
　　［封止工程］
　各封止層５は、各光半導体素子３に対応しており、具体的には、平面視において、各光半導体素子３を含む平面視略矩形状に形成されている。また、複数の封止層５は、前後方向および左右方向に互いに間隔を隔てて整列配置される。
　一方、露出領域８は、平面視において、封止領域７を囲む略碁盤目状に形成される。
　　［切断工程］
　切断工程では、例えば、光半導体素子３が個片化されるように、基板２を切断する。
　あるいは、複数個の光半導体素子３がユニットとなるように、基板２を切断して、複数の光半導体素子３を有する光半導体装置１を得ることもできる。
　　＜第４実施形態の作用効果＞
　そして、この方法では、切断工程において、封止層５を切断することなく、基板２のみを切断するので、封止層５の切断に伴う封止層５の損傷などを防止することができる。
　＜第５実施形態＞
　本発明の第５実施形態である光半導体装置１の製造方法を、図９を参照して説明する。
　図９において、第１実施形態と同様の部材および工程については、同一の参照符号を付し、その詳細な説明を省略する。
　第１実施形態では、複数の光半導体素子３を、第１素子列４Ａおよび第２素子列４Ｂが形成されるように、基板２に配置しているが、例えば、図９に示すように、第２素子列４Ｂのみが形成されるように、基板２に配置することもできる。
　すなわち、複数の光半導体素子３は、基板２に対して、前後方向に間隔を隔てて、左右方向に１列（縦列）に配置されている。
　この第５実施形態の方法は、第１実施形態で説明した切断工程を備えない。つまり、封止工程後の剥離シート６を、剥離工程において、封止層５から剥離して、光半導体装置１を得る。
　　＜第５実施形態の作用効果＞
　そして、この方法は、切断工程を備えないので、工数を低減することができ、簡易な工程で、かつ、製造コストを低減しながら、光半導体装置１を製造することができる。
　なお、上記発明は、本発明の例示の実施形態として提供したが、これは単なる例示に過ぎず、限定的に解釈してはならない。当該技術分野の当業者によって明らかな本発明の変形例は、後記特許請求の範囲に含まれる。
　半導体装置の製造方法は、光半導体などの半導体装置の製造に用いられる。
１     光半導体装置
２     基板
３     光半導体素子
５     封止層
Ｌ１   左右方向において隣接する光半導体素子間の間隔
Ｌ２   前後方向において隣接する光半導体素子間の間隔

Claims (7)

  1. 　基板に実装され、第１方向に互いに間隔が隔てられる複数の半導体素子を用意する用意工程、および、
    　粒子を含有する複数の封止層が、各前記半導体素子に１対１で対応して前記第１方向に間隔が隔てられるように、複数の前記半導体素子を封止する封止工程
    を備えることを特徴とする、半導体装置の製造方法。
  2. 　前記用意工程では、複数の前記半導体素子を、前記第１方向に対して交差する第２方向に互いに間隔を隔てて配置し、
    　前記封止工程では、前記第２方向に連続する前記封止層によって、前記半導体素子を封止し、
    　前記封止工程の後に、複数の前記半導体素子に対応する前記封止層が前記第２方向において複数分割されるように、前記封止層および前記基板を切断する切断工程をさらに備えることを特徴とする、請求項１に記載の半導体装置の製造方法。
  3. 　複数の前記半導体素子を、前記第２方向において隣接する前記半導体素子間の間隔が前記第１方向において隣接する前記半導体素子間の間隔より小さくなるように、配置する
    ことを特徴とする
    請求項２に記載の半導体装置の製造方法。
  4. 　前記用意工程では、前記第１方向に延びる前記基板を用意する
    ことを特徴とする、請求項２に記載の半導体装置の製造方法。
  5. 　前記封止工程では、シート状に予め形成された前記封止層によって、前記半導体素子を封止する
    ことを特徴とする、請求項１に記載の半導体装置の製造方法。
  6. 　前記粒子が、蛍光体を含有し、
    　前記半導体素子が、光半導体素子である
    光半導体装置の製造方法である
    ことを特徴とする、請求項１に記載の半導体装置の製造方法。
  7. 　基板に実装され、第１方向に互いに間隔が隔てられる複数の半導体素子を用意する用意工程、および、粒子を含有する複数の封止層が、各前記半導体素子に１対１で対応して前記第１方向に間隔が隔てられるように、複数の前記半導体素子を封止する封止工程を備える導体装置の製造方法により得られることを特徴とする、半導体装置。
     
PCT/JP2014/071564 2013-10-23 2014-08-18 半導体装置およびその製造方法 WO2015059989A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201480051312.3A CN105556686A (zh) 2013-10-23 2014-08-18 半导体装置及其制造方法
KR1020167010544A KR20160074504A (ko) 2013-10-23 2014-08-18 반도체 장치 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-219877 2013-10-23
JP2013219877A JP2015082580A (ja) 2013-10-23 2013-10-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2015059989A1 true WO2015059989A1 (ja) 2015-04-30

Family

ID=52992598

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/071564 WO2015059989A1 (ja) 2013-10-23 2014-08-18 半導体装置およびその製造方法

Country Status (5)

Country Link
JP (1) JP2015082580A (ja)
KR (1) KR20160074504A (ja)
CN (1) CN105556686A (ja)
TW (1) TW201517324A (ja)
WO (1) WO2015059989A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469780B (zh) * 2015-08-18 2018-02-13 江苏诚睿达光电有限公司 一种基于串联滚压的有机硅树脂光转换体贴合封装led的工艺方法
CN106469768B (zh) * 2015-08-18 2018-02-02 江苏诚睿达光电有限公司 一种异形有机硅树脂光转换体贴合封装led的装备系统
CN106469767B (zh) * 2015-08-18 2017-12-01 江苏诚睿达光电有限公司 一种基于串联滚压的有机硅树脂光转换体贴合封装led的装备系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038315A (ja) * 2007-08-03 2009-02-19 Sharp Corp 発光装置の製造方法
JP2013506985A (ja) * 2009-10-01 2013-02-28 エクセリタス カナダ，インコーポレイテッド 横向きあるいは上向きデバイス配置のラミネートリードレスキャリアパッケージングを備えた光電子デバイス
JP2013136671A (ja) * 2011-12-28 2013-07-11 Nitto Denko Corp シリコーン樹脂シート、硬化シート、発光ダイオード装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038315A (ja) * 2007-08-03 2009-02-19 Sharp Corp 発光装置の製造方法
JP2013506985A (ja) * 2009-10-01 2013-02-28 エクセリタス カナダ，インコーポレイテッド 横向きあるいは上向きデバイス配置のラミネートリードレスキャリアパッケージングを備えた光電子デバイス
JP2013136671A (ja) * 2011-12-28 2013-07-11 Nitto Denko Corp シリコーン樹脂シート、硬化シート、発光ダイオード装置およびその製造方法

Also Published As

Publication number Publication date
KR20160074504A (ko) 2016-06-28
TW201517324A (zh) 2015-05-01
JP2015082580A (ja) 2015-04-27
CN105556686A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
US9070844B2 (en) Semiconductor light emitting element and method for manufacturing same
US9087974B2 (en) Semiconductor light emitting device and method for manufacturing the same
TW201401576A (zh) 密封層被覆半導體元件、其製造方法及半導體裝置
US20140339582A1 (en) Resin sheet laminate, method for manufacturing the same and method for manufacturing led chip with phosphor-containing resin sheet
US20120193648A1 (en) Conformally coated light emitting devices and methods for providing the same
US9351399B2 (en) Light-emitting device, light-emitting device assembly, and electrode-bearing substrate in which a fragile region is formed in a substrate, and light emitting device cut from light-emitting device assembly
CN102270721A (zh) 半导体发光器件以及其制造方法
US20140001948A1 (en) Reflecting layer-phosphor layer-covered led, producing method thereof, led device, and producing method thereof
JP2010517290A (ja) ウェーハレベルの燐光体被覆方法およびその方法を利用して製作される装置
JP2014135471A (ja) 発光装置、発光装置集合体および電極付基板
KR20120117660A (ko) 반사 수지 시트, 발광 다이오드 장치 및 그 제조 방법
US8907502B2 (en) Encapsulating layer-covered semiconductor element, producing method thereof, and semiconductor device
WO2015059989A1 (ja) 半導体装置およびその製造方法
KR101803874B1 (ko) 반도체 발광 소자를 이용한 차량용 램프 및 이의 제조방법
DE102012216552A1 (de) Herstellen einer LED-Leuchtvorrichtung mit Konverterschicht
JP2017228658A (ja) 蛍光体層付光半導体素子およびその製造方法
US20130229805A1 (en) Light-emitting device assembly and lighting device
JP5902291B2 (ja) 封止シートおよびその製造方法
TW201340427A (zh) 半導體基板、半導體裝置、及半導體裝置之製造方法
KR102512356B1 (ko) 발광장치 및 그 제조방법
TW201448283A (zh) 光半導體裝置之製造方法、系統、製造條件決定裝置及製造管理裝置
KR20130110381A (ko) 파장변환층을 구비한 반도체 발광소자 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480051312.3

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20167010544

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14855924

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 14855924

Country of ref document: EP

Kind code of ref document: A1