TW201340427A - 半導體基板、半導體裝置、及半導體裝置之製造方法 - Google Patents

半導體基板、半導體裝置、及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201340427A
TW201340427A TW102110541A TW102110541A TW201340427A TW 201340427 A TW201340427 A TW 201340427A TW 102110541 A TW102110541 A TW 102110541A TW 102110541 A TW102110541 A TW 102110541A TW 201340427 A TW201340427 A TW 201340427A
Authority
TW
Taiwan
Prior art keywords
semiconductor
substrate
semiconductor substrate
circuit board
sealing
Prior art date
Application number
TW102110541A
Other languages
English (en)
Inventor
Ryuichi Kimura
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201340427A publication Critical patent/TW201340427A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明之半導體基板包括：電路基板，其由外部供給電力；複數個半導體元件，其支持於電路基板上；及複數條金屬線，其對應於複數個半導體元件之各者而設置，且一端電性連接於半導體元件，另一端電性連接於電路基板。複數條金屬線以沿於電路基板上具有中心點之假想圓之徑向之方式延伸。

Description

半導體基板、半導體裝置、及半導體裝置之製造方法
本發明係關於一種半導體基板、包括該半導體基板之半導體裝置、及該半導體裝置之製造方法。
先前，已知利用樹脂密封發光二極體(LED，Light Emitting Diode)等半導體元件。
例如，提出有：於搭載複數個LED晶片之LED晶片搭載基板上，設置具有包含聚矽氧樹脂之樹脂層的光半導體密封用片材，將光半導體密封用片材於LED晶片搭載基板上一面加熱一面加壓，而利用樹脂層密封複數個LED晶片(例如參照日本專利特開2010-123802號公報)。
然而，若利用上述日本專利特開2010-123802號公報所記載之方法來密封以金屬線連接LED晶片與基板之LED晶片搭載基板(所謂之打線接合型)，則於將光半導體密封用片材於LED晶片搭載基板上一面加熱一面加壓時，有軟化之樹脂層流動，金屬線向樹脂層之流動方向變形(傾倒)之情況。
若金屬線變形，則有金屬線與LED晶片之連接、或金屬線與基板之連接斷裂之虞。
因此，本發明之目的在於提供一種可於密封半導體元件時抑制金屬線之變形的半導體基板、包括該半導體基板之半導體裝置、及該半導體裝置之製造方法。
本發明之半導體基板之特徵在於包括：電路基板，其由外部供給電力；複數個半導體元件，其支持於上述電路基板上；及複數條金屬線，其對應於上述複數個半導體元件之各者而設置，且一端電性連接於上述半導體元件，另一端電性連接於上述電路基板；且上述複數條金屬線以沿於上述電路基板上具有中心點之假想圓之徑向之方式延伸。
又，本發明之半導體基板較佳為上述複數個半導體元件為發光二極體。
又，本發明之半導體基板較佳為上述複數條金屬線之線徑為10~100 μm。
又，本發明之半導體基板較佳為上述複數個半導體元件以沿上述假想圓之徑向之方式配置複數行。
又，本發明之半導體裝置之特徵在於包括：上述半導體基板；及密封層，其總括地密封上述複數個半導體元件。
又，本發明之半導體裝置較佳為上述密封層係藉由使由密封樹脂成形為片狀之密封片材硬化而獲得。
又，本發明之半導體裝置較佳為上述密封樹脂為聚矽氧樹脂。
又，本發明之半導體裝置之製造方法之特徵在於包含以下步驟：準備上述半導體基板；於上述半導體基板之上側配置由密封樹脂成形為片狀之密封片材；及將上述密封片材以向上述複數條金屬線延伸之方向變形之方式朝向上述半導體基板進行加壓。
又，本發明之半導體裝置之製造方法之特徵在於包含以 下步驟：準備半導體基板，該半導體基板包括：電路基板，其由外部供給電力；半導體元件，其支持於上述電路基板上；及金屬線，其一端電性連接於上述半導體元件，另一端電性連接於上述電路基板；於上述半導體基板之上側配置由密封樹脂成形為片狀之密封片材；及將上述密封片材以向上述金屬線延伸之方向變形之方式朝向上述半導體基板進行加壓。
根據本發明之半導體基板，電性連接半導體元件與電路基板之金屬線係以沿於電路基板上具有中心點之假想圓之徑向之方式延伸。
因此，於製造半導體裝置時，藉由將密封片材以自電路基板上之中心點沿假想圓之徑向延伸之方式壓縮，可使密封片材延伸之方向與金屬線延伸之方向大致一致。
藉此，可減少壓縮密封片材時對金屬線之推壓力。
其結果，可於密封半導體元件時抑制金屬線之變形。
又，根據本發明之半導體之製造方法，將密封片材以向金屬線延伸之方向變形之方式朝向半導體基板進行加壓。
因此，可使密封片材延伸之方向與金屬線延伸之方向大致一致。
其結果，可減少壓縮密封片材時對金屬線之推壓力。
圖1表示本發明之半導體裝置之一實施形態。圖2表示圖1所示之半導體基板。
如圖1所示，半導體裝置1包括具備發光二極體5(下述) 之半導體基板2、及密封發光二極體5(下述)之密封層3。
再者，於以下說明中，於提及方向之情形時，以水平載置半導體裝置1之情況為基準，將圖1(a)中之紙面上下方向設為縱向，將圖1(a)中之紙面左右方向設為橫向。再者，縱向及橫向包含於水平方向。又，將圖1(b)中之紙面上下方向設為上下方向。
如圖2所示，半導體基板2形成為俯視時大致矩形之平板形狀。半導體基板2包括電路基板4、複數個(9個)作為半導體元件之發光二極體5(a~i)、及複數條(9條)金屬線6。
電路基板4形成為於縱向及橫向上延伸之俯視時大致矩形之平板形狀。電路基板4由例如鋁等金屬材料、例如氧化鋁等陶瓷材料、例如聚醯亞胺等樹脂材料等通常用於光半導體裝置之材料所形成。又，電路基板4於其上表面具備配線圖案(未圖示)。配線圖案(未圖示)以逐一對應於複數個發光二極體5之各者之方式具備複數個電極(未圖示)。又，對電路基板4(之配線圖案(未圖示))供給來自外部之電力。
複數個發光二極體5於電路基板4之上表面(未形成配線圖案(未圖示)之電路基板4之上表面)上，於縱向上相互隔開間隔而並列配置有複數個(3個)，於橫向上相互隔開間隔而並列配置有複數行(3行)。又，複數個發光二極體5中之配置於縱向中央且橫向中央之發光二極體5e配置於電路基板4之中心(縱向中央部且橫向中央部)。
發光二極體5形成為俯視時大致矩形之平板形狀，且藉 由來自電路基板4之電力而發光。
發光二極體5之1邊之長度例如為0.1~5 mm。發光二極體5之厚度例如為10~1,000 μm。
發光二極體5之縱向及橫向上之間隔例如為0.1~50 mm，較佳為1~5 mm。
複數條金屬線6係逐一對應於複數個發光二極體5之各者而設置。金屬線6形成為線狀，且其一端電性連接於發光二極體5之上表面，另一端電性連接於電路基板4(之電極(未圖示))。
作為金屬線6之材料，例如可列舉金、銀、銅等用作半導體之打線接合材料之材料，就耐腐蝕性之觀點而言，較佳為列舉金。
金屬線6之線徑(粗細)例如為10~100 μm，較佳為30~50 μm。若金屬線6之線徑超過上述範圍，則有半導體基板2之成本變高之情況、遮擋來自發光二極體5之發光之面積增加之情況、及密封樹脂流動時之接觸面積增加之情況。又，若金屬線6之線徑未達上述範圍，則有金屬線6之強度降低而容易變形之情況。
又，金屬線6係於連接發光二極體5與電路基板4之狀態下彎曲或彎折，形成為大致弧形狀(例如三角弧形狀、四角弧形狀、圓弧形狀等)。
自金屬線6之一端起至金屬線6之上端部為止之上下方向距離H1例如為100~2000 μm，較佳為300~1000 μm。
自金屬線6之另一端起至金屬線6之上端部為止之上下方 向距離H2例如為100~2000 μm，較佳為300~1000 μm。
若自金屬線6之一端或另一端起至金屬線6之上端部為止之上下方向距離(H1、H2)為上述範圍內，則可抑制金屬線6之變形。
金屬線6之兩端間之水平方向距離D例如為0.2~5 mm，較佳為0.5~2 mm。若金屬線6之兩端間之水平方向距離D超過上述範圍，則有金屬線6容易變形之情況。
又，金屬線6以沿以電路基板4上之基準點A為中心點之假想圓I之徑向之方式跨及一端與另一端而延伸。
基準點A為用以定位下述聚矽氧樹脂片材11之中心之成為基準之點，且係於電路基板4上任意設定，於本實施形態中，設定於電路基板4之中心(縱向中央部且橫向中央部)。
即，上述複數個發光二極體5以沿假想圓I(下述)之徑向之方式配置有複數行(4行)。
詳細而言，於本實施形態中，複數個發光二極體5合計配置有4行，分別為：包含於電路基板4之橫向中央縱向地並列配置之3個發光二極體5(b、e、h)之行(1行)、包含於電路基板4之縱向中央橫向地並列配置之3個發光二極體5(d、e、f)之行(1行)、及包含分別沿電路基板4之2條對角線並列配置之3個發光二極體5((a、e、i)或(c、e、g))之行(2行)。
如圖1所示，密封層3以被覆發光二極體5之方式積層於電路基板4之上表面。密封層3係於下文詳細敍述，包含聚 矽氧樹脂。
圖3及圖4係說明本發明之半導體裝置之製造方法之說明圖。
繼而，說明半導體裝置1之製造方法。
於製造半導體裝置1時，首先，準備上述半導體基板2。
又，於製造半導體裝置1時，另外準備作為密封片材之聚矽氧樹脂片材11。
如圖3(a)及圖4所示，聚矽氧樹脂片材11形成為俯視時大致矩形之片狀，且包括剝離膜12、及積層於剝離膜12之密封樹脂層13。再者，作為聚矽氧樹脂片材11之形狀，並不限定於上述俯視時大致矩形狀，可根據半導體基板2之形狀或發光二極體5之配置適當設定，例如可列舉俯視時大致圓形狀、俯視時大致多邊形狀等。
剝離膜12例如由聚對苯二甲酸乙二酯膜、聚苯乙烯膜、聚丙烯膜、聚碳酸酯膜、丙烯酸系膜、聚矽氧樹脂膜、苯乙烯樹脂膜、氟樹脂膜等樹脂膜所形成。再者，亦可對剝離膜12之表面實施脫模處理。
剝離膜12之厚度例如為20~100 μm，較佳為30~50 μm。只要剝離膜12之厚度為上述範圍內，則可抑制成本之增大並且實現良好之處理性(將剝離膜12自聚矽氧樹脂片材11剝離時之處理性)。
密封樹脂層13由包含作為密封樹脂之聚矽氧樹脂的密封樹脂組合物形成。
作為密封樹脂組合物，例如可列舉2階段硬化型聚矽氧 樹脂組合物、1階段硬化型聚矽氧樹脂組合物等熱硬化性聚矽氧樹脂組合物等。
所謂2階段硬化型聚矽氧樹脂組合物，係定義為具有2階段之反應機制，於第1階段之反應中B階段化(半硬化)，於第2階段之反應中C階段化(最終硬化)的熱硬化性聚矽氧樹脂組合物。
再者，B階段為密封樹脂組合物可溶於溶劑之A階段與最終硬化之C階段之間之狀態，且為稍進行硬化及凝膠化、於溶劑中膨潤但未完全溶解、雖藉由加熱而軟化但未熔融之狀態。
作為2階段硬化型聚矽氧樹脂組合物之未硬化體(第1階段之硬化前)，例如可列舉縮合反應-加成反應硬化型聚矽氧樹脂組合物。
縮合反應-加成反應硬化型聚矽氧樹脂組合物為可藉由加熱而進行縮合反應及加成反應之熱硬化性聚矽氧樹脂組合物，更具體而言，為可藉由加熱而進行縮合反應而成為B階段(半硬化)，繼而，可藉由進一步之加熱而進行加成反應(具體而言，例如為矽氫化反應)而成為C階段(最終硬化)的熱硬化性聚矽氧樹脂組合物。
作為此種縮合反應-加成反應硬化型聚矽氧樹脂組合物，可列舉：例如含有兩末端為矽烷醇基之聚矽氧烷、含烯基之三烷氧基矽烷、有機氫矽氧烷、縮合觸媒及矽氫化觸媒的第1縮合反應-加成反應硬化型聚矽氧樹脂組合物；例如含有兩末端為矽烷醇基之聚矽氧烷、含乙烯系不飽和 烴基之矽化合物(以下，稱為乙烯系矽化合物)、含環氧基之矽化合物、有機氫矽氧烷、縮合觸媒及加成觸媒(矽氫化觸媒)的第2縮合反應-加成反應硬化型聚矽氧樹脂組合物；例如含有兩末端矽烷醇基型聚矽氧油、含烯基之二烷氧基烷基矽烷、有機氫矽氧烷、縮合觸媒及矽氫化觸媒的第3縮合反應-加成反應硬化型聚矽氧樹脂組合物；例如含有於1分子中具有至少2個烯基矽烷基之有機聚矽氧烷、於1分子中具有至少2個氫矽烷基之有機聚矽氧烷、矽氫化觸媒及硬化延遲劑的第4縮合反應-加成反應硬化型聚矽氧樹脂組合物；例如含有於1分子中一併具有至少2個乙烯系不飽和烴基及至少2個氫矽烷基之第1有機聚矽氧烷、不含乙烯系不飽和烴基而於1分子中具有至少2個氫矽烷基之第2有機聚矽氧烷、矽氫化觸媒及矽氫化抑制劑的第5縮合反應-加成反應硬化型聚矽氧樹脂組合物；例如含有於1分子中一併具有至少2個乙烯系不飽和烴基及至少2個矽烷醇基之第1有機聚矽氧烷、不含乙烯系不飽和烴基而於1分子中具有至少2個氫矽烷基之第2有機聚矽氧烷、矽氫化抑制劑、及矽氫化觸媒的第6縮合反應-加成反應硬化型聚矽氧樹脂組合物；例如含有矽化合物、及硼化合物或鋁化合物的第7縮合反應-加成反應硬化型聚矽氧樹脂組合物；例如含有聚鋁矽氧烷及矽烷偶合劑的第8縮合反應-加成反應硬化型聚矽氧樹脂組合物等。
該等縮合反應-加成反應硬化型聚矽氧樹脂組合物可單獨使用或併用2種以上。
作為縮合反應-加成反應硬化型聚矽氧樹脂組合物，較佳為列舉第2縮合反應-加成反應硬化型聚矽氧樹脂組合物。
於第2縮合反應-加成反應硬化型聚矽氧樹脂組合物中，兩末端為矽烷醇基之聚矽氧烷、乙烯系矽化合物及含環氧基之矽化合物為縮合原料(供縮合反應之原料)，乙烯系矽化合物及有機氫矽氧烷為加成原料(供加成反應之原料)。
另一方面，所謂1階段硬化型聚矽氧樹脂組合物，係定義為具有1階段之反應機制，於第1階段之反應中最終硬化之熱硬化性聚矽氧樹脂組合物。
作為1階段硬化型聚矽氧樹脂組合物，例如可列舉加成反應硬化型聚矽氧樹脂組合物等。
加成反應硬化型聚矽氧樹脂組合物例如含有成為主劑之含乙烯系不飽和烴基之聚矽氧烷、及成為交聯劑之有機氫矽氧烷。
作為含乙烯系不飽和烴基之聚矽氧烷，例如可列舉含烯基之聚二甲基矽氧烷、含烯基之聚甲基苯基矽氧烷、含烯基之聚二苯基矽氧烷等。
於加成反應硬化型聚矽氧樹脂組合物中，通常以不同之整體提供含乙烯系不飽和烴基之聚矽氧烷與有機氫矽氧烷。具體而言，以含有主劑(含乙烯系不飽和烴基之聚矽氧烷)之A液與含有交聯劑(有機氫矽氧烷)之B液之2液之形式提供。再者，兩者之加成反應所需之公知之觸媒係添加於含乙烯系不飽和烴基之聚矽氧烷中。
此種加成反應硬化型聚矽氧樹脂組合物於混合主劑(A液)及交聯劑(B液)而製備混合液，並由混合液成形為上述密封樹脂層13之形狀之步驟中，含乙烯系不飽和烴基之聚矽氧烷與有機氫矽氧烷進行加成反應而使加成反應硬化型聚矽氧樹脂組合物硬化，形成聚矽氧彈性體(硬化體)。
並且，密封樹脂層13例如包含最終硬化前或最終硬化後之熱硬化性聚矽氧樹脂組合物，較佳為包含最終硬化前之熱硬化性聚矽氧樹脂組合物。
密封樹脂層13進而較佳為於熱硬化性聚矽氧樹脂組合物為2階段硬化型聚矽氧樹脂組合物之情形時，包含2階段硬化型聚矽氧樹脂組合物之1階段硬化體，又，於熱硬化性聚矽氧樹脂組合物為1階段硬化型聚矽氧樹脂組合物之情形時，包含1階段硬化型聚矽氧樹脂組合物之未硬化體(硬化前)。
密封樹脂層13尤佳為2階段硬化型聚矽氧樹脂組合物之1階段硬化體。
再者，於密封樹脂層13中，亦可視需要以適當比例含有螢光體、填充劑。
作為螢光體，例如可列舉可將藍色光轉換成黃色光之黃色螢光體等。作為此種螢光體，例如可列舉於複合金屬氧化物或金屬硫化物等中摻雜有例如鈰(Ce)或銪(Eu)等金屬原子之螢光體。
具體而言，作為螢光體，可列舉：例如Y3Al5O12：Ce(YAG(Yttrium Aluminum Garnet，釔鋁石榴石)：Ce)、 (Y,Gd)3Al5O12：Ce、Tb3Al3O12：Ce、Ca3Sc2Si3O12：Ce、Lu2CaMg2(Si,Ge)3O12：Ce等具有石榴石型結晶結構之石榴石型螢光體；例如(Sr,Ba)2SiO4：Eu、Ca3SiO4Cl2：Eu、Sr3SiO5：Eu、Li2SrsiO4：Eu、Ca3Si2O7：Eu等矽酸鹽螢光體；例如CaAl12O19：Mn、SrAl2O4：Eu等鋁酸鹽螢光體；例如ZnS：Cu,Al、CaS：Eu、CaGa2S4：Eu、SrGa2S4：Eu等硫化物螢光體；例如CaSi2O2N2：Eu、SrSi2O2N2：Eu、BaSi2O2N2：Eu、Ca-α-SiAlON等氮氧化物螢光體；例如CaAlSiN3：Eu、Casi5N8：Eu等氮化物螢光體；例如K2SiF6：Mn、K2TiF6：Mn等氟化物系螢光體等。較佳為列舉石榴石型螢光體，進而較佳為Y3Al5O12：Ce。
作為填充劑，例如可列舉聚矽氧微粒子、玻璃、氧化鋁、二氧化矽(熔融二氧化矽、晶質二氧化矽、超微粉無定型二氧化矽或疏水性超微粉二氧化矽等)、氧化鈦、氧化鋯、滑石、黏土、硫酸鋇等，該等填充劑可單獨使用或併用2種以上。較佳為列舉聚矽氧微粒子、氧化矽。
又，於密封樹脂層13中可以適當比例添加例如改性劑、界面活性劑、染料、顏料、防變色劑、紫外線吸收劑等公知之添加物。
密封樹脂層13之硬度為如其壓縮彈性模數例如成為0.01 MPa以上、較佳為成為0.01~1.0 MPa、更佳為成為0.04~0.2 MPa般之硬度。
又，密封樹脂層13形成為可總括地密封複數個發光二極體5、及複數條金屬線6之尺寸。
具體而言，於該實施形態中，聚矽氧樹脂片材11之縱向長度例如為於縱向上配置於最靠一側之發光二極體5之金屬線6之一端(電性連接於電路基板4之電極(未圖示)之端部，以下相同)與於縱向上配置於最靠另一側之發光二極體5之金屬線6之另一端的距離以上。再者，聚矽氧樹脂片材11之縱向長度例如為電路基板4之縱向長度以下。
又，聚矽氧樹脂片材11之橫向長度例如為於橫向上配置於最靠一側之發光二極體5之金屬線6之另一端與於橫向上配置於最靠另一側之發光二極體5之金屬線6之一端的距離以上。再者，聚矽氧樹脂片材11之橫向長度例如為電路基板4之橫向長度以下。
又，聚矽氧樹脂片材11之厚度並無特別限定，例如為100~2000 μm，較佳為300~1000 μm。
並且，於製造半導體裝置1時，如圖3(a)所示，將聚矽氧樹脂片材11以其密封樹脂層13與發光二極體5於上下方向上隔開間隔而相對向之方式配置於半導體基板2之上側。
此時，如圖4所示，對聚矽氧樹脂片材11以於上下方向上投影時其中心C(縱向中央部且橫向中央部)與電路基板4上之基準點A大致一致之方式進行定位。
繼而，如圖3(b)所示，使聚矽氧樹脂片材11下降(下壓)，藉由密封樹脂層13被覆發光二極體5及金屬線6。
繼而，如圖3(c)所示，對半導體基板2壓接聚矽氧樹脂片材11。再者，壓接較佳為於減壓環境下實施。
壓接係藉由控制將密封樹脂層13向半導體基板2側(下 側)壓入(壓縮)之量(以下設為壓入量)而實施。
壓入量由下述式表示。
壓入量=壓縮(壓接)前之密封樹脂層13之厚度L1-壓縮(壓接)後之密封樹脂層13之厚度L2
壓入量係以將由下述式表示之壓入率例如設定為5~30%之方式加以調節。
壓入率=壓入量/壓縮(壓接)前之密封樹脂層13之厚度L1×100%
具體而言，以密封樹脂層13之厚度壓縮壓入量程度之方式壓接聚矽氧樹脂片材11。
藉由如此調節壓入量，可防止壓壞聚矽氧樹脂片材11，並可利用聚矽氧樹脂片材11確實地密封發光二極體5。
壓接之溫度例如為0~40℃，較佳為15~35℃。
又，於壓接時，視需要以壓下(壓入)之狀態保持聚矽氧樹脂片材11。
壓接時之保持時間例如為10秒~10分鐘，較佳為10秒~5分鐘。
再者，於壓接時，雖未圖示，但使用公知之壓機。
並且，若如上所述對半導體基板2壓接聚矽氧樹脂片材11，則聚矽氧樹脂片材11以自其中心C於水平方向(即縱向及橫向)擴散之方式於上下方向上壓縮。即，聚矽氧樹脂片材11以自電路基板4上之基準點A朝向假想圓I之徑向外側延伸之方式變形。
此處，如上所述，半導體基板2之金屬線6以與聚矽氧樹 脂片材11延伸之方向一致之方式，沿假想圓I之徑向延伸。
藉此，於聚矽氧樹脂片材11壓縮、變形時，可減少由因流動而變形之密封樹脂所產生之對金屬線6之推壓力。
並且，於製造半導體裝置1時，如圖3(d)所示，視需要(例如於聚矽氧樹脂片材11之密封樹脂層13含有熱硬化性樹脂之情形時)使密封樹脂層13藉由加熱而硬化，形成為密封層3。
硬化條件為上述密封樹脂層13之熱硬化性樹脂完全硬化之條件，於密封樹脂層13含有縮合-加成反應硬化型聚矽氧樹脂組合物之情形時，係進行加成反應(矽氫化反應)之條件。
具體而言，加熱溫度例如為80~200℃，較佳為100~180℃，加熱時間例如為0.1~20小時，較佳為1~10小時。
其後，若如圖3(d)所示，將剝離膜12自密封層3剝離，則完成半導體裝置1之製作。
根據該半導體裝置1之製造方法，將以沿以電路基板4上之基準點A為中心之假想圓I之徑向之方式配置金屬線6之半導體基板2利用聚矽氧樹脂片材11密封。
因此，於將聚矽氧樹脂片材11壓接於半導體基板2時，只要將聚矽氧樹脂片材11以自電路基板4上之基準點A朝向假想圓I之徑向外側延伸之方式壓縮，則可使聚矽氧樹脂片材11延伸之方向與金屬線6延伸之方向大致一致。
藉此，可減少壓縮聚矽氧樹脂片材11時對金屬線6之推壓力。
其結果，可於密封發光二極體5時抑制金屬線6之變形。
再者，於上述實施形態中，金屬線6雖係逐一對複數個發光二極體5之各者而設置，但金屬線6亦可對複數個發光二極體5之各者而各設置2條。
於該情形時，將2條金屬線6以沿假想圓I之徑向並且於相互相反之方向上延伸之方式設置於1個發光二極體5上。
又，於上述實施形態中，分別設置有複數個(9個)發光二極體5及金屬線6，但亦可分別設置1個發光二極體5及金屬線6。
於該情形時，將聚矽氧樹脂片材11以向金屬線6延伸之方向變形之方式朝向半導體基板2進行加壓。
藉此，可使聚矽氧樹脂片材11延伸之方向與金屬線6延伸之方向大致一致。
其結果，可與上述實施形態同樣地減少壓縮聚矽氧樹脂片材11時對金屬線6之推壓力。
又，於上述實施形態中，將所有發光二極體5以該等之邊沿縱向或橫向之方式配置，但只要金屬線6沿假想圓I之徑向延伸，則發光二極體5之方向並無特別限定。
例如，如圖7所示，亦可將發光二極體5以其4邊中之相互對向之2邊沿金屬線6延伸之方向之方式配置。再者，於該情形時，剩餘之2邊與金屬線6延伸之方向正交。
實施例
以下，基於各實施例及各比較例對本發明進行說明，但本發明並不受該等實施例等任何限定。
1.各實施例及各比較例 實施例1
於電路基板4(一邊之長度為30 mm之俯視時正方形狀)上之距基準點A(電路基板之中心點)5 mm之位置上，藉由打線接合而將發光二極體5(一邊之長度為1 mm且厚度為100 μm之俯視時正方形狀)連接於電路基板4之上表面，準備半導體基板2。
詳細而言，使用線徑為30 μm之包含金之金屬線6，以連結其一端部(元件側端部)與另一端部(基板側端部)之方向沿以電路基板4之基準點A為中心之假想圓I之徑向之方式將元件側端部連接於發光二極體5，並將基板側端部連接於電路基板4(參照圖5)。再者，金屬線6彎曲成下側開放之大致U字形狀。
元件側端部與金屬線之最上端部之上下方向距離為300 μm。基板側接點與金屬線之最上部分之上下方向距離為450 μm。元件側接點與基板側接點之水平方向距離為1.5 mm。
又，另外準備聚矽氧樹脂片材(一邊之長度為15 mm且厚度為600 μm之俯視時正方形狀)。
繼而，對聚矽氧樹脂片材11以於上下方向上投影時其中心C與電路基板4上之基準點A大致一致之方式進行定位(參照圖3(a)及圖5)。
繼而，使聚矽氧樹脂片材11下降，藉由密封樹脂層13被覆發光二極體5及金屬線6(參照圖3(b))。
繼而，將聚矽氧樹脂片材11朝向半導體基板2進行加壓(參照圖3(c))。
加壓條件為壓入量100 μm(壓入率16.7%=壓入量100 μm/壓縮(壓接)前之密封樹脂層之厚度600 μm×100%)、加壓溫度25℃、加壓時間40秒。
壓接後之密封樹脂層之厚度為500 μm(相對於壓縮前為83.3%)。
金屬線未變形，且可密封。
實施例2
於電路基板4上，將9個發光二極體5於縱向上相互隔開5 mm之間隔而並列配置3個，於橫向上相互隔開5 mm之間隔而並列配置3行。再者，縱向中央且橫向中央之發光二極體5配置於電路基板4上之基準點A上(參照圖2(a))。
然後，以沿以基準點A為中心點之假想圓I之徑向之方式設置所有金屬線6(參照圖2(a))，除此以外以與實施例1相同之方式製作半導體裝置。
金屬線未變形，且可密封。
比較例1
以連結金屬線6之一端部(元件側端部)與另一端部(基板側端部)之方向沿以電路基板4之基準點A為中心之假想圓I之切線方向之方式，將元件側端部連接於發光二極體5，並將基板側端部連接於電路基板4(參照圖6)，除此以外， 以與實施例1相同之方式製作半導體裝置。
於壓接時，金屬線變形。
比較例2
除將所有金屬線6以沿橫向之方式設置以外，以與實施例2相同之方式製作半導體裝置。
於壓接時，金屬線發生變形。
再者，上述說明雖作為本發明之例示之實施形態而提供，但其僅為例示，不可限定地加以解釋。由該技術領域之技術人員明確之本發明之變形例包含於下述申請專利範圍內。
1‧‧‧半導體裝置
2‧‧‧半導體基板
3‧‧‧密封層
4‧‧‧電路基板
5(a~i)‧‧‧發光二極體
6‧‧‧金屬線
11‧‧‧聚矽氧樹脂片材
12‧‧‧剝離膜
13‧‧‧密封樹脂層
A‧‧‧基準點
C‧‧‧中心
D‧‧‧水平方向距離
H1‧‧‧上下方向距離
H2‧‧‧上下方向距離
I‧‧‧假想圓
圖1係表示本發明之半導體裝置之一實施形態，(a)係半導體裝置之平面圖，(b)係半導體裝置之A-A剖面圖。
圖2係表示圖1所示之半導體基板，(a)係半導體基板之平面圖，(b)係半導體基板之B-B剖面圖。
圖3係說明圖1所示之半導體裝置之製造方法之一實施形態之說明圖，(a)係表示使聚矽氧樹脂片材與半導體基板之上側相對向之步驟，(b)係表示於半導體基板之上表面貼合聚矽氧樹脂片材之步驟，(c)係表示壓接聚矽氧樹脂片材之步驟， (d)係表示使聚矽氧樹脂片材之密封樹脂層硬化之步驟。
圖4係說明對半導體基板定位聚矽氧樹脂片材之說明圖。
圖5係說明實施例1之說明圖。
圖6係說明比較例1之說明圖。
圖7係說明半導體基板之變形例之說明圖。
1‧‧‧半導體裝置
2‧‧‧半導體基板
3‧‧‧密封層
4‧‧‧電路基板
5(a~i)‧‧‧發光二極體
6‧‧‧金屬線
A‧‧‧基準點
C‧‧‧中心
I‧‧‧假想圓

Claims (9)

  1. 一種半導體基板，其特徵在於包括：電路基板，其由外部供給電力；複數個半導體元件，其支持於上述電路基板上；及複數條金屬線，其對應於上述複數個半導體元件之各者而設置，且一端電性連接於上述半導體元件，另一端電性連接於上述電路基板；且上述複數條金屬線以沿於上述電路基板上具有中心點之假想圓之徑向之方式延伸。
  2. 如請求項1之半導體基板，其中上述複數個半導體元件以沿上述假想圓之徑向之方式配置有複數行。
  3. 如請求項1之半導體基板，其中上述複數個半導體元件為發光二極體。
  4. 如請求項1之半導體基板，其中上述複數條金屬線之線徑為10~100 μm。
  5. 一種半導體裝置，其特徵在於包括：半導體基板；及密封層；且上述半導體基板包括：電路基板，其由外部供給電力；複數個半導體元件，其支持於上述電路基板上；及複數條金屬線，其對應於上述複數個半導體元件之各者而設置，且一端電性連接於上述半導體元件，另一端電性連接於上述電路基板；並且 上述複數條金屬線以沿於上述電路基板上具有中心點之假想圓之徑向之方式延伸；上述密封層總括地密封上述複數個半導體元件。
  6. 如請求項5之半導體裝置，其中上述密封層係藉由使由密封樹脂成形為片狀之密封片材硬化而獲得。
  7. 如請求項6之半導體裝置，其中上述密封樹脂為聚矽氧樹脂。
  8. 一種半導體裝置之製造方法，其特徵在於包含以下步驟：準備半導體基板，該半導體基板包括：電路基板，其由外部供給電力；複數個半導體元件，其支持於上述電路基板上；及複數條金屬線，其對應於上述複數個半導體元件之各者而設置，且一端電性連接於上述半導體元件，另一端電性連接於上述電路基板；且上述複數條金屬線以沿於上述電路基板上具有中心點之假想圓之徑向之方式延伸；於上述半導體基板之上側配置由密封樹脂成形為片狀之密封片材；及將上述密封片材以向上述複數條金屬線延伸之方向變形之方式朝向上述半導體基板進行加壓。
  9. 一種半導體裝置之製造方法，其特徵在於包含以下步驟：準備半導體基板，該半導體基板包括：電路基板，其由外部供給電力；半導體元件，其支持於上述電路基板 上；及金屬線，其一端電性連接於上述半導體元件，另一端電性連接於上述電路基板；於上述半導體基板之上側配置由密封樹脂成形為片狀之密封片材；及將上述密封片材以向上述金屬線延伸之方向變形之方式朝向上述半導體基板進行加壓。
TW102110541A 2012-03-27 2013-03-25 半導體基板、半導體裝置、及半導體裝置之製造方法 TW201340427A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012071126A JP2013206925A (ja) 2012-03-27 2012-03-27 半導体基板、半導体装置、および、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201340427A true TW201340427A (zh) 2013-10-01

Family

ID=47998152

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102110541A TW201340427A (zh) 2012-03-27 2013-03-25 半導體基板、半導體裝置、及半導體裝置之製造方法

Country Status (6)

Country Link
US (1) US20130256717A1 (zh)
EP (1) EP2672534A2 (zh)
JP (1) JP2013206925A (zh)
KR (1) KR20130110064A (zh)
CN (2) CN203242661U (zh)
TW (1) TW201340427A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015097231A (ja) * 2013-11-15 2015-05-21 日東電工株式会社 電子部品パッケージの製造方法
JP6254509B2 (ja) * 2014-11-07 2017-12-27 信越化学工業株式会社 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
CN112242476B (zh) * 2019-07-16 2022-03-18 佛山市国星光电股份有限公司 一种led显示单元组及显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4645071B2 (ja) * 2003-06-20 2011-03-09 日亜化学工業株式会社 パッケージ成型体およびそれを用いた半導体装置
US7948001B2 (en) * 2005-09-20 2011-05-24 Panasonic Electric Works, Co., Ltd. LED lighting fixture
JP4888280B2 (ja) * 2007-08-28 2012-02-29 パナソニック電工株式会社 発光装置
US8664674B2 (en) * 2007-08-28 2014-03-04 Panasonic Corporation Light emitting diode device preventing short circuiting between adjacent light emitting diode chips
JP5190993B2 (ja) 2008-11-20 2013-04-24 日東電工株式会社 光半導体封止用シート
JP5277085B2 (ja) * 2009-06-18 2013-08-28 スタンレー電気株式会社 発光装置及び発光装置の製造方法

Also Published As

Publication number Publication date
EP2672534A2 (en) 2013-12-11
US20130256717A1 (en) 2013-10-03
KR20130110064A (ko) 2013-10-08
CN103367601A (zh) 2013-10-23
JP2013206925A (ja) 2013-10-07
CN203242661U (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
JP5680210B2 (ja) 封止層被覆半導体素子および半導体装置の製造方法
JP6641997B2 (ja) 積層体およびそれを用いた発光装置の製造方法
TW201407832A (zh) 樹脂片積層體及使用其的半導體發光元件的製造方法
KR101932982B1 (ko) 형광체 함유 수지 시트 및 발광 장치
TW201419590A (zh) 被覆螢光體層之光半導體元件、其製造方法、光半導體裝置及其製造方法
JP2014112635A (ja) 発光装置の製造方法および発光装置
TW201444124A (zh) 電路基板、光半導體裝置及其製造方法
KR20170001637A (ko) 발광 장치 및 그의 제조방법
EP2741329A1 (en) Light-emitting device, light-emitting device assembly, and electrode-bearing substrate
TW201423956A (zh) 發光裝置、發光裝置集合體及附電極之基板
JP6362834B2 (ja) 半導体装置の製造方法
JP2008041843A (ja) 半導体発光装置および半導体発光装置の製造方法
TW201340427A (zh) 半導體基板、半導體裝置、及半導體裝置之製造方法
WO2015029664A1 (ja) 封止半導体素子および半導体装置の製造方法
JP6543564B2 (ja) 被覆光半導体素子の製造方法
US9219206B2 (en) Package and manufacturing method of the same
EP2634805A1 (en) Light-emitting device assembly and lighting device
JP2015082580A (ja) 半導体装置およびその製造方法