JP2013506985A - 横向きあるいは上向きデバイス配置のラミネートリードレスキャリアパッケージングを備えた光電子デバイス - Google Patents

横向きあるいは上向きデバイス配置のラミネートリードレスキャリアパッケージングを備えた光電子デバイス Download PDF

Info

Publication number
JP2013506985A
JP2013506985A JP2012531495A JP2012531495A JP2013506985A JP 2013506985 A JP2013506985 A JP 2013506985A JP 2012531495 A JP2012531495 A JP 2012531495A JP 2012531495 A JP2012531495 A JP 2012531495A JP 2013506985 A JP2013506985 A JP 2013506985A
Authority
JP
Japan
Prior art keywords
substrate
carrier package
optoelectronic chip
conductive layer
optoelectronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012531495A
Other languages
English (en)
Inventor
チャン、シェンチュー
バーロウ、アーサー
デレオン、ジェリー
シルツ、ユルゲン
Original Assignee
エクセリタス カナダ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エクセリタス カナダ，インコーポレイテッド filed Critical エクセリタス カナダ，インコーポレイテッド
Publication of JP2013506985A publication Critical patent/JP2013506985A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

ラミネートリードレスキャリアパッケージ（１００）は、光電子チップ（１４５）と、複数の導電層（１１５、１３０）と複数の誘電層（１１０）とが共にラミネートされた、光電子チップを支持するための基板と、基板の頂部表面上に位置する光電子チップおよびワイヤーボンドパッドに結合されたワイヤーボンド（１６０）と、光電子チップ、ワイヤーボンドおよび基板の頂部表面の少なくとも一部をカバーするカプセル封入部（１６５）とを含み、カプセル封入部は、成形コンパウンドであり、パッケージは、横向きとして取り付けられるようになっている。複数のラミネートリードレスキャリアパッケージを製造するための方法は、基板を調製するためのステップと、ダイ取付けパッドにエポキシ接着剤を塗布するステップと、ダイ取付けパッドに光電子チップを取り付けるステップと、光電子チップをワイヤーボンディングするステップと、成形コンパウンドを成形し、光電子チップ、ワイヤーボンドおよび基板の頂部表面の少なくとも一部をカバーするカプセル封入部を形成するステップと、基板を個々のパッケージにダイシングするステップとを含む。

Description

（背景）
（分野）
本発明は、一般的には光電子パッケージに関し、より詳細には、改良された特徴を有する光電子パッケージおよびそれを製造するための方法に関する。
（関連技術）
光電子デバイスとは、電気信号をフォトン信号に変換する電気−光トランスジューサ、またはそれとは逆にフォトン信号を電気信号に変換する光−電気トランスジューサのことである。レーザーおよび発光ダイオード（ＬＥＤ）のような発光器である光電子デバイスもあれば、光検出器、すなわち光のセンサである光電子デバイスもある。例えばフォトダイオードとは、光を電流または電圧のいずれかに変換できる光検出器のことであり、フォトトランジスタとは、光に応答できるベース−コレクタ接合部を有するバイポーラトランジスタのことであり、ＰＩＮフォトダイオードとは、Ｐコンタクト領域とＮコンタクト領域の間に広い、ほぼ真性の吸光性半導体層を有するフォト検出器のことであり、アバランシュフォトダイオード（ＡＰＤ）とは、大きい逆バイアス電圧が加えられると、内部電流利得を示すフォトダイオードのことであり、この内部電流利得は、衝撃イオン化またはアバランシュ効果に起因するものである。ＳｉＰＭと称されることが多い、いわゆるガイガーモード、すなわちフォト倍増モードで作動するＡＰＤもこのカテゴリーに入る。これらＰＩＮおよびＡＰＤの代表的な用途として、長距離光ファイバー通信およびレーザーレンジファインダー、すなわち反射性物体までの距離を測定するレーザービームを使用するデバイスがある。
半導体光電子デバイスを集積化することおよびパッケージする上では、集積回路（ＩＣ）およびマイクロ電気機械システム（ＭＥＭ）におけるそれらの等価物と共に、共通する多くの課題、例えば電気的な問題、熱の問題および応力の問題が共通して存在する。光電子デバイスは、ユニークな特性も有しているので、一部のユニークな課題にも直面している。
集積化および設計上の特性に関連し、ほとんどの光電子デバイスは数センチまでの主要部の寸法を有する広いアクティブ面積を有しており、それらの機能的層の深さは数百ミクロンまでのチップまたはウェーハと同じ厚さとなり得る。ほとんどのケースでは、デバイスの正面および背面の双方にコンタクトが存在する。ＰＩＮおよびＡＰＤデバイスでは、供給電圧は数百ボルトもの高さとなり得る。一般に、光電子デバイスは、光学的カップリングおよび／またはブロッキング能力、例えば反射防止コーティングおよびフィルタリングを必要とし得る。更に、光電子デバイスを集積化することおよびパッケージすることには、精密な機械的寸法およびアライメント、当該波長で透明な光学的コーティングまたはカプセル封入、適当な光学系（例えばレンズ）およびカプセル封入材料での表面仕上げが一般に必要である。
光電子デバイスを集積化することおよびパッケージする上での課題として、低いスループットのアセンブリライン、小さいウェーハ寸法および単一デバイス上でヘテロジニアス（異質）な半導体を集積化しなければならないことが挙げられる。光電子デバイスのためのアセンブリラインは、比較的低いスループットで作動する。例えば大量製造量として、１年当たり１万個の部品を考慮できる。一般に、製造オーダーは、数個のデバイスから数千個の範囲のデバイスとなり得る。光電子デバイスのためのウェーハサイズは、ＩＣと比較して小さい。例えば光電子デバイスのためのウェーハ処理ラインは、５０．８ｍｍ（２インチ）のウェーハから１５２．４ｍｍ（６インチ）のウェーハで作動し、これらウェーハは、ＩＣ業界で使用される１５２．４ｍｍ（６インチ）〜３０４．８ｍｍ（１２インチ）のウェーハと比較して小さくなっている。別の課題は、ヘテロジニアスな半導体、例えばＩＶ族（シリコン）半導体およびＩＩＩ−Ｖ族の半導体を単一のデバイスに集積化することである。
光電子デバイスは、半導体業界におけるＩＣと比較して、スペシャリティアイテムと見なされる。しかしながら、光電子デバイスは商業的マーケット分野および軍用マーケット分野の双方からのコスト削減の圧力にも直面している。
本発明では、光電子デバイスの改良された特徴が開示されている。更に、低コスト、高ボリューム、ミニチュア化された製品および表面実装技術（ＳＭＴ）互換な光電子製品に対する市場の要求を満たすような、マトリックスアセンブリ技術が開示される。
（概要）
本発明の第１の様相によれば、光電子チップと、複数の導電層と複数の誘電層とが共にラミネートされた、前記光電子チップを支持するための基板と、前記基板の頂部表面上に位置するワイヤーボンドパッドと、前記光電子チップおよび前記ワイヤーボンドパッドに結合されたワイヤーボンドと、前記光電子チップ、前記ワイヤーボンドおよび前記基板の前記頂部表面の少なくとも一部をカバーし、成形コンパウンドから構成されたカプセル封入部とを含む、ラミネートリードレスキャリアパッケージであって、前記ラミネートリードレスキャリアパッケージは、プリント回路板上に横向き配置で取り付けられるようになっており、前記光電子チップのアクティブ領域は、前記プリント回路板に対して直角となっている、ラミネートリードレスキャリアパッケージが提供される。別の実施例では、ラミネートリードレスキャリアパッケージは、上向きまたは横向きとして取り付けできる。一部の実施例では、光電子チップは、リードフレームを使用することなく基板によって支持されている。
複数の導電層および誘電層は、底部導電層と、頂部導電層と、これら頂部導電層と前記底部導電層との間の誘電層とを含むことができる。パッケージは、前記頂部導電層と前記底部導電層とを電気接続する複数の導電性ビアを更に含むことができる。 前記頂部導電層は、ダイ取付けパッドを含むことができ、前記ダイ取付けパッドに前記光電子チップを接着でき、前記ワイヤーボンドパッドを、前記頂部導電層の一部とすることができ、前記頂部導電層は、プリント回路板上の取り付けパッドに前記頂部導電層をハンダ付けするための２つのスロットビアを含むことができる。
一部の実施例では、成形コンパウンドは、低イオン含有量を有し、一部の実施例では、成形コンパウンドは、高耐湿性を有する。一部の実施例では、成形コンパウンドは、光学的に透明であり、一部の実施例では、成形コンパウンドは、特定波長の光をフィルタ除去する。
一部の実施例では、カプセル封入部は、ワイヤーボンドに大きい応力を与えることなく保護を行う。このカプセル封入部は、基板の全頂部表面をカバーできる。一部の実施例では、カプセル封入部の頂部表面は、「光学的に平坦な」表面として成形されている。一部の実施例では、カプセル封入部の頂部表面は、レンズとして成形されており、このレンズは、円筒形レンズ、球面レンズ、非球面レンズ、ドーム形状レンズ、トロイダルレンズまたは他の任意の光学的部品とすることができる。カプセル封入部は、横向きとして取り付けられるときに前記光電子パッケージを安定化するための足場を更に含むことができる。
光電子チップは、レーザー、発光ダイオード（ＬＥＤ）、フォトダイオード、フォトトランジスタ、ＰＩＮフォトダイオードと、アバランシュ型フォトダイオード（ＡＰＤ）と、シリコンフォトマルチプライア（ＳｉＰＭ）、他の任意の光学的検出チップとすることができる。基板は、薄膜セラミック基板と、厚膜セラミック基板と、任意の適当な材料のプリント回路板とから成る群から選択できる。
本発明の第２の様相によれば、基板を調製するステップを備える複数のラミネートリードレスキャリアパッケージを製造するための方法であって、基板を調製するステップは、頂部導電層、底部導電層、および頂部導電層と底部導電層の間の誘電層を共にラミネートすることを含み、頂部導電層は、ダイ取付けパッドと、ワイヤーボンドパッドと、２つのスロットビアを備え、更に本方法は、前記ダイ取付けパッドにエポキシ接着剤を塗布するステップと、ダイ取付けパッドに光電子チップを取り付けるステップと、ワイヤーボンドを使用し、光電子チップとワイヤーボンドパッドとをワイヤーボンディングするステップと、成形コンパウンドを成形し、光電子チップをカバーするカプセル封入部および／または光学系を形成するステップと、基板を個々のラミネートリードレスキャリアパッケージにダイシングするステップとを含む、複数のラミネートリードレスキャリアパッケージを製造するための方法が提供される。
基板を調製するためのステップは、頂部導電層と底部導電層とを電気接続する複数の導電性ビアを調製することを更に含むことができる。基板を調製するステップは、頂部導電層をプリント回路板上の取り付けパッドにハンダ付けするよう、頂部導電層に複数のスロット状ビアを設けることを更に含むことができる。
一部の実施例では、成形コンパウンドを成形するステップは、ワイヤーボンドに大きい応力を与えることがない。成形コンパウンドを成形するステップは、カプセル封入部の頂部表面を平坦な表面として成形することを更に含むことができる。成形コンパウンドを成形するステップは、カプセル封入部の頂部表面をレンズとして成形することを更に含むことができる。成形コンパウンドを成形するステップは、横向きとして取り付けられるときに前記光電子パッケージを安定化するための足場を成形することを更に含むことができる。
添付図面を参照し、次の説明を読めば、本願について最良に理解できよう。図中、同様な部品には同様な番号を付している。
本発明に係わる光電子パッケージ１００の一例の横断面図を示す。 プリント回路板上に横向き２１０または上向き２２０として取り付けられている光電子パッケージの例を示す。 本発明に係わる別の光電子パッケージの例の平面図を示す。 本発明に係わる別の光電子パッケージの例の横断面図を示す。 本発明に係わる別の光電子パッケージの例の斜視図を示す。 図３Ａ〜３Ｃに示された光電子パッケージと共に使用できる取り付けパッドの例を示す。 本発明に係わる別の光電子パッケージの例の平面図を示す。 本発明に係わる別の光電子パッケージの例の横断面図を示す。 本発明に係わる別の光電子パッケージの例の底面図を示す。 本発明に係わる別の光電子パッケージの例の斜視図を示す。 横向きとして取り付けできるパッケージを示す。 ドーム形状のレンズとして成形されたカプセル封入部の頂部表面を有する光電子パッケージの例の異なる図のうちの１つを示す。 ドーム形状のレンズとして成形されたカプセル封入部の頂部表面を有する光電子パッケージの例の異なる図のうちの１つを示す。 ドーム形状のレンズとして成形されたカプセル封入部の頂部表面を有する光電子パッケージの例の異なる図のうちの１つを示す。 ドーム形状のレンズとして成形されたカプセル封入部の頂部表面を有する光電子パッケージの例の異なる図のうちの１つを示す。 横向きとして取り付けできるパッケージを示す。 足場を備えると共に、円筒形レンズとして成形されたカプセル封入部の頂部表面を有する別の光電子パッケージの例の異なる図のうちの１つを示す。 足場を備えると共に、円筒形レンズとして成形されたカプセル封入部の頂部表面を有する別の光電子パッケージの例の異なる図のうちの１つを示す。 足場を備えると共に、円筒形レンズとして成形されたカプセル封入部の頂部表面を有する別の光電子パッケージの例の異なる図のうちの１つを示す。 足場を備えると共に、円筒形レンズとして成形されたカプセル封入部の頂部表面を有する別の光電子パッケージの例の異なる図のうちの１つを示す。 足場を備えると共に、円筒形レンズとして成形されたカプセル封入部の頂部表面を有する別の光電子パッケージの例の異なる図のうちの１つを示す。 トロイダルレンズとして成形されたカプセル封入部を有する光電子パッケージの例を示す。 図７Ａとして示された光電子パッケージの例の底面図を示す。 チップ８４０が基板８３０によって支持されている光電子パッケージ８０５の例を示す。 チップ８４０のアクティブ領域８４５が基板８３０に向いている光電子パッケージ８０５の例を示す。 本願に記載された光電子パッケージを製造するためのマトリックスアセンブリ方法９００の例を示す。 マトリックスアセンブリ方法９００の一例の異なるステージのうちの１つにおける基板の一部を示す。 マトリックスアセンブリ方法９００の一例の異なるステージのうちの１つにおける基板の一部を示す。 マトリックスアセンブリ方法９００の一例の異なるステージのうちの１つにおける基板の一部を示す。 マトリックスアセンブリ方法９００の一例の異なるステージのうちの１つにおける基板の一部を示す。 マトリックスアセンブリ方法９００の一例の異なるステージのうちの１つにおける基板の一部を示す。 マトリックスアセンブリ方法９００の一例の異なるステージのうちの１つにおける基板の一部を示す。 マトリックスアセンブリ方法９００の一例の製品である個々の光電子パッケージを示す。
（詳細な説明）
次の記載は、当業者が本発明を製造し、使用できるようにするために記載したものであり、特定の用途およびそれらの条件に関連して記載したものである。当業者には本実施形態の種々の変形例は容易に明らかとなろう。本願に記載の包括的原理は、本発明の要旨から逸脱することなく、他の実施形態および用途にも適用できる。更に、次の記載では、説明のために多数の細部について記載するが、当業者であれば、これら特定の細部を使用しなくても本発明を実施できることが認識できよう。他の状況において、不必要な細部によって発明の説明が不明瞭とならないように、周知の構造およびデバイスをブロック図として示す。従って、本発明は、図示した実施形態だけに限定されるものではなく、本願に開示した要旨および特徴事項に一致した最も広い範囲に従うべきである。
特定の例および説明図に関連して本発明について説明するが、当業者であれば、本発明は本願に記載する例および図だけに限定されるものではないことが認識できよう。更に当業者であれば、適当なハードウェア、ソフトウェア、ファームウェアまたはそれらの組み合わせを使って種々の実施形態の作動を実施できることが認識できよう。
図１は、本発明に係わる光電子パッケージ１００の一例の横断面図を示す。光電子パッケージ１００は、基板１０５と、チップ１４５と、カプセル封入部１６５を含む。
チップ１４５は、レーザー、ＬＥＤ、フォトダイオード、フォトトランジスタ、ＰＩＮ、ＡＰＤ、ＳｉＰＭおよび同等品を含む任意の光電子デバイスとすることができる。例えば、チップ１４５は、任意の適当な材料、例えばＩＶ族（シリコン）半導体、およびＩＩＩ−Ｖ族半導体のような任意の適当な材料から形成されたＡＰＤチップとすることができる。このＡＰＤチップは、任意の構造、例えばエピタキシャルウェーハ（ＡＰＩ）またはリーチ−スルー構造体を有することができる。
光電子パッケージ１００をラミネートリードレスキャリア（ＬＬＣ）とすることができる。リードレスキャリアは、プリント回路板と接触する平坦な金属パッドを使用している。パッケージから外に突出するピンはなく、パッケージをプリント回路板に直接取り付けてもよい。ラミネートチップキャリアは、互いにラミネートされた導電層と誘電層の多数の層を含む。一例では、ラミネートリードレスキャリアは後により詳細に説明するように、間に誘電層を有する頂部導電層と底部導電層を含む。このリードレスキャリアは、設計の複雑度によっては異なる多数の導電層および／または誘電層を有することができる。
光電子パッケージ１００は、チップ１４５を支持するための基板１０５を含む。基板１０５を任意の薄膜セラミック基板、厚膜セラミック基板および異なる種類のプリント回路板（ＰＣＢ）とすることができるが、これらに限定されるわけではない。一実施形態では、光電子パッケージ１００は、リードフレームは含まない。基板１０５は、誘電層１１０の上下にそれぞれ設けられた頂部導電層１１５と、底部導電層１３０と、これら頂部導電層１１５と底部導電層１３０とを電子的に接続する複数の導電性ビア１３５とを含むことができる。これら導電性ビア１３５は、上向きデバイス配置または横向きデバイス配置のいずれかで使用できる（これら２つの配置については後により詳細に説明する）。頂部導電層１１５は、基板１０５上にチップ１４５を取り付けるためのダイ取り付けパッケージ１２０を含む。特に基板１０５の上方にて、ダイ取り付けパッケージ１２０にチップ１４５を取り付けるために、接着剤の層１４０を使用できる。頂部導電層１１５は、ワイヤーボンド１６０を取り付けるためのワイヤーボンドパッド１２５も含み、このワイヤーボンド１６０は、チップ１４５と頂部導電層１１５との間を電気接続する。各導電性ビア１３５は、小さい丸い開口部のような異なるスロット状をした小さい開口部とすることもできる。
チップ１４５、ワイヤーボンド１６０および基板１０５またはこの基板１０５の一部をカプセル封入するために、カプセル封入部１６５が設けられている。一実施形態では、このカプセル封入部１６５は、ＡＰＤチップをカプセル封入するために使用されている。ＡＰＤチップは一般に、高電圧で作動するので、カプセル封入部１６５を低イオン含有量で耐湿性の高い成形コンパウンドとすることができる。一実施形態では、このカプセル封入部１６５は、ワイヤーボンド１６０に大きい応力を与えることなく、チップ１４５およびワイヤーボンド１６０を保護する成形コンパウンドとすることができる。一実施形態では、この成形コンパウンドを光学的に透明なものとすることができる。すなわち特定波長の光をフィルタ除去したり、減衰したりしないものとすることができる。例えば成形コンパウンドとして、ＡＰＴＥＫ６１００−１Ａ／Ｂを使用できる。このＡＰＴＥＫ６１００−１Ａ／Ｂは、光電子パッケージ内にＬＥＤチップをカプセル封入するために設計された２成分式の無充填の透明な硬質系である。このコンパウンドは、環境保護を行い、注型されるとデバイスのレンズ部分として働き、すぐれた透明性および光透過性を呈する。別の例では、この成形コンパウンドは、所定の波長の光を減衰し、ブロックし、またはフィルタ除去するための材料を有してもよい。例えば成形コンパウンドとしてＡＰＴＥＫ６１０３−Ａ／Ｂを使用してもよい。このＡＰＴＥＫ６１０３−Ａ／Ｂは、光電子パッケージ内に赤外線（ＩＲ）ＬＥＤチップをカプセル封入するように設計された２成分式の無充填の深い赤色の硬質系である。このコンパウンドは、環境保護を行い注型されると可視光をブロックしながら、ＩＲ光に対して透明となるように設計されたデバイスのレンズ部分として働くことができる。
図１には、基板１０５の頂部表面の一部だけをカバーするためのカプセル封入部１６５が示されているが、このカプセル封入部１６５は、最終用途で必要とされる場合には基板１０５の全頂部表面をカバーしてもよい。カプセル封入部１６５の側面１８０は、垂直でもよいし傾斜していてもよいし、またはカプセル封入部の異なる部分において異なる角度で傾斜していてもよい。このカプセル封入部１６５の頂部表面１７０（光学的インターフェース）は、平坦な表面として、または円筒面、球面、非球面、ドーム形状、トロイダルレンズなどに成形してもよい。
図２に示されるように、プリント回路板上に光電子パッケージ１００を横向き２１０として、または上向き２２０として取り付けできる。一般にこのような配置は、プリント回路板に対する光電子チップのアクティブ領域に入射するか、またはこのアクティブ領域から発光する光の方向に基づいて選択できる。例えばフォトダイオードのアクティブ領域に入射する光、またはＬＥＤのアクティブ領域から放出される光がプリント回路板に対して直角である場合、上向き配置を使用できる。この配置では、光電子チップのアクティブ領域はプリント回路板に対して平行であり、逆に光がプリント回路板に対して平行である場合、横向き配置を使用できる。この配置では、光電子チップのアクティブ領域はプリント回路板に対して直角となる。
図３Ａ〜３Ｃは、本発明にかかわる光電子パッケージの別の例をそれぞれ示す平面図、横断面図および斜視図である。これら図における寸法は、ｍｍを単位とするが、これら図に記載されている寸法は例として示されているものに過ぎず、当業者であれば、本発明の要旨から逸脱することなく他の変形が可能であることが認識できよう。図３Ｂに示されるように、基板３１０はセラミック材料でもよいし、プリント回路板でもよい。図３Ｂにおいて、カプセル封入部３２４の側面３２０は、カプセル封入部３２４の異なる部分において異なる角度で傾斜するように示されている。基板３１０には、接着剤の層３２１により光電子チップ３２２が取り付けられている。光電子チップ３２２にはワイヤーボンド３２３が結合されており、基板の頂部表面には（図には示されていない）ワイヤーボンドパッドが位置している。これまで説明したようにリードレスキャリアはプリント回路板に接触する平坦な金属パッドを使用している。図３Ｄは、図３Ａ〜３Ｃに示された光電子パッケージと共に使用できる取り付けパッドの例を示す。
図４Ａ〜４Ｄは、本発明に係わる光電子パッケージの一例の異なる図を示す。このパッケージは図４Ｅに示されるように横向きとして取り付けできる。図中の寸法はｍｍを単位とするが、図面に記載されている寸法は例として示したに過ぎず、当業者であれば本発明の要旨から逸脱することなく他の変形を行うことができることが認識できよう。４２０は頂部導電層の一部であり、この４２０の一部はワイヤーボンドパッドを形成できる。４２０は、ワイヤーボンド４４０からプリント回路板（ＰＣＢ）上のハンダに電気を伝える。光電子デバイスが横向きとして取り付けられている場合、スロットビア４３０および４３５がプリント回路板上の取り付けパッドに電気接触するようにハンダ付けしてよい。図４Ｃは、光電子パッケージの一例の平面図を示す。０.０５ｍｍの説明上の寸法で示されているストリップ４１０は、底部側面図におけラップアラウンド金属部であり、導電性金属層から製造できる。
図５Ａ〜５Ｄは、ドーム形状をしたレンズを有する光電子パッケージの一例の異なる図を示す。図５Ｂおよび５Ｅに示されるように、カプセル封入部の頂部表面５１０（光学的インターフェース）は、ドーム形状のレンズとして成形できる。このパッケージは、図５Ｅに示されるように、横向きとして取り付けできる。図６Ａ〜６Ｅは、本発明に係わる更に別の光電子パッケージの例の別の図を示す。図６Ｂに示されるように、光電子チップは６３０で示されている。スロットビア６２０および６２５をプリント回路板上の取り付けパッドと電気接触するようにハンダ付けしてもよい。図６Ｄに示されるように、カプセル封入部の頂部表面６４０（光学的インターフェース）を、円筒形レンズとして成形できる。カプセル封入部は横向き配置でプリント回路板上に表面電子パッケージを安定化させるための足場６１０を含むことができ、この足場は、成形コンパウンドで製造できる。
図７Ａは、カプセル封入部がトロイダルレンズとして成形された光電子パッケージの一例を示す。トロイダルレンズは、異なる方向に異なる半径を有する。例えば図７Ａに示されるように、このトロイダルレンズの頂部表面は、トロイダルレンズの側面に対応する曲率半径と比較して、異なる曲率半径を有する。この例では、トロイダルレンズは、半バレル形状となっている。しかしながらこのトロイダルレンズは、異なる形状と異なる半径の組み合わせを有してもよいと認識できよう。図７Ａに示されるトロイダルレンズは、説明のための例であり、当業者であれば、本発明の要旨から逸脱することなく他の変形例も考えつくことができよう。
図７Ｂは、図７Ａに示された光電子パッケージの一例の平面図を示す。底部導電層７５０には、複数のハンダ付けパッド７２０、７３０および７４０を置くことができる。一例では、これらハンダ付けパッドを金のパッドとしてもよいし、別の例ではこれらハンダ付けパッドを別の金属としてもよい。光電子パッケージが上向きとして取り付けられている場合、プリント回路板上の取り付けパッドに電気接触するようにこれらハンダ付けパッドをハンダ付けできる。上向き配置では、頂部導電層から導電性ビアを通ってハンダ付けパッドに電流が流れ、次にプリント回路板に電流が流れることができる。
一部の実施形態では、２つ以上の光電子パッド、ワイヤーボンドまたはダイボンドパッドを単一の光電子パッケージ内に入れてもよいと理解できよう。一部の実施形態では、光電子チップ、ワイヤーボンドおよび基板の頂部表面の一部をカバーするカプセル封入部を異なる形状に成形してもよい。例えば１つのカプセル封入部をドーム形状のレンズとして成形し、別のカプセル封入部をトロイダルレンズとして成形してもよい。
一部の実施形態では、光電子パッケージはカプセル封入部内に埋め込まれた光学的フィルタを含むことができる。一例では、光電子チップのアクティブ領域の前方に光学的フィルタを置くことができる。この光学的フィルタは、成形材料の層によりアクティブ領域から離間させ、更にカプセル封入部を形成するように成形材料によって囲んでもよい。
光学的フィルタは、ガラス、プラスチックまたは他の材料から製造できる。一例では、この光学的フィルタは、平坦なシート形状とすることができる。このシートの厚さは０.５ｍｍ〜１ｍｍの範囲とすることができる。別の例では、この光学的フィルタを任意の形状のレンズとしてもよい。一例では、この光学的フィルタを透明とすることができる。別の例では、この光学的フィルタをカラーとしてもよく、一例では、この光学的フィルタを光学的に透明、すなわち特定の波長で光をフィルタ除去したり、または減衰しないようなものにしてもよい。別の例では、この光学的フィルタは、所定の波長の光を減衰したり、ブロックしたり、またはフィルタ除去したりしてもよい。
図８Ａおよび図８Ｂは、基板８３０によってチップ８４０が支持されており、チップ８４０のアクティブ領域８４５が基板８３０に向いている例示的な光電子パッケージ８０５の例を示す。図８Ａは、プリント回路板８１０上の横向きとして光電子パッケージ８０５の一例を取り付けできることを示し、図８Ｂは、図８Ａの軸線５２０に沿った光電子パッケージ８０５の横断面図を示す。
光電子パッケージ８０５は、基板８３０と、チップ８４０と、カプセル封入部８７０とを含む。光電子パッケージ８０５にはこれまでの別の光電子パッケージに関して説明した多くの主要部も含むことができる。例えばチップ８４０は、任意の光電子デバイスでよく、光電子パッケージ８０５をラミネートリードレスキャリア（ＬＬＣ）としてもよく、カプセル封入部８７０を成形コンパウンドとすることができ、プリント回路板８１０上の取り付けパッドに頂部導電層８８０をハンダ付けするための２つのスロットビア８８５および８８６を頂部導電層８８０が含んでもよい。
基板８３０には、チップ８４０の裏面８４６と逆のアクティブ領域８４５を有するチップ８４０の側面が取り付けられていることに留意されたい。ＤＡエポキシを使用する正面コンタクトを使用し、基板８３０にチップ８４０を取り付けてもよい。このチップ８４０は、ワイヤーボンディングが不要となるように正面コンタクトを提供するためにビアを利用できる。基板８３０は、チップ８４０のアクティブ領域８４５に光が到達したり、このアクティブ領域８４５から光が放出されることを可能にする孔８５０を有する。この孔８５０は、円筒形状でもよいし、または他の形状でもよい。例えばこの孔８５０は、０.３〜０.５ｍｍの直径を有する円筒形状としてもよい。この孔８５０は、ある材料で満たしてもよいし、または空の状態のままでもよい。一例では、この孔８５０は、カプセル封入材料で充填でき、この場合、カプセル充填材料を透明なエポキシとすることができる。一例では、基板８３０の上に光学的フィルタ８６０を置き、孔８５０をカバーしてもよい。この光学的フィルタ８６０が上記のような任意の形状、サイズ、カラーまたは属性を有することができる。このチップ８４０をカプセル封入部８７０でカバーしてもよい。カプセル封入部８７０は、成形材料としてもよいし、黒色、白色または透明でもよい。
図９は、本願に記載の光電子パッケージを製造するためのマトリックスアセンブリ方法９００の一例を示す。先に説明したように、このマトリックスアセンブリ方法は、低コストで、大容積で、ミニチュア化されたＳＭＴ（表面実装技術）に互換な製品に対する市場の要求を満たすようになっている。９１０において、当技術分野で知られている方法によって基板が製造される。この基板は、薄膜セラミック基板でもよいし、厚膜セラミック基板でもよいし、任意のタイプのプリント回路板でもよいが、これらに限定されるものではない。９２０において、ダイ取り付けエポキシが塗布される。このエポキシ接着剤は計量小出し方法、スタンピング方法またはプリント方法により塗布できる。９３０において手動または半自動または自動ダイ取り付けマシンを使用して基板にチップ、例えばＬＥＤ、レーザー、ＡＰＤ、ＳｉＰＭ、ＰＩＮ、フォトトランジスタ、フォトダイオードおよび同等物が取り付けられる。９４０において、マニュアルにより、または半自動もしくは自動ダイ取り付けマシンを使用して基板にワイヤーボンドが追加される。用途によっては、ワイヤーボンドは異なる材料、例えばアルミナまたは金、異なるサイズ、例えば直径が約０．０１７８ｍｍ（０.７ミル）および０．０２５ｍｍ（１ミル）、もしくは別の構成、例えばボール−クサビ、およびクサビ−クサビ構成を使用できる。９５０において、成形によって基板に成形コンパウンドがカプセル封入部として追加される。この成形コンパウンドを液体として注入し、次に硬化させることができる。この硬化温度および時間は成形材料によって決まり、材料のデータシートから一般に情報を得ることができる。９６０において、基板は個々の光電子パッケージとなるようにダイシングされる。このダイシングはのこぎり歯またはレーザービームを用いて行うことができる。
図１０Ａ〜１０Ｆは、上記マトリックスアセンブリ方法９００の一例の異なるステージの間の基板の一部を示し、図１０Ｇは、マトリックスアセンブリ方法の一例の結果得られた個々の光電子パッケージを示す。図１０Ａは、製造後の基板の一部を示す。図１０Ｂは、ダイ取り付けエポキシを塗布した後のアセンブリを示す。図１０Ｃは、基板上にチップ、例えばＬＥＤ、レーザー、ＡＰＤ、ＳｉＰＭ、ＰＩＮ、フォトトランジスタ、フォトダイオードおよび同等物を取り付けた後のアセンブリを示す。図１０Ｄは、基板にワイヤーボンドを追加した後のアセンブリを示す。図１０Ｅは、カプセル封入部として基板に成形コンパウンドを追加した後のアセンブリを示し、図１０Ｆは、アセンブリを個々の光電子パッケージにダイシングした後のアセンブリを示す。１つのアセンブリは、２つ以上の材料の集積体であり、このアセンブリは１つのパッケージでもよいし、複数のパッケージのアレイでもよい。
方法９００の前にアセンブリ方法の一部として実行される多数の方法を先行させてもよいと認識できよう。例えばある先行方法において、チップが載るためのキャビティおよび／またはエンボスを基板に設けるように処理してもよい。更に、アセンブリ方法の一部として方法９００の後に多数の方法を実行させてもよい。例えば後の方法において、ダイシングされた複数のデバイスをマトリックス形状でテストしてもよいし、別々にテストしてもよい。
以上で、ある実施形態を参照して本発明について説明したが、本発明はこれまで説明した特定の形態だけに限定されるものではない。むしろ本発明の範囲は特許請求の範囲のみによって制限されるものである。更に、１つの特徴事項を特定の実施形態に関連して説明したように見えるが、当業者であれば、本発明によれば、これまで説明した実施形態の種々の特徴事項を組み合わせることもできると認識できよう。
更に、個々にリストアップしたが、例えば１つのユニットまたはプロセッサにより複数の手段、要素またはプロセッサステップを実施できる。更に、異なる請求項に個々の特徴事項を含めることができるが、これら特徴事項は有利に組み合わせることが可能であり、異なる請求項に特徴事項が記載されていることは、特徴事項の組み合わせが実現可能でないことおよび／または有利でないことを意味するものではない。更に、請求項のあるカテゴリーに特徴事項が記載されていることは、このカテゴリーだけに限定されることを意味せず、むしろこの特徴事項は、場合に応じて他の請求項のカテゴリーにも等しく適用できるものである。

Claims (33)

  1. 光電子チップと、
    複数の導電層と複数の誘電層とが共にラミネートされた、前記光電子チップを支持するための基板と、
    前記基板の頂部表面上に位置するワイヤーボンドパッドと、
    前記光電子チップおよび前記ワイヤーボンドパッドに結合されたワイヤーボンドと、
    前記光電子チップ、前記ワイヤーボンドおよび前記基板の前記頂部表面の少なくとも一部をカバーし、成形コンパウンドから構成されたカプセル封入部とを含む、ラミネートリードレスキャリアパッケージであって、
    前記ラミネートリードレスキャリアパッケージは、プリント回路板上に横向き配置で取り付けられるようになっており、前記光電子チップのアクティブ領域は、前記プリント回路板に対して直角となっている、ラミネートリードレスキャリアパッケージ。
  2. 前記光電子チップは、リードフレームを用いることなく前記基板に支持されている、請求項１に記載のラミネートリードレスキャリアパッケージ。
  3. 前記複数の導電層および誘電層は、底部導電層と、頂部導電層と、これら頂部導電層と前記底部導電層との間の誘電層とを含む、請求項１に記載のラミネートリードレスキャリアパッケージ。
  4. 前記頂部導電層と前記底部導電層とを電気接続する複数の導電性ビアを更に含む、請求項３に記載のラミネートリードレスキャリアパッケージ。
  5. 前記頂部導電層は、ダイ取付けパッドを含み、前記ダイ取付けパッドに前記光電子チップが接着されている、請求項３に記載のラミネートリードレスキャリアパッケージ。
  6. 前記ワイヤーボンドパッドは、前記頂部導電層の一部である、請求項３に記載のラミネートリードレスキャリアパッケージ。
  7. 前記頂部導電層は、プリント回路板上の取り付けパッドに前記頂部導電層をハンダ付けするための２つのスロットビアを含む、請求項３に記載のラミネートリードレスキャリアパッケージ。
  8. 前記成形コンパウンドは、低イオン含有量を有する、請求項１に記載のラミネートリードレスキャリアパッケージ。
  9. 前記成形コンパウンドは、高耐湿性を有する、請求項１に記載のラミネートリードレスキャリアパッケージ。
  10. 前記成形コンパウンドは、光学的に透明である、請求項１に記載のラミネートリードレスキャリアパッケージ。
  11. 前記成形コンパウンドは、特定波長の光をフィルタ除去する、請求項１に記載のラミネートリードレスキャリアパッケージ。
  12. 前記カプセル封入部は、前記ワイヤーボンドに高い応力を与えることなく保護を行う、請求項１に記載のラミネートリードレスキャリアパッケージ。
  13. 前記カプセル封入部は、前記基板の全頂部表面をカバーする、請求項１に記載のラミネートリードレスキャリアパッケージ。
  14. 前記カプセル封入部の前記頂部表面は、平坦な表面として成形されている、請求項１に記載のラミネートリードレスキャリアパッケージ。
  15. 前記カプセル封入部の前記頂部表面は、レンズとして成形されている、請求項１に記載のラミネートリードレスキャリアパッケージ。
  16. 前記レンズは、円筒形レンズと、球面レンズと、トロイダルレンズと、非球面レンズと、ドーム形状レンズとから成る群から選択されたものである、請求項１５に記載のラミネートリードレスキャリアパッケージ。
  17. 前記カプセル封入部は、横向きとして取り付けられるときに前記光電子パッケージを安定化するための足場を更に含む、請求項１に記載のラミネートリードレスキャリアパッケージ。
  18. 前記光電子チップは、レーザーと、発光ダイオード（ＬＥＤ）と、フォトダイオードと、フォトトランジスタと、ＰＩＮフォトダイオードと、アバランシュ型フォトダイオード（ＡＰＤ）と、シリコンフォトマルチプライア（ＳｉＰＭ）とから成る群から選択されたものである、請求項１に記載のラミネートリードレスキャリアパッケージ。
  19. 前記基板は、薄膜セラミック基板と、厚膜セラミック基板と、プリント回路板から成る群から選択されたものである、請求項１に記載のラミネートリードレスキャリアパッケージ。
  20. 前記カプセル封入部によってカバーされた光学的フィルタを更に備え、前記光学的フィルタは、前記光電子チップのアクティブ領域よりも上方に位置する、請求項１に記載のラミネートリードレスキャリアパッケージ。
  21. 光電子チップと、
    複数の導電層と複数の誘電層とが共にラミネートされた、前記光電子チップを支持するための基板と、
    前記基板の頂部表面上に位置するワイヤーボンドパッドと、
    前記光電子チップおよび前記ワイヤーボンドパッドに結合されたワイヤーボンドと、
    前記光電子チップ、前記ワイヤーボンドおよび前記基板の前記頂部表面の少なくとも一部をカバーし、成形コンパウンドから構成されたカプセル封入部とを含む、ラミネートリードレスキャリアパッケージであって、
    前記ラミネートリードレスキャリアパッケージが、プリント回路板上に横向き配置に取り付けられるようになっており、前記光電子チップの前記アクティブ領域は、前記プリント回路板に対して直角となっているか、または前記ラミネートリードレスキャリアパッケージが、プリント回路板上に上向き配置で取り付けられるようになっている場合には、前記光電子チップの前記アクティブ領域は、前記プリント回路板に平行となっている、ラミネートリードレスキャリアパッケージ。
  22. 複数のラミネートリードレスキャリアパッケージを製造するための方法であって、
    頂部導電層、底部導電層、および頂部導電層と底部導電層の間の誘電層を共にラミネートすることを含む、基板を調製するステップを備え、前記頂部導電層はダイ取付けパッドと、ワイヤーボンドパッドと、２つのスロットビアを備え、
    前記ダイ取付けパッドにエポキシ接着剤を塗布するステップと、
    前記ダイ取付けパッドに光電子チップを取り付けるステップと、
    ワイヤーボンドを使用し、前記光電子チップと前記ワイヤーボンドパッドとをワイヤーボンディングするステップと、
    成形コンパウンドを成形し、前記光電子チップ、前記ワイヤーボンドおよび前記基板の前記頂部表面の少なくとも一部をカバーするカプセル封入部を形成するステップと、
    前記基板を個々のラミネートリードレスキャリアパッケージにダイシングするステップとを含む、複数のラミネートリードレスキャリアパッケージを製造するための方法。
  23. 前記基板を調製するための前記ステップは、前記頂部導電層と前記底部導電層とを電気接続する複数の導電性ビアを調製することを更に含む、請求項２２に記載の方法。
  24. 前記基板を調製する前記ステップは、前記頂部導電層をプリント回路板上の取り付けパッドにハンダ付けするよう、前記頂部導電層に複数のスロットビアを設けることを更に含む、請求項２２に記載の方法。
  25. 前記成形コンパウンドを成形する前記ステップは、前記ワイヤーボンドに大きい応力を与えない、請求項２２に記載の方法。
  26. 前記成形コンパウンドを成形する前記ステップは、前記カプセル封入部の前記頂部表面を平坦な表面として成形することを更に含む、請求項２２に記載の方法。
  27. 前記成形コンパウンドを成形する前記ステップは、前記カプセル封入部の前記頂部表面をレンズとして成形することを更に含む、請求項２２に記載の方法。
  28. 前記レンズは、円筒形レンズと、球面レンズと、トロイダルレンズと、非球面レンズと、ドーム形状レンズとから成る群から選択されたものである、請求項２７に記載の方法。
  29. 前記カプセル封入部は、横向きとして取り付けられるときに前記光電子パッケージを安定化するための足場を更に含む、請求項２２に記載の方法。
  30. 前記光電子チップの前記アクティブ領域の上方に光学的フィルタを位置させるステップを更に備え、カプセル封入部を形成するように、成形コンパウンドを成形するステップは、前記光学的フィルタをカバーすることを更に含む、請求項２２に記載の方法。
  31. 光電子チップと、
    前記光電子チップを支持する基板を備え、前記基板は、共にラミネートされた複数の導電層と誘電層とを含み、前記光電子層のアクティブ領域は、前記基板の底部表面に向いており、前記基板は、前記光電子チップの前記アクティブ領域に光を到達させたり、前記アクティブ領域から光を取り出すことを可能にするための孔を含み、
    前記光電子チップおよび前記基板の前記底部表面の少なくとも一部をカバーするカプセル封入部を更に備え、このカプセル封入部は、成形コンパウンドから構成されており、
    前記ラミネートリードレスキャリアパッケージは、プリント回路板上に横向き配置に取り付けられるようになっており、前記光電子チップの前記アクティブ領域は前記プリント回路板に垂直である、ラミネートリードレスキャリアパッケージ。
  32. 前記孔には、カプセル封入材料が充填されている、請求項３１に記載のラミネートリードレスキャリアパッケージ。
  33. 前記孔および前記基板の頂部表面の一部をカバーする光学的フィルタを更に含む、請求項３１に記載のラミネートリードレスキャリアパッケージ。
JP2012531495A 2009-10-01 2010-09-29 横向きあるいは上向きデバイス配置のラミネートリードレスキャリアパッケージングを備えた光電子デバイス Pending JP2013506985A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/572,074 US8431951B2 (en) 2009-10-01 2009-10-01 Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation
US12/572,074 2009-10-01
PCT/GB2010/001825 WO2011039509A1 (en) 2009-10-01 2010-09-29 Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation

Publications (1)

Publication Number Publication Date
JP2013506985A true JP2013506985A (ja) 2013-02-28

Family

ID=43365657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012531495A Pending JP2013506985A (ja) 2009-10-01 2010-09-29 横向きあるいは上向きデバイス配置のラミネートリードレスキャリアパッケージングを備えた光電子デバイス

Country Status (7)

Country Link
US (1) US8431951B2 (ja)
EP (1) EP2483939A1 (ja)
JP (1) JP2013506985A (ja)
KR (1) KR20120101374A (ja)
CN (1) CN102630351A (ja)
TW (2) TW201436294A (ja)
WO (1) WO2011039509A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053334A (ja) * 2013-09-05 2015-03-19 日亜化学工業株式会社 発光装置
WO2015059989A1 (ja) * 2013-10-23 2015-04-30 日東電工株式会社 半導体装置およびその製造方法
JP2015220426A (ja) * 2014-05-21 2015-12-07 日亜化学工業株式会社 発光装置
JP2016086148A (ja) * 2014-10-24 2016-05-19 日亜化学工業株式会社 発光装置およびその製造方法
JP2016171217A (ja) * 2015-03-13 2016-09-23 シチズン電子株式会社 側面実装型発光装置
JP2016532286A (ja) * 2013-09-27 2016-10-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体エレメント及びオプトエレクトロニクス半導体エレメントの製造方法
JP2018516452A (ja) * 2015-04-16 2018-06-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス照明装置
JP2018129424A (ja) * 2017-02-09 2018-08-16 日亜化学工業株式会社 発光装置
JP2018129434A (ja) * 2017-02-09 2018-08-16 日亜化学工業株式会社 発光装置
JP2019054248A (ja) * 2018-09-19 2019-04-04 日亜化学工業株式会社 発光装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780268B2 (en) * 2006-04-04 2017-10-03 Cree, Inc. Submount based surface mount device (SMD) light emitter components and methods
USD738832S1 (en) 2006-04-04 2015-09-15 Cree, Inc. Light emitting diode (LED) package
US9018074B2 (en) 2009-10-01 2015-04-28 Excelitas Canada, Inc. Photonic semiconductor devices in LLC assembly with controlled molding boundary and method for forming same
US8791492B2 (en) 2009-10-01 2014-07-29 Excelitas Canada, Inc. Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same
US8558337B2 (en) * 2010-09-22 2013-10-15 Cubic Corporation Wide field of view optical receiver
IT1402806B1 (it) * 2010-11-29 2013-09-18 St Microelectronics Srl Dispositivo fotomoltiplicatore incapsulato di materiale semiconduttore, in particolare per l'utilizzo in macchine per l'esecuzione della tomografia ad emissione di positroni.
DE102011116534B4 (de) * 2011-10-20 2022-06-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes Bauelement
JP2015510277A (ja) * 2012-03-02 2015-04-02 エクセリタス カナダ，インコーポレイテッド 基板上で成形されたカプセル化くぼみを有する半導体レーザチップパッケージ及びこれを形成するための方法
US10222032B2 (en) 2012-03-30 2019-03-05 Cree, Inc. Light emitter components and methods having improved electrical contacts
US10134961B2 (en) 2012-03-30 2018-11-20 Cree, Inc. Submount based surface mount device (SMD) light emitter components and methods
US9735198B2 (en) 2012-03-30 2017-08-15 Cree, Inc. Substrate based light emitter devices, components, and related methods
JP6553143B2 (ja) * 2012-05-09 2019-07-31 ローム株式会社 半導体発光装置
JP6219586B2 (ja) * 2012-05-09 2017-10-25 ローム株式会社 半導体発光装置
USD731987S1 (en) * 2012-12-28 2015-06-16 Nichia Corporation Light emitting diode
CN104969368B (zh) * 2013-01-31 2017-08-25 克利公司 基于基板的表面贴装器件(smd)发光组件以及方法
DE102013201931B4 (de) * 2013-02-06 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Laserbauelement und Verfahren zu seiner Herstellung
DE102013103226A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
CN103325920A (zh) * 2013-05-31 2013-09-25 江苏索尔光电科技有限公司 一种led发光二极管体的封装形式
DE102013114345A1 (de) * 2013-12-18 2015-06-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102014208958A1 (de) * 2014-05-12 2015-11-12 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zum Herstellen eines oberflächenmontierbaren optoelektronischen Bauelements
US20160005675A1 (en) * 2014-07-07 2016-01-07 Infineon Technologies Ag Double sided cooling chip package and method of manufacturing the same
US10672957B2 (en) 2017-07-19 2020-06-02 Cree, Inc. LED apparatuses and methods for high lumen output density
CN108109791A (zh) * 2017-12-20 2018-06-01 广东爱晟电子科技有限公司 一种表面贴装式热敏电阻器件及其制作方法
CN112970198A (zh) * 2018-10-30 2021-06-15 埃赛力达加拿大有限公司 高速开关电路配置
CN111323118A (zh) * 2018-12-17 2020-06-23 山东华光光电子股份有限公司 一种避免光串扰的探测半导体激光器出光的装置及其安装方法
CN111463652A (zh) * 2019-01-22 2020-07-28 隆达电子股份有限公司 发光装置
US20210376563A1 (en) * 2020-05-26 2021-12-02 Excelitas Canada, Inc. Semiconductor Side Emitting Laser Leadframe Package and Method of Producing Same
US11569396B2 (en) * 2020-11-04 2023-01-31 Texas Instruments Incorporated Optical sensor package with optically transparent mold compound
CN114867185B (zh) * 2022-03-14 2023-08-01 江苏耀鸿电子有限公司 一种散热高频ic封装用载板及其制备工艺
DE102022111033A1 (de) * 2022-05-04 2023-11-09 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5291666A (en) * 1976-01-29 1977-08-02 Toshiba Corp Photodiode
JPH05114751A (ja) * 1991-10-23 1993-05-07 Sharp Corp 光半導体装置
JP2000174350A (ja) * 1998-12-10 2000-06-23 Toshiba Corp 光半導体モジュール
JP2000277808A (ja) * 1999-03-23 2000-10-06 Sanyo Electric Co Ltd 光源装置およびその製造方法
JP2001077408A (ja) * 1999-09-09 2001-03-23 Rohm Co Ltd 赤外線送受信モジュールの製造方法および赤外線送受信モジュール
JP2002072021A (ja) * 2000-08-30 2002-03-12 Yasuhiro Koike Ｐｏｆ通信用受光装置
JP2006147985A (ja) * 2004-11-24 2006-06-08 Stanley Electric Co Ltd 表面実装型発光ダイオード
JP2009176835A (ja) * 2008-01-22 2009-08-06 Oki Semiconductor Co Ltd 紫外線センサおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0400175B1 (de) 1989-05-31 1994-12-28 Siemens Aktiengesellschaft Oberflächenmontierbares Opto-Bauelement
US6571466B1 (en) 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
JP3668438B2 (ja) * 2001-06-07 2005-07-06 シャープ株式会社 チップ発光ダイオード
JP2004281994A (ja) * 2003-01-24 2004-10-07 Kyocera Corp 発光素子収納用パッケージおよび発光装置
US6753600B1 (en) * 2003-01-28 2004-06-22 Thin Film Module, Inc. Structure of a substrate for a high density semiconductor package
JP3876250B2 (ja) * 2003-06-24 2007-01-31 スタンレー電気株式会社 表面実装型半導体電子部品および製造方法
JP4792726B2 (ja) * 2003-10-30 2011-10-12 日亜化学工業株式会社 半導体素子用支持体の製造方法
US7064424B2 (en) * 2004-05-06 2006-06-20 Wilson Robert E Optical surface mount technology package
WO2006128416A2 (de) 2005-05-30 2006-12-07 Osram Opto Semiconductors Gmbh Gehäusekörper und verfahren zu dessen herstellung
KR100854328B1 (ko) * 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
US8791492B2 (en) 2009-10-01 2014-07-29 Excelitas Canada, Inc. Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5291666A (en) * 1976-01-29 1977-08-02 Toshiba Corp Photodiode
JPH05114751A (ja) * 1991-10-23 1993-05-07 Sharp Corp 光半導体装置
JP2000174350A (ja) * 1998-12-10 2000-06-23 Toshiba Corp 光半導体モジュール
JP2000277808A (ja) * 1999-03-23 2000-10-06 Sanyo Electric Co Ltd 光源装置およびその製造方法
JP2001077408A (ja) * 1999-09-09 2001-03-23 Rohm Co Ltd 赤外線送受信モジュールの製造方法および赤外線送受信モジュール
JP2002072021A (ja) * 2000-08-30 2002-03-12 Yasuhiro Koike Ｐｏｆ通信用受光装置
JP2006147985A (ja) * 2004-11-24 2006-06-08 Stanley Electric Co Ltd 表面実装型発光ダイオード
JP2009176835A (ja) * 2008-01-22 2009-08-06 Oki Semiconductor Co Ltd 紫外線センサおよびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665754B2 (en) 2013-09-05 2020-05-26 Nichia Corporation Light emitting device
JP2015053334A (ja) * 2013-09-05 2015-03-19 日亜化学工業株式会社 発光装置
JP2016532286A (ja) * 2013-09-27 2016-10-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体エレメント及びオプトエレクトロニクス半導体エレメントの製造方法
US9780269B2 (en) 2013-09-27 2017-10-03 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component comprising an optoelectronic semiconductor chip being partly embedded in a shaped body serving as support and method for producing an optoelectronic semiconductor component comprising an optoelectronic semiconductor chip being partly embedded in a shaped body serving as support
WO2015059989A1 (ja) * 2013-10-23 2015-04-30 日東電工株式会社 半導体装置およびその製造方法
US9299904B2 (en) 2014-05-21 2016-03-29 Nichia Corporation Light emitting device
JP2015220426A (ja) * 2014-05-21 2015-12-07 日亜化学工業株式会社 発光装置
JP2016086148A (ja) * 2014-10-24 2016-05-19 日亜化学工業株式会社 発光装置およびその製造方法
JP2016171217A (ja) * 2015-03-13 2016-09-23 シチズン電子株式会社 側面実装型発光装置
JP2018516452A (ja) * 2015-04-16 2018-06-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス照明装置
JP2018129424A (ja) * 2017-02-09 2018-08-16 日亜化学工業株式会社 発光装置
JP2018129434A (ja) * 2017-02-09 2018-08-16 日亜化学工業株式会社 発光装置
US10446725B2 (en) 2017-02-09 2019-10-15 Nichia Corporation Light emitting device
US10504876B2 (en) 2017-02-09 2019-12-10 Nichia Corporation Light-emitting device
JP2019054248A (ja) * 2018-09-19 2019-04-04 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
WO2011039509A1 (en) 2011-04-07
US8431951B2 (en) 2013-04-30
TWI542037B (zh) 2016-07-11
TW201436294A (zh) 2014-09-16
CN102630351A (zh) 2012-08-08
TW201216523A (en) 2012-04-16
US20110079801A1 (en) 2011-04-07
EP2483939A1 (en) 2012-08-08
KR20120101374A (ko) 2012-09-13

Similar Documents

Publication Publication Date Title
US8431951B2 (en) Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation
JP6328813B2 (ja) リフロー可能な光電子モジュール
US9018074B2 (en) Photonic semiconductor devices in LLC assembly with controlled molding boundary and method for forming same
CN106469660B (zh) 具有光学树脂透镜的模制测距和接近度传感器
KR102123128B1 (ko) 광전 모듈들 및 그 제조 방법들
TWI567954B (zh) 光電模組
JP2011521480A (ja) 半導体装置
EP2824778A1 (en) Photonic semiconductor devices in LLC assembly with controlled molding boundary and method for forming same
JP2006269783A (ja) 光半導体パッケージ
US9103997B2 (en) Low cost optical connector
JP2014154629A (ja) 半導体デバイスの製造方法および半導体デバイス
KR101693545B1 (ko) 전기 컴포넌트 및 전기 컴포넌트들을 생산하기 위한 방법
WO2022255942A1 (en) Semiconductor sensor device and method for manufacturing a semiconductor sensor device
CN111952430A (zh) 半导体装置封装

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140704

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141216