TW201448283A - 光半導體裝置之製造方法、系統、製造條件決定裝置及製造管理裝置 - Google Patents

光半導體裝置之製造方法、系統、製造條件決定裝置及製造管理裝置 Download PDF

Info

Publication number
TW201448283A
TW201448283A TW103111521A TW103111521A TW201448283A TW 201448283 A TW201448283 A TW 201448283A TW 103111521 A TW103111521 A TW 103111521A TW 103111521 A TW103111521 A TW 103111521A TW 201448283 A TW201448283 A TW 201448283A
Authority
TW
Taiwan
Prior art keywords
manufacturing
information
optical semiconductor
varnish
coating layer
Prior art date
Application number
TW103111521A
Other languages
English (en)
Inventor
Hiroyuki Katayama
Hisataka Ito
Munehisa Mitani
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013069496A external-priority patent/JP5373215B1/ja
Priority claimed from JP2013251346A external-priority patent/JP2015109340A/ja
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201448283A publication Critical patent/TW201448283A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

本發明之光半導體裝置之製造方法包括：清漆製造步驟，其係製造包含粒子及硬化性樹脂之清漆；被覆層製造步驟，其係自清漆製造A階段之被覆層；及被覆步驟，其係藉由A階段之被覆層被覆光半導體元件。

Description

光半導體裝置之製造方法、系統、製造條件決定裝置及製造管理裝置
本發明係關於一種光半導體裝置之製造方法、系統、製造條件決定裝置及製造管理裝置，詳細而言係關於一種光半導體裝置之製造方法、決定及管理其製造條件之系統、製造條件決定裝置以及製造管理裝置。
先前，作為光半導體裝置之製造方法，已知有如下方法，即，首先，製備包含粒子及硬化性樹脂之未硬化之硬化性樹脂組合物，其後，將其灌封至安裝有發光二極體之封裝體等，其後，使硬化性樹脂組合物硬化(例如，參照專利文獻1)。
或，提出有如下方法，即，製備包含粒子及硬化性樹脂之A階段之清漆，其後，將其塗佈至剝離片材，其後，使其B階段化，其後，藉由B階段片材，被覆安裝至基板之發光二極體，其後，使B階段片材C階段化(例如，參照專利文獻2)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2007-332314號公報
[專利文獻2]日本專利特開2013-140848號公報
然而，於專利文獻1之方法中，硬化性樹脂組合物之硬化層之厚度易於變得不均勻，因此，存在光半導體裝置之發光效率降低之問題。
另一方面，於專利文獻2之方法中，需要自A階段之清漆製備B階段片材之步驟，因此，步驟數較多，較費時。其結果，存在難以使光半導體裝置之製造方法之製造效率提高之問題。
本發明之目的在於提供一種能夠以均勻之厚度製備被覆層，發光效率優異，並且減少步驟數，使製造效率提高之光半導體裝置之製造方法、決定及管理其製造條件之系統、製造條件決定裝置以及製造管理裝置。
為了達成上述目的，本發明之光半導體裝置之製造方法之特徵在於包括：清漆製造步驟，其係製造包含粒子及硬化性樹脂之清漆；被覆層製造步驟，其係自上述清漆製造A階段之被覆層；以及被覆步驟，其係藉由上述A階段之被覆層被覆光半導體元件。
根據該方法，藉由A階段之被覆層被覆光半導體元件，故而可削減製備如專利文獻2般之B階段片材之步驟數。因此，可減少步驟數，從而提高光半導體裝置之製造效率。
又，根據該方法，於自清漆製造A階段之被覆層之後，藉由該A階段之被覆層被覆光半導體元件，故而與如專利文獻1般之灌封相比，能夠以均勻之厚度製備被覆層。因此，可獲得發光效率優異之光半導體裝置。
其結果，根據該方法，能夠以低成本獲得發光效率優異之光半導體裝置。
又，本發明之系統之特徵在於：其係決定及管理上述光半導體裝置之製造方法中之上述被覆層製造步驟之製造條件者，且上述系統 包括製造條件決定裝置及製造管理裝置；上述製造條件決定裝置包括：第1資訊儲存區域，其儲存與上述光半導體元件及上述光半導體裝置相關之第1資訊；第2資訊儲存區域，其儲存與上述清漆相關之第2資訊；及決定機構，其基於儲存於上述第1資訊儲存區域之上述第1資訊、及儲存於上述第2資訊儲存區域之上述第2資訊，決定上述製造條件；上述製造管理裝置包括：第3資訊儲存區域，其儲存與藉由上述決定機構而決定之上述製造條件相關之第3資訊；及管理機構，其基於儲存於上述第3資訊儲存區域之上述第3資訊，管理上述被覆層製造步驟之上述製造條件。
於該系統中，製造條件決定裝置包括第1資訊儲存區域、第2資訊儲存區域、及決定機構，另一方面，製造管理裝置包括第3資訊儲存區域及管理機構。
而且，製造條件決定裝置可將第1資訊及第2資訊之各者分別儲存至第1資訊儲存區域及第2資訊儲存區域，藉由決定機構決定被覆層製造步驟之製造條件，並將其提供至製造管理裝置。
而且，於製造管理裝置中，將自製造條件決定裝置提供之與製造條件相關之第3資訊儲存至第3資訊儲存區域，基於該第3資訊，藉由管理機構管理被覆層製造步驟之製造條件。
因此，可於在製造管理裝置之外另行設置之製造條件決定裝置中決定被覆層製造步驟之製造條件，並且製造管理裝置可管理該製造條件。
又，自製造條件決定裝置提供之與被覆層製造步驟之製造條件相關之第3資訊係基於第1資訊及第2資訊。因此，製造管理裝置可基於自製造條件決定裝置提供之第3資訊，藉由管理機構，精度良好地管理被覆層製造步驟之製造條件。其結果，可精度良好地製造作為目標之光半導體裝置。
又，本發明之系統較佳為，進而決定及管理上述清漆製造步驟之製造條件，上述決定機構基於儲存於上述第1資訊儲存區域之上述第1資訊、及儲存於上述第2資訊儲存區域之上述第2資訊，進而決定上述清漆製造步驟之上述製造條件，上述管理機構基於儲存於上述第3資訊儲存區域之上述第3資訊，進而管理上述清漆製造步驟之上述製造條件。
於該系統中，決定機構基於儲存於第1資訊儲存區域之第1資訊、及儲存於第2資訊儲存區域之第2資訊，進而決定清漆製造步驟之製造條件，管理機構基於儲存於第3資訊儲存區域之第3資訊，進而管理清漆製造步驟之製造條件。因此，可高精度地製造適合作為目標之光半導體裝置之被覆層，進而，可高精度地製造作為目標之光半導體裝置。
又，於本發明之系統中，較佳為，第1資訊包含與供安裝光半導體元件之基板相關之資訊。
根據該系統，第1資訊包含與供安裝光半導體元件之基板相關之資訊，故而製造條件決定裝置可一併包含與供安裝光半導體元件之基板相關之資訊及上述各資訊。
因此，製造管理裝置可根據基於第1資訊而決定之與製造條件相關之精度較高之第3資訊，更進一步精度良好地管理被覆層製造步驟之製造條件。
又，於本發明之系統中，較佳為，上述製造管理裝置包括：第4資訊儲存區域，其儲存第4資訊，該第4資訊包含粒子、硬化性樹脂、清漆及光半導體元件中之至少1種之批次資訊、及/或每單位時間之光半導體裝置之製造量；及修正機構，其基於儲存於上述第4資訊儲存區域之上述第4資訊，修正上述被覆層製造步驟之上述製造條件。
粒子、硬化性樹脂、清漆及光半導體元件之批次資訊針對每一 批次而產生變動。又，每單位時間之光半導體裝置之製造量針對每單位時間而產生變動。因此，存在所製造之光半導體裝置之物性針對每一批次及/或單位時間而產生變動之情況。於此種情形時，較繁雜的是，製造條件決定裝置每次基於第4資訊決定製造條件。
然而，於該系統中，於製造管理裝置中，可藉由修正機構，基於儲存於第4資訊儲存區域之第4資訊，修正被覆層製造步驟之製造條件，該第4資訊包含粒子、硬化性樹脂、清漆及光半導體元件中之至少1種之批次資訊、及/或每單位時間之光半導體裝置之製造量。因此，可容易地應對批次資訊及/或光半導體裝置之製造量之變動，修正被覆層製造步驟之製造條件，從而精度良好地製造作為目標之光半導體裝置。
又，於本發明之系統中，較佳為，上述製造條件決定裝置包含儲存與在此次之前製造上述被覆層之製造條件相關之第5資訊之第5資訊儲存區域，且基於儲存於上述第5資訊儲存區域之上述第5資訊，決定用於在此次製造上述被覆層之製造條件。
根據該系統，製造條件決定裝置可累積與在此次之前製造被覆層之製造條件相關之第5資訊。因此，可基於過去所累積之製造條件，在此次製造適合作為目標之光半導體裝置之被覆層，進而，可在此次精度良好地製造作為目標之光半導體裝置。
又，於本發明之系統中，較佳為，上述製造條件決定裝置經由網路與上述製造管理裝置進行遠程通信。
根據該系統，製造條件決定裝置經由網路與製造管理裝置進行遠程通信，故而即便製造條件決定裝置相對於製造管理裝置相隔較遠，亦可將於製造條件決定裝置中所決定之被覆層製造步驟之製造條件迅速地提供至製造管理裝置。
又，於本發明之系統中，較佳為，上述製造管理裝置設置於被 覆層製造裝置內，上述製造條件決定裝置設置於相對於上述被覆層製造裝置位於遠端之控制部門。
根據該系統，即便製造管理裝置設置於被覆層製造裝置內，製造條件決定裝置設置於相對於被覆層製造裝置位於遠端之控制部門，製造條件決定裝置亦可經由網路與製造管理裝置進行遠程通信，故而可將於控制部門之製造條件決定裝置中所決定之被覆層製造步驟之製造條件迅速地提供至製造管理裝置。
本發明之製造條件決定裝置之特徵在於：其係用以決定上述光半導體裝置之製造方法中之上述被覆層製造步驟之製造條件者，且包括：第1資訊儲存區域，其儲存與上述光半導體元件相關之第1資訊；第2資訊儲存區域，其儲存與上述清漆相關之第2資訊；及決定機構，其基於儲存於上述第1資訊儲存區域之上述第1資訊、及儲存於上述第2資訊儲存區域之上述第2資訊，決定上述製造條件。
該製造條件決定裝置包括第1資訊儲存區域、第2資訊儲存區域、及決定機構。
因此，根據該製造條件決定裝置，可將第1資訊及第2資訊之各者分別儲存至第1資訊儲存區域及第2資訊儲存區域，藉由決定機構決定被覆層製造步驟之製造條件。
其結果，只要基於被覆層製造步驟之製造條件，便可精度良好地製造作為目標之光半導體裝置。
又，本發明之製造條件決定裝置較佳為，進而決定上述清漆製造步驟之製造條件，上述決定機構基於儲存於上述第1資訊儲存區域之上述第1資訊、及儲存於上述第2資訊儲存區域之上述第2資訊，進而決定上述清漆製造步驟之上述製造條件。
於該製造條件決定裝置中，決定機構基於儲存於第1資訊儲存區域之第1資訊、及儲存於第2資訊儲存區域之第2資訊，進而決定清漆 製造步驟之製造條件。因此，可高精度地製造適合作為目標之光半導體裝置之被覆層，進而，可高精度地製造作為目標之光半導體裝置。
又，於本發明之製造條件決定裝置中，較佳為，上述第1資訊包含與供安裝上述光半導體元件之基板相關之資訊。
根據該製造條件決定裝置，第1資訊包含與供安裝光半導體元件之基板相關之資訊，故而製造條件決定裝置可一併包含與供安裝光半導體元件之基板相關之資訊及上述各資訊。
因此，可高精度地製造作為目標之光半導體裝置。
又，本發明之製造條件決定裝置較佳為，包含儲存與在此次之前製造上述被覆層之製造條件相關之第5資訊之第5資訊儲存區域，基於儲存於上述第5資訊儲存區域之上述第5資訊，決定用於在此次製造上述被覆層之製造條件。
根據該製造條件決定裝置，可累積與在此次之前製造被覆層之製造條件相關之第5資訊。因此，可基於過去所累積之製造條件，在此次製造適合作為目標之光半導體裝置之被覆層，進而，可在此次精度良好地製造作為目標之光半導體裝置。
本發明之製造管理裝置之特徵在於：其係用以管理上述光半導體裝置之製造方法中之上述被覆層製造步驟之製造條件者，且包括：第3資訊儲存區域，其儲存與上述製造條件相關之第3資訊；及管理機構，其基於儲存於上述第3資訊儲存區域之上述第3資訊，管理上述被覆層製造步驟之上述製造條件。
根據該製造管理裝置，可將與上述光半導體裝置中之被覆層製造步驟之製造條件相關之第3資訊儲存至第3資訊儲存區域，基於該第3資訊，藉由管理機構精度良好地管理被覆層製造步驟之製造條件。
因此，可精度良好地製造作為目標之光半導體裝置。
又，本發明之製造管理裝置較佳為，進而管理上述清漆製造步 驟之製造條件，上述管理機構基於儲存於上述第3資訊儲存區域之上述第3資訊，進而管理上述清漆製造步驟之上述製造條件。
根據該製造管理裝置，管理機構基於儲存於第3資訊儲存區域之第3資訊，進而管理清漆製造步驟之製造條件，故而可高精度地製造適合作為目標之光半導體裝置之被覆層，進而，可高精度地製造作為目標之光半導體裝置。
又，本發明之製造管理裝置較佳為，包括：第4資訊儲存區域，其儲存包含粒子、硬化性樹脂、清漆及光半導體元件中之至少1種之批次資訊、及/或每單位時間之光半導體裝置之製造量之第4資訊；及修正機構，其基於儲存於上述第4資訊儲存區域之上述第4資訊，修正上述被覆層製造步驟之上述製造條件。
粒子、硬化性樹脂、清漆及光半導體元件之批次資訊針對每一批次而產生變動。又，每單位時間之光半導體裝置之製造量針對每單位時間而產生變動。因此，存在所製造之光半導體裝置之物性針對每一批次及/或單位時間而產生變動之情況。於此種情形時，較繁雜的是，製造條件決定裝置每次基於第4資訊決定製造條件。
然而，於該製造管理裝置中，可藉由修正機構，基於儲存於第4資訊儲存區域之包含粒子、硬化性樹脂、清漆及光半導體元件中之至少1種之批次資訊、及/或每單位時間之光半導體裝置之製造量之第4資訊，修正被覆層製造步驟之製造條件。因此，可容易地應對批次資訊及/或光半導體裝置之製造量之變動，修正被覆層製造步驟之製造條件，從而精度良好地製造作為目標之光半導體裝置。
根據本發明之光半導體裝置之製造方法，能夠以低成本獲得發光效率優異之光半導體裝置。
根據包括本發明之製造條件決定裝置及製造管理裝置之本發明 之系統，可於在製造管理裝置之外另行設置之製造條件決定裝置中決定製造條件，並且製造管理裝置可管理該製造條件。又，可精度良好地製造作為目標之光半導體裝置。
1‧‧‧系統
2‧‧‧製造條件決定裝置
3‧‧‧片材製造管理裝置
3A‧‧‧密封層製造管理裝置
3B‧‧‧密封層製造管理裝置
3C‧‧‧密封層製造管理裝置
4‧‧‧光半導體裝置製造工廠
5‧‧‧控制部門
6‧‧‧第1記憶體
7‧‧‧第2記憶體
8‧‧‧第1CPU
10‧‧‧第5記憶體
11‧‧‧清漆
12‧‧‧密封層
13‧‧‧光半導體元件
14‧‧‧基板
15‧‧‧第1資訊
16‧‧‧第2資訊
17‧‧‧第3資訊
18‧‧‧第4資訊
18A‧‧‧第4資訊
18B‧‧‧第4資訊
19‧‧‧第5資訊
20‧‧‧光半導體裝置
21‧‧‧第1資訊源
22‧‧‧第2資訊源
23‧‧‧第3記憶體
24‧‧‧第4記憶體
25‧‧‧第2CPU
28‧‧‧脫模片材
31‧‧‧塗佈裝置
32‧‧‧密封裝置
33‧‧‧清漆製造裝置
34‧‧‧密封層製造裝置
35‧‧‧積層裝置
36‧‧‧密封控制裝置
41‧‧‧平板
50‧‧‧被覆層
51‧‧‧攪拌機
52‧‧‧容器
S1‧‧‧清漆製造步驟
S2‧‧‧被覆層製造步驟
S3‧‧‧密封步驟
圖1A~圖1C係本發明之光半導體裝置之製造方法之一實施形態之步驟圖，圖1A係表示將安裝有光半導體元件之基板與設置有被覆層之脫模片材設置於積層裝置之步驟，圖1B係表示使基板與被覆層積層之步驟，圖1C係表示將脫模片材剝離之步驟。
圖2係表示本發明之系統之一實施形態之概略構成圖。
圖3係表示圖2之變化例之系統之概略構成圖。
本發明之光半導體裝置之製造方法之一實施形態包括：清漆製造步驟，其係製造包含粒子及硬化性樹脂之清漆；被覆層製造步驟，其係自清漆製造A階段之被覆層；以及被覆步驟，其係藉由A階段之被覆層被覆光半導體元件。以下，對各步驟進行詳細敍述。
<清漆製造步驟>
作為粒子，例如可列舉螢光體、填充劑等。
螢光體具有波長轉換功能，例如可列舉可將藍色光轉換成黃色光之黃色螢光體、可將藍色光轉換成紅色光之紅色螢光體等。
作為黃色螢光體，可列舉例如(Ba,Sr,Ca)2SiO4；Eu、(Sr,Ba)2SiO4：Eu(正矽酸鋇(BOS，Barium orthosilicate))等矽酸鹽螢光體，例如Y3Al5O12：Ce(YAG(Yttrium Aluminum Garnet，釔-鋁-石榴石)：Ce)、Tb3Al3O12：Ce(TAG(鋱-鋁-石榴石)：Ce)等具有石榴石型晶體結構之石榴石型螢光體，例如Ca-α-SiAlON等氮氧化物螢光體等。
作為紅色螢光體，例如可列舉CaAlSiN3：Eu、CaSiN2：Eu等氮 化物螢光體等。
作為螢光體之形狀，例如可列舉球狀、板狀、針狀等。
螢光體之最大長度之平均值(於球狀之情形時為平均粒徑)例如為0.1μm以上，較佳為1μm以上，又，例如為200μm以下，較佳為100μm以下。
螢光體之吸收峰波長例如為300nm以上，較佳為430nm以上，又，例如為550nm以下，較佳為470nm以下。
螢光體可單獨使用或併用。
螢光體之調配比率相對於硬化性樹脂100質量份，例如為0.1質量份以上，較佳為0.5質量份以上，例如為80質量份以下，較佳為50質量份以下。
作為填充劑，可列舉例如聚矽氧粒子(具體而言包含聚矽氧橡膠粒子)等有機微粒子、例如氧化矽(例如，煙霧狀氧化矽(fumed silica)等)、滑石、氧化鋁、氮化鋁、氮化矽等無機微粒子等。又，填充劑之最大長度之平均值(於球狀之情形時為平均粒徑)例如為0.1μm以上，較佳為1μm以上，又，例如為200μm以下，較佳為100μm以下。填充劑可單獨使用或併用。填充劑之調配比率相對於硬化性樹脂100質量份，例如為0.1質量份以上，較佳為0.5質量份以上，又，例如為70質量份以下，較佳為50質量份以下。
作為硬化性樹脂，例如可列舉1階段硬化型樹脂。
1階段硬化型樹脂係具有1階段之反應機制，且於第1階段之反應中完全硬化之硬化性樹脂。作為1階段硬化型樹脂，可列舉例如藉由加熱而硬化之1階段硬化型熱固性樹脂、例如藉由活性能量射線(例如，紫外線、電子線等)之照射而硬化之1階段硬化型活性能量射線硬化性樹脂等。較佳可列舉1階段硬化型熱固性樹脂。
具體而言，作為1階段硬化型熱固性樹脂，例如可列舉：聚矽氧 樹脂、環氧樹脂、聚醯亞胺樹脂、酚樹脂、尿素樹脂、三聚氰胺樹脂、不飽和聚酯樹脂等。就透光性及耐久性之觀點而言，較佳可列舉1階段硬化型聚矽氧樹脂。
A階段之1階段硬化型樹脂之黏度例如為1,000mPa．s以上，較佳為3,000mPa．s以上，更佳為5,000mPa．s以上，又，例如為1,000,000mPa．s以下，較佳為500,000mPa．s以下，更佳為200,000mPa．s以下。再者，A階段之1階段硬化型樹脂之黏度係將A階段之1階段硬化型樹脂溫度調節至25℃，使用E型錐體(cone)，以轉數99s-1而測定。以下之黏度係藉由與上述相同之方法而測定。
硬化性樹脂之調配比率相對於清漆(以下，有時稱為含粒子之硬化性樹脂組合物)例如為30質量%以上，較佳為40質量%以上，更佳為50質量%以上，又，例如為98質量%以下，較佳為95質量%以下，更佳為90質量%以下。
又，視需要，亦可使含粒子之硬化性樹脂組合物含有溶劑。
作為溶劑，可列舉例如己烷等脂肪族烴、例如二甲苯等芳香族烴、例如乙烯基甲基環狀矽氧烷、兩封端之乙烯基聚二甲基矽氧烷等矽氧烷等。溶劑係以使含粒子之硬化性樹脂組合物成為下述黏度般之調配比率調配至含粒子之硬化性樹脂組合物。
於製備含粒子之硬化性樹脂組合物時，係基於所需之粒子之種類、粒子之調配比率、粒子之最大長度之平均值、硬化性樹脂之種類、硬化性樹脂之黏度、硬化性樹脂之調配比率、於粒子包含螢光體之情形時之螢光體之吸收峰波長、清漆之黏度等而調配。繼而，使用攪拌機等將其等混合。
藉此，製備A階段之清漆。
亦即，清漆由於包含A階段之硬化性樹脂，故而成為A階段之清漆。
清漆之25℃、1氣壓之條件下之黏度係設定為不使清漆自脫模片材28(將於後文進行敍述，參照圖1A)之上表面之周端部溢出之程度，具體而言，例如為1,000mPa．s以上，較佳為4,000mPa．s以上，更佳為8,000mPa．s以上，又，例如為1,000,000mPa．s以下，較佳為500,000mPa．s以下，更佳為200,000mPa．s以下。
<被覆層製造步驟>
為了自清漆製造A階段之被覆層，如圖1A所示，例如，首先將清漆塗佈至脫模片材28之表面。
作為脫模片材28，可列舉例如聚乙烯膜、聚酯膜(PET(polyethylene terephthalate，聚對苯二甲酸乙二酯)等)等聚合物膜、例如陶瓷片材、例如金屬箔等。較佳可列舉聚合物膜。又，亦可對脫模片材28之表面實施氟處理等剝離處理。
於將清漆塗佈至脫模片材28之表面時，例如可列舉分注器、敷料器、狹縫式塗佈機等塗佈裝置，較佳可列舉分注器。
塗佈而成之A階段之被覆層50之厚度例如為10μm以上，較佳為50μm以上，又，例如為2,000μm以下，較佳為1,000μm以下。
於清漆含有溶劑之情形時，亦可對塗佈後之被覆層50進行加熱。再者，加熱條件為實質上不促進硬化性樹脂之硬化反應之條件，具體而言，溫度例如為40℃以上，較佳為60℃以上，又，例如為150℃以下，較佳為130℃以下。又，加熱時間例如為1分鐘以上，較佳為5分鐘以上，又，例如為60分鐘以下，較佳為40分鐘以下。
<被覆步驟>
為了藉由A階段之被覆層50被覆光半導體元件13，例如，首先，如圖1A所示，準備安裝有光半導體元件13之基板14。
基板14例如可列舉矽基板、陶瓷基板、聚醯亞胺樹脂基板、於金屬基板積層有絕緣層之積層基板等絕緣基板。作為基板14之外形形 狀，並無特別限定，例如可列舉俯視大致矩形狀、俯視大致圓形狀等。基板14之尺寸可適當選擇，例如，最大長度例如為2mm以上，較佳為10mm以上，又，例如為300mm以下，較佳為100mm以下。
又，於基板14之表面形成有導體圖案(未圖示)，且該導體圖案包括：電極(未圖示)，其用以與接下來說明之光半導體元件13之端子(未圖示)電性連接；及配線，與電極相連續。導體圖案例如可列舉金、銅、銀、鎳等導體。
又，基板14之表面係平坦狀地形成。或，雖未圖示，但亦可於在基板14中之供安裝光半導體元件13之正面(圖1A~圖1C中之下表面)形成有向背面(圖1A~圖1C中之上表面)凹陷之凹部。
光半導體元件13為將電能轉換成光能之LED(light-emitting diode，發光二極體元件)或LD(laser diode，雷射二極體)等，例如可列舉厚度短於面方向長度(與厚度方向正交之方向之長度)之剖面觀察為大致矩形狀。作為光半導體元件13，較佳可列舉發出藍色光之藍色LED。光半導體元件13之尺寸可根據用途及目的適當選擇，具體而言，厚度例如為10μm以上且1000μm以下，最大長度例如為0.05mm以上，較佳為0.1mm以上，又，例如為5mm以下，較佳為2mm以下。
光半導體元件13之發光峰波長例如為400nm以上，較佳為430nm以上，又，例如為500nm以下，較佳為470nm以下。
光半導體元件13例如覆晶安裝、或打線接合連接於基板14。
又，可對1個基板14安裝複數個(於圖1A~圖1C中為3個)光半導體元件13。每1個基板14之光半導體元件13之安裝數例如為1以上，較佳為4以上，又，例如為2000以下，較佳為400以下。
繼而，於該方法中，將安裝有光半導體元件13之基板14設置於積層裝置35。積層裝置35包含2片平板41，且該等2片平板41在上下方 向隔開間隔而相對向配置，且可將積層裝置35及基板14於上下方向移動。
為了將安裝有光半導體元件13之基板14設置於積層裝置35，具體而言，以使光半導體元件13朝向下方之方式將基板14設置於下側之平板41。
另外，使設置於脫模片材28之上表面之被覆層50與光半導體元件13之下側相對向而配置。亦即，以使被覆層50朝向光半導體元件13(即，朝向下側)之方式將脫模片材28配置於下側之平板41之上表面。
繼而，如圖1B所示，藉由被覆層50被覆光半導體元件13。從而藉由被覆層50埋設光半導體元件13。具體而言，藉由積層裝置35使基板14與被覆層50相互靠近而積層。詳細而言，如圖1A之箭頭及圖1B所示般，使安裝有光半導體元件13之基板14相對於設置有被覆層50之脫模片材28而下降(下壓)。亦即，使上側之平板41下降。或，如圖1A之假想線箭頭及圖1B所示般，使設置有被覆層50之脫模片材28相對於安裝有光半導體元件13之基板14上升(上推)。亦即，使下側之平板41上升。
藉此，藉由被覆層50被覆光半導體元件13。亦即，藉由被覆層50埋設光半導體元件13。
其後，使A階段之被覆層50 C階段化(完全硬化)。
例如，若硬化性樹脂為熱固性樹脂，則對A階段之被覆層50進行加熱。
詳細而言，具體而言，一面維持利用積層裝置35之對被覆層50之夾持狀態，一面投入至烘箱(未圖示)內。藉此，對A階段之被覆層50進行加熱。
加熱溫度例如為80℃以上，較佳為100℃以上，又，例如為200℃ 以下，較佳為180℃以下。又，加熱時間例如為10分鐘以上，較佳為30分鐘以上，又，例如為10小時以下，較佳為5小時以下。
藉由被覆層50之加熱，使A階段之被覆層50 C階段化(完全硬化)。
另一方面，若硬化性樹脂為活性能量射線硬化性樹脂，則對被覆層50照射活性能量射線。藉此，使A階段之被覆層50 C階段化(完全硬化)。具體而言，使用紫外線燈等對A階段之被覆層50照射紫外線。
藉此，製造包括被覆層50、藉由被覆層50而密封之光半導體元件13、及安裝有光半導體元件13之基板14之光半導體裝置20。
於圖1B中，於1個光半導體裝置20中，設置有複數個(3個)光半導體元件13。
其後，如圖1C所示，將脫模片材28如箭頭所示般自被覆層50剝離。
再者，其後，於將複數個光半導體元件13安裝至1個基板14之情形時，亦可視需要與各光半導體元件13相對應地切斷被覆層50而使其單片化。
[光半導體裝置之製造方法之作用效果]
根據該方法，藉由A階段之被覆層50被覆光半導體元件13，故而可削減製備如專利文獻2般之B階段片材之步驟數。因此，可減少步驟數，從而提高製造條件決定裝置20之製造效率。
又，根據該方法，自清漆製成A階段之被覆層50之後，藉由該A階段之被覆層50被覆光半導體元件13，故而與如專利文獻1般之灌封相比，能夠以均勻之厚度製備被覆層50。因此，可獲得發光效率優異之光半導體裝置20。
其結果，根據該方法，能夠以低成本獲得發光效率優異之光半導體裝置20。
[變化例]
於圖1B之被覆步驟中，係使用包含2個平板41之積層裝置35，使單片式之被覆層50及脫模片材28積層於安裝有光半導體元件13之基板14，雖未圖示，但亦可例如使用輥壓裝置等，使長條狀之被覆層50及脫模片材28連續地積層於安裝有複數個光半導體元件13之基板14。
根據該方法，可更進一步提高光半導體裝置20之製造效率。
[系統之構成]
其次，對決定及管理上述光半導體裝置20之製造方法中之被覆層製造步驟之製造條件之系統進行說明。
如圖2所示，該系統1係設置於密封層製造工廠之控制部門5及於該密封層製造工廠之外另行設置之光半導體裝置製造工廠4之系統。光半導體裝置20之製造方法包括如下步驟：清漆製造步驟S1，其係製造包含粒子及硬化性樹脂之清漆11；密封層製造步驟S2，其係自清漆11製造作為A階段之被覆層之一例之密封層12(被覆層製造步驟之一例)；以及密封步驟S3，其係藉由密封層12密封光半導體元件13(被覆步驟之一例)；其中系統1決定及管理上述步驟中之清漆製造步驟S1及密封層製造步驟S2之製造條件。系統1包含製造條件決定裝置2及作為製造管理裝置之密封層製造管理裝置3。
控制部門5例如設置於可製造與利用光半導體裝置製造工廠4之密封層製造裝置34(下述)製造之密封層12相同之密封層12的密封層製造工廠內。
控制部門5包含製造條件決定裝置2。
製造條件決定裝置2包括作為第1資訊儲存區域之第1記憶體6、作為第2資訊儲存區域之第2記憶體7、作為決定機構之第1CPU8、及作為第5資訊儲存區域之第5記憶體10。
第1記憶體6儲存與光半導體元件13、供安裝光半導體元件13之 基板14、及光半導體裝置20相關之第1資訊15。
作為第1資訊15，具體而言，作為與光半導體元件13相關之資訊，例如可列舉：光半導體元件13之形狀、光半導體元件13之尺寸、光半導體元件13之發光峰波長、基板14之每單位面積之光半導體元件13之安裝數、每1個基板14之光半導體元件13之安裝數等。
又，作為第1資訊15，具體而言，作為與基板14相關之資訊，例如可列舉：基板14之外形形狀、基板14之尺寸、基板14之表面形狀(有無凹部等)等。
進而，作為第1資訊15，具體而言，作為與光半導體裝置20相關之資訊，例如可列舉：光半導體裝置20之色溫、光半導體裝置20之總光通量、光半導體裝置20之配光特性等。具體而言，於成為目標之光之顏色為畫白色(neutral white)之情形時，成為目標之色溫例如為4600 K以上，又，例如為5500 K以下。又，於成為目標之光之顏色為暖白色(warm white)之情形時，成為目標之色溫例如為3250 K以上，又，例如為3800 K以下。成為目標之色溫係選自上述溫度範圍。
第1記憶體6係以自光半導體裝置製造工廠4所包含之第1資訊源21接受輸入之方式而構成。
第2記憶體7儲存與清漆11相關之第2資訊16。
作為第2資訊16，具體而言，作為與粒子相關之資訊，例如可列舉：粒子之種類、粒子之調配比率、粒子之最大長度之平均值(於粒子為球形狀之情形時，為平均粒徑)等。再者，於粒子包含上述螢光體之情形時，作為與粒子相關之資訊，亦可列舉螢光體之吸收峰波長。又，作為第2資訊16，具體而言，作為與硬化性樹脂相關之資訊，例如可列舉：硬化性樹脂之種類、硬化性樹脂之黏度、硬化性樹脂之調配比率、硬化性樹脂之硬化速度等。進而，作為第2資訊16，具體而言，作為與清漆相關之資訊，例如可列舉清漆之黏度。進而， 又，於在上述脫模片材28設置有定位標記(未圖示)之情形時，作為第2資訊16，亦可列舉塗佈後之複數個清漆11之相對位置資訊等。
第2資訊16係以自密封層製造工廠之控制部門5所包含之第2資訊源22輸入之方式而構成。
第1CPU8係基於儲存於第1記憶體6之第1資訊15及儲存於第2記憶體7之第2資訊16而決定密封層12之製造條件之決定裝置。
於第1CPU8中預先儲存有特定之程式處理，第1CPU8根據程式處理而決定密封層12之製造條件。
作為密封層12之製造條件，例如可列舉清漆11之塗佈條件等。再者，於清漆含有溶劑之情形時，亦可列舉於藉由加熱使清漆乾燥時之加熱條件等。
作為清漆11之塗佈條件，例如可列舉剛塗佈後之清漆11之形狀、剛塗佈後之清漆11之厚度等。再者，上述形狀包含使清漆11相互隔開間隔而成之形狀。
第1CPU8係以可讀出儲存於第1記憶體6之第1資訊15及儲存於第2記憶體7之第2資訊16之方式而構成。
第5記憶體10係儲存藉由第1CPU8而決定之密封層12之製造條件之區域。
再者，於第5記憶體10設置有可記錄與在此次之前製造密封層12之製造條件相關之第5資訊19之記錄區域(未圖示)。再者，記錄並累積於記錄區域之第5資訊19係以如下方式而構成，即，於此次之製造中藉由第1CPU8讀出，並再次藉由第1CPU8決定密封層12之製造條件。
光半導體裝置製造工廠4包括密封層製造裝置34及密封裝置32。
密封層製造裝置34包括清漆製造裝置33、塗佈裝置31、及密封層製造管理裝置3。
清漆製造裝置33例如包含裝備有攪拌機51之容器52。
塗佈裝置31例如包含分注器、敷料器、及狹縫式塗佈機等。又，雖未圖示，塗佈裝置31亦可包含具有隔開間隔而配置之加熱器之烘箱。
密封層製造管理裝置3包括作為第3資訊儲存區域之第3記憶體23、作為第4資訊儲存區域之第4記憶體24、及作為管理機構即修正機構之第2CPU25。
第3記憶體23儲存與藉由第1CPU8而決定之密封層12之製造條件相關之第3資訊17。
第3資訊17包含藉由第1CPU8而決定之密封層12之製造條件。
第3記憶體23係以如下方式而構成，即，自第5記憶體10輸入於第5記憶體10中所決定之第3資訊17。
第4記憶體24儲存包含粒子、硬化性樹脂、清漆及光半導體元件13中之至少1種之批次資訊、及/或每單位時間之光半導體裝置20之製造量之第4資訊18。
批次資訊係隨批次之變更而產生變動之資訊，具體而言，可列舉因批次而不同之粒子之最大長度之平均值(於粒子為球形狀之情形時，為平均粒徑)等，又，可列舉因批次而不同之硬化性樹脂之黏度等。再者，於粒子包含螢光體之情形時，作為螢光體之批次資訊，可列舉因批次而不同之螢光體之吸收峰波長。進而，作為與因批次而不同之清漆相關之資訊，可列舉因上述粒子及/或硬化性樹脂之批次不同而不同之清漆之黏度。
作為每單位時間之光半導體裝置20之製造量，作為每月之光半導體裝置20之製造量，例如為1,000個以上，較佳為5,000個以上，又，例如可選自200,000個以下之範圍。
第4記憶體24係以如下方式而構成，即，自光半導體裝置製造工 廠4中之第1資訊源21及控制部門5中之第2資訊源22輸入第4資訊18。
作為第4資訊18中之自第1資訊源21輸入之第4資訊18B，例如可列舉光半導體元件13之批次資訊、每單位時間之光半導體裝置20之製造量，又，作為自第2資訊源22輸入之第4資訊18A，例如可列舉粒子之批次資訊、硬化性樹脂之批次資訊、清漆之批次資訊。
於第2CPU25預先儲存有特定之程式處理，第2CPU25基於儲存於第3記憶體23之第3資訊17，管理清漆製造步驟S1之製造條件及密封層製造步驟S2之製造條件。又，第2CPU25亦可基於儲存於第4記憶體24之第4資訊18，修正清漆製造步驟S1之製造條件及密封層製造步驟S2之製造條件。
第2CPU25係以可讀出儲存於第3記憶體23之第3資訊17、及儲存於第4記憶體24之第4資訊18之方式而構成。
第2CPU25係以如下方式而構成，即，可對清漆製造裝置33及塗佈裝置31之各者管理並修正清漆製造步驟S1之製造條件、及密封層製造步驟S2之製造條件之各者。
密封裝置32包括積層裝置35及密封控制裝置36。
積層裝置35例如可選擇如下積層機等，即，包含在上下方向隔開間隔而相對向配置、且可使密封層12及基板14沿上下方向移動之2片平板41。
密封控制裝置36係以可控制密封步驟S3之密封條件之方式而構成。再者，其係以如下方式而構成，即，於密封控制裝置36設置有未圖示之記憶體，自第1資訊源21對其輸入密封步驟S3之密封條件，繼而控制密封步驟S3之密封條件。
其次，對利用該系統1於光半導體裝置製造工廠4中製造光半導體裝置20之方法進行說明。
1.製造條件決定步驟
於該方法中，首先，自第1資訊源21將第1資訊15輸入至第1記憶體6。當將第1資訊15向第1記憶體6輸入時，並無特別限定，例如，可通過連接第1資訊源21與第1記憶體6之網路等線路輸入第1資訊15，或，例如亦可自第1資訊源21經由傳真、郵件、郵政等通信手段之後，將第1資訊15輸入至第2記憶體7。
另外，自第2資訊源22將第2資訊16輸入至第2記憶體7。將第2資訊16輸入至第2記憶體7之方法與向第1記憶體6輸入第1資訊15之方法相同。
接著，第1CPU8讀出儲存於第1記憶體6之第1資訊15、及儲存於第2記憶體7之第2資訊16，繼而，根據特定之程式處理，基於該等第1資訊15及第2資訊16，將密封層12之製造條件決定為第3資訊17(於下文進行詳細敍述)。
2.製造管理步驟
其後，將藉由第1CPU8而決定之第3資訊17記錄至第5記憶體10，繼而，將記錄於第5記憶體10之第3資訊17輸入至第3記憶體23。
將第3資訊17輸入至第3記憶體23之方法與向第1記憶體6輸入第1資訊15之方法相同。
另外，自第1資訊源21及第2資訊源22將第4資訊18輸入至第4記憶體24。將第4資訊18輸入至第4記憶體24之方法與向第1記憶體6輸入第1資訊15之方法相同。
其後，第2CPU25讀出儲存於第3記憶體23之第3資訊17，繼而，根據特定之程式處理，基於第3資訊17，管理清漆製造步驟S1之製造條件及密封層製造步驟S2之製造條件。
接著，於密封層製造裝置34中，基於藉由第2CPU25而管理之製造條件，依序實施清漆製造步驟S1及密封層製造步驟S2。
3.清漆製造步驟S1
於清漆製造裝置33，首先，根據藉由第2CPU25而管理之製造條件實施清漆製造步驟S1。
具體而言，於清漆製造步驟S1中，首先，分別準備粒子及硬化性樹脂，將其等混合而將清漆11製備成含粒子之硬化性樹脂組合物。
粒子例如係選自上述例示，具體而言，係選自螢光體、填充劑。
螢光體之形狀係選自上述例示。螢光體之最大長度之平均值(於球狀之情形時為平均粒徑)係選自上述例示之範圍。螢光體之吸收峰波長係選自上述例示之範圍。螢光體之調配比率係選自上述例示之範圍。
填充劑係選自上述例示。填充劑之最大長度之平均值(於球狀之情形時為平均粒徑)係選自上述例示之範圍。填充劑之調配比率係選自上述例示之範圍。
硬化性樹脂係選自上述例示。A階段之1階段硬化型樹脂之黏度係選自上述例示之範圍。硬化性樹脂之調配比率係選自上述例示之範圍。
當製備含粒子之硬化性樹脂組合物時，具體而言，如圖2所示，於清漆製造裝置33中，於容器52內基於藉由第2CPU25而管理之清漆製造步驟S1之製造條件調配上述各成分，且上述製造條件係例如藉由第2CPU25而管理之清漆11之種類，更具體而言，係藉由第2CPU25而管理之粒子之種類、粒子之調配比率、粒子之最大長度之平均值(於粒子為球形狀之情形時，為平均粒徑)、硬化性樹脂之種類、硬化性樹脂之黏度、硬化性樹脂之調配比率、於粒子包含螢光體之情形時為螢光體之吸收峰波長、清漆11之黏度等。繼而，使用攪拌機51將其等混合。
藉此，製備A階段之清漆11。
以使清漆11之25℃、1氣壓之條件下之黏度成為上述例示之範圍內之方式進行調整。
4.密封層製造步驟S2
於塗佈裝置31，於清漆製造步驟S1之後，根據藉由第2CPU25而管理之製造條件實施密封層製造步驟S2。
即，自清漆11製造密封層12。
當製造密封層12時，例如，首先將清漆11塗佈至脫模片材28之表面。
脫模片材28係選自上述例示。脫模片材28之形狀並無特別限定，例如，選自俯視大致矩形狀(包含短條狀、長條狀)等。進而，針對脫模片材28，選擇是否形成定位標記(未圖示)、進而選擇定位標記之位置資訊、尺寸等。標記係以確保供塗佈清漆11之區域之方式而形成。
作為將清漆11塗佈至脫模片材28之表面之塗佈裝置31，例如係選自分注器、敷料器、狹縫式塗佈機等。較佳為選自分注器。
密封層12之厚度係以成為上述例示之範圍之方式而選自清漆11之塗佈條件。
亦即，以使清漆11調節為藉由第2CPU25而管理之製造條件、具體而言藉由第2CPU25而管理之剛塗佈後之清漆11之形狀、剛塗佈後之清漆11之厚度之方式而選自塗佈裝置31之塗佈條件。
再者，於在脫模片材28形成有定位標記(未圖示)之情形時，一面藉由裝備至塗佈裝置31之感測器(未圖示)確認塗佈位置相對於定位標記之相對位置，一面調節清漆11相對於定位標記之相對位置。
其後，於清漆11含有溶劑之情形時，使清漆11乾燥。具體而言，對清漆11進行加熱。加熱條件係選自上述例示之範圍。
藉此，製造設置於脫模片材28之表面之密封層12。
5.密封步驟S3
於密封裝置32之積層裝置35中，於密封層製造步驟S2之後，根據藉由密封控制裝置36而控制之條件實施密封步驟S3。
具體而言，於密封步驟S3中，首先，準備安裝有光半導體元件13之基板14。
基板14係選自上述例示。基板14之外形形狀係選自上述例示。基板14之尺寸係選自上述例示。
光半導體元件13係選自上述例示。光半導體元件13之尺寸係選自上述例示之範圍。光半導體元件13之發光峰波長係選自上述例示之範圍。
光半導體元件13例如覆晶安裝或打線接合連接於基板14。
又，光半導體元件13相對於1個基板14之安裝數可安裝複數個(於圖1A~圖1C中為3個)。針對每1個基板14之光半導體元件13之安裝數係選自上述例示之範圍。
繼而，於該方法中，將安裝有光半導體元件13之基板14設置於積層裝置35。積層裝置35係選自上述例示。作為安裝有光半導體元件13之基板14設置於積層裝置35之方法係採用上述例示。
繼而，藉由密封層12被覆光半導體元件13。藉由密封層12被覆光半導體元件13之方法係採用上述例示。
其後，使A階段之密封層12 C階段化。
例如，基於藉由密封控制裝置36而控制之C階段化中之密封層12之加熱條件、活性能量射線之照射條件，使A階段之密封層12 C階段化。
具體而言，於將熱硬化型樹脂選作1階段硬化型樹脂之情形時，對A階段之密封層12進行加熱。
詳細而言，具體而言，一面維持平板41對密封層12之夾持狀 態，一面將積層裝置35投入至烘箱內。藉此，對A階段之密封層12進行加熱。
加熱溫度係選自上述例示之範圍。又，加熱時間係選自上述例示之範圍。
藉由密封層12之加熱，使A階段之密封層12 C階段化(完全硬化)。
藉此，製造包含密封層12、藉由密封層12而密封之光半導體元件13、及安裝有光半導體元件13之基板14之光半導體裝置20。
其後，如參照圖1C般，如箭頭所示，將脫模片材28自密封層12剝離。
6.製造條件之累積、批次變更及每單位時間之製造量
於此次之前之密封層12之製造中，清漆製造步驟S1之製造條件及密封層製造步驟S2之製造條件記錄並累積於第5記憶體10之記錄區域(未圖示)。
亦即，第5記憶體10將第3資訊17輸入至第3記憶體23，並且將第3資訊17設為作為過去之資訊之第5資訊19，直接累積至第5記憶體10之記錄區域。
繼而，藉由此次之密封層12之製造，第1CPU8讀出累積於第5記憶體10之於此次之前製造密封層12之清漆製造步驟S1之製造條件、及密封層製造步驟S2之製造條件，並基於上述製造條件，決定此次之清漆製造步驟S1之製造條件、及此次之密封層製造步驟S2之製造條件。
又，粒子、硬化性樹脂、清漆及光半導體元件中之至少1種之批次資訊、及/或每單位時間之光半導體裝置20之製造量產生變動。與其變動相對應地將其等之第4資訊18自第1資訊源21及第2資訊源22輸入至第4記憶體24，繼而，第2CPU25讀出儲存於第4記憶體24之第4資訊18，根據特定之程式處理，修正清漆製造步驟S1之製造條件及/或 密封層製造步驟S2之製造條件。
[系統之作用效果]
而且，於該系統1中，製造條件決定裝置2包含第1記憶體6、第2記憶體7、及第1CPU8，另一方面，密封層製造管理裝置3包含第3記憶體23及第2CPU25。
而且，製造條件決定裝置2將第1資訊15及第2資訊16之各者分別儲存至第1記憶體6及第2記憶體7，藉由第1CPU8決定密封層製造步驟S2之製造條件，並將其提供至密封層製造管理裝置3。
而且，於密封層製造管理裝置3中，將自製造條件決定裝置2提供之與製造條件相關之第3資訊17儲存至第3記憶體23，基於該第3資訊17，藉由第2CPU25管理密封層製造步驟S2之製造條件。
因此，可於在密封層製造管理裝置3之外另行設置之製造條件決定裝置2中決定密封層製造步驟S2之製造條件，並且密封層製造管理裝置3可管理該製造條件。
又，自製造條件決定裝置2提供之與密封層製造步驟S2之製造條件相關之第3資訊17係基於第1資訊15及第2資訊16。因此，密封層製造管理裝置3可基於自製造條件決定裝置2提供之第3資訊17，藉由第2CPU25精度良好地管理密封層製造步驟S2之製造條件。其結果，可精度良好地製造作為目標之光半導體裝置20。
又，於該系統1中，第1CPU8基於儲存於第1記憶體6之第1資訊15、及儲存於第2記憶體7之第2資訊16，進而決定清漆製造步驟S1之製造條件，第2CPU25基於儲存於第3記憶體23之第3資訊17，進而管理清漆製造步驟S1之製造條件。因此，可高精度地製造適合作為目標之光半導體裝置20之密封層12，進而，可高精度地製造作為目標之光半導體裝置20。
進而，根據該系統1，第1資訊15包含與供安裝光半導體元件13 之基板14相關之資訊，故而製造條件決定裝置2可一併包含與供安裝光半導體元件13之基板14相關之資訊、與光半導體元件13相關之資訊、及與光半導體裝置20相關之資訊。
因此，密封層製造管理裝置3可根據基於第1資訊15而決定之與密封層製造步驟S2之製造條件相關之高精度之第3資訊17，更進一步精度良好地管理密封層製造步驟S2之製造條件。
又，於該系統1中，於密封層製造管理裝置3，可藉由第2CPU25，基於儲存於第4記憶體24之包含粒子、硬化性樹脂、清漆及光半導體元件13中之至少1種之批次資訊、及/或每單位時間之光半導體裝置20之製造量之第4資訊18，修正密封層製造步驟S2之製造條件。因此，可容易地應對批次資訊及/或光半導體裝置20之製造量之變動，修正清漆製造步驟S1之製造條件及密封層製造步驟S2之製造條件，從而精度良好地製造作為目標之光半導體裝置20。
進而，根據該系統1，製造條件決定裝置2之第5記憶體10可累積與在此次之前製造密封層12之製造條件相關之第5資訊19。因此，可基於過去所累積之製造條件，於此次製造適合作為目標之光半導體裝置20之密封層12，進而，可於此次精度良好地製造作為目標之光半導體裝置20。
根據該系統，製造條件決定裝置2可經由網路與密封層製造管理裝置3進行遠程通信，故而製造條件決定裝置2即便相對於密封層製造管理裝置3相隔較遠，亦可將於製造條件決定裝置2中所決定之密封層製造步驟S2之製造條件迅速地提供至密封層製造管理裝置3。
進而，根據該系統1，即便密封層製造管理裝置3設置於光半導體裝置製造工廠4之密封層製造裝置34內，製造條件決定裝置2設置於相對於密封層製造裝置34位於遠端之控制部門5，製造條件決定裝置2亦可經由網路與片材製造管理裝置3進行遠程通信，故而可將於製造 條件決定裝置2中所決定之片材製造步驟S2之製造條件迅速地提供至片材製造管理裝置3。
該製造條件決定裝置2包含第1記憶體6、第2記憶體7、及第1CPU8。
因此，根據該製造條件決定裝置2，可將第1資訊15及第2資訊16之各者分別儲存至第1記憶體6及第2記憶體7，藉由第1CPU8，決定清漆製造步驟S1之製造條件及密封層製造步驟S2之製造條件。
其結果，只要基於該清漆製造步驟S1之製造條件及密封層製造步驟S2之製造條件，便可精度良好地製造作為目標之光半導體裝置20。
又，於該製造條件決定裝置2中，第2CPU25基於儲存於第1記憶體6之第1資訊15、及儲存於第2記憶體7之第2資訊16，進而決定清漆製造步驟S1之製造條件、及密封層製造步驟S2之製造條件。因此，可高精度地製造適合作為目標之光半導體裝置20之密封層12，進而，可高精度地製造作為目標之光半導體裝置20。
又，根據該製造條件決定裝置2，第1資訊15包含與供安裝光半導體元件13之基板14相關之資訊，故而製造條件決定裝置2可一併包含與供安裝光半導體元件13之基板14相關之資訊、與光半導體元件13相關之資訊、及與光半導體裝置20相關之資訊。
因此，可高精度地製造作為目標之光半導體裝置20。
根據該製造條件決定裝置2，可累積與在此次之前製造密封層12之製造條件相關之第5資訊19。因此，可基於過去所累積之製造條件，於此次製造適合作為目標之光半導體裝置20之密封層12，進而，可於此次精度良好地製造作為目標之光半導體裝置20。
根據該密封層製造管理裝置3，可將包含與清漆製造步驟S1相關之製造條件、及與密封層製造步驟S2之製造條件相關之製造條件之第 3資訊17儲存至第3記憶體23，基於該第3資訊17，藉由第2CPU25，精度良好地管理與清漆製造步驟S1相關之製造條件及密封層製造步驟S2之製造條件。
因此，可精度良好地製造作為目標之光半導體裝置20。
又，根據該密封層製造管理裝置3，第2CPU25基於儲存至第3記憶體23之第3資訊17，進而管理與清漆製造步驟S1相關之製造條件及密封層製造步驟S2之製造條件，故而可高精度地製造適合作為目標之光半導體裝置20之密封層12，進而，可高精度地製造作為目標之光半導體裝置20。
又，於該密封層製造管理裝置3中，可藉由第2CPU25，基於儲存於第4記憶體24之包含粒子、硬化性樹脂、清漆及光半導體元件中之至少1種之批次資訊、及/或每單位時間之光半導體裝置20之製造量之第4資訊18，修正與清漆製造步驟S1相關之製造條件、及密封層製造步驟S2之製造條件。因此，可容易地應對批次資訊及/或光半導體裝置20之製造量之變動，修正與清漆製造步驟S1相關之製造條件及密封層製造步驟S2之製造條件，精度良好地製造作為目標之光半導體裝置20。
[變化例]
於圖3之說明中，對與圖2相同之構件標註相同參照符號，並省略其詳細說明。
於圖2之實施形態中，製造條件決定裝置2與密封層製造管理裝置3為1對1之關係，亦即，相對於1個製造條件決定裝置2，設置有1個密封層製造管理裝置3。然而，製造條件決定裝置2及密封層製造管理裝置3之對應關係並不限定於此，亦可例如圖3所示，相對於1個製造條件決定裝置2設置複數個密封層製造管理裝置3。
具體而言，於相互獨立設置之複數個光半導體裝置製造工廠4之 各者設置密封層製造管理裝置3。製造條件決定裝置2及複數個密封層製造管理裝置3係以如下方式而構成，即，可自複數個密封層製造管理裝置3之各者所包含之第1資訊源21將複數個第1資訊15輸入至第1記憶體6，並且可將藉由第1CPU8而決定之第3資訊17自第5記憶體10輸入至複數個第3記憶體23。
於圖3之實施形態中，1個製造條件決定裝置2亦可對一密封層製造管理裝置3A(3)提供第3資訊17，並且，自一密封層製造管理裝置3A(3)之第1資訊源21獲取第1資訊15並儲存至第1記憶體6，利用第5記憶體10累積該第1資訊15，並且將其提供至另一密封層製造管理裝置3B(或，其他複數個密封層製造管理裝置3B及3C)(3)。
亦即，1個製造條件決定裝置2可使自複數個密封層製造管理裝置3提供之複數個第1資訊15(應儲存至第1記憶體6之第1資訊15，具體而言為與光半導體元件13相關之資訊、與基板14相關之資訊、與光半導體裝置20相關之資訊)一元化。即，1個製造條件決定裝置2可作為可彙集複數個密封層製造管理裝置3之第1資訊15，將與其等相對應之第3資訊17提供至複數個密封層製造管理裝置3之彙集型製造條件決定裝置2而發揮功能。
因此，雖然為1個製造條件決定裝置2，但可對各密封層製造管理裝置3提供精度較高之第3資訊17。
又，於圖2之實施形態中，系統1決定及管理清漆製造步驟S1之製造步驟。亦即，藉由密封層製造管理裝置3管理清漆製造步驟S1之製造條件。然而，亦能夠以不使系統1決定及管理清漆製造步驟S1之製造步驟之方式構成系統1。具體而言，亦可使系統1不管理清漆製造步驟S1之製造條件，而僅管理密封層製造步驟S2之製造條件。
根據該實施形態，第2CPU25無需管理清漆製造步驟S1之製造條件，故而可簡化第2CPU25之構成。
又，於圖2之實施形態中，作為本發明之製造管理裝置，係使密封層製造管理裝置3管理密封層製造步驟S2之製造條件，使密封控制裝置36管理密封步驟S3之密封條件，但例如亦可使密封層製造管理裝置3兼作密封控制裝置36，而構成1個製造管理裝置，使其管理密封層製造步驟S2之製造條件與密封步驟S3之密封條件之兩者。
進而，於圖2及圖3之實施形態中，係將螢光體層(含有螢光體之密封層)選作密封層12，雖未圖示，但例如亦可將不含有螢光體之密封層(樹脂層)12選作密封層12。
又，於圖2之說明中，第1資訊15包含與供安裝光半導體元件13之基板14相關之資訊，但亦可不包含與供安裝光半導體元件13之基板14相關之資訊而構成第1資訊15。
再者，上述發明雖作為本發明之例示之實施形態而提供，但其僅為例示，不可限定性地解釋。對該技術領域之技術人員而言顯而易見之本發明之變化例包含於下述申請專利範圍內。
[產業上之可利用性]
系統、製造條件決定裝置及製造管理裝置可用於光半導體裝置之製造。
12‧‧‧密封層
13‧‧‧光半導體元件
14‧‧‧基板
20‧‧‧光半導體裝置
28‧‧‧脫模片材
35‧‧‧積層裝置
41‧‧‧平板
50‧‧‧被覆層

Claims (15)

  1. 一種光半導體裝置之製造方法，其包括：清漆製造步驟，其係製造包含粒子及硬化性樹脂之清漆；被覆層製造步驟，其係自上述清漆製造A階段之被覆層；以及被覆步驟，其係藉由上述A階段之被覆層被覆光半導體元件。
  2. 一種系統，其特徵在於：其係決定及管理包括製造包含粒子及硬化性樹脂之清漆之清漆製造步驟、自上述清漆製造A階段之被覆層之被覆層製造步驟、及藉由上述A階段之被覆層被覆光半導體元件之被覆步驟的光半導體裝置之製造方法中之上述被覆層製造步驟之製造條件者；且上述系統包括製造條件決定裝置及製造管理裝置；上述製造條件決定裝置包括：第1資訊儲存區域，其儲存與上述光半導體元件及上述光半導體裝置相關之第1資訊；第2資訊儲存區域，其儲存與上述清漆相關之第2資訊；及決定機構，其基於儲存於上述第1資訊儲存區域之上述第1資訊、及儲存於上述第2資訊儲存區域之上述第2資訊，決定上述製造條件；上述製造管理裝置包括：第3資訊儲存區域，其儲存與藉由上述決定機構而決定之上述製造條件相關之第3資訊；及管理機構，其基於儲存於上述第3資訊儲存區域之上述第3資訊，管理上述被覆層製造步驟之上述製造條件。
  3. 如請求項2之系統，其中上述系統進而決定及管理上述清漆製造 步驟之製造條件，上述決定機構基於儲存於上述第1資訊儲存區域之上述第1資訊、及儲存於上述第2資訊儲存區域之上述第2資訊，進而決定上述清漆製造步驟之上述製造條件，上述管理機構基於儲存於上述第3資訊儲存區域之上述第3資訊，進而管理上述清漆製造步驟之上述製造條件。
  4. 如請求項2之系統，其中上述第1資訊包含與供安裝上述光半導體元件之基板相關之資訊。
  5. 如請求項2之系統，其中上述製造管理裝置包括：第4資訊儲存區域，其儲存第4資訊，該第4資訊包含粒子、硬化性樹脂、清漆及光半導體元件中之至少1種之批次資訊、及/或每單位時間之光半導體裝置之製造量；及修正機構，其基於儲存於上述第4資訊儲存區域之上述第4資訊，修正上述被覆層製造步驟之上述製造條件。
  6. 如請求項2之系統，其中上述製造條件決定裝置包含儲存與在此次之前製造上述被覆層之製造條件相關之第5資訊之第5資訊儲存區域，且基於儲存於上述第5資訊儲存區域之上述第5資訊，決定用於在此次製造上述被覆層之製造條件。
  7. 如請求項2之系統，其中上述製造條件決定裝置經由網路與上述製造管理裝置進行遠程通信。
  8. 如請求項7之系統，其中上述製造管理裝置設置於被覆層製造裝置內，上述製造條件決定裝置設置於相對於上述被覆層製造裝置位 於遠端之控制部門。
  9. 一種製造條件決定裝置，其特徵在於：其係用以決定包括製造包含粒子及硬化性樹脂之清漆之清漆製造步驟、自上述清漆製造A階段之被覆層之被覆層製造步驟、及藉由上述A階段之被覆層被覆光半導體元件之被覆步驟的光半導體裝置之製造方法中之上述被覆層製造步驟之製造條件者；且包括：第1資訊儲存區域，其儲存與上述光半導體元件相關之第1資訊；第2資訊儲存區域，其儲存與上述清漆相關之第2資訊；及決定機構，其基於儲存於上述第1資訊儲存區域之上述第1資訊及儲存於上述第2資訊儲存區域之上述第2資訊，決定上述製造條件。
  10. 如請求項9之製造條件決定裝置，其中上述製造條件決定裝置進而決定上述清漆製造步驟之製造條件，上述決定機構基於儲存於上述第1資訊儲存區域之上述第1資訊、及儲存於上述第2資訊儲存區域之上述第2資訊，進而決定上述清漆製造步驟之上述製造條件。
  11. 如請求項9之製造條件決定裝置，其中上述第1資訊包含與供安裝上述光半導體元件之基板相關之資訊。
  12. 如請求項9之製造條件決定裝置，其包含儲存與在此次之前製造上述被覆層之製造條件相關之第5資訊之第5資訊儲存區域，且基於儲存於上述第5資訊儲存區域之上述第5資訊，決定用於在此次製造上述被覆層之製造條件。
  13. 一種製造管理裝置，其特徵在於：其係用以管理包括製造包含粒子及硬化性樹脂之清漆之清漆 製造步驟、自上述清漆製造A階段之被覆層之被覆層製造步驟、及藉由上述A階段之被覆層被覆光半導體元件之被覆步驟的光半導體裝置之製造方法中之上述被覆層製造步驟之製造條件者；且包括：第3資訊儲存區域，其儲存與上述製造條件相關之第3資訊；及管理機構，其基於儲存於上述第3資訊儲存區域之上述第3資訊，管理上述被覆層製造步驟之上述製造條件。
  14. 如請求項13之製造管理裝置，其中上述製造管理裝置管理上述清漆製造步驟之製造條件，上述管理機構基於儲存於上述第3資訊儲存區域之上述第3資訊，進而管理上述清漆製造步驟之上述製造條件。
  15. 如請求項13之製造管理裝置，其包括：第4資訊儲存區域，其儲存第4資訊，該第4資訊包含粒子、硬化性樹脂、清漆及光半導體元件中之至少1種之批次資訊、及/或每單位時間之光半導體裝置之製造量；及修正機構，其基於儲存於上述第4資訊儲存區域之上述第4資訊，修正上述被覆層製造步驟之上述製造條件。
TW103111521A 2013-03-28 2014-03-27 光半導體裝置之製造方法、系統、製造條件決定裝置及製造管理裝置 TW201448283A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013069496A JP5373215B1 (ja) 2013-03-28 2013-03-28 システム、製造条件決定装置および製造管理装置
JP2013251346A JP2015109340A (ja) 2013-12-04 2013-12-04 光半導体装置の製造方法、システム、製造条件決定装置および製造管理装置

Publications (1)

Publication Number Publication Date
TW201448283A true TW201448283A (zh) 2014-12-16

Family

ID=51623678

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103111521A TW201448283A (zh) 2013-03-28 2014-03-27 光半導體裝置之製造方法、系統、製造條件決定裝置及製造管理裝置

Country Status (6)

Country Link
US (1) US20160087170A1 (zh)
EP (1) EP2980836A1 (zh)
KR (1) KR20150135314A (zh)
CN (1) CN105051874A (zh)
TW (1) TW201448283A (zh)
WO (1) WO2014156696A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181256A (ja) * 1994-12-22 1996-07-12 Nitto Denko Corp 半導体封止材料およびこれを用いた半導体装置の製法並びに得られた半導体装置
JP4985920B2 (ja) 2006-06-16 2012-07-25 Ｊｓｒ株式会社 熱硬化性樹脂組成物および光半導体用接着剤
JP5080881B2 (ja) * 2007-06-27 2012-11-21 ナミックス株式会社 発光ダイオードチップの封止体の製造方法
JP5599561B2 (ja) * 2008-07-22 2014-10-01 日立化成株式会社 熱硬化性樹脂組成物、これを用いた光半導体素子搭載用基板及びその製造方法並びに光半導体装置
DE102009040148A1 (de) * 2009-09-04 2011-03-10 Osram Opto Semiconductors Gmbh Konversionsmittelkörper, optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP5310536B2 (ja) * 2009-12-25 2013-10-09 豊田合成株式会社 発光装置の製造方法
JP5539814B2 (ja) * 2010-08-30 2014-07-02 Ｔｏｗａ株式会社 基板露出面を備えた樹脂封止成形品の製造方法及び装置
TWI623071B (zh) * 2010-11-25 2018-05-01 山田尖端科技股份有限公司 樹脂模塑裝置與樹脂模塑方法
JP5793806B2 (ja) * 2011-08-17 2015-10-14 アピックヤマダ株式会社 樹脂モールド装置
JP5716227B2 (ja) * 2010-12-17 2015-05-13 アピックヤマダ株式会社 樹脂モールド装置
JP2013140848A (ja) 2011-12-28 2013-07-18 Nitto Denko Corp 封止用シートおよび光半導体素子装置

Also Published As

Publication number Publication date
KR20150135314A (ko) 2015-12-02
EP2980836A1 (en) 2016-02-03
CN105051874A (zh) 2015-11-11
WO2014156696A1 (ja) 2014-10-02
US20160087170A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
US9537047B2 (en) Phosphor in inorganic binder for LED applications
US9343613B2 (en) Phosphor in inorganic binder for LED applications
JP2014096491A (ja) 蛍光体層被覆半導体素子、その製造方法、半導体装置およびその製造方法
TW201401576A (zh) 密封層被覆半導體元件、其製造方法及半導體裝置
CN109690181A (zh) 光学半导体元件覆盖用薄片
CN110383510B (zh) 用于发光二极管的基板及相关方法
JP5972571B2 (ja) 光半導体装置および照明装置
WO2017221606A1 (ja) 蛍光体層付光半導体素子およびその製造方法
TWI470840B (zh) 用於製造複數個半導體組件的方法
TWI447967B (zh) A system, a manufacturing condition determining device, and a manufacturing management device
WO2014155850A1 (ja) 光半導体装置の製造方法
TW201448283A (zh) 光半導體裝置之製造方法、系統、製造條件決定裝置及製造管理裝置
TW201522940A (zh) 螢光體片材之評估方法及其製造方法
US11398587B2 (en) Method of manufacturing light-transmissive sheet
TW201338129A (zh) 發光裝置集合體及照明裝置
JP2015109340A (ja) 光半導体装置の製造方法、システム、製造条件決定装置および製造管理装置
CN103959488B (zh) 系统、制造条件决定装置以及制造管理装置
KR20110107075A (ko) 형광체 수지 필름 제조방법 및 이에 의해 제조된 형광체 수지 필름
TW202209701A (zh) 光學半導體元件覆蓋用薄片