JP3781664B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3781664B2 JP3781664B2 JP2001358710A JP2001358710A JP3781664B2 JP 3781664 B2 JP3781664 B2 JP 3781664B2 JP 2001358710 A JP2001358710 A JP 2001358710A JP 2001358710 A JP2001358710 A JP 2001358710A JP 3781664 B2 JP3781664 B2 JP 3781664B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- posts
- rewiring
- post
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＳＰ（Chip Size Package）構造を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、チップとパッケージのサイズが等しくなるＣＳＰ（Chip Size Package）構造の半導体装置が知られている。図６〜図８はこの種の半導体装置である、ウエハレベルＣＳＰの一例を示す断面図である。以下、これら図面を参照してその製造工程について説明する。
半導体装置１０は、まず図６（ａ）に図示するように、ウエハ（半導体基板）１の表面（回路面）側に複数の接続パッド（アルミ電極）２，…，２を形成した後、各接続パッド２の中央部分が開口するよう酸化シリコンあるいは窒化シリコン等からなるパッシベーション３（絶縁膜）を形成する。
【０００３】
この後、パッシベーション３の上面側に各接続パッド２の中央部分が開口するよう保護膜４を形成する。この保護膜４は、例えばウエハ１の回路面側全面にポリイミド系樹脂材を塗布硬化させた後に、エッチング液を用いてレジストパターンニングおよび絶縁膜パターニングを施してからレジスト剥離することで形成される。
保護膜４は、ポリイミド系樹脂材を塗布してスピンコートする手法の他、スキージを用いる印刷法やノズルからのインク吐出による塗布法を用いることが可能であり、絶縁膜材料としてもポリイミド系樹脂材に限らず、エポキシ系樹脂材やＰＢＯ（ベンザオキシドール系）を用いても良い。
【０００４】
なお、上記保護膜４はウエハ１の回路面に外部からの水分や不純物の侵入を防ぐことを主な目的として、信頼性を向上させるために設けているものであるが、必ず必要なものではなく、保護膜４を上記パッシベーション３で代用させるようにしてもよい。その場合には、後述する再配線５や封止樹脂層７はパッシベーション３上に形成されることになる。
【０００５】
次に、保護膜４に形成された開口部を介して露出される接続パッド２上に再配線５を形成する。再配線５は保護膜４の全面にＵＢＭスパッタ処理等によりＵＢＭ層（図示略）を堆積し、この後、再配線用のフォトレジスト塗布硬化させ、フォトリソグラフィ技術により所定形状の開口を有するパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。再配線５を形成する手法としては、これ以外に無電解メッキ方法を用いることもできる。配線材料としては、良好な導電特性を備える銅、アルミおよび金あるいはこれらの合金が用いられる。
【０００６】
再配線５を形成した後には、各再配線５上の所定箇所にポスト（突起電極）６を設ける。ポスト６は、例えば１００〜１５０μｍ程度の厚さでポスト形成用のフォトレジストを塗布硬化させた上、再配線５の所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。
ポスト６を形成する手法としては、これ以外に無電解メッキ方法やスタッドバンプ法を用いることもできる。ポスト材料は、良好な導電特性を備える銅、ハンダ、金あるいはニッケル等を用いる。この後ポスト６及び再配線５をマスクとして余分なＵＢＭ層を公知のウエットエッチング法で選択除去する。
【０００７】
さて、こうして図６（ａ）に図示する構造が形成された後は、同図（ｂ）に図示するように、ポスト６を覆うように、ウエハ１の回路面側全体をエポキシあるいはポリイミド等の樹脂材によってモールドし封止樹脂層７を形成する。樹脂封止には、モールド法の他、印刷法、浸漬法、スピンコート法、ダイコート法などの手法が知られている。
そして、この封止樹脂層７を硬化させた後、ウエハ１全体を研削加工テーブルに移載し、研削装置にて封止樹脂層７の上面側を研磨してポスト６の端面６ａを露出させる。図７（ａ）に図示するように、ポスト６の端面６ａが露出したら、その表面の酸化膜を取り除き、そこへハンダ印刷等のメタライズ処理を施す。
【０００８】
この後、ウエハ１を所定厚にすべく背面側を研磨加工したり、研磨加工した背面側に製品番号やロット番号をマーキングする処理を施す。次いで、この背面側を下向きにしてウエハ１をダイシングフレームＤＦに載置した後、図７（ｂ）に図示する通り、ウエハ１上のスクライブライン領域ＳＬＲを検出し、その領域に沿って一定幅のスクライブラインＳＬでウエハ１をダイシング（切削）することによってチップに個片化される。このとき切削されるスクライブラインＳＬの幅はダイサーのブレード（刃）幅によって決まる。これにより図８に図示するように、チップとパッケージのサイズが等しくなるＣＳＰ構造の半導体装置１０が形成される。
【０００９】
【発明が解決しようとする課題】
ところで、上述した従来の半導体装置１０では、ポスト６を左右非対称に配置してチップの向きを識別したり、あるいは複数配置されるポスト６の内、任意の端子ピンに対応するポスト６の断面形状だけを他とは異なる形（例えば四角形）に形成するようにしてチップの向きを表す工夫が案出されている。また、チップ個片化する以前にウエハ１の背面側を研磨加工した後に製品番号やロット番号と共に、チップの向きを表すマークを各チップ領域にマーキングすることも行われている。
【００１０】
しかしながら、ポスト６を左右非対称に配置してチップの向きを識別するようにした場合、ポスト６の配置に制約が生じるなどチップデザインに影響を与える上、パッケージが正方形または正方形に近く、かつ端子ピン数の関係から左右対称にせざる得ないケースではチップの向きを識別することができない、という問題が生じる。
【００１１】
また、複数配置されるポスト６の内、任意の端子ピンに対応するポスト６の断面形状だけを他とは異なる形に変える場合には、次のような弊害が生じる。通常ポスト６上にハンダ層を形成してリフローにてプリント基板に接続させるが、このリフローの際、ハンダ層は表面張力でボール状に丸くなる為、ポスト６の断面形状が視認し難くなる結果、チップの向きも識別し難くなってしまう。
【００１２】
さらに、ウエハ裏面側にチップの向きを表すマークをマーキングする態様では、チップ裏面側からしかチップの向きを判別することができず、ハンドリングし難くなるという問題もある。また１辺が１ｍｍ以下の小チップなどの場合マーキングそのものを施すことが難しく、さらにダイシングして個辺にしてからマーキングする場合は、チップ方向を間違えてマーキングしても判別手段がないため、電気特性を計るしか方法がないという問題もある。
【００１３】
そこで本発明は、このような事情に鑑みてなされたもので、ポストの配置や形状を変えることなくチップの向きを一目瞭然にすることができる半導体装置およびその製造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、開口部以外が絶縁膜で被覆された複数の接続パッドを備えた半導体基板上に、これら接続パッドの開口部を介して電気的に接続される再配線および基端が前記再配線と電気的に接続される複数のポストを形成し、これらポストの先端のみが露出するよう前記半導体基板上を封止した構造の半導体装置において、前記複数のポストと共に再配線上に形成される識別ポストを有し、この識別ポストは、ダイシングにより個片化された上記構造の半導体装置の一辺側面に一部が切削残留して矩形状に露出することを特徴とする。
【００１５】
請求項２に記載の発明では、開口部以外が絶縁膜で被覆された複数の接続パッドを備えた半導体基板上に、これら接続パッドの開口部を介して電気的に接続される再配線および基端が前記再配線と電気的に接続される複数のポストを形成し、これらポストの先端のみが露出するよう前記半導体基板上を封止した構造の半導体装置を製造する方法において、ダイシングにより個片化された上記構造の半導体装置の一辺側面に、一部が切削残留して矩形状に露出する識別ポストを前記複数のポストと共に再配線上に形成する工程を具備することを特徴とする。
【００１６】
請求項３に記載の発明では、開口部以外が絶縁膜で被覆された複数の接続パッドを備えた半導体基板上に、これら接続パッドの開口部を介して電気的に接続される再配線および基端が前記再配線と電気的に接続される複数のポストを形成し、これらポストの先端のみが露出するよう前記半導体基板上を封止した構造の半導体装置において、前記複数のポストと共に再配線上に形成される識別ポストを有し、この識別ポストは、前記複数のポストの内、所定のポストの近くに位置し、かつダイシングされるスクライブラインに接するよう配置される角柱状の部材であって、このスクライブラインに沿ってダイシングされて個片化する上記構造の半導体装置の一辺側面に一部が切削残留して矩形状に露出することを特徴とする。
【００１７】
請求項４に記載の発明では、開口部以外が絶縁膜で被覆された複数の接続パッドを備えた半導体基板上に、これら接続パッドの開口部を介して電気的に接続される再配線および基端が前記再配線と電気的に接続される複数のポストを形成し、これらポストの先端のみが露出するよう前記半導体基板上を封止した構造の半導体装置を製造する方法において、前記複数のポストの内、所定のポストの近くに位置し、かつダイシングされるスクライブラインに接するよう配置される角柱状の部材であって、このスクライブラインに沿ってダイシングにより個片化された上記構造の半導体装置の一辺側面に一部が切削残留して矩形状に露出する識別ポストを、前記複数のポストと共に再配線上に形成するポスト形成工程を具備することを特徴とする。
【００１８】
請求項３に従属する請求項５に記載の発明では、前記識別ポストはその断面が台形状に形成され、ダイシングにより切削残留する台形底辺部が前記半導体基板上を封止する封止樹脂に対してクサビ状に固定されることを特徴とする。
【００１９】
請求項４に従属する請求項６に記載の発明では、前記ポスト形成工程では断面が台形状の識別ポストを形成し、ダイシングにより切削残留する台形底辺部が前記半導体基板上を封止する封止樹脂に対してクサビ状に固定されるようにしたことを特徴とする。
【００２０】
請求項５に従属する請求項７に記載の発明では、前記台形底辺部を複数のクサビ状に形成して封止樹脂との接合強度を高めたことを特徴とする。
【００２１】
請求項６に従属する請求項８に記載の発明では、前記台形底辺部を複数のクサビ状に形成して封止樹脂との接合強度を高めたことを特徴とする。
【００２４】
本発明では、ダイシングにより個片化された半導体装置の一辺側面に識別ポストの一部が切削残留して矩形状に露出する為、チップの向きを表すマークとして機能する。これにより、ポストの配置や形状を変えることなくチップの向きを一目瞭然にすることが可能になる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態によるウエハレベルＣＳＰ構造の半導体装置を実施例とし、これについて図面を参照して説明する。
（１）第１実施例
図１および図２は、第１実施例による半導体装置１００の構造およびその製造工程を説明する為の図である。これらの図において前述した従来例（図６〜８参照）と共通する部分には同一の番号を付している。
第１実施例による半導体装置１００が、前述した従来例の半導体装置１０と相違する点は、ダイシングにより個片化されたチップの一辺側面に、このダイシングにより露出してチップの向きを表すマークとして機能する識別ポスト２０を設けたことにある。
【００２６】
すなわち、第１実施例による半導体装置１００は、前述した従来例と同様、図１（ａ）に図示する通り、ウエハ１の回路面側に設けられたアルミ電極等からなる複数の接続パッド２の上面側に、それぞれ各接続パッド２の中央部を露出するようパッシベーション３を形成する。
この後、パッシベーション３の上面側に各接続パッド２の中央部分が開口するよう保護膜４を形成すると共に、領域ＳＬＲに対応したウエハ１上に保護膜４−１を形成する。ここで、領域ＳＬＲとはチップに個片化するためのスクライブラインＳＬを通す領域を指し、通常１００〜８０μｍ幅で設定される。
【００２７】
次に、保護膜４に形成された開口部を介して露出される接続パッド２上に再配線５を形成する一方、領域ＳＬＲに対応した保護膜４−１上に再配線５−１を形成する。この再配線５−１は、少なくとも一端が個片化されるチップ端部（側面）に接し、他端がスクライブラインＳＬの幅を超えない範囲に配置する。
再配線５，５−１を形成した後には、各再配線５上の所定箇所にポスト（突起電極）６と、再配線５−１上に角柱状の識別ポスト２０を設ける。識別ポスト２０は、例えばポスト６に形成される端子ピンの内、１番ピンに近い位置であって、しかも一端がチップ端部に接する領域ＳＬＲ内に配置される。
なお、識別ポスト２０は、各ポスト６と同様に、例えば１００〜１５０μｍ程度の厚さでポスト形成用のフォトレジストを塗布硬化させた上、再配線５，５−１の所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。
【００２８】
さて、こうして図１（ａ）に図示する構造が形成された後は、同図（ｂ）に図示するように、ポスト６および識別ポスト２０を覆うように、ウエハ１の回路面側全体をエポキシあるいはポリイミド等の樹脂材によってモールドして封止樹脂層７を形成する。
そして、この封止樹脂層７を硬化させた後、研削装置にて封止樹脂層７の上面側を研磨してポスト６の端面６ａを露出させる。図１（ｂ）に図示するように、ポスト６の端面６ａが露出したら、その表面の酸化膜を取り除き、そこへハンダ印刷等のメタライズ処理を施す。
【００２９】
この後、必要に応じてウエハ１の背面側を研磨加工してから領域ＳＬＲに沿ってウエハ１をダイシングする。
通常、ダイシングはチップ内部にダメージを与えないようにする為、ダイサーのブレード幅を６０μｍ程度で行い、その結果としてスクライブラインＳＬは６０μｍ程度で仕上り、従って領域ＳＬＲの両側に１０〜３０μｍ幅の削り代が残ることになる。これにより図２（ａ）に図示する断面構造の半導体装置１００が形成される。
【００３０】
こうした構造の半導体装置１００では、図２（ｂ）の平面図に示す通り、ダイシングにより切削された識別ポスト２０の一部がチップの一辺側面側に残留して露出する。この結果、同図（ｃ）に示すように、半導体装置１００の一辺側面側には矩形状の識別ポスト２０がチップの向きを表すマークとして現れる。
なお、識別ポスト２０は、上述したように、例えばポスト６に形成される端子ピンの内、１番ピンに近い位置に配置される為、チップ側面に露出する識別ポスト２０の位置から半導体装置１００の端子ピン配置を認識し得るようになる。
【００３１】
このように第１実施例によれば、ダイシングにより個片化された時に、チップの一辺側面に切削残留して露出する識別ポスト２０を設けたので、従来のように、ポスト６の配置や形状を変えることなくチップの向きが一目瞭然になる。
また、チップの向きを表すマークとなる識別ポスト２０は、チップの一辺側面に露出される為、チップを傾ければ、チップの表面側や裏面側からでもチップの向きを識別でき、ハンドリング性が向上する。
さらに、識別ポスト２０はスクライブラインＳＬの領域ＳＬＲに形成される為、ポスト６の配置位置を制約する等、チップのデザインに影響を及ぼすことがなくなる。加えて、識別ポスト２０はポスト６と同時に形成し得るので、何等製造工程を変更することなく対処し得るという効果も奏する。
【００３２】
（２）第２実施例
上述した第１実施例では、再配線５−１上に角柱状の識別ポスト２０を設け、これをダイシングにて切削することによって、個片化された半導体装置１００の一辺側面側に矩形状のマークとして露出するようにした。
これに対し、第２実施例では、図３に図示するように、再配線５−１上に断面が台形状の識別ポスト２１を設ける。この識別ポスト２１をダイシングにて切削すれば、個片化された半導体装置１００の一辺側面側には、やはり第１実施例と同様に矩形状のマークとして露出するようになる。
識別ポスト２１の断面を台形状にした場合、その底辺部が封止樹脂層７に対してクサビ状に固定される為、識別ポスト２１を封止樹脂層７に対して強固に保持でき、ダイシングで切削される際に封止樹脂層７から剥離するのを防ぐことが可能になっている。したがって、固定力が弱い封止材料を用いて封止樹脂層７を形成する場合、こうした形状の識別ポスト２１が有効になる。
【００３３】
なお、上述した第１および第２実施例では、ダイシングにより切削され、個片化された半導体装置１００の一辺側面側にだけ唯一の識別ポスト２０，２１が矩形状のマークとして露出するようにしたが、これに限らず、複数の識別ポスト２０，２１がマークとして露出する態様、例えば、チップ周辺の各側面に露出するマークの数を異ならせてチップの向きを識別させることも可能である。
【００３４】
（３）変形例
上述の第２実施例では、識別ポスト２１の断面を台形状にすることによって、封止樹脂層７に対してクサビ状に固定され、これによりダイシング時に封止樹脂層７から剥離するのを防ぐようにしたが、これに限らず図４に図示する態様で識別ポスト２１を形成することも可能である。
すなわち、ダイシングに用いるダイサーのブレードによっては、削り代が少ない場合がある。そのような場合には、図４に図示するように、台形状に形成される識別ポスト２１の底辺を長くして認識し易いようにし、かつ底辺部を複数のクサビ状に形成して封止樹脂層７との接合強度を高める。
【００３５】
また、上述した第１および第２実施例では、ダイシングにより切削された識別ポスト２０，２１の一部がチップの一辺側面側に残留して露出することによって、それがチップの向きを表すマークとして機能するが、これに替えて図５に図示するように、ダイシングにより切削されたチップ周辺の各側面の内、一辺の任意の箇所だけに切り欠き部５０を有し、それ以外には帯状に残留して露出する金属層３０を形成する。
このようにすれば、金属層３０が露出していない切り欠き部５０がチップの向きを表すマークとして機能するようになる。また、切り欠き部５０は単一である必要はなく、複数設ける態様であっても構わない。複数設ける態様の場合、例えばチップ各辺側面にそれぞれ露出する切り欠き部５０の数を異ならせてチップ各辺を識別することも可能になるし、さらに切り欠き部５０の形状でチップ各辺を識別することもできる。
【００３６】
請求項１，２に記載の発明によれば、ダイシングにより個片化された半導体装置の一辺側面に識別ポストの一部が切削残留して矩形状に露出してチップの向きを表すマークとして機能するので、ポストの配置や形状を変えることなくチップの向きを一目瞭然にすることができる。
また、チップの向きを表すマークとなる識別ポストは、チップの一辺側面に露出される為、チップを傾ければ、チップの表面側や裏面側からでもチップの向きを識別でき、ハンドリング性を向上させることができる。
請求項３，４に記載の発明によれば、複数のポストの内、所定のポストの近くに位置し、かつダイシングされるスクライブラインに接するよう配置される角柱状の識別ポストの一部がスクライブラインに沿ってダイシングされて個片化する半導体装置の一辺側面に切削残留して矩形状に露出するので、例えばポストに形成される端子ピンの内、１番ピンに近い位置に配置した場合、半導体装置の一辺側面に露出する識別ポストの位置から端子ピン配置を判別することができる。
請求項５，６に記載の発明によれば、識別ポストの断面を台形状に形成し、ダイシングにより切削残留する台形底辺部が半導体基板上を封止する封止樹脂に対してクサビ状に固定されるので、識別ポストを封止樹脂に対して強固に保持でき、ダイシングで切削される際に封止樹脂から剥離するのを防止することができる。
請求項７，８に記載の発明によれば、前記台形底辺部を複数のクサビ状に形成して封止樹脂との接合強度を高める為、ダイシングで切削される際に封止樹脂から剥離するのを防止することができる。
【図面の簡単な説明】
【図１】第１実施例による半導体装置１００の構造を示す断面図である。
【図２】第１実施例による半導体装置１００の構造を示す断面図および平面図である。
【図３】第２実施例による半導体装置１００の構造を示す断面図および平面図である。
【図４】変形例を説明するための図である。
【図５】変形例を説明するための図である。
【図６】従来例による半導体装置１０の構造を示す断面図である。
【図７】従来例による半導体装置１０の構造を示す断面図である。
【図８】従来例による半導体装置１０の構造を示す断面図である。
【符号の説明】
１ ウエハ（半導体基板）
２ 接続パッド
３ パッシベーション
４，４−１ 保護膜
５，５−１ 再配線
６ ポスト
７ 封止樹脂層
２０，２１ 識別ポスト
３０ 金属層
５０ 切り欠き部
【発明の属する技術分野】
本発明は、ＣＳＰ（Chip Size Package）構造を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、チップとパッケージのサイズが等しくなるＣＳＰ（Chip Size Package）構造の半導体装置が知られている。図６〜図８はこの種の半導体装置である、ウエハレベルＣＳＰの一例を示す断面図である。以下、これら図面を参照してその製造工程について説明する。
半導体装置１０は、まず図６（ａ）に図示するように、ウエハ（半導体基板）１の表面（回路面）側に複数の接続パッド（アルミ電極）２，…，２を形成した後、各接続パッド２の中央部分が開口するよう酸化シリコンあるいは窒化シリコン等からなるパッシベーション３（絶縁膜）を形成する。
【０００３】
この後、パッシベーション３の上面側に各接続パッド２の中央部分が開口するよう保護膜４を形成する。この保護膜４は、例えばウエハ１の回路面側全面にポリイミド系樹脂材を塗布硬化させた後に、エッチング液を用いてレジストパターンニングおよび絶縁膜パターニングを施してからレジスト剥離することで形成される。
保護膜４は、ポリイミド系樹脂材を塗布してスピンコートする手法の他、スキージを用いる印刷法やノズルからのインク吐出による塗布法を用いることが可能であり、絶縁膜材料としてもポリイミド系樹脂材に限らず、エポキシ系樹脂材やＰＢＯ（ベンザオキシドール系）を用いても良い。
【０００４】
なお、上記保護膜４はウエハ１の回路面に外部からの水分や不純物の侵入を防ぐことを主な目的として、信頼性を向上させるために設けているものであるが、必ず必要なものではなく、保護膜４を上記パッシベーション３で代用させるようにしてもよい。その場合には、後述する再配線５や封止樹脂層７はパッシベーション３上に形成されることになる。
【０００５】
次に、保護膜４に形成された開口部を介して露出される接続パッド２上に再配線５を形成する。再配線５は保護膜４の全面にＵＢＭスパッタ処理等によりＵＢＭ層（図示略）を堆積し、この後、再配線用のフォトレジスト塗布硬化させ、フォトリソグラフィ技術により所定形状の開口を有するパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。再配線５を形成する手法としては、これ以外に無電解メッキ方法を用いることもできる。配線材料としては、良好な導電特性を備える銅、アルミおよび金あるいはこれらの合金が用いられる。
【０００６】
再配線５を形成した後には、各再配線５上の所定箇所にポスト（突起電極）６を設ける。ポスト６は、例えば１００〜１５０μｍ程度の厚さでポスト形成用のフォトレジストを塗布硬化させた上、再配線５の所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。
ポスト６を形成する手法としては、これ以外に無電解メッキ方法やスタッドバンプ法を用いることもできる。ポスト材料は、良好な導電特性を備える銅、ハンダ、金あるいはニッケル等を用いる。この後ポスト６及び再配線５をマスクとして余分なＵＢＭ層を公知のウエットエッチング法で選択除去する。
【０００７】
さて、こうして図６（ａ）に図示する構造が形成された後は、同図（ｂ）に図示するように、ポスト６を覆うように、ウエハ１の回路面側全体をエポキシあるいはポリイミド等の樹脂材によってモールドし封止樹脂層７を形成する。樹脂封止には、モールド法の他、印刷法、浸漬法、スピンコート法、ダイコート法などの手法が知られている。
そして、この封止樹脂層７を硬化させた後、ウエハ１全体を研削加工テーブルに移載し、研削装置にて封止樹脂層７の上面側を研磨してポスト６の端面６ａを露出させる。図７（ａ）に図示するように、ポスト６の端面６ａが露出したら、その表面の酸化膜を取り除き、そこへハンダ印刷等のメタライズ処理を施す。
【０００８】
この後、ウエハ１を所定厚にすべく背面側を研磨加工したり、研磨加工した背面側に製品番号やロット番号をマーキングする処理を施す。次いで、この背面側を下向きにしてウエハ１をダイシングフレームＤＦに載置した後、図７（ｂ）に図示する通り、ウエハ１上のスクライブライン領域ＳＬＲを検出し、その領域に沿って一定幅のスクライブラインＳＬでウエハ１をダイシング（切削）することによってチップに個片化される。このとき切削されるスクライブラインＳＬの幅はダイサーのブレード（刃）幅によって決まる。これにより図８に図示するように、チップとパッケージのサイズが等しくなるＣＳＰ構造の半導体装置１０が形成される。
【０００９】
【発明が解決しようとする課題】
ところで、上述した従来の半導体装置１０では、ポスト６を左右非対称に配置してチップの向きを識別したり、あるいは複数配置されるポスト６の内、任意の端子ピンに対応するポスト６の断面形状だけを他とは異なる形（例えば四角形）に形成するようにしてチップの向きを表す工夫が案出されている。また、チップ個片化する以前にウエハ１の背面側を研磨加工した後に製品番号やロット番号と共に、チップの向きを表すマークを各チップ領域にマーキングすることも行われている。
【００１０】
しかしながら、ポスト６を左右非対称に配置してチップの向きを識別するようにした場合、ポスト６の配置に制約が生じるなどチップデザインに影響を与える上、パッケージが正方形または正方形に近く、かつ端子ピン数の関係から左右対称にせざる得ないケースではチップの向きを識別することができない、という問題が生じる。
【００１１】
また、複数配置されるポスト６の内、任意の端子ピンに対応するポスト６の断面形状だけを他とは異なる形に変える場合には、次のような弊害が生じる。通常ポスト６上にハンダ層を形成してリフローにてプリント基板に接続させるが、このリフローの際、ハンダ層は表面張力でボール状に丸くなる為、ポスト６の断面形状が視認し難くなる結果、チップの向きも識別し難くなってしまう。
【００１２】
さらに、ウエハ裏面側にチップの向きを表すマークをマーキングする態様では、チップ裏面側からしかチップの向きを判別することができず、ハンドリングし難くなるという問題もある。また１辺が１ｍｍ以下の小チップなどの場合マーキングそのものを施すことが難しく、さらにダイシングして個辺にしてからマーキングする場合は、チップ方向を間違えてマーキングしても判別手段がないため、電気特性を計るしか方法がないという問題もある。
【００１３】
そこで本発明は、このような事情に鑑みてなされたもので、ポストの配置や形状を変えることなくチップの向きを一目瞭然にすることができる半導体装置およびその製造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、開口部以外が絶縁膜で被覆された複数の接続パッドを備えた半導体基板上に、これら接続パッドの開口部を介して電気的に接続される再配線および基端が前記再配線と電気的に接続される複数のポストを形成し、これらポストの先端のみが露出するよう前記半導体基板上を封止した構造の半導体装置において、前記複数のポストと共に再配線上に形成される識別ポストを有し、この識別ポストは、ダイシングにより個片化された上記構造の半導体装置の一辺側面に一部が切削残留して矩形状に露出することを特徴とする。
【００１５】
請求項２に記載の発明では、開口部以外が絶縁膜で被覆された複数の接続パッドを備えた半導体基板上に、これら接続パッドの開口部を介して電気的に接続される再配線および基端が前記再配線と電気的に接続される複数のポストを形成し、これらポストの先端のみが露出するよう前記半導体基板上を封止した構造の半導体装置を製造する方法において、ダイシングにより個片化された上記構造の半導体装置の一辺側面に、一部が切削残留して矩形状に露出する識別ポストを前記複数のポストと共に再配線上に形成する工程を具備することを特徴とする。
【００１６】
請求項３に記載の発明では、開口部以外が絶縁膜で被覆された複数の接続パッドを備えた半導体基板上に、これら接続パッドの開口部を介して電気的に接続される再配線および基端が前記再配線と電気的に接続される複数のポストを形成し、これらポストの先端のみが露出するよう前記半導体基板上を封止した構造の半導体装置において、前記複数のポストと共に再配線上に形成される識別ポストを有し、この識別ポストは、前記複数のポストの内、所定のポストの近くに位置し、かつダイシングされるスクライブラインに接するよう配置される角柱状の部材であって、このスクライブラインに沿ってダイシングされて個片化する上記構造の半導体装置の一辺側面に一部が切削残留して矩形状に露出することを特徴とする。
【００１７】
請求項４に記載の発明では、開口部以外が絶縁膜で被覆された複数の接続パッドを備えた半導体基板上に、これら接続パッドの開口部を介して電気的に接続される再配線および基端が前記再配線と電気的に接続される複数のポストを形成し、これらポストの先端のみが露出するよう前記半導体基板上を封止した構造の半導体装置を製造する方法において、前記複数のポストの内、所定のポストの近くに位置し、かつダイシングされるスクライブラインに接するよう配置される角柱状の部材であって、このスクライブラインに沿ってダイシングにより個片化された上記構造の半導体装置の一辺側面に一部が切削残留して矩形状に露出する識別ポストを、前記複数のポストと共に再配線上に形成するポスト形成工程を具備することを特徴とする。
【００１８】
請求項３に従属する請求項５に記載の発明では、前記識別ポストはその断面が台形状に形成され、ダイシングにより切削残留する台形底辺部が前記半導体基板上を封止する封止樹脂に対してクサビ状に固定されることを特徴とする。
【００１９】
請求項４に従属する請求項６に記載の発明では、前記ポスト形成工程では断面が台形状の識別ポストを形成し、ダイシングにより切削残留する台形底辺部が前記半導体基板上を封止する封止樹脂に対してクサビ状に固定されるようにしたことを特徴とする。
【００２０】
請求項５に従属する請求項７に記載の発明では、前記台形底辺部を複数のクサビ状に形成して封止樹脂との接合強度を高めたことを特徴とする。
【００２１】
請求項６に従属する請求項８に記載の発明では、前記台形底辺部を複数のクサビ状に形成して封止樹脂との接合強度を高めたことを特徴とする。
【００２４】
本発明では、ダイシングにより個片化された半導体装置の一辺側面に識別ポストの一部が切削残留して矩形状に露出する為、チップの向きを表すマークとして機能する。これにより、ポストの配置や形状を変えることなくチップの向きを一目瞭然にすることが可能になる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態によるウエハレベルＣＳＰ構造の半導体装置を実施例とし、これについて図面を参照して説明する。
（１）第１実施例
図１および図２は、第１実施例による半導体装置１００の構造およびその製造工程を説明する為の図である。これらの図において前述した従来例（図６〜８参照）と共通する部分には同一の番号を付している。
第１実施例による半導体装置１００が、前述した従来例の半導体装置１０と相違する点は、ダイシングにより個片化されたチップの一辺側面に、このダイシングにより露出してチップの向きを表すマークとして機能する識別ポスト２０を設けたことにある。
【００２６】
すなわち、第１実施例による半導体装置１００は、前述した従来例と同様、図１（ａ）に図示する通り、ウエハ１の回路面側に設けられたアルミ電極等からなる複数の接続パッド２の上面側に、それぞれ各接続パッド２の中央部を露出するようパッシベーション３を形成する。
この後、パッシベーション３の上面側に各接続パッド２の中央部分が開口するよう保護膜４を形成すると共に、領域ＳＬＲに対応したウエハ１上に保護膜４−１を形成する。ここで、領域ＳＬＲとはチップに個片化するためのスクライブラインＳＬを通す領域を指し、通常１００〜８０μｍ幅で設定される。
【００２７】
次に、保護膜４に形成された開口部を介して露出される接続パッド２上に再配線５を形成する一方、領域ＳＬＲに対応した保護膜４−１上に再配線５−１を形成する。この再配線５−１は、少なくとも一端が個片化されるチップ端部（側面）に接し、他端がスクライブラインＳＬの幅を超えない範囲に配置する。
再配線５，５−１を形成した後には、各再配線５上の所定箇所にポスト（突起電極）６と、再配線５−１上に角柱状の識別ポスト２０を設ける。識別ポスト２０は、例えばポスト６に形成される端子ピンの内、１番ピンに近い位置であって、しかも一端がチップ端部に接する領域ＳＬＲ内に配置される。
なお、識別ポスト２０は、各ポスト６と同様に、例えば１００〜１５０μｍ程度の厚さでポスト形成用のフォトレジストを塗布硬化させた上、再配線５，５−１の所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。
【００２８】
さて、こうして図１（ａ）に図示する構造が形成された後は、同図（ｂ）に図示するように、ポスト６および識別ポスト２０を覆うように、ウエハ１の回路面側全体をエポキシあるいはポリイミド等の樹脂材によってモールドして封止樹脂層７を形成する。
そして、この封止樹脂層７を硬化させた後、研削装置にて封止樹脂層７の上面側を研磨してポスト６の端面６ａを露出させる。図１（ｂ）に図示するように、ポスト６の端面６ａが露出したら、その表面の酸化膜を取り除き、そこへハンダ印刷等のメタライズ処理を施す。
【００２９】
この後、必要に応じてウエハ１の背面側を研磨加工してから領域ＳＬＲに沿ってウエハ１をダイシングする。
通常、ダイシングはチップ内部にダメージを与えないようにする為、ダイサーのブレード幅を６０μｍ程度で行い、その結果としてスクライブラインＳＬは６０μｍ程度で仕上り、従って領域ＳＬＲの両側に１０〜３０μｍ幅の削り代が残ることになる。これにより図２（ａ）に図示する断面構造の半導体装置１００が形成される。
【００３０】
こうした構造の半導体装置１００では、図２（ｂ）の平面図に示す通り、ダイシングにより切削された識別ポスト２０の一部がチップの一辺側面側に残留して露出する。この結果、同図（ｃ）に示すように、半導体装置１００の一辺側面側には矩形状の識別ポスト２０がチップの向きを表すマークとして現れる。
なお、識別ポスト２０は、上述したように、例えばポスト６に形成される端子ピンの内、１番ピンに近い位置に配置される為、チップ側面に露出する識別ポスト２０の位置から半導体装置１００の端子ピン配置を認識し得るようになる。
【００３１】
このように第１実施例によれば、ダイシングにより個片化された時に、チップの一辺側面に切削残留して露出する識別ポスト２０を設けたので、従来のように、ポスト６の配置や形状を変えることなくチップの向きが一目瞭然になる。
また、チップの向きを表すマークとなる識別ポスト２０は、チップの一辺側面に露出される為、チップを傾ければ、チップの表面側や裏面側からでもチップの向きを識別でき、ハンドリング性が向上する。
さらに、識別ポスト２０はスクライブラインＳＬの領域ＳＬＲに形成される為、ポスト６の配置位置を制約する等、チップのデザインに影響を及ぼすことがなくなる。加えて、識別ポスト２０はポスト６と同時に形成し得るので、何等製造工程を変更することなく対処し得るという効果も奏する。
【００３２】
（２）第２実施例
上述した第１実施例では、再配線５−１上に角柱状の識別ポスト２０を設け、これをダイシングにて切削することによって、個片化された半導体装置１００の一辺側面側に矩形状のマークとして露出するようにした。
これに対し、第２実施例では、図３に図示するように、再配線５−１上に断面が台形状の識別ポスト２１を設ける。この識別ポスト２１をダイシングにて切削すれば、個片化された半導体装置１００の一辺側面側には、やはり第１実施例と同様に矩形状のマークとして露出するようになる。
識別ポスト２１の断面を台形状にした場合、その底辺部が封止樹脂層７に対してクサビ状に固定される為、識別ポスト２１を封止樹脂層７に対して強固に保持でき、ダイシングで切削される際に封止樹脂層７から剥離するのを防ぐことが可能になっている。したがって、固定力が弱い封止材料を用いて封止樹脂層７を形成する場合、こうした形状の識別ポスト２１が有効になる。
【００３３】
なお、上述した第１および第２実施例では、ダイシングにより切削され、個片化された半導体装置１００の一辺側面側にだけ唯一の識別ポスト２０，２１が矩形状のマークとして露出するようにしたが、これに限らず、複数の識別ポスト２０，２１がマークとして露出する態様、例えば、チップ周辺の各側面に露出するマークの数を異ならせてチップの向きを識別させることも可能である。
【００３４】
（３）変形例
上述の第２実施例では、識別ポスト２１の断面を台形状にすることによって、封止樹脂層７に対してクサビ状に固定され、これによりダイシング時に封止樹脂層７から剥離するのを防ぐようにしたが、これに限らず図４に図示する態様で識別ポスト２１を形成することも可能である。
すなわち、ダイシングに用いるダイサーのブレードによっては、削り代が少ない場合がある。そのような場合には、図４に図示するように、台形状に形成される識別ポスト２１の底辺を長くして認識し易いようにし、かつ底辺部を複数のクサビ状に形成して封止樹脂層７との接合強度を高める。
【００３５】
また、上述した第１および第２実施例では、ダイシングにより切削された識別ポスト２０，２１の一部がチップの一辺側面側に残留して露出することによって、それがチップの向きを表すマークとして機能するが、これに替えて図５に図示するように、ダイシングにより切削されたチップ周辺の各側面の内、一辺の任意の箇所だけに切り欠き部５０を有し、それ以外には帯状に残留して露出する金属層３０を形成する。
このようにすれば、金属層３０が露出していない切り欠き部５０がチップの向きを表すマークとして機能するようになる。また、切り欠き部５０は単一である必要はなく、複数設ける態様であっても構わない。複数設ける態様の場合、例えばチップ各辺側面にそれぞれ露出する切り欠き部５０の数を異ならせてチップ各辺を識別することも可能になるし、さらに切り欠き部５０の形状でチップ各辺を識別することもできる。
【００３６】
請求項１，２に記載の発明によれば、ダイシングにより個片化された半導体装置の一辺側面に識別ポストの一部が切削残留して矩形状に露出してチップの向きを表すマークとして機能するので、ポストの配置や形状を変えることなくチップの向きを一目瞭然にすることができる。
また、チップの向きを表すマークとなる識別ポストは、チップの一辺側面に露出される為、チップを傾ければ、チップの表面側や裏面側からでもチップの向きを識別でき、ハンドリング性を向上させることができる。
請求項３，４に記載の発明によれば、複数のポストの内、所定のポストの近くに位置し、かつダイシングされるスクライブラインに接するよう配置される角柱状の識別ポストの一部がスクライブラインに沿ってダイシングされて個片化する半導体装置の一辺側面に切削残留して矩形状に露出するので、例えばポストに形成される端子ピンの内、１番ピンに近い位置に配置した場合、半導体装置の一辺側面に露出する識別ポストの位置から端子ピン配置を判別することができる。
請求項５，６に記載の発明によれば、識別ポストの断面を台形状に形成し、ダイシングにより切削残留する台形底辺部が半導体基板上を封止する封止樹脂に対してクサビ状に固定されるので、識別ポストを封止樹脂に対して強固に保持でき、ダイシングで切削される際に封止樹脂から剥離するのを防止することができる。
請求項７，８に記載の発明によれば、前記台形底辺部を複数のクサビ状に形成して封止樹脂との接合強度を高める為、ダイシングで切削される際に封止樹脂から剥離するのを防止することができる。
【図面の簡単な説明】
【図１】第１実施例による半導体装置１００の構造を示す断面図である。
【図２】第１実施例による半導体装置１００の構造を示す断面図および平面図である。
【図３】第２実施例による半導体装置１００の構造を示す断面図および平面図である。
【図４】変形例を説明するための図である。
【図５】変形例を説明するための図である。
【図６】従来例による半導体装置１０の構造を示す断面図である。
【図７】従来例による半導体装置１０の構造を示す断面図である。
【図８】従来例による半導体装置１０の構造を示す断面図である。
【符号の説明】
１ ウエハ（半導体基板）
２ 接続パッド
３ パッシベーション
４，４−１ 保護膜
５，５−１ 再配線
６ ポスト
７ 封止樹脂層
２０，２１ 識別ポスト
３０ 金属層
５０ 切り欠き部
Claims (8)
- 開口部以外が絶縁膜で被覆された複数の接続パッドを備えた半導体基板上に、これら接続パッドの開口部を介して電気的に接続される再配線および基端が前記再配線と電気的に接続される複数のポストを形成し、これらポストの先端のみが露出するよう前記半導体基板上を封止した構造の半導体装置において、
前記複数のポストと共に再配線上に形成される識別ポストを有し、
この識別ポストは、ダイシングにより個片化された上記構造の半導体装置の一辺側面に一部が切削残留して矩形状に露出することを特徴とする半導体装置。 - 開口部以外が絶縁膜で被覆された複数の接続パッドを備えた半導体基板上に、これら接続パッドの開口部を介して電気的に接続される再配線および基端が前記再配線と電気的に接続される複数のポストを形成し、これらポストの先端のみが露出するよう前記半導体基板上を封止した構造の半導体装置を製造する方法において、
ダイシングにより個片化された上記構造の半導体装置の一辺側面に、一部が切削残留して矩形状に露出する識別ポストを前記複数のポストと共に再配線上に形成する工程を具備することを特徴とする半導体装置の製造方法。 - 開口部以外が絶縁膜で被覆された複数の接続パッドを備えた半導体基板上に、これら接続パッドの開口部を介して電気的に接続される再配線および基端が前記再配線と電気的に接続される複数のポストを形成し、これらポストの先端のみが露出するよう前記半導体基板上を封止した構造の半導体装置において、
前記複数のポストと共に再配線上に形成される識別ポストを有し、
この識別ポストは、前記複数のポストの内、所定のポストの近くに位置し、かつダイシングされるスクライブラインに接するよう配置される角柱状の部材であって、このスクライブラインに沿ってダイシングされて個片化する上記構造の半導体装置の一辺側面に一部が切削残留して矩形状に露出することを特徴とする半導体装置。 - 開口部以外が絶縁膜で被覆された複数の接続パッドを備えた半導体基板上に、これら接続パッドの開口部を介して電気的に接続される再配線および基端が前記再配線と電気的に接続される複数のポストを形成し、これらポストの先端のみが露出するよう前記半導体基板上を封止した構造の半導体装置を製造する方法において、
前記複数のポストの内、所定のポストの近くに位置し、かつダイシングされるスクライブラインに接するよう配置される角柱状の部材であって、このスクライブラインに沿ってダイシングにより個片化された上記構造の半導体装置の一辺側面に一部が切削残留して矩形状に露出する識別ポストを、前記複数のポストと共に再配線上に形成するポスト形成工程を具備することを特徴とする半導体装置の製造方法。 - 前記識別ポストは、その断面が台形状に形成され、ダイシングにより切削残留する台形底辺部が前記半導体基板上を封止する封止樹脂に対してクサビ状に固定されることを特徴とする請求項３に記載の半導体装置。
- 前記ポスト形成工程では、断面が台形状の識別ポストを形成し、ダイシングにより切削残留する台形底辺部が前記半導体基板上を封止する封止樹脂に対してクサビ状に固定されるようにしたことを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記台形底辺部を複数のクサビ状に形成して封止樹脂との接合強度を高めたことを特徴とする請求項５に記載の半導体装置。
- 前記台形底辺部を複数のクサビ状に形成して封止樹脂との接合強度を高めたことを特徴とする請求項６に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358710A JP3781664B2 (ja) | 2001-11-26 | 2001-11-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358710A JP3781664B2 (ja) | 2001-11-26 | 2001-11-26 | 半導体装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006024930A Division JP4155994B2 (ja) | 2006-02-01 | 2006-02-01 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158217A JP2003158217A (ja) | 2003-05-30 |
| JP3781664B2 true JP3781664B2 (ja) | 2006-05-31 |
Family
ID=19169843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001358710A Expired - Fee Related JP3781664B2 (ja) | 2001-11-26 | 2001-11-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3781664B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4308266B2 (ja) | 2007-01-12 | 2009-08-05 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP4668938B2 (ja) * | 2007-03-20 | 2011-04-13 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
-
2001
- 2001-11-26 JP JP2001358710A patent/JP3781664B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003158217A (ja) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4731191B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100569479B1 (ko) | 반도체 장치용 칩 스케일 표면 장착 패키지 및 그 제조공정 | |
| KR100455404B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7811857B2 (en) | Method of manufacturing semiconductor device | |
| KR100306842B1 (ko) | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 | |
| KR101998884B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US20060038291A1 (en) | Electrode structure of a semiconductor device and method of manufacturing the same | |
| US20060017161A1 (en) | Semiconductor package having protective layer for re-routing lines and method of manufacturing the same | |
| KR20010029427A (ko) | 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정 | |
| JP2001332643A (ja) | 半導体装置およびその製造方法 | |
| US20110316157A1 (en) | Semiconductor device and a method for manufacturing the same | |
| US6878963B2 (en) | Device for testing electrical characteristics of chips | |
| JP2004103738A (ja) | 半導体装置及びその製造方法 | |
| JP4155994B2 (ja) | 半導体装置およびその製造方法 | |
| JP2830351B2 (ja) | 半導体装置の接続方法 | |
| US6566762B1 (en) | Front side coating for bump devices | |
| JP3781664B2 (ja) | 半導体装置およびその製造方法 | |
| JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
| US6734554B2 (en) | Semiconductor wafer with bumps of uniform height | |
| JP4225005B2 (ja) | 電解めっきを用いた配線の形成方法 | |
| JP3988679B2 (ja) | 半導体基板 | |
| KR101059625B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
| JP2004296812A (ja) | 半導体装置及びその製造方法 | |
| JP3458056B2 (ja) | 半導体装置およびその実装体 | |
| JP3792545B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060307 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |