TW202336879A - 具有電磁干擾屏蔽及/或天線的3d互連件 - Google Patents

具有電磁干擾屏蔽及/或天線的3d互連件 Download PDF

Info

Publication number
TW202336879A
TW202336879A TW111142934A TW111142934A TW202336879A TW 202336879 A TW202336879 A TW 202336879A TW 111142934 A TW111142934 A TW 111142934A TW 111142934 A TW111142934 A TW 111142934A TW 202336879 A TW202336879 A TW 202336879A
Authority
TW
Taiwan
Prior art keywords
emi shielding
backside
conductive
microelectronic
component
Prior art date
Application number
TW111142934A
Other languages
English (en)
Inventor
帕特里克 瓦利歐特
虹 沈
Original Assignee
美商艾德亞半導體科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商艾德亞半導體科技有限責任公司 filed Critical 美商艾德亞半導體科技有限責任公司
Publication of TW202336879A publication Critical patent/TW202336879A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本發明揭示一種製造具有一一體形成電磁干擾（EMI）屏蔽及/或天線之一微電子封裝的方法。該方法包含：圖案化一導電結構以包含一基底、複數個互連元件及大小經設定以接收一微電子元件之一晶粒附接區域；將該複數個互連元件之末端接合至一載體；利用一囊封體囊封該複數個互連元件及該微電子元件；移除該載體以曝露該複數個互連元件之自由末端；圖案化上覆於該微電子元件上之該導電結構之經曝露外表面，以形成EMI屏蔽結構及/或一天線之一部分。該EMI屏蔽結構及/或天線之該部分可經圖案化以自該複數個互連元件中之一或多者連續地延伸。

Description

具有電磁干擾屏蔽及/或天線的3D互連件
本申請案之主題係關於微電子構件及製造方法，且更特定言之，係關於包括電磁干擾（EMI）結構及/或天線之低剖面微電子封裝構件中導電組件的結構及製造方法。
半導體晶片通常作為單獨的、預封裝單元提供。標準晶片具有一平坦的矩形主體，該主體具有一較大前表面，該前表面之接觸點連接至晶片之內部電路系統。各個別晶片通常安裝在封裝中，該封裝又安裝在諸如印刷電路板之電路面板上且將晶片之接觸點連接至電路面板之導體。
各晶片封裝具有用於在端子與其中的晶片之間攜帶信號、電力及接地的許多電連接件。電連接件可包括不同種類之導體，例如：水平導體，例如跡線、樑式引線等，其相對於晶片之接觸點承載表面在水平方向上延伸；垂直導體，諸如通孔，其相對於晶片之表面在垂直方向上延伸；及電線接合件，其相對於晶片之表面在水平及垂直方向兩者上延伸。
額外組件可設置於封裝內，包括天線及EMI屏蔽。EMI屏蔽可經實施以輔助屏蔽可經由空氣傳輸之電磁干擾。天線可用於接收或傳輸信號。此類EMI屏蔽及天線通常電鍍至微電子構件之表面上。
在許多習知設計中，晶片封裝所佔據之電路面板面積顯著大於晶片自身所佔據之面積。在被稱為「倒裝晶片」設計的一些設計中，晶片之前表面面對封裝基板之表面，且晶片上之接觸點藉由焊球或其他連接元件直接接合至封裝基板之接觸點。之後，封裝基板可經由上覆於晶片之前表面上的端子接合至電路面板。
鑒於前述內容，可對微電子封裝及包含微電子封裝之構件的結構進行某些改良。就此而言，仍需要可靠、薄、可測試且製造成本低的經改良封裝。
根據本發明之第一態樣，揭示一種製造具有一一體形成電磁干擾（「EMI」）屏蔽結構之一微電子封裝的方法。該方法包含：圖案化一導電結構以包含一基底、連續地遠離該基底延伸之複數個互連元件及大小經設定以接收一微電子元件之一凹陷或晶粒附接區域，其中該複數個互連元件中之一些為圍繞該凹陷或晶粒附接區域之一周邊延伸之EMI屏蔽互連元件；將該複數個互連元件及所述EMI屏蔽互連元件之末端接合至一載體以使得安置於該載體上之一微電子元件定位於該凹陷或晶粒附接區域內且以使得所述EMI屏蔽互連元件側向地相鄰且圍繞該微電子元件延伸，其中該圖案化進一步包含圖案化該複數個EMI屏蔽互連元件以使得所述EMI屏蔽互連元件圍繞該微電子元件間隔開以形成該EMI屏蔽結構之一第一部分；利用一囊封體囊封該複數個互連元件、所述EMI屏蔽互連元件及該微電子元件，且使得該導電結構之一外表面保持曝露；移除該載體以曝露該複數個互連元件及所述EMI屏蔽互連元件之自由末端；及圖案化上覆於該微電子元件上之該導電結構之經曝露外表面以形成該EMI屏蔽結構之一第二部分，且使得該EMI屏蔽結構之該第二部分連續地遠離該EMI屏蔽結構之該第一部分延伸且與該第一部分一體形成。
根據本發明之第二態樣，一種微電子構件包含一微電子元件、複數個背側導電組件及一囊封體。該微電子元件可具有一主動前表面、一相對後表面及在該前表面與該後表面之間延伸的相對邊緣表面。該複數個背側導電組件中之至少一些為EMI屏蔽背側導電組件，其進一步包含EMI屏蔽互連元件及至少一個EMI屏蔽背側佈線。該EMI屏蔽背側導電組件形成圍繞該微電子元件之一EMI屏蔽結構。一囊封體至少包圍該微電子元件之所述相對邊緣表面及所述EMI屏蔽互連元件。所述EMI屏蔽互連元件經配置以形成該EMI屏蔽結構之一第一部分，其中該至少一個EMI屏蔽背側佈線上覆於該微電子元件之該後表面上且形成該EMI屏蔽結構之一第二部分。該至少一個背側佈線自該EMI屏蔽互連元件延伸且沿著該囊封體之一表面連續地延伸。
根據本發明之第三態樣，一種系統包含根據第二態樣之構件及電連接至該構件的一或多個其他電子組件。
根據本發明之第四態樣，一種製造具有一體形成天線之一微電子封裝的方法包含：圖案化一導電結構以形成一基底、連續地遠離該基底延伸之複數個互連元件及大小經設定以接收一微電子元件之一凹陷或晶粒附接區域；將該複數個互連元件之末端接合至一載體以使得安置於該載體上之一微電子元件定位於該凹陷或晶粒附接區域內；利用一囊封體囊封該複數個互連元件及該微電子元件，且使得該導電結構之一外表面保持曝露；移除該載體以曝露該複數個互連元件之自由末端；及圖案化該導電結構之經曝露外表面以曝露該囊封體之一表面且包括自該複數個互連元件連續地延伸且與該複數個互連元件一體形成的複數個導電背側佈線，該複數個導電背側佈線延伸跨越該囊封體之該表面。該複數個背側導電佈線中之一第一導電背側佈線經圖案化成一天線佈線以形成一天線。該複數個導電背側佈線中之一第二背側導電佈線經圖案化成可攜帶一信號、一接地或一電力中之一者的一跡線。
本發明之第五態樣係關於一種微電子構件，其包含一微電子元件、複數個背側導電組件及一囊封體。該微電子元件包含一主動前表面、一相對後表面及在該前表面與該後表面之間延伸的相對邊緣表面。該複數個背側導電組件中之各者包含一互連元件及與該互連元件一體形成且連接至該互連元件之一背側佈線。該囊封體包圍該微電子元件及該複數個背側導電組件之邊緣。一第一背側導電組件之一第一背側佈線包含一天線圖案。一第二背側導電組件之一第二背側佈線包含提供用於一電力、一接地或一信號中之一者之一導電連接件的一跡線。
根據本發明之態樣，微電子構件可包括複數個背側導電組件，其中一些背側導電組件經配置以形成電磁干擾（EMI）屏蔽結構之至少一部分。EMI屏蔽結構可圍繞或鄰近微電子元件（諸如主動或被動半導體裝置）之一或多個表面延伸。EMI屏蔽結構可含有EMI屏蔽結構內微電子元件產生之電磁波，以便保護該構件內之其他組件免受電磁波影響。此亦保護EMI屏蔽結構內之微電子元件免受該構件內之其他組件產生之電磁波影響。形成EMI屏蔽之背側導電組件可進一步由上覆於微電子元件上且一體地連接至至少一個互連元件之背側佈線層構成。根據本發明之態樣的形成具有一體形成之EMI背側導電組件的EMI屏蔽結構可簡化製造製程，並且改良封裝翹曲、較小外觀尺寸且進行各種其他改良，以上所有皆有助於減少構件之總成本。
背側導電組件可另外或或者配置於微電子構件上以形成一或多個天線。舉例而言，背側佈線層可經圖案化以跨囊封體之後表面延伸以形成天線。在一些實例中，天線可經圖案化以上覆於微電子元件之至少一部分上。
圖1至圖2說明具有複數個背側導電組件之一個實例微電子構件100，其中一些背側導電組件經配置以形成EMI屏蔽結構之至少一部分。圖1是包括沿圖2中所識別之「圖1」線截取的部分之橫截面圖。圖2是圖1中所識別之微電子構件的區域內的微電子構件之一部分之示意性透視圖。圖2具體說明涵蓋微電子元件120之實例EMI屏蔽結構102之透視橫截面圖。如圖2中所示，第一組實例背側導電組件110A、110B經配置以上覆於微電子元件上且形成EMI屏蔽結構102之至少一部分。另一組實例背側導電組件110展示於圖1中且定位於EMI屏蔽結構外部或附近。本文中將進一步詳細論述複數個背側導電組件110、110A、110B。
微電子構件100可進一步包括具有主動前表面124及相對後表面128之經囊封微電子元件120，以及具有前表面146及與前表面146相對之後表面150之視情況選用之重佈線結構140。微電子構件100中的背側導電組件110、110A、110B中之各者可同時由一體式或連續整體結構形成（圖11A至圖11C），該結構在封裝於構件100內之前至少部分地被預先處理。
首先參考並不形成EMI屏蔽結構之一部分的背側導電組件110，背側導電組件110可由與至少一個背側佈線層或佈線一體形成之至少一個互連元件形成。舉例而言，背側導電組件110中之各者經展示為包括互連元件114及背側佈線112，該背側佈線沿著平行於微電子元件120之前表面124及後表面128的軸線延伸。互連元件114可延伸遠離背側佈線層112且在垂直於該背側佈線層的方向上延伸。
背側導電組件110A、110B可經構造及配置以形成EMI屏蔽結構。背側導電組件之實例配置展示於圖2中，所述背側導電組件共同地形成EMI屏蔽結構102。EMI屏蔽結構可類似於EMI屏蔽或法拉弟籠，但包括並未完全包圍微電子元件或裝置的彼等結構的其他類型的EMI屏蔽結構涵蓋於本發明之範圍內。為促進論述，形成EMI屏蔽結構102之背側導電組件亦將進一步被稱為EMI屏蔽背側導電組件110A、110B。EMI屏蔽背側導電組件110A、110B將類似地由一體形成之EMI屏蔽背側佈線層104（其進一步包括佈線）及一或多個互連元件114形成，所述互連元件經配置以圍繞微電子元件120延伸以容納微電子元件120產生之電磁波並且保護微電子元件120免受在EMI屏蔽結構外部產生之電磁波影響。
參考圖1至圖2兩者，EMI屏蔽背側導電組件110A可包括例如一個背側佈線104a，其在一個末端處連接至第一互連元件114a1且在相對末端處連接至第二互連元件114a2。參看圖2，EMI屏蔽背側導電組件110B可類似地包括一個背側佈線104b，其一體地在一個末端處連接至第一互連元件114b 1且在相對末端處連接至第二互連元件114b 2。在其他實例中，EMI屏蔽背側佈線104a、104b中之一或多者僅需要接合至一個互連元件。如將論述，EMI屏蔽背側導電組件110A、110B相對於彼此之配置可形成EMI屏蔽結構。
包括背側導電組件110及EMI屏蔽背側導電組件110A、110B之背側導電組件可同時形成且由相同導電結構形成，如將在圖11A至圖11C中進一步論述。形成EMI屏蔽結構之EMI屏蔽背側導電組件110A、110B（圖2）及不形成EMI屏蔽結構之其餘背側導電組件110在其他方面類似。背側導電組件110、110A、110B可進一步提供微電子元件120與構件100內或構件100外部之其他組件之間的互連。
在背側導電組件110、110A、110B同時形成的情況下，背側導電組件110、110A、110B可由為導電的且可攜帶接地屏蔽之材料形成。在一些實例中，可使用鐵磁性材料及/或鐵磁性合金，諸如鐵、鈷及/或鎳。在其他實例中，可使用其他材料，包括銅、鋁、焊料、鎢、鈷、鈀、金、銀及/或其各別合金。
EMI屏蔽結構可定位於微電子元件120之至少一個表面附近。在此實例中，EMI屏蔽結構102圍繞微電子120之周邊延伸。如所示，EMI屏蔽結構102可由複數個EMI屏蔽背側導電組件110A、110B形成，其中EMI屏蔽背側導電組件110A垂直於EMI屏蔽背側導電組件110B定位。在一個實例中，EMI屏蔽結構102可沿著平行於且上覆於微電子元件120之後表面128上的平面延伸。EMI屏蔽結構102可進一步圍繞在微電子元件120之後表面123與相對前表面124之間延伸的第一組相對側向邊緣表面126a、126b及第二組相對側向邊緣表面126c、126d延伸。
複數個EMI屏蔽互連元件114a形成EMI屏蔽結構102之第一部分，並且可圍繞微電子元件120之側向邊緣表面126a、126b、126c、126d延伸。複數個互連元件之垂直高度Hv（圖2）可至少自微電子元件120之前表面124延伸至後表面128。EMI屏蔽互連元件114a之此配置提供圍繞側向邊緣表面126a、126b、126c、126d之EMI屏蔽。根據一個實例，互連元件114僅在垂直方向上延伸，使得不存在側向地在兩個相鄰互連元件114a 1及/或114a 2之間延伸且互連所述兩個相鄰互連元件的導電連接件。在其他實例中，額外側向互連件可存在於兩個相鄰互連元件114a 1及/或114a 2之間。
EMI屏蔽互連元件114a 1可彼此側向地間隔開預定寬度或間距以形成圍繞微電子元件120之EMI屏蔽，且特定言之圍繞微電子元件120之周邊邊緣126a、126b、126c、126d之側向EMI屏蔽。取決於所要屏蔽程度，EMI屏蔽互連元件114a 1之間隔距離可較近或較遠。舉例而言，如圖2中所示，陣列中兩個直接相鄰EMI屏蔽互連元件114a 1之間的中心至中心間距P可在100 µm至1 mm之範圍內。但在其他實例中，間距可小於100 µm或大於1 mm。在一個實例中，間距可為300 µm。在另外其他實例中，間距可為至少300 µm。兩個相鄰EMI屏蔽互連元件114a 1之間的間距對於一些或所有EMI屏蔽互連元件114a 1可相同或可全部不同。互連元件114a 2、114b 1、114b 2可具有類似間距。
EMI屏蔽背側佈線層104可形成EMI屏蔽結構102之第二部分。EMI屏蔽背側佈線層104可上覆於微電子元件120之後表面128上，並且沿著平行於微電子元件120之前表面及後表面之軸線延伸。在一個實例中，EMI屏蔽背側佈線層104上覆於囊封體134之頂部表面136以及微電子元件120之後表面128上。如所示，背側佈線層104可以柵格或網格狀圖案形成，使得EMI屏蔽背側佈線層104包括在彼此平行及垂直之方向上延伸的佈線。如所示，水平背側佈線104a自鄰近側向邊緣126a之第一EMI屏蔽互連元件114a 1連續地延伸、跨越微電子元件120之後表面128，且延伸至鄰近側向邊緣126b之第二互連元件114a 2。在此實例中，水平背側佈線104a延伸超出微電子元件120之側向邊緣126a、126b。垂直背側佈線104b在垂直於水平背側佈線104a之方向上延伸，使得背側佈線104b與水平背側佈線104a相交。如所示，垂直背側佈線104b自鄰近側向邊緣126c之EMI屏蔽互連元件114b 1連續地延伸、跨越微電子元件120之後表面128，且延伸至鄰近側向邊緣126d之EMI屏蔽互連元件114b 2。在此實例中，垂直背側佈線104b亦延伸超出微電子元件120之側向邊緣126c、126d。
併有由經預處理整體結構同時一體形成而非藉由鍍覆導電通孔等形成的背側導電組件110（包括EMI屏蔽背側導電組件110A、110B）的製造製程允許改良已知構件，包括降低構件的總成本、簡化製造過程、改良封裝翹曲及小外觀尺寸，以及各種其他改良。
微電子元件120可為在其前表面124處具有複數個接合襯墊122的半導體晶片。各微電子元件120亦包括與其前表面124相對之後表面128。微電子元件之邊緣表面126a、126b、126c、126d可遠離微電子元件120之前表面124延伸且在前表面124與後表面128之間延伸。
在一個實例中，微電子元件120可為具有一或多個記憶體儲存陣列的半導體晶片，所述記憶體儲存陣列可包括諸如非揮發性記憶體的特定記憶體類型。非揮發性記憶體可以多種技術實施，所述技術中之一些包括併入有浮動閘極之記憶體胞元，諸如快閃記憶體，及包括基於磁性極性進行操作之記憶體胞元的其他技術。快閃記憶體晶片當前廣泛用作固態儲存器，作為用於計算之磁性固定磁碟機及行動裝置的替代方案。快閃記憶體晶片亦常用於攜帶型及可易於互換之記憶體碟機及卡，諸如通用串列匯流排（USB）記憶體碟機及諸如安全數位或SD卡、微SD卡（SD-3C之商標或經註冊商標）、壓縮閃存或CF卡等記憶卡。快閃記憶體晶片通常在其中包括NAND或NOR快閃型裝置；NAND型裝置更常見。半導體晶片之其他實例為一或多個DRAM、NOR、微處理器、控制器晶粒等或其組合。各半導體晶片可以各種半導體材料中之一種實施，諸如矽、鍺以及砷化鎵，或一或多個其他III-V族半導體化合物或II-VI族半導體化合物等。
此實例中之EMI屏蔽結構102經展示為圍繞且鄰近除微電子120之前表面124以外的微電子元件120之所有表面延伸。在其他實例中，EMI屏蔽結構102可鄰近僅一個表面延伸，或可鄰近於多於一個表面（諸如，兩個、三個、四個、五個或六個表面）延伸。舉例而言，EMI屏蔽結構可僅鄰近在微電子元件120之後表面128與前表面124之間延伸的微電子元件120之邊緣表面126a、126b、126c、126d中之一者延伸。在此實例中，僅互連組件（諸如互連元件114a1、114a2）將直接鄰近微電子元件120之邊緣表面中之一者延伸並且背側佈線層將不經圖案化以上覆於微電子元件上。在另一實例中，EMI屏蔽結構102或者僅上覆於微電子元件120之後表面128上，使得僅背側佈線層上覆於微電子元件120之後表面128的至少一部分上並且互連元件114a1、114a2並不直接鄰近微電子元件120之邊緣表面126a、126b、126c、126d定位。
儘管在此配置中僅說明一個微電子元件120，但在其他實例中，EMI屏蔽結構102內可含有一或多個微電子元件120。在另外其他實例中，一或多個被動組件可另外或替代地設置於EMI屏蔽結構102內。舉例而言，微電子元件120可為被動裝置，或在另一實例中，微電子元件120可為主動裝置且額外被動裝置可定位於EMI屏蔽結構102內。多個EMI屏蔽結構102亦可定位於整個微電子構件100內，所述多個EMI屏蔽結構中之一些或全部在EMI屏蔽結構102內含有一或多個微電子元件120。
微電子元件120及背側導電組件110、110A、110B之互連元件114中之各者可囊封於囊封體134內。不形成EMI屏蔽結構102之一部分的背側導電組件110之背側佈線層112以及EMI屏蔽背側佈線層104可上覆於囊封體134之頂部表面136上。在此實例中，EMI屏蔽背側導電組件110A、110B之EMI屏蔽背側佈線層104及其他背側導電組件110之其他背側佈線層112可進一步沿著囊封體134之頂部表面136延伸。互連元件114之末端116可鄰近囊封體134之底部表面138定位。
在特定具體實例中，形成囊封體134之材料可為具有填料、包覆模製件或灌封化合物的環氧化物類聚合物系統。此類化合物可為整個構件100提供硬度，以耐受構件100與構件內之其他組件之間的內部差分熱膨脹。在一些情況下，該化合物可提供針對短路及抗濕性及/或防水性之保護。此類材料可進一步幫助提供支撐整個構件100之平面度的相對剛性囊封。囊封體134之材料通常可包括與重佈線結構140之介電層的組成物不同的組成物。
如圖1中所示，微電子構件100可進一步包括視情況選用之重佈線結構140，其亦可被稱為由複數個介電層及其上之導電特徵構成的「電路結構」，如美國臨時申請案62/159,136中大體描述，該美國臨時申請案之揭示內容以引用之方式併入本文中。所述導電特徵可包含在該電路結構之第一表面處的複數個凸塊及/或襯墊及在與該第一表面相對之第二表面處的複數個電路結構接觸點。該電路結構可進一步包括複數個跡線，其中凸塊及/或襯墊與電路結構接觸點藉由跡線電耦接。
在一個實例中，重佈線結構140可包含彼此堆疊之複數個薄介電層142及前表面146處之前接觸點144、後表面150處之後接觸點或端子148及使前接觸點144與構件100之端子或後接觸點148電耦接之導電跡線152或可由此些組件構成。在一個實例中，重佈線結構140可在垂直於重佈線結構140之前表面146的方向上具有小於10微米之最大厚度T1。在特定實例中，重佈線結構140可在垂直於重佈線結構140之前表面146的方向上具有小於30微米之最大厚度T1，但在其他實例中，厚度T1可大於30微米。
介電層142之介電材料可為可經沈積及圖案化以形成以小於5微米、小於2微米、小於1微米或至少小至0.2微米之間距支撐其上金屬化之結構的材料。在一個具體實例中，介電層142中之各者可在沈積下一介電層之前平坦化。在特定實例中，介電材料可藉由化學氣相沈積（CVD）、噴塗、旋塗、滾塗、浸漬或類似者沈積。
介電層142可由各種介電材料製成，諸如聚合物基底或聚醯亞胺。在其他實例中，介電層可由替代介電材料構成，諸如二氧化矽及氮化矽。在特定實例中，介電材料可為感光聚合物，例如基於苯并環丁烯（BCB）之材料或其他感光材料。在特定實例中，介電材料可藉由化學氣相沈積（CVD）、噴塗、旋塗、滾塗、狹縫式塗佈、浸漬或類似者沈積。在特定實例中，自平坦化介電材料可經沈積以形成介電層中之一或多者，與可存在於上部表面下方之特徵中的構形相比，此類材料傾向於形成扁平化或扁平的上部表面。
重佈線結構140之導電特徵可在微電子元件120與構件100外部之組件之間提供電互連。重佈線結構140之導電特徵亦可在可存在於構件100中之其他微電子元件（圖中未示）當中提供晶片間電互連。重佈線結構140之前接觸點144可經配置以用於與微電子元件120之前表面124處的複數個接合襯墊122的覆晶或重佈線層連接，且上覆於重佈線結構140之前表面146區域的不同部分上。換言之，前接觸點144可經配置以在重佈線結構之前接觸點144與微電子元件120之對應接合襯墊122並列（ 亦即，面向所述對應接合襯墊）的狀態下與對應接合襯墊122接合。
包括凸塊162、襯墊163、前接觸點144、後接觸點148及導電跡線152的導電特徵可由導電材料製成，該導電材料例如諸如銅、鋁、鎳、金或類似者的金屬。在一個實例中，凸塊162可包含：導電接合材料，諸如焊料、錫、銦、銅、金、共晶組合物或其組合；另一接合材料，諸如導電膏或導電黏著劑；及/或導電組合物，其包括諸如金屬粒子或薄片之金屬組分及聚合物組分。此類凸塊可沈積至前接觸點或襯墊163上。
在特定具體實例中，凸塊162之導電接合材料可包括諸如第13/155,719號及第13/158,797號美國專利申請案中所描述之導電基質材料，所述美國專利申請案之揭示內容特此以引用之方式併入本文中。在特定具體實例中，凸塊162之導電接合材料可具有類似結構或以如本文中所描述之方式形成。在一些實例中，用於凸塊162之導電接合材料之合適材料可包括用粒子形式之導電材料填充的聚合物，諸如金屬填充聚合物，包括例如金屬填充環氧樹脂、金屬填充熱固性聚合物、金屬填充熱塑性聚合物或導電墨水。
在其他實例中，凸塊162可包含各自由擠壓導線形成之柱或接腳、柱形凸塊或接合通孔互連件，此等凸塊自構件100之第二側108突出至其高度，且可與在微電子構件100外部之組件（諸如，電路面板或電路板）接合。或者，襯墊163可經配置以接受來自插口（圖中未示）之接腳（圖中未示）。
額外互連元件可進一步設置於微電子構件100之背側上。在一個實例中，凸塊164亦可設置於上覆於囊封體134之頂部表面136上的構件100之相對部分上，且提供與微電子構件100之背側外部的組件的電互連。如所示，介電層（例如，阻焊劑166）可上覆於背側導電組件110之第一側107上。阻焊劑166中之開口168曝露佈線層112之外表面113之至少一部分以便提供導電接觸點。凸塊164可安置於背側佈線層112之外表面113之導電接觸點曝露部分處，以提供外部連接。凸塊164亦可經由包括背側佈線層112及互連元件114的背側導電組件110以及重佈線結構140電連接至微電子構件100之第二側108處的凸塊162。
構件100之第一側107及第二側108可接合至構件100外部之組件且與該組件電互連。舉例而言，構件100之後接觸點148展示為藉由面對構件100之第二側108的導電接合材料162電耦接至外部裝置160之主表面156處的面板接觸點154，諸如電路面板或電路板，但後接觸點148可連接至其他組件，諸如其他晶片封裝及其類似者。構件100之第一側107及第二側108亦可經由背側導電組件110彼此互連。另外，可在微電子構件中設置重佈線結構140。
多個晶片及/或其他電子組件可定位於EMI結構內。圖3說明替代性微電子構件100-1，其另外與微電子構件100相同且可包括相同或類似組件，不同之處在於一個以上的微電子元件安置於EMI屏蔽結構102-1內。在此具體實例及本文中所描述之其他具體實例中，類似圖示元件符號將用於識別類似元件。如此實例中所示，兩個微電子元件（第一微電子元件120 1及第二微電子元件120 2）定位於EMI屏蔽結構102-1之中心部分C內。在此實例中，EMI屏蔽結構102-1可至少上覆於兩個微電子元件120 1、120 2以及囊封體130-1上。
可根據本發明之態樣實現內部封裝屏蔽。如圖3A中所示，微電子構件100-1A另外類似於圖1至圖2之微電子構件100且可包括定位於EMI屏蔽結構102-1A內之第一微電子元件120 1A、囊封體130-1A及其他類似組件。此具體實例中之唯一差異為第二微電子元件120 2A可定位於EMI屏蔽結構102-1A外部，且在一些實例中直接鄰近EMI屏蔽結構102-1A定位。在此配置中，EMI屏蔽結構102-1A將保護第一微電子元件120 1A免受第二微電子元件120 2A之電磁波影響，且反之亦然。第一微電子元件120 1A產生之電磁波將由EMI屏蔽結構102-1A容納，此進一步保護第二微電子元件120 2A免受第一微電子元件120 1A產生之任何電磁波影響。在另一實例中，第二EMI屏蔽結構（圖中未示）可鄰近第二微電子結構120 2A之至少一個表面定位，使得多個EMI屏蔽結構可存在於構件100-1A內。
圖1至圖2之微電子構件100可視情況包括能夠傳導熱量遠離微電子元件之材料。在一個實例中，如圖4中所示，微電子構件100-2另外與微電子構件100（圖1）相同，不同之處在於進一步包括熱耗散材料。在一個實例中，材料為上覆於微電子元件120-2之後表面128-2上且定位於EMI屏蔽結構102-2與微電子元件120-2之間的熱介面材料（「TIM」）130-2。在一些實例中，熱介面材料130-2亦可用於將EMI屏蔽結構102-1之底部表面111-2接合至微電子元件120-2。例示性TIM為在整個預期操作溫度範圍（例如對於一些構件，攝氏0度至攝氏200度）內或至少當溫度較高以使晶粒冷卻特別合乎需要（對於一些構件，攝氏20度至攝氏200度）時以半固體、凝膠狀（油脂狀）狀態存在之TIM。熱介面材料130-2可填充微電子元件120-2與EMI屏蔽結構102-12之EMI屏蔽背側佈線層104-2之間的自由空間。例示性TIM材料為可購自北銀公司（Arctic Silver, Inc.）（在美國加利福尼亞州具有辦事處）之熱油脂；油脂之熱導率可在1 W/mK的範圍內，但可利用具有不同熱導率之其他油脂及/或材料。在另外其他實例中，代替熱介面材料130-2，經配置以耗散熱量的結構（諸如散熱片或類似者）可被利用且圍繞微電子元件120-2之一或多個表面延伸。
圖5至圖6中展示另一實例微電子構件100-3。圖5是包括沿圖6中所識別之「圖5」線截取的部分的微電子構件100-3之橫截面圖。圖6說明由圖5中所識別之微電子構件之區域涵蓋的微電子構件之一部分之示意性及透視橫截面圖。詳言之，展示透過實例EMI屏蔽結構之平面頂部表面展示的視圖。
微電子構件100-3之結構類似於圖1至圖4之微電子構件，但包括具有在設計上不同的頂部或主表面111-3之實例EMI屏蔽結構102-3。如在先前所描述之具體實例中，微電子構件100-3可包括複數個背側導電組件，其在此實例中包括EMI屏蔽背側導電組件110A-3及在EMI屏蔽結構102-3外部或附近的至少一個背側導電組件110。如在先前實例中，在EMI屏蔽結構102-3外部延伸的背側導電組件110-3可包括一體形成且連續的背側佈線112-3及互連元件114-3。在此實例中，EMI屏蔽背側導電組件110A-3可各自包含複數個互連元件114a-3，其一體接合至EMI屏蔽背側佈線層或佈線104-3（亦即整體EMI屏蔽背側佈線層佈線104-3），如下文進一步論述。
EMI屏蔽背側導電組件110A-3可以眾多配置配置以提供EMI屏蔽結構。在一個實例中，如圖6中所示，背側導電組件110A-3可經建構及配置以形成具有連續平面主表面之EMI屏蔽結構，諸如EMI屏蔽結構102-3。如所示，EMI屏蔽背側導電組件110A-3可經配置以圍繞微電子元件120-3之整個周邊延伸。EMI屏蔽背側導電組件110A-3之EMI屏蔽互連元件114a-3可圍繞微電子元件120-3之周邊邊緣表面126a-3、126b-3、126c-3、126d-3延伸。自EMI屏蔽互連元件114a-3中之各者連續延伸之EMI屏蔽背側佈線層104-3上覆於微電子元件120-3之表面之至少一部分上，且在此實例中，上覆於微電子元件120-3之整個後表面128-3上。如所示，背側佈線層104-3可自一起形成EMI屏蔽結構102-3之所有EMI屏蔽互連元件114a-3延伸。
EMI屏蔽背側佈線層104-3可由延伸EMI屏蔽結構102-3的整個寬度W及長度L的單體及整體背側佈線層構成。如所示，EMI屏蔽結構102-3之主表面111-3可為連續平面的。由於EMI屏蔽結構102-2之主表面111-3接合至形成EMI屏蔽結構102-2的EMI屏蔽互連元件114a-3中之各者，因此各個別導電組件110A-3之EMI屏蔽背側佈線104-3（圖5）為沿EMI屏蔽結構102-2之整個寬度W或長度L延伸的單體及整體背側佈線層或佈線之一部分。在此實例中，不存在自形成EMI屏蔽結構102-3之EMI屏蔽互連元件114a-3中之任一者延伸的獨立背側佈線或跡線。
如所示，囊封體134-3囊封微電子元件120-3、互連元件114-3及EMI屏蔽結構102-3之EMI屏蔽互連元件114A-3。互連元件114-3、114Aa-3之經曝露末端116-3可與視情況選用之重佈線結構140-3電連接，且尤其與重佈線結構140-3之表面處的前接觸點144-3電連接。EMI屏蔽背側導電組件110A-3之一部分上覆於囊封體134-3上，且特定言之，連續背側佈線層104-3可同時上覆於囊封體134-3及微電子元件120-3中之任一者或兩者上。
圖7至圖8說明包含自背側導電組件中之一者形成之天線的另一實例微電子構件200。圖7是包括沿圖8中所識別之線「圖7」截取的構件之部分之示意性橫截面圖。圖8是微電子構件200之一部分之示意性及透視橫截面圖，其說明天線218，且特定言之描繪圖7中識別之微電子構件200之部分。
微電子構件200包括複數個背側導電組件，包括背側導電組件210A、210B、210C、210D、210E、210F（圖8）（統稱為背側導電組件210）。背側導電組件210可由相同的一體式或連續整體結構（例如，圖14A至圖14C）形成，其在囊封於構件200內之前至少部分地經預處理。複數個背側導電組件210F（圖8）中之一者可經圖案化以形成天線，諸如天線218。微電子構件可進一步包括微電子元件220，其具有前表面224及相對後表面228，以及視情況選用之重佈線結構240，其具有面朝向微電子元件220之前表面224的前表面246及背對微電子元件220的相對後表面250。
天線218可允許經由通常可用的無線介面傳輸通訊信號。在封裝構件包括RF半導體晶片（收發器）的一個實例中，天線218可提供無線通信及偵測。儘管僅說明一個天線218，但應瞭解，多於一個天線或天線陣列可設置於構件200內。
背側導電組件210F（圖8）可包含至少一個一體形成天線佈線（其將形成天線218）及至少一個互連元件。在此實例中，天線218由一個天線佈線205構成，該天線佈線自單一互連元件214a連續延伸且與該單一互連元件一體形成。如所示，互連元件214a可在平行於微電子元件220之邊緣表面226c的垂直或直立方向上延伸。天線佈線205可在垂直於互連元件214a所延伸之方向的方向上延伸。此外，在一個實例中，天線佈線205由五個較短佈線205a、205b、205c、205d、205e構成，在此實例中，所述佈線中之各者自前一較短佈線改變方向且垂直於前一較短佈線延伸。在其他實例中，可提供較少較短佈線、較大數目個較短佈線及任何形狀之佈線。舉例而言，天線佈線可為圓形，且僅包括不改變方向且實際上以螺旋狀圖案在同一方向上連續延伸的單一佈線。
天線佈線205上覆於微電子元件220之主表面上，且在此實例中，上覆於微電子元件220之後表面228上。天線佈線205可進一步延伸超出微電子元件之至少一個側向邊緣表面，且在此實例中延伸超出微電子元件220之兩個相對側向邊緣表面226a、226b。但在其他實例中，天線佈線205可另外或替代地延伸超出側向邊緣表面226a、226b中之僅一者，或另外或替代地延伸超出微電子元件220之其他兩個相對表面226c、226d中之一者或兩者。
如在先前實例中，囊封體234可用於至少囊封微電子構件中之微電子元件220及互連元件214、214a中之各者。如所示，囊封體可定位於天線218與微電子元件220之後表面228之間。在此實例中，天線218（包括天線佈線205）直接上覆於微電子元件220及囊封體234兩者上。在其他實例中，天線218可直接上覆於微電子元件220之後表面228上，或上覆於中間材料或結構上，諸如可定位於天線218與微電子元件之後表面228之間的TIM（圖中未示）或本文中論述之任何其他材料。
天線佈線205可經圖案化以輻射高頻電磁波。可自背側佈線層205產生各種幾何天線圖案以實現天線所需之頻率。根據本發明製造之天線可具有任何所需頻率。舉例而言，用於微電子構件或晶片封裝之天線通常經製造用於300 MHz與2500 MHz之間的頻率。在其他實例中，波頻率可為300 GHz。
其餘背側導電連接件中之一或多者可進一步用於攜帶電力、接地或信號。背側導電組件210A、210B、210C、210D、210E可與本文中所揭示之先前背側導電組件相同，且可包含與背側佈線層212一體形成之互連元件214。舉例而言，背側導電組件210A可包括與背側佈線212一體形成之互連元件214a。背側佈線212可例如包含可相對於微電子構件內或外部之另一組件（圖中未示）攜載信號的跡線。如所示，背側佈線212延伸跨越囊封體234之頂部表面236，且在一些實例中，可進一步上覆於微電子元件220上。在另外其他實例中，背側導電組件210C可提供與接地平面之導電連接，而背側導電組件210D（圖7）可攜帶電力。可視需要為微電子構件內提供更多或更少數目之背側導電組件。
圖9至圖10說明包括EMI屏蔽結構及天線兩者之實例微電子構件300。圖9是包括沿圖10中所識別之線「圖9」截取的構件之部分之示意性橫截面圖。圖10是微電子構件300之一部分的示意性及透視橫截面圖，其說明實例EMI屏蔽結構302及實例天線318。如所示，圖10描繪圖9中所識別之微電子構件300之部分。
首先參考圖9，經囊封微電子元件320及複數個背側導電組件，包括背側導電組件310A、310B、310C、310D、310E（圖10）（統稱為背側導電組件310）可設置於微電子構件300內。如在先前實例中，諸如在圖1至圖3中，背側導電組件310中之一些，諸如背側導電組件310A及310B，可一起經配置以形成EMI屏蔽，諸如EMI屏蔽結構302。至少一個其他背側導電元件310E可經配置以形成天線，諸如天線318。
EMI屏蔽結構302及天線318可同時自在囊封於構件300內之前至少部分地經預處理的一體式或連續整體結構形成（圖11A至圖11C及圖14A至圖14C）。EMI屏蔽結構302可等同於關於圖1至圖3論述之EMI屏蔽結構102，且參考圖1至圖3的詳細論述，此處不再重複出現。天線318可側向鄰近微電子元件320定位。此外，在此實例中，天線318可進一步定位在EMI屏蔽結構302外部且側向鄰近該EMI屏蔽結構定位。
天線318可自至少一個互連元件（諸如互連元件314C）連續延伸且與之一體形成。如所示，互連元件314c可與囊封體334之邊緣表面337齊平且在平行於微電子元件320之邊緣表面326c的垂直或直立方向上延伸。在其他實例中，互連元件314c可上覆於囊封體334之邊緣表面337上，或可由囊封體334完全囊封。天線318可在垂直於互連元件314c所延伸之方向的方向上延伸。如所示，天線318可延伸跨越囊封體334之互連或頂部表面336。天線318可呈任何幾何形狀，但在此實例中，天線佈線305包括在彼此垂直的方向上延伸的四個較小佈線305a、305b、305c、305d。
現將關於圖11A至圖11J描述根據本發明之態樣的製造類似於圖1之微電子構件100的微電子構件的方法，其中類似圖示元件符號將用於識別類似特徵。首先轉向圖11A，微電子元件420可支撐於載體470上，直接支撐於該載體上，或經由介入層（圖中未示）支撐於該載體上，該介入層可為可剝離層或其他犧牲層。載體470可包括玻璃、金屬、矽或可藉由後續處理移除之其他材料或由此些材料製成。
微電子元件之高度H2可視應用而變化。在一些實例中，微電子元件420之高度H2可在50微米至100微米之範圍內變化。高度H1可大於100微米或小於50微米。在微電子元件之高度H2為大致100微米之實例中，導電結構472之厚度T可在0.2 mm至2 mm範圍內。在一些實例中，厚度可大於0.2 mm、或小於0.2 mm、或大於2 mm。
導電結構472可用於提供背側佈線及互連元件。在圖11B中說明經圖案化之前的實例導電結構472。在一個實例中，導電結構472可由導電材料層形成。導電材料可包括平面第一表面474及相對平面第二表面476。選定導電材料可為任何導電材料或材料之組合。在一些實例中，導電材料可包括銅、鎳、鎢、鈷、鈀、金、銀、合金42及/或其相應合金中之至少一者。
導電結構472可為一體式及/或單體結構，其諸如藉由蝕刻或其他已知手段隨後經圖案化以包括複數個互連元件。在一些實例中，整體結構可由複數個相同或不同材料層形成。實例互連元件包括互連元件414、414a 1、414a 2、414b 1（圖11D）、414b 2（圖11D）（統稱為「互連元件」）。如在先前論述中，在需要促進論述時，形成EMI屏蔽結構402之互連元件亦將被稱為EMI屏蔽互連元件414、414a 1、414a 2、414b 1、414b 2。互連元件414、414、414a 1、414a 2、414b 1、414b 2可藉由部分蝕刻或蝕刻導電結構472之部分至小於在蝕刻之前的整體導電結構之厚度的高度H1而形成。在一些實例中，高度H1可為在蝕刻之前的導電材料之厚度T的二分之一或四分之三（圖11B）。但在其他實例中，高度H1可大於、小於此等量或介於此等量之間。
互連元件414、414a 1、414a 2、414b 1、414b 2可自導電結構472之基底朝外延伸且遠離該基底延伸。實例基底480可包括：第一外表面479，其為平面的（為與導電材料472之第一表面474相同之表面）；相對第二表面481，其平行於第一外表面474；及邊緣表面487，其在第一表面479與第二表面481之間延伸。互連元件414、414a 1、414a 2、414b 1、414b 2中之各者之第一部分483安置於導電結構472之基底480之第二表面481處並自該第二表面連續延伸。互連元件414、414a 1、414a 2、414b 1、414b 2可包括自基底480之第二表面481延伸至各別互連元件414、414a 1、414a 2、414b 1、414b 2之相對外末端486的邊緣表面485。如所示，互連元件414、414a 1、414a 2、414b 1、414b 2之外末端486經曝露。互連元件414、414a 1、414a 2、414b 1、414b 2之間距及數目可基於所需連接件之數目而變化。在一個實例中，並非EMI屏蔽結構420之一部分的各列互連元件414包括六個成單一列的互連元件414。但亦可利用更多或更少數目個互連元件。
複數個凹陷區域478A至478G可形成於互連元件414、414a 1、414a 2、414b 1、414b 2中之各者之間且寬度可變化。凹陷區域478D為中心凹陷區域或晶粒附接區域，其包括至少大到足以接收微電子元件之寬度的寬度W1。安置於晶粒附接區域478D之任一側上的互連元件414可彼此相等地間隔開。然而，可實現任何所需間距。在此實例中，凹陷區域478B-C及478E-F可具有等於凹陷區域478A及478G之寬度W3的寬度W2。在其他實例中，寬度W2及寬度W3可不同。舉例而言，寬度W2可小於寬度W3，反之亦然。
凹部之邊界或邊緣可由互連元件414、414a 1、414a 2、414b 1、414b 2中之一者之側壁邊緣界定。舉例而言，兩個相鄰互連元件414、414a 1、414a 2、414b 1、414b 2之邊緣485及由基底480之第二表面481界定之底板477形成凹陷區域（諸如凹陷區域478B）之邊界。周邊凹陷區域478A及478G將僅具有直接鄰近凹陷區域之單一互連元件414、414a1、414、414a2、414b1、414b2，以使得僅存在一個凹陷壁表面。中心凹陷區域478D可為最大凹陷區域且可大小經設定以在其中接收一或多個微電子元件。
導電結構472可經圖案化以在形成互連元件414、414a 1、414a 2、414b 1、414b 2時藉由二分之一蝕刻來容納微電子元件之高度H2（圖11A）。在一些實例中，互連元件414、414a 1、414a 2、414b 1、414b 2可具有範圍介於50 µm至400 µm之間的高度H1，但一般需要能夠容納微電子元件420及/或可能在構件中的其他電子裝置的高度。在一些實例中，高度H1可小於50 µm、大於50 µm、或超過400 µm。
任何數目個互連元件414、414a 1、414a 2、414b 1、414b 2可以任何所需圖案或形狀自導電結構472圖案化。圖11D之俯視圖展示基底480之頂部表面479。以虛線展示經蝕刻導電結構472及互連元件414、414a 1、414a 2、414b 1、414b 2之實例配置（此係因為柱自俯視圖不可見）。互連元件414a 1、414a 2、414b 1、414b 2之陣列可延伸跨越導電結構472之基底480之底部表面481。在此實例中，互連元件414、414、414a 1、414a 2、414b 1、414b 2中之各者具有圓形或圓化橫截面。在此實例中，互連元件414、414a 1、414a 2、414b 1、414b 2可具有沿著其長度H1恆定之橫截面，但在其他實例中，該橫截面可變化。類似地，在其他實例中，互連元件414、414a 1、414a 2、414b 1、414b 2可具有不同形狀之橫截面，諸如正方形、矩形或其他形狀。另外，在其他實例中，互連元件之橫截面可沿著長度H1為均一的。在另外其他實例中，互連元件414、414a 1、414a 2、414b 1、414b 2可具有相對於彼此不同之形狀及大小。
數個互連元件可一起經配置以形成EMI屏蔽結構之第一部分，如將在本文中更詳細地論述。舉例而言，互連元件中之一些可為鄰近凹部478D定位且可在圍繞凹部478D之區域中形成EMI屏蔽的EMI屏蔽互連元件，其經配置以接收一或多個微電子元件。在一個實例中，EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2可進一步圍繞微電子元件420之周邊或側向邊緣表面426a、426b、426c、426d之全部部分或一部分延伸。出於論述之目的，應理解，EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2另外類似於構件中之其餘互連元件且關於互連元件414之論述類似地適用於用以形成EMI屏蔽結構之互連元件，包括EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2。
如先前論述，EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2可自導電組件472圖案化，使得EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2具有可提供必需EMI屏蔽的預定及中心至中心間距P。形成圍繞凹部478D之EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2形成將最終提供對中心凹部478D內之組件之EMI屏蔽的EMI屏蔽結構之第一部分。
任一列中之總體互連元件414、414a 1、414a 2、414b 1、414b 2的數目可與另一列相同或不同。舉例而言，歸因於中心晶粒附接區域478D，因此在側向方向（平行於在微電子元件420之側向表面426a、426b之間延伸的軸線）上延伸之互連元件的陣列可在列之間變化。在一個實例中，延伸穿過晶粒附接區域478D之第一列493A中的互連元件414、414a 1、414a 2的數目可小於在第二列493B中延伸且並未延伸穿過凹陷或晶粒附接區域478D之互連元件的數目。然而，第二列493B中之互連元件414、414b 1、414b 2的數目可與第三列493C中之互連元件414的數目相同。
經圖案化導電結構472可與載體470及微電子元件420接合在一起，如例如圖11E中所示。經圖案化導電結構472可藉由黏著材料（圖中未示）或其他附接方法以可移除方式附接或接合至載體。微電子元件420經展示為完全定位於凹陷區域478D內。在此實例中，互連元件414及凹陷區域478A-G之高度H1大於微電子元件之高度H2。
如圖11F中所見，介電囊封體可經提供以囊封微電子元件420及互連元件中之各者，包括互連元件414及EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2（圖11D）。在一個實例中，囊封體434佔據且填充互連元件414、414a 1、414a 2、414b 1、414b 2中之各者之間的空間。如所示，囊封體434鄰近互連元件414、414a 1、414a 2、414b 1、414b 2之邊緣485中之各者。囊封體434可具有外邊緣491，其與導電結構472之基底480之外邊緣482對其且沿著與該外邊緣相同之平面P延伸。囊封體434之頂部邊緣436可與基底480之第二表面481共面且直接鄰近該第二表面定位。囊封體434之底部表面438可與互連元件414、414a 1、414a 2、414b 1、414b 2之外末端486共面且直接鄰近該外末端定位。囊封體亦可定位於微電子元件420之後表面428與基底480之內表面481之間。
在一個實例中，介電囊封可藉由使囊封體流動至圖11E中所示之元件上的模具中以形成模製囊封而形成。在囊封時，互連元件414、414a 1、414a 2、414b 1、414b 2之末端未曝露且保持由載體470覆蓋。在一些狀況下，此種囊封物434在最終構件中可抵抗歸因於囊封物、微電子元件、載體470及可附接且電連接至前述各者的重佈線結構440（圖11H）之間的熱膨脹係數之間的失配而產生的應變。
此後，如圖11G中所見，可移除載體470以形成經囊封之處理過程中的構件489，該經囊封之處理過程中的構件曝露互連表面488，該互連表面亦為互連元件414之外末端486。互連元件414、414a 1、414a 2、414b 1、414b 2之經曝露外末端486、微電子元件420之接合襯墊422及囊封體434之底部表面438沿著大體上平面的線延伸且形成互連表面488。
EMI屏蔽結構402（圖11I）之第一部分可藉由圍繞微電子元件420配置EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2而形成。在一個實例中，EMI屏蔽結構402可藉由圍繞微電子元件420之一或多個周邊邊緣表面426a、426b、426c、426d配置EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2而形成。圍繞微電子元件420緊密間隔開之EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2可提供EMI屏蔽。在一些實例中，EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2可彼此間隔開，或具有可在100 µm至1 mm的範圍內的中心至中心間距P。但在其他實例中，間距可小於100 µm、大於100 µm或大於1 mm。在一個實例中，間距可為300 µm。在另外其他實例中，間距可為至少300 µm。兩個相鄰EMI屏蔽互連元件114a 1、114a 2、114b 1、114b 2之間的間距對於一些或所有EMI屏蔽互連元件114a 1、114a 2、114b 1、114b 2可相同或可全部不同。儘管不需要，但可在互連表面處提供重佈線結構。重佈線結構，諸如圖11H中所示之重佈線結構440，可在其電連接至微電子元件420之互連元件414、414a 1、414a 2、414b 1、414b 2及接合襯墊422之前預製。重佈線結構440可具有前表面446、後表面450及邊緣表面451。在一個實例中，經預製重佈線結構可首先製造於臨時載體（圖中未示）上，且稍後接合至重佈線結構440之互連表面488。或者，可利用標準晶圓級封裝製程在其上直接製造重佈線結構440。在另外其他實例中，可自構件中完全省略重佈線結構。
於在其上直接形成重佈線結構的實例中，可執行製程以便形成複數個介電層442及諸如上文參考圖1所述之導電特徵的導電特徵。舉例而言，待形成之介電層442可包括在重佈線結構440的前表面446處的前接觸點444。待形成之最後一個介電層442可包括在重佈線結構440之後表面450處的後導電元件448。後導電元件448可藉由導電跡線452電耦接至前接觸點444。在提供重佈線結構之後圖案化導電結構472的實例中，重佈線結構472可有助於防止封裝之變形及扭曲。
導電結構472且在一些實例中，基底480可經進一步處理及圖案化以形成複數個背側導電組件。如所示，舉例而言，在圖11I中，可藉由蝕刻來薄化及圖案化導電結構472以形成複數個背側導電組件410、410A、410B（11J）。
背側導電組件中之至少一些可進一步包括背側佈線層，其自互連元件中之一者連續延伸且與互連元件中之一者一體形成，且可經配置以產生任何數目個電子互連件。舉例而言，背側導電組件中之一些可經配置及圖案化以形成EMI屏蔽結構，而背側導電組件中之其他者可經圖案化以形成其他導電組件，諸如天線、跡線及類似者。在一些實例中，並不形成EMI屏蔽結構402之一部分的背側導電組件410可經圖案化以包括由背側佈線412一體形成的互連元件414。此類背側佈線412可為天線、跡線及/或攜載電力、接地或信號。形成EMI屏蔽結構402之一部分的EMI屏蔽背側導電組件410A、410B可包括EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2，其與至少一個EMI屏蔽背側佈線一體形成且經圖案化以包括至少一個EMI屏蔽背側佈線，諸如EMI屏蔽背側佈線404a、404b，如下文更詳細地論述。
圖11J是圖11I之處理過程中的單元的自上而下視圖，說明自導電組件472圖案化背側佈線。如所示，背側導電組件中之一些可為EMI屏蔽背側導電組件410A、410B。EMI屏蔽結構402之第二部分亦可藉由圖案化導電組件472而形成。在一個實例中，導電組件472之基底480之外表面479可經圖案化以形成柵格狀圖案及EMI屏蔽結構402之主表面411。基底480可利用EMI水平背側佈線404a圖案化。如所示，水平背側佈線404a經蝕刻以在與在微電子元件之相對側向表面425a、426b之間延伸的方向平行的方向上延伸。在此實例中，水平背側佈線104a具有界定磁屏蔽402之寬度的總長度L1。水平背側佈線404a中之一些將上覆於微電子元件420之後表面428上。
垂直背側佈線404b可垂直於水平背側佈線404a延伸且與其相交。垂直背側佈線404b進一步在與在微電子元件420之相對表面425c、425d之間延伸的方向平行的方向上延伸。垂直背側佈線404b中之一些將上覆於微電子元件420之後表面428上。在此實例中，垂直佈線104b具有界定EMI屏蔽結構402之長度的總長度L2。水平背側佈線404a及垂直背側佈線404b可統稱為「EMI屏蔽背側佈線」或「背側佈線」。
EMI屏蔽背側水平及垂直背側佈線404a、404b中之各者之至少一個末端可自一互連元件（諸如EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2中之一者）連續延伸。如此實例中所示，水平背側佈線404a可自緊鄰微電子元件402之相對邊緣426a、426b定位的兩個互連元件414a 1、414a 2連續延伸且在其間延伸。在一些實例中，背側導電組件410A可包括兩個互連元件414a 1、414a 2，且一體形成背側EMI屏蔽佈線層404a可定位於兩個互連元件414a 1、414a 2之間。在一些實例中，背側導電組件410A可包括兩個互連元件414a 1、414a 2及一體形成背側EMI佈線層404a。類似地，背側導電組件410B包括垂直背側佈線404b，其經圖案化以垂直於水平背側佈線404b延伸。在一些實例中，EMI屏蔽背側導電組件410B將包含鄰近微電子元件402之相對邊緣426c、426d且藉由水平EMI屏蔽背側佈線404b接合的兩個互連元件414b 1、414b 2。
根據本發明之態樣，EMI屏蔽背側導電組件410A（包括EMI屏蔽互連元件414、414a 1、414a 2、414b 1、414b 2及背側佈線404a、404b）圍繞微電子元件420之配置形成EMI屏蔽結構402。EMI屏蔽結構402之第一部分可藉由蝕刻導電組件472形成，以形成圍繞微電子元件420之周邊邊緣表面426a、426b、426c、426d的EMI屏蔽互連元件414a 1、414a 2、414b 1、414b 2。EMI屏蔽結構402之第二部分可藉由圖案化EMI屏蔽背側佈線404a、404b而形成。在此實例中，背側導電組件自導電組件472一體形成，以使得EMI屏蔽結構為整體結構且在一些實例中為單體結構。此外，在此實例中，EMI屏蔽結構之第一部分可在囊封之前形成，而EMI屏蔽結構之第二部分可在囊封之後形成，以便允許EMI屏蔽背側導電組件及對應背側佈線延伸跨越囊封表面。
如所示，並未經配置以形成EMI屏蔽結構402的其他背側導電組件410亦設置於微電子構件400內。背側導電組件410可與EMI屏蔽層同時一體形成。背側導電組件中之一些可進一步提供用於信號、電力及/或接地的連接件。
返回參考圖11I，背側佈線可經圖案化至任何所需厚度。在此實例中，EMI屏蔽背側佈線層404a、404b（圖11J）之厚度或高度T1及鄰近EMI屏蔽410A之背側佈線層110的厚度或高度T2可介於2 µm至500 µm的範圍內，但在其他實例中，屏蔽結構可具有小於2 µm或大於500 µm的厚度T1/T2。在另外其他實例中，厚度T1/T2可大於100 µm。在另外其他實例中，形成EMI屏蔽背側佈線層之背側佈線層的厚度及並不形成EMI屏蔽結構402之一部分的背側佈線層110的厚度可相同。但在其他實例中，厚度可不同。
諸如阻焊劑490之介電層可設置於如圖11K中所示之背側導電組件410、410A、410B的背側佈線層412及EMI屏蔽背側佈線層404a、404b上方。此後，介電層中之開口可經形成以允許諸如焊料塊體464的導電塊體與背側佈線層412電連接。導電塊體462亦可設置於重佈線結構440之後導電元件448上。所得結構為圖11K中所示之微電子構件400（其類似於圖1之微電子構件100）。
在預形成重佈線結構載體的替代性實例中，重佈線結構的前表面446可接合至囊封體430。在一個具體實例中，黏著劑可為或包括一或多層環氧樹脂、彈性體、聚醯亞胺或其他聚合材料。在一些狀況下，用作微電子元件中之一或多者上方之保形介電塗層的材料亦可充當黏著劑。在一個具體實例中，此保形介電塗層可為諸如通常被稱為「聚對二甲苯」的聚苯二亞甲苯（polyxylylene）材料。聚對二甲苯亦可用作相鄰微電子元件之間的晶粒黏結黏著劑。
應瞭解，多個微電子構件可一次性製備，接著在製造製程之任何所需部分期間單一化。舉例而言，返回參看圖11A，在替代實例（圖中未示）中，替代載體上之單一微電子元件，多個微電子元件可設置於載體上，且導電材料472可經大小經設定及圖案化以包括用於多個導電組件472的特徵。此後，在製造製程之另一部分期間或之後，諸如在圖11G至圖11K中任一者的製備期間，個別微電子構件可經單一化。在一個實例中，個別微電子構件可在介電層490塗覆於背側導電組件上方之後，諸如在形成圖11K中所示之構件期間或之後的某些時間，經單一化。
在一些實例中，熱介面材料（圖中未示）亦可在附接導電結構472之前設置於微電子元件420之後表面428上方，如圖4B中所示。熱介面材料層或者設置於微電子元件420之後表面428上，隨後沈積於載體470上。一種將熱介面材料層併入微電子構件中的實例方法揭示於在2019年1月15日發佈且標題為3D互連（3D-Interconnect）的第10,181,447號美國專利中，該美國專利的揭示內容以全文引用之方式併入本文中。
可對EMI屏蔽結構402之設計進行大量修改。舉例而言，經配置及配置以鄰近微電子元件之側邊緣提供側向EMI屏蔽的互連元件的數目、形狀及大小可廣泛地變化。此外，圖案化導電組件472以形成EMI屏蔽結構之主表面可廣泛地變化。
在一些實例中，可能需要藉由進一步包括額外水平及/或背側佈線以增加背側佈線之數目且增強EMI屏蔽結構402之屏蔽能力來修改EMI屏蔽結構之主表面的設計。在一些實例中，額外背側佈線可自同一導電組件472（圖11B）產生及形成，與此同時背側導電組件410形成。額外背側佈線可為未直接附接至互連元件414A且可僅經由其他導電連接件間接連接至EMI屏蔽互連元件414A中之一者的EMI屏蔽背側佈線。舉例而言，另一背側佈線可自導電層蝕刻且經由跡線或其他佈線間接連接至互連元件414。
圖12說明用於圖案化間接連接至互連元件之額外背側佈線的此實例方法。如在先前實例中，EMI屏蔽結構402-1之主表面411-1可包括自各別互連元件414-1、414a 1-1、414a 2-1、414b 1-1、414b 2-1連續延伸的數個水平及垂直背側佈線404a-1、404b-1，諸如在圖11J中關於先前實例所展示及製造。然而，在此實例中，在圖案化導電結構之基底期間（參見先前的圖11H至圖11I），額外水平背側佈線405-1可設置或圖案化於兩個直接相鄰的水平背側佈線414a 1-1（亦即，具有自互連元件414a 1-1直接且連續延伸的至少一個末端的彼等背側佈線404a）之間。此等額外背側佈線405-1不會自構件中之一或多個互連元件414-1直接且連續延伸，但會替代地自至少一個相鄰佈線延伸。舉例而言，如所示，各佈線405-1可自至少一個垂直佈線404b1-1延伸。額外垂直背側佈線（圖中未示）可另外或替代性地設置於兩個直接相鄰的垂直背側佈線404b-1之間。
形成EMI屏蔽結構的另一實例方法展示於圖13中，其為用於形成圖5至圖6中所示之微電子元件構件100-3的例示性方法。組件包括圖11A至11C中的相同組件，但在背側佈線層之製造方面有不同。展示EMI屏蔽結構402-2，其中EMI屏蔽結構402-2之主表面411-2為連續平面表面，諸如關於圖5至圖6所論述。在此實例中，EMI屏蔽結構402-2之主表面411-2在EMI屏蔽互連元件414a 1-2、414a 2-2、414b 1-2、414b 2-2之間連續延伸。在此形成方法中，如在先前實例中，個別佈線並未經圖案化，而是僅EMI屏蔽結構402-2之周邊邊緣經圖案化以界定EMI屏蔽結構402-2之主表面411-2的形狀。在此實例中，EMI屏蔽結構402-2之周邊P形成具銳利邊緣的正方形形狀，但在其他實例中，可形成任何其他形狀或圖案及/或可利用諸如圓化、波狀的邊緣。
此實例進一步說明微電子構件中之其他互連元件414（ 亦即，並不形成EMI屏蔽結構之一部分的彼等互連元件414-2）的替代配置。如所示，互連元件414-2定位於微電子構件400-2之拐角處，且背側佈線412-2示出為在兩個互連元件414-2之間延伸。
併入由經預處理整體結構同時一體形成而非藉由鍍覆導電通孔等形成的背側導電組件（諸如背側導電組件410及EMI屏蔽背側導電組件410A、410B）的製造製程允許改良已知構件，包括減少構件的總成本、簡化製造過程、改良封裝翹曲及較小外觀尺寸，以及各種其他改良。
參考圖14A至圖14J，揭示一種組裝包括天線之微電子構件（諸如圖7至圖8中所描述之微電子構件200）的實例方法。製造構件之方法類似於先前具體實例（圖11A至圖11K），不同之處在於並非圖案化導電組件以自背側導電組件形成EMI屏蔽結構，另外或替代地圖案化或形成天線。如圖14A中所示，微電子元件520設置於載體570上。導電組件572（圖14B）可以如先前在圖11B至圖11C中所描述之類似方式經處理（圖14C），以形成遠離基底580延伸且藉由互連元件514之間的凹陷區域578A、578B、578C、578D、578E、578F、578G彼此間隔開的互連元件514。圖14D說明經圖案化導電結構572之俯視圖。以虛線展示經蝕刻導電結構572及互連元件（包括互連元件514及至少一個天線互連元件514a（亦被稱為「互連元件」））之實例配置，此係因為所述柱自俯視圖中不可見。經圖案化導電結構572可與支撐微電子元件520（圖14E）之載體570接合，使得導電組件572上覆於微電子元件520之後表面528上。微電子元件520之後表面528可與導電結構572之第二表面576間隔開距離H4。距離H4可為任何所需距離。在可能需要增大微電子元件與導電組件572之間的距離以容納構件中之其他特徵或裝置的情形中，距離H4可較大。在希望最小化構件之總高度的其他實例中，導電結構572可沿著微電子元件520之後表面528延伸。再此外，在其他實例中，諸如TIM（圖中未示）的另一種材料可設置於微電子元件520之後表面528上。
可囊封微電子元件520及導電組件572，如圖14F中所示。囊封體534可填充導電組件572之底部表面576、微電子元件之後表面528、微電子元件520之邊緣表面526a、526b、526c、526d（圖14J）及導電互連元件514、514a（圖14D）中之各者之邊緣表面585之間的空間。在此實例中，囊封所有互連元件514、514a。一旦囊封，便可移除載體570以曝露互連表面588。如圖14G中所示，互連表面588包括互連元件514、514a之末端586、接合襯墊522及囊封體534之底部表面538。如本文中先前所揭示，視情況選用之重佈線結構540可經製造，且接合至互連表面588且與該互連表面電連接。（圖14H）。重佈線結構540之前接觸點544可與互連元件514、514a之末端586及微電子元件520之接合襯墊522並列。
導電組件572可經蝕刻以便形成複數個背側導電組件，包括背側導電組件510a、510b、510c、510d、510e、510f。如在先前實例中，導電組件510a、510b、510d、510e、510f可包括與互連元件514一體形成的各別背側佈線512，如圖14I中所示。如在先前實例中，背側佈線512可沿著囊封體534之頂部表面536延伸。
可圖案化背側導電組件中之至少一者，諸如背側導電組件510c，以形成天線518。圖14J是圖14I之處理過程中的單元的自上而下視圖，說明自導電組件572圖案化背側佈線。背側導電組件510c包含互連元件514a及經圖案化以形成天線518的連續背側佈線505。天線518上覆於囊封體534及微電子元件520上。如此實例中所示，天線佈線505延伸跨越囊封體536之頂部表面536。天線佈線505進一步上覆於微電子元件520之後表面528上且延伸跨越該後表面，且在此實例中，天線佈線505之至少一部分可上覆於囊封體534之頂部表面536及微電子元件520上。天線佈線505可由多個較短佈線構成。舉例而言，較短佈線505a、505b、505c、505d、505e共同地形成天線背側佈線505及天線518。較短佈線505a、505b、505c、505d、505e中之各者可藉由直接鄰近的佈線首尾銜接地接合。在此實例中，較短佈線中之各者自先前較短佈線改變方向且垂直於先前較短佈線延伸。在其他實例中，可提供較少較短佈線、較大數目個較短佈線及任何形狀之佈線。舉例而言，天線佈線可為圓形，且僅包括不改變方向且實際上以螺旋狀圖案在同一方向上連續延伸的單一佈線。
如在先前實例中，一些其他背側導電組件之背側佈線可經圖案化為跡線。如圖14J中所示，背側導電組件（諸如背側導電組件510a、510b、510d、510e、510f）之背側佈線512為跡線。微電子構件中的背側導電組件510a、510b、510d、510e、510f或其他背側導電組件中之一或多者可進一步提供可攜載信號、電力及/或接地的連接件。應瞭解，圖14J中的背側佈線為例示性的且可對圖案化背側佈線層進行許多其他修改。
一旦導電組件572之基底580的圖案化完成，如圖14K中所示的介電層590便可設置於背側佈線512及天線背側佈線505（諸如背側佈線505a、505b及505c（圖14J）及505d）上方。開口（圖14K）可設置於其中以允許在構件500之第一側506處提供導電凸塊564。（圖14K及14L）導電接合凸塊562亦可在構件500之第二側508處與重佈線結構540之後接觸點548接合。
應瞭解，在此實例中，導電組件572之圖案化發生在提供重佈線層540之後。在其他實例中，可在重佈線層540之附接之前圖案化背側導電組件572。舉例而言，圖案化可發生在囊封之後（圖14F）。在此實例中，圖案化可進一步發生在移除載體層570（圖14G）之前。視情況，在移除載體層570之後，可提供另一載體層，或處理過程中的單元可直接附接至電路板或其他外部組件。
併入由經預處理整體結構同時一體形成而非藉由鍍覆天線圖案等形成的背側導電組件（諸如包括天線518之背側導電組件510）的製造製程允許改良已知構件，包括減少構件的總成本、簡化製造過程、改良封裝翹曲及較小外觀尺寸，以及各種其他改良。
現轉至圖15，描述一種利用電磁屏蔽結構製造微電子構件之方法600。在方塊610處，可圖案化導電結構以包含基底、連續地遠離基底延伸之複數個互連元件及大小經設定以接收微電子元件之晶粒附接區域。複數個互連元件中之一些可為圍繞凹陷區域之周邊延伸的EMI屏蔽互連元件。
在方塊620處，可將複數個互連元件及EMI屏蔽互連元件之末端接合至載體以使得安置於載體上之微電子元件定位於晶粒附接區域內且以使得EMI屏蔽互連元件側向地相鄰且圍繞微電子元件延伸。圖案化導電結構可進一步包含圖案化複數個EMI屏蔽互連元件以使得EMI屏蔽互連元件圍繞微電子元件間隔開以形成EMI屏蔽結構之第一部分。
在方塊630處，可囊封複數個互連元件、EMI屏蔽互連元件及微電子元件。
在方塊640處，可移除載體以曝露複數個互連元件及EMI屏蔽互連元件之自由末端。
在方塊650處，可圖案化上覆於微電子元件上之導電結構之經曝露頂部表面以形成EMI屏蔽結構之第二部分，且使得EMI屏蔽結構之第二部分連續地遠離EMI屏蔽結構之第一部分延伸且與第一部分一體形成。
圖16說明一種製造包括天線之微電子構件的方法700。在方塊710處，可圖案化導電結構以形成基底、連續地遠離基底延伸之複數個互連元件及大小經設定以接收微電子元件之晶粒附接區域。在方塊720處，可將複數個互連元件之末端接合至載體以使得安置於載體上之微電子元件定位於晶粒附接區域內。
在方塊730處，可利用囊封體囊封複數個互連元件及微電子元件，且使得導電結構之外表面保持曝露。在方塊740處，可移除載體以曝露複數個互連元件之自由末端。
在方塊750處，可圖案化導電結構之經曝露外表面以曝露囊封體之表面且包括自複數個互連元件連續地延伸且與複數個互連元件一體形成的複數個導電背側佈線。複數個導電背側佈線可延伸跨越囊封體之表面。複數個導電背側佈線中之第一背側導電佈線可經圖案化成天線佈線以形成天線。複數個導電背側佈線中之第二背側導電佈線可經圖案化成可攜帶信號、接地或電力中之至少一者的跡線。
上文參考圖1至圖16所描述之構件及方法可用於建構不同電子系統，諸如圖17中所示之系統1000。舉例而言，根據本發明之另一具體實例的系統1000包括一或多個模組或組件1006，諸如上文結合其他電子組件所描述之構件1010及1011。
在所展示之例示性系統1000中，系統可包括諸如可撓性印刷電路板之電路面板、主機板或提昇面板1002，且電路面板可包括使模組或組件1006、1010及1011彼此互連的許多導體1004，圖16中僅描繪其中一個導體。此電路面板1002可與系統1000中包括的微電子封裝及/或微電子構件中之各者傳輸信號。然而，此僅為例示性的；可使用用於在模組或組件1006之間進行電連接的任何合適結構。
在特定具體實例中，系統1000亦可包括諸如半導體晶片1008的處理器，使得各模組或組件1006可經配置以在一時脈週期中並行地傳送數目N個資料位元，且處理器可經配置以在一時脈週期中並行地傳送數目M個資料位元，M大於或等於N。另外，諸如晶片封裝1008'的其他晶片封裝亦可設置於系統內。
在圖17中所描繪之實例中，組件1008為半導體晶片且組件1010為顯示螢幕，但可在系統1000中使用任何其他組件。當然，儘管出於清楚說明之目的僅在圖8中描繪兩個額外組件1010及1011，但系統1000可包括任意數目之此等組件。
模組或組件1006及組件1008、1010及1011可安裝於共同外殼1001中，以虛線示意性地進行描繪，且視需要可彼此電互連以形成所需電路。外殼1001經描繪為可（例如）在蜂巢式電話或個人數位助理中使用之可攜式外殼類型，且可將螢幕1010曝露於外殼之表面。在結構1006包括諸如成像晶片的感光元件的具體實例中，亦可提供鏡頭1011或其他光學裝置以供將光照佈線至結構。同樣，圖17中所示之簡化系統僅為例示性的；可使用如上文所述之結構製造其他系統（包括通常被視為固定結構之系統，諸如桌上型電腦、路由器及類似者）。
將本文中根據本發明製造之背側導電組件併入至微電子構件中可提供對此項技術之改良。歸因於所需材料及較小外觀尺寸，此等構件允許較低成本建構。另外，對於包括重佈線結構之構件，背側佈線層可抵抗重佈線結構引起的翹曲。儘管本文中揭示了某些實例，但應瞭解，背側佈線層可進一步經設計以用於其他三維連接及熱耗散。
根據本發明之一態樣，一種製造具有一一體形成EMI屏蔽結構之一微電子封裝的方法包含：圖案化一導電結構以包含一基底、連續地遠離該基底延伸之複數個互連元件及大小經設定以接收一微電子元件之一晶粒附接區域，其中該複數個互連元件中之一些為圍繞該晶粒附接區域之一周邊延伸之EMI屏蔽互連元件；將該複數個互連元件及所述EMI屏蔽互連元件之末端接合至一載體以使得安置於該載體上之一微電子元件定位於該晶粒附接區域內且以使得所述EMI屏蔽互連元件側向地相鄰且圍繞該微電子元件延伸，其中該圖案化進一步包含圖案化該複數個EMI屏蔽互連元件以使得所述EMI屏蔽互連元件圍繞該微電子元件間隔開以形成該EMI屏蔽結構之一第一部分；利用一囊封體囊封該複數個互連元件、所述EMI屏蔽互連元件及該微電子元件，且使得該導電結構之一外表面保持曝露；移除該載體以曝露該複數個互連元件及所述EMI屏蔽互連元件之自由末端；及圖案化上覆於該微電子元件上之該導電結構之經曝露外表面以形成該EMI屏蔽結構之一第二部分，且使得該EMI屏蔽結構之該第二部分連續地遠離該EMI屏蔽結構之該第一部分延伸且與該第一部分一體形成；且/或 圖案化該導電結構之該經曝露外表面以形成該EMI屏蔽之該第二部分發生在該囊封之後；且/或 該EMI屏蔽結構之該第二部分沿著該囊封體之表面延伸且上覆於該表面上；且/或 該圖案化該經曝露外表面以形成該第二部分進一步包含圖案化自所述EMI屏蔽互連元件連續延伸之EMI佈線；且/或 該圖案化該經曝露外表面進一步包含圖案化一第一組EMI屏蔽佈線以平行於彼此延伸及圖案化一第二組EMI屏蔽佈線以在垂直於該第一組之一方向上延伸，以便形成一柵格圖案；且/或 蝕刻一單體導電材料以形成該導電結構包含蝕刻該單體導電材料以形成該複數個互連件；且/或 該圖案化包含圖案化該經曝露外表面以界定上覆於該微電子元件上且自所述EMI屏蔽互連元件連續延伸之一連續平面表面；且/或 圖案化該導電結構之該經曝露外表面以形成延伸跨越該囊封體之一表面且連接至該複數個互連元件中之一者之一天線圖案；且/或 該圖案化該導電結構之該外表面以形成該天線圖案進一步包含圖案化與所述EMI屏蔽互連元件間隔開的該導電結構之該外表面之一部分；且/或 該複數個EMI屏蔽互連件彼此間隔開以在其間形成複數個凹陷區域，並且其中該囊封進一步包含用該囊封體填充該複數個凹陷區域，並且其中該圖案化曝露該囊封體之一表面。
根據本發明之另一態樣，一種微電子構件包含一微電子元件、複數個背側導電組件及一囊封體。該微電子元件可具有一主動前表面、一相對後表面及在該前表面與該後表面之間延伸的相對邊緣表面。該複數個背側導電組件中之至少一些為EMI屏蔽背側導電組件。所述EMI屏蔽背側導電組件可進一步包含EMI屏蔽互連元件及至少一個EMI屏蔽背側佈線，所述EMI屏蔽背側導電組件鄰近該微電子元件之所述邊緣表面中之至少一者及該後表面形成一EMI屏蔽結構；及一囊封體，其至少包圍該微電子元件之所述相對邊緣表面及所述EMI屏蔽互連元件。所述EMI屏蔽互連元件經配置以形成該EMI屏蔽結構之一第一部分，其中該至少一個EMI屏蔽背側佈線上覆於該微電子元件之該後表面上且形成該EMI屏蔽結構之一第二部分，並且其中該至少一個背側佈線自所述EMI屏蔽互連元件中之至少一者連續地延伸且沿著該囊封體之一表面延伸；且/或 該至少一個EMI屏蔽背側佈線為上覆於該微電子元件之一後表面上且遠離所述EMI屏蔽互連元件中之一對應者延伸的一單一佈線；且/或 該至少一個EMI屏蔽背側佈線包含形成該EMI屏蔽結構之一主表面的一EMI屏蔽背側佈線，該主表面為自所述EMI屏蔽互連元件中之各者延伸且接合至所述EMI屏蔽互連元件中之各者的一連續平面表面；且/或 該至少一個EMI屏蔽背側佈線為複數個EMI屏蔽背側佈線，並且其中該複數個EMI屏蔽背側佈線中之各者自所述EMI屏蔽互連元件中之一對應者連續地延伸；且/或 該複數個EMI屏蔽背側佈線以一柵格圖案配置；且/或 該複數個EMI屏蔽背側佈線中之一些在一水平方向上延伸，並且該複數個EMI屏蔽背側佈線中之其他者在垂直於該複數個EMI屏蔽背側佈線中之該一些的一方向上延伸；且/或 該複數個背側導電組件中之另一者各自包含一互連元件及跡線，所述跡線連續地遠離該互連元件延伸且延伸跨越該囊封體之一表面；且/或 該複數個背側導電組件中之至少一個其他者包含一互連元件及經圖案化以形成一天線之一背側佈線；且/或 該微電子元件為一第一微電子元件且該構件進一步包含一第二微電子元件，其中該第一微電子元件定位於該EMI屏蔽結構內且該第二微電子元件定位於該EMI屏蔽結構外部。
根據另一態樣，一種系統進一步包含前述微電子構件及電連接至該構件之一或多個其他電子組件；且/或 該系統進一步包括一外殼，該構件及所述其他電子組件安裝至該外殼。
根據本發明之另一態樣，一種製造具有一一體形成天線之一微電子封裝的方法包含：圖案化一導電結構以形成一基底、連續地遠離該基底延伸之複數個互連元件及大小經設定以接收一微電子元件之一晶粒附接區域；將該複數個互連元件之末端接合至一載體以使得安置於該載體上之一微電子元件定位於該晶粒附接區域內；利用一囊封體囊封該複數個互連元件及該微電子元件，且使得該導電結構之一外表面保持曝露；移除該載體以曝露該複數個互連元件之自由末端；及圖案化該導電結構之經曝露外表面以曝露該囊封體之一表面且包括自該複數個互連元件連續地延伸且與該複數個互連元件一體形成的複數個導電背側佈線，該複數個導電背側佈線延伸跨越該囊封體之該表面；其中該複數個導電背側佈線中之一第一導電背側佈線經圖案化成一天線佈線以形成一天線，並且其中該複數個導電背側佈線中之一第二導電背側佈線經圖案化成可攜帶一信號、一接地或一電力中之至少一者的一跡線；且/或 圖案化該天線佈線包含將該天線佈線圖案化成在跨越該囊封體之該表面的兩個或更多個方向上延伸；且/或 該跡線攜帶接地，且該圖案化該經曝露外表面進一步包含圖案化該複數個導電背側佈線中之一第三背側導電佈線以便攜帶該信號或該電力中之一者；且/或 該圖案化該經曝露外表面進一步包含將該複數個導電背側佈線中之一些圖案化成上覆於該微電子元件上之一電磁干擾屏蔽結構。
根據本發明之另一態樣，一種構件，其包含：一微電子元件，其具有一主動前表面、一相對後表面及在該前表面與該後表面之間延伸的相對邊緣表面；複數個背側導電組件，該複數個背側導電組件中之各者包含一互連元件及與該互連元件一體形成且連接至該互連元件之一背側佈線；及囊封體，其包圍該微電子元件及該複數個背側導電組件之邊緣，其中一第一背側導電組件之一第一背側佈線包含一天線圖案，並且其中一第二背側導電組件之一第二背側佈線包含提供用於一電力、一接地或一信號中之一者之一導電連接件的一跡線；且/或 該複數個導電背側佈線中之一些形成上覆於該微電子元件上之一電磁干擾屏蔽結構。
如本發明中所使用，諸如「上部」、「下部」、「頂部」、「底部」、「上方」、「下方」等術語及表示方向之類似術語係指組件本身之參考座標，而非重力參考座標。在部件在圖式中展示之方向上在重力參考座標中定向之情況下，在重力參考座標中圖式之頂部向上且圖式之底部向下，在重力參考座標中微電子元件之頂部表面實際上在微電子元件之底部表面上方。然而，當部件翻轉時，在圖式之頂部在重力參考座標中面向下方時，在重力參考座標中微電子元件之頂部表面在微電子元件之底部表面下方。
參考如本發明中所使用之組件（例如，電路結構、插入件、微電子元件、電容器、電壓調節器、電路面板、基板等）的介電區域或介電結構，導電元件「位於」載體表面、介電區域或其他組件「處」之表述指示當表面未被任何其他元件覆蓋或未與任何其他元件一起組裝時，導電元件可用於與在垂直於介電區域之表面的方向上從介電區域或組件外部移動的理論點接觸。因此，位於介電區域之表面處之端子或其他導電元件可自此表面突出；可與此表面齊平；或可相對於介電區域中之孔或凹口中之此表面凹陷。
貫穿本發明，平行於微電子元件或重佈線結構之前表面及後表面的方向在本文中被稱為「水平」或「側向」方向，而垂直於微電子元件之前表面及後表面或平行於微電子元件之邊緣表面的方向在本文中被稱為向上方向或向下方向且在本文中亦被稱為「垂直」方向。本文中所提及之方向在本發明中所提及之結構的參考座標中。因此，此等方向可處於法向或重力參考座標的任何方位。
除非另有說明，否則前述替代實例並不相互排斥，而可以各種組合實施以達成獨特優點。其中，在一個具體實例中，特徵之描述應理解為適用於另一具體實例中。舉例而言，儘管不需要，但在一個具體實例中對類似組件或特徵的各種高度、厚度以及一般描述的論述可在其他具體實例中為相同的。由於可在不背離如申請專利範圍所定義之主題的情況下使用上文所論述之特徵的此等及其他變化及組合，因此應藉助於說明而非藉助於限制如申請專利範圍所定義之主題來採取具體實例的前述描述。另外，提供本文中所描述之實例以及措辭為「諸如」、「包括」及其類似者之條款不應解釋為將申請專利範圍之主題限於特定具體實例；實情為，所述實例意欲僅說明許多可能實施中之僅一者。此外，不同圖式中之相同或類似參考數字可識別相同或類似元件。 本說明書揭示包括但不限於以下各項之具體實例： 1. 一種製造具有一一體形成電磁干擾（「EMI」）屏蔽結構之一微電子封裝的方法，其包含： 圖案化一導電結構以包含一基底、連續地遠離該基底延伸之複數個互連元件及大小經設定以接收一微電子元件之一晶粒附接區域，其中該複數個互連元件中之一些為圍繞該晶粒附接區域之一周邊延伸之EMI屏蔽互連元件； 將該複數個互連元件及所述EMI屏蔽互連元件之末端接合至一載體以使得安置於該載體上之一微電子元件定位於該晶粒附接區域內且以使得所述EMI屏蔽互連元件側向地相鄰且圍繞該微電子元件延伸，其中該圖案化進一步包含圖案化該複數個EMI屏蔽互連元件以使得所述EMI屏蔽互連元件圍繞該微電子元件間隔開以形成該EMI屏蔽結構之一第一部分； 利用一囊封體囊封該複數個互連元件、所述EMI屏蔽互連元件及該微電子元件，且使得該導電結構之一外表面保持曝露； 移除該載體以曝露該複數個互連元件及所述EMI屏蔽互連元件之自由末端；及 圖案化上覆於該微電子元件上之該導電結構之經曝露外表面以形成該EMI屏蔽結構之一第二部分，且使得該EMI屏蔽結構之該第二部分連續地遠離該EMI屏蔽結構之該第一部分延伸且與該第一部分一體形成。 2. 如前述第1項所述之方法，其中該圖案化該導電結構之該經曝露外表面以形成該EMI屏蔽之該第二部分發生在該囊封之後。 3. 如前述第1項所述之方法，其進一步包含該EMI屏蔽結構之該第二部分沿著該囊封體之一表面延伸且上覆於該表面上。 4. 如前述第2項所述之方法，其中該圖案化該經曝露外表面以形成該第二部分進一步包含圖案化自所述EMI屏蔽互連元件連續延伸之EMI佈線。 5. 如前述第4項所述之方法，其中該圖案化該經曝露外表面進一步包含圖案化一第一組EMI屏蔽佈線以平行於彼此延伸及圖案化一第二組EMI屏蔽佈線以在垂直於該第一組之一方向上延伸，以便形成一柵格圖案。 6. 如前述第1項所述之方法，其進一步包含蝕刻一單體導電材料以形成該導電結構，包括蝕刻該單體導電材料以形成該複數個互連件。 7. 如前述第1項所述之方法，其中該圖案化包含圖案化該經曝露外表面以界定上覆於該微電子元件上且自所述EMI屏蔽互連元件連續延伸之一連續平面表面。 8. 如前述第1項所述之方法，其進一步包含圖案化該導電結構之該經曝露外表面以形成延伸跨越該囊封體之一表面且連接至該複數個互連元件中之一者之一天線圖案。 9. 如前述第8項所述之方法，其中該圖案化該導電結構之該外表面以形成該天線圖案進一步包含圖案化與所述EMI屏蔽互連元件間隔開的該導電結構之該外表面之一部分。 10. 如前述第1項所述之方法，其中該複數個EMI屏蔽互連件彼此間隔開以在其間形成複數個凹陷區域，並且其中該囊封進一步包含用該囊封體填充該複數個凹陷區域，並且其中該圖案化曝露該囊封體之一表面。 11. 一種微電子構件，其包含： 一微電子元件，其具有一主動前表面、一相對後表面及在該前表面與該後表面之間延伸的相對邊緣表面； 複數個背側導電組件，該複數個背側導電組件中之至少一些為EMI屏蔽背側導電組件，所述EMI屏蔽背側導電組件進一步包含EMI屏蔽互連元件及至少一個EMI屏蔽背側佈線，所述EMI屏蔽背側導電組件鄰近該微電子元件之所述邊緣表面中之至少一者及該後表面形成一EMI屏蔽結構；及 一囊封體，其至少包圍該微電子元件之所述相對邊緣表面及所述EMI屏蔽互連元件； 其中所述EMI屏蔽互連元件經配置以形成該EMI屏蔽結構之一第一部分，其中該至少一個EMI屏蔽背側佈線上覆於該微電子元件之該後表面上且形成該EMI屏蔽結構之一第二部分，並且其中該至少一個背側佈線自所述EMI屏蔽互連元件中之至少一者連續地延伸且沿著該囊封體之一表面延伸。 12. 如前述第11項所述之微電子構件，其中該至少一個EMI屏蔽背側佈線為上覆於該微電子元件之一後表面上且遠離所述EMI屏蔽互連元件中之一對應者延伸的一單一佈線。 13. 如前述第12項所述之微電子構件，其中該至少一個EMI屏蔽背側佈線包含形成該EMI屏蔽結構之一主表面的一EMI屏蔽背側佈線，該主表面為自所述EMI屏蔽互連元件中之各者延伸且接合至所述EMI屏蔽互連元件中之各者的一連續平面表面。 14. 如前述第11項所述之微電子構件，其中該至少一個EMI屏蔽背側佈線為複數個EMI屏蔽背側佈線，並且其中該複數個EMI屏蔽背側佈線中之各者自所述EMI屏蔽互連元件中之一對應者連續地延伸。 15. 如前述第14項所述之微電子構件，其中該複數個EMI屏蔽背側佈線以一柵格圖案配置。 16. 如前述第15項所述之微電子構件，其中該複數個EMI屏蔽背側佈線中之一些在一水平方向上延伸，並且該複數個EMI屏蔽背側佈線中之其他者在垂直於該複數個EMI屏蔽背側佈線中之該一些的一方向上延伸。 17. 如前述第11項所述之微電子構件，其中該複數個背側導電組件中之另一者各自包含一互連元件及跡線，所述跡線連續地遠離該互連元件延伸且延伸跨越該囊封體之一表面。 18. 如前述第11項所述之微電子構件，其中該複數個背側導電組件中之至少一個其他者包含一互連元件及經圖案化以形成一天線之一背側佈線。 19. 如前述第11項所述之微電子構件，其中該微電子元件為一第一微電子元件且該微電子構件進一步包含一第二微電子元件，其中該第一微電子元件定位於該EMI屏蔽結構內且該第二微電子元件定位於該EMI屏蔽結構外部。 20. 一種系統，其包含： 如條項11之一構件；及 電連接至該構件之一或多個其他電子組件。 21. 一種如前述第20項所述之系統，其進一步包含一外殼，該構件及所述其他電子組件安裝至該外殼。 22. 一種製造具有一一體形成天線之一微電子封裝的方法，其包含： 圖案化一導電結構以形成一基底、連續地遠離該基底延伸之複數個互連元件及大小經設定以接收一微電子元件之一晶粒附接區域； 將該複數個互連元件之末端接合至一載體以使得安置於該載體上之一微電子元件定位於該晶粒附接區域內； 利用一囊封體囊封該複數個互連元件及該微電子元件，且使得該導電結構之一外表面保持曝露； 移除該載體以曝露該複數個互連元件之自由末端；及 圖案化該導電結構之經曝露外表面以曝露該囊封體之一表面且包括自該複數個互連元件連續地延伸且與該複數個互連元件一體形成的複數個導電背側佈線，該複數個導電背側佈線延伸跨越該囊封體之該表面； 其中該複數個導電背側佈線中之一第一導電背側佈線經圖案化成一天線佈線以形成一天線，且 其中該複數個導電背側佈線中之一第二導電背側佈線經圖案化成可攜帶一信號、一接地或一電力中之至少一者的一跡線。 23. 如前述第22項所述之方法，其中圖案化該天線佈線包含將該天線佈線圖案化成在跨越該囊封體之該表面的兩個或更多個方向上延伸。 24. 如前述第22項所述之方法，其中該跡線攜帶該接地，且該圖案化該經曝露外表面進一步包含圖案化該複數個導電背側佈線中之一第三背側導電佈線以便攜帶該信號或該電力中之一者。 25. 如前述第22項所述之方法，其中該圖案化該經曝露外表面進一步包含將該複數個導電背側佈線中之一些圖案化成上覆於該微電子元件上之一電磁干擾屏蔽結構。 26. 一種微電子構件，其包含： 一微電子元件，其具有一主動前表面、一相對後表面及在該前表面與該後表面之間延伸的相對邊緣表面； 複數個背側導電組件，該複數個背側導電組件中之各者包含一互連元件及與該互連元件一體形成且連接至該互連元件之一背側佈線；及 囊封體，其包圍該微電子元件及該複數個背側導電組件之邊緣， 其中一第一背側導電組件之一第一背側佈線包含一天線圖案，且 其中一第二背側導電組件之一第二背側佈線包含提供用於一電力、一接地或一信號中之一者之一導電連接件的一跡線。 27. 如前述第26項所述之微電子構件，其中該複數個導電背側佈線中之一些形成上覆於該微電子元件上之一電磁干擾屏蔽結構。
100:微電子構件 100-1:微電子構件 100-1A:微電子構件 100-2:微電子構件 100-3:微電子元件構件/微電子構件 102:EMI屏蔽結構 102-1:EMI屏蔽結構 102-12:EMI屏蔽結構 102-1A:EMI屏蔽結構 102-2:EMI屏蔽結構 102-3:EMI屏蔽結構 104:EMI屏蔽背側佈線層 104-2:EMI屏蔽背側佈線層 104-3:整體EMI屏蔽背側佈線層佈線/EMI屏蔽背側佈線層或佈線/EMI屏蔽背側佈線層/EMI屏蔽背側佈線 104a:EMI屏蔽背側佈線/水平背側佈線 104b:EMI屏蔽背側佈線/垂直背側佈線 107:第一側 108:第二側 110:背側導電組件 110A:EMI屏蔽背側導電組件 110B:EMI屏蔽背側導電組件 110A-3:EMI屏蔽背側導電組件 110A-3:EMI屏蔽背側導電組件 111-2:底部表面 111-3:頂部或主表面 112:背側佈線/背側佈線層 112-3:背側佈線 113:外表面 114:互連元件 114-3:互連元件 114a:EMI屏蔽互連元件 114a 1:第一互連元件 114a 2:第二互連元件件 114a-3:EMI屏蔽互連元件 114Aa-3:互連元件 114b 1:第一互連元件/EMI屏蔽互連元件 114b 2:第二互連元件/EMI屏蔽互連元件 116:末端 116-3:經曝露末端 120:經囊封微電子元件 120 1:第一微電子元件 120 1A:第一微電子元件 120 2:第二微電子元件 120-2:微電子元件 120 2A:第二微電子元件 120-3:微電子元件 122:接合襯墊 123:後表面 124:前表面 124:主動前表面 126a:側向邊緣表面/周邊邊緣/側向邊緣 126b:側向邊緣表面/周邊邊緣/側向邊緣 126a-3:周邊邊緣表面 126b-3:周邊邊緣表面 126c-3:周邊邊緣表面 126d-3:周邊邊緣表面 126c:側向邊緣表面/周邊邊緣/側向邊緣 126d:側向邊緣表面/周邊邊緣/側向邊緣 128:後表面 128-2:後表面 128-3:後表面 130-1:囊封體 130-1A:囊封體 130-2:熱介面材料 134:囊封體 134-3:囊封體 136:頂部表面 138:底部表面 140:重佈線結構 142:介電層 144:前接觸點 144-3:前接觸點 146:前表面 148:後接觸點 150:後表面 152:導電跡線 156:主表面 160:外部裝置 162:凸塊/導電接合材料 163:襯墊 166:阻焊劑 168:開口 200:微電子構件 205:天線佈線/背側佈線層 205a:較短佈線 205b:較短佈線 205c:較短佈線 205d:較短佈線 205e:較短佈線 210:背側導電組件 210A:背側導電組件 210A:背側導電組件 210B:背側導電組件 210C:背側導電組件 210D:背側導電組件 210E:背側導電組件 210A:背側導電組件 210B:背側導電組件 210C:背側導電組件 210D:背側導電組件 210E:背側導電組件 210F:背側導電組件 212:背側佈線層 214:互連元件 214a:互連元件 218:天線 220:微電子元件 224:前表面 226a:側向邊緣表面 226b:側向邊緣表面 226c:邊緣表面 226c:表面 226d:表面 228:後表面 234:囊封體 236:頂部表面 246:前表面 250:後表面 300:微電子構件 302:EMI屏蔽結構 305:天線佈線 305a:佈線 305b:佈線 305c:佈線 305d:佈線 310:背側導電組件 310A:背側導電組件 310B:背側導電組件 310C:背側導電組件 310D:背側導電組件 310E:背側導電組件 314C:互連元件 318:天線 320:經囊封微電子元件 320:微電子元件 326c:邊緣表面 334:囊封體 336:互連或頂部表面 337:邊緣表面 400-2:微電子構件 402:EMI屏蔽結構/磁屏蔽 402-1:EMI屏蔽結構 402-2:EMI屏蔽結構 404a:EMI水平背側佈線/EMI屏蔽背側佈線層/後側佈線 404a-1:背側佈線 404b-1:背側佈線 404b:垂直背側佈線/EMI屏蔽背側佈線層 405-1:水平背側佈線 410:EMI屏蔽背側導電組件 410A:EMI屏蔽背側導電組件 410B:EMI屏蔽背側導電組件 411:主表面 411-1:主表面 411-2:主表面 412:背側佈線層 414:互連元件/EMI屏蔽互連元件 414a1:互連元件/EMI屏蔽互連元件 414a2:互連元件/EMI屏蔽互連元件 414b1:互連元件/EMI屏蔽互連元件 414b2:互連元件/EMI屏蔽互連元件 414-1:互連元件/EMI屏蔽互連元件 414a1-1:互連元件/EMI屏蔽互連元件 414a2-1:互連元件/EMI屏蔽互連元件 414b1-1:互連元件/EMI屏蔽互連元件 414b2-1:互連元件/EMI屏蔽互連元件 420:微電子元件 422:接合襯墊 426a:周邊/側向邊緣表面/側向表面/周邊邊緣表面 426b:周邊/側向邊緣表面/側向表面/周邊邊緣表面 426c:周邊/側向邊緣表面/周邊邊緣表面 426d:周邊/側向邊緣表面/周邊邊緣表面 428:後表面 430:囊封體 436:頂部邊緣 438:底部表面 440:重佈線結構 442:介電層 444:前接觸點 446:前表面 448:後導電元件 450:後表面 451:邊緣表面 470:載體 472:導電結構/導電材料/導電組件 474:第一表面/第一外表面 476:第二表面 477:底板 478A:凹陷區域 478B:凹陷區域 478C:凹陷區域 478E:凹陷區域 478F:凹陷區域 478G:凹陷區域 478D:中心凹陷區域/晶粒附接區域/凹部 479:第一外表面/第一表面/頂部表面 480:基底 481:第二表面/底部表面/內表面 482:外邊緣 483:第一部分 485:邊緣表面/邊緣 486:外末端 487:邊緣表面 488:互連表面 489:經囊封之處理過程中的構件 491:外邊緣 493A:第一列 493B:第二列 500:構件 505:連續背側佈線/天線佈線/天線背側佈線 505a:較短佈線 505b:較短佈線 505c:較短佈線 505d:較短佈線 505e:較短佈線 506:第一側 508:第二側 510a:背側導電組件 510b:背側導電組件 510c:背側導電組件 510d:背側導電組件 510e:背側導電組件 510f:背側導電組件 512:背側佈線 514:導電互連元件 514a:導電互連元件 518:天線 520:微電子元件 522:接合襯墊 526a:邊緣表面 526b:邊緣表面 526c:邊緣表面 526d:邊緣表面 528:後表面 534:囊封體 536:頂部表面 538:底部表面 540:重佈線結構/重佈線層 544:前接觸點 548:後接觸點 562:導電接合凸塊 564:導電凸塊 570:載體 570:載體層 572:導電組件 572:經圖案化導電結構/經蝕刻導電結構/導電組件 576:第二表面/底部表面 578A:凹陷區域 578B:凹陷區域 578C:凹陷區域 578D:凹陷區域 578E:凹陷區域 578F:凹陷區域 578G:凹陷區域 580:基底 585:邊緣表面 586:末端 588:互連表面 590:介電層 600:方法 610:方塊 620:方塊 630:方塊 640:方塊 650:方塊 700:方法 710:方塊 720:方塊 730:方塊 740:方塊 750:方塊 1000:系統 1001:外殼 1002:電路面板/主機板/提昇面板 1004:導體 1006:模組/組件/結構 1008:半導體晶片/組件 1008':晶片封裝 1010:構件/模組/組件/螢幕 1011:構件/模組/組件/鏡頭
隨附圖式展示根據例示性構件及方法之一或多個態樣的例示性具體實例。然而，此等圖式不應被視為限制申請專利範圍之範圍，而是提供僅用於進行解釋及理解之實例。
[圖1]是根據本發明之態樣的實例微電子構件之示意性橫截面圖。
[圖2]是圖1的微電子構件之實例部分之示意性透視橫截面圖。
[圖3]是根據本發明之另一態樣的實例微電子構件之示意性橫截面圖。
[圖4]是根據本發明之另一態樣的實例微電子構件之示意性橫截面圖。
[圖5]是根據本發明之另一態樣的另一實例微電子構件之示意性橫截面圖。
[圖6]是圖5的微電子構件之實例部分的示意性透視橫截面圖。
[圖7]是根據本發明之另一態樣的實例微電子構件之示意性橫截面圖。
[圖8]是圖7的微電子構件之實例部分之示意性透視橫截面圖。
[圖9]是根據本發明之另一態樣的實例微電子構件之示意性橫截面圖。
[圖10]是圖9的微電子構件之實例部分之示意性透視橫截面圖。
[圖11A]至[圖11K]是展示根據本發明之態樣的製成圖1之微電子構件的實例方法之示意性橫截面圖及俯視圖。
[圖12]是根據本發明之態樣的圖案化EMI屏蔽結構的替代方法之俯視圖。
[圖13]是根據本發明之態樣的圖案化EMI屏蔽結構的另一替代方法之俯視圖。
[圖14A]至[圖14L]說明製成圖7至圖8之微電子構件的實例方法之示意性橫截面圖及俯視圖。
[圖15]是根據本發明之態樣的製造微電子構件之實例方法。
[圖16]是根據本發明之態樣的製造微電子構件之實例方法。
[圖17]是根據本發明之一個具體實例的系統之示意性描繪。
700:方法
710:方塊
720:方塊
730:方塊
740:方塊
750:方塊

Claims (12)

  1. 一種製造具有一體形成的電磁干擾（EMI）屏蔽結構之微電子封裝的方法，其包含： 圖案化導電結構以包含基底、遠離該基底而連續地延伸的複數個互連元件以及尺寸經設定以接收微電子元件的晶粒附接區域，其中該複數個互連元件中之一些互連元件是圍繞該晶粒附接區域之周邊延伸的EMI屏蔽互連元件； 將該複數個互連元件及所述EMI屏蔽互連元件之末端接合至載體，以使得安置於該載體上之微電子元件被設置於該晶粒附接區域內，且使得所述EMI屏蔽互連元件側向地相鄰且延伸圍繞該微電子元件，其中所述圖案化進一步包含圖案化該複數個EMI屏蔽互連元件以使得所述EMI屏蔽互連元件圍繞該微電子元件而間隔開以形成該EMI屏蔽結構之第一部分； 利用囊封體囊封該複數個互連元件、所述EMI屏蔽互連元件及該微電子元件，且使得該導電結構之外表面保持曝露； 移除該載體以曝露該複數個互連元件及所述EMI屏蔽互連元件之自由末端；及 圖案化上覆於該微電子元件上之該導電結構之經曝露的該外表面以形成該EMI屏蔽結構之第二部分，且使得該EMI屏蔽結構之該第二部分連續地延伸遠離該EMI屏蔽結構之該第一部分且與該第一部分一體形成。
  2. 如請求項1之方法，其中所述圖案化該導電結構之經曝露的該外表面以形成該EMI屏蔽之該第二部分發生在所述囊封之後。
  3. 如請求項1之方法，其進一步包含將該EMI屏蔽結構之該第二部分沿著該囊封體之表面延伸且上覆於該表面上。
  4. 如請求項2之方法，其中所述圖案化經曝露的該外表面以形成該第二部分進一步包含將從所述EMI屏蔽互連元件連續延伸的EMI佈線圖案化。
  5. 如請求項4之方法，其中所述圖案化經曝露的該外表面進一步包含將第一組EMI屏蔽佈線圖案化以平行於彼此延伸及將第二組EMI屏蔽佈線圖案化以在垂直於該第一組EMI屏蔽佈線之方向上延伸，以便形成柵格圖案。
  6. 如請求項1之方法，其進一步包含蝕刻單體導電材料以形成該導電結構，包括蝕刻該單體導電材料以形成該複數個互連件。
  7. 如請求項1之方法，其中所述圖案化包含圖案化經曝露的該外表面以界定連續平面表面，該連續平面表面上覆於該微電子元件上且從所述EMI屏蔽互連元件連續延伸。
  8. 如請求項1之方法，其進一步包含圖案化該導電結構之經曝露的該外表面以形成延伸跨越該囊封體的表面且連接至該複數個互連元件中之一者的天線圖案。
  9. 如請求項8之方法，其中該圖案化該導電結構之該外表面以形成該天線圖案進一步包含圖案化與所述EMI屏蔽互連元件間隔開的該導電結構之該外表面之一部分。
  10. 如請求項1之方法，其中該複數個EMI屏蔽互連件彼此間隔開以在其間形成複數個凹陷區域，並且其中該囊封進一步包含用該囊封體填充該複數個凹陷區域，並且其中所述圖案化曝露該囊封體的表面。
  11. 一種微電子構件，其包含： 微電子元件，其具有主動前表面、相對的後表面及在該前表面與該後表面之間延伸的相對的邊緣表面； 複數個背側導電組件，該複數個背側導電組件中之至少一些背側導電組件是EMI屏蔽背側導電組件，所述EMI屏蔽背側導電組件進一步包含EMI屏蔽互連元件及至少一個EMI屏蔽背側佈線，所述EMI屏蔽背側導電組件形成鄰近於該微電子元件之所述邊緣表面中之至少一者及該後表面的EMI屏蔽結構；及 囊封體，其至少包圍該微電子元件之相對的所述邊緣表面及所述EMI屏蔽互連元件； 其中所述EMI屏蔽互連元件經配置以形成該EMI屏蔽結構之第一部分，其中該至少一個EMI屏蔽背側佈線上覆於該微電子元件之該後表面上且形成該EMI屏蔽結構之第二部分，並且其中該至少一個背側佈線自所述EMI屏蔽互連元件中之至少一者連續地延伸且沿著該囊封體之表面延伸。
  12. 如請求項11之微電子構件，其中該至少一個EMI屏蔽背側佈線是上覆於該微電子元件之後表面上且延伸遠離所述EMI屏蔽互連元件中之對應者的單一佈線。
TW111142934A 2021-11-12 2022-11-10 具有電磁干擾屏蔽及/或天線的3d互連件 TW202336879A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/525,559 2021-11-12
US17/525,559 US20230154862A1 (en) 2021-11-12 2021-11-12 3D-Interconnect with Electromagnetic Interference ("EMI") Shield and/or Antenna

Publications (1)

Publication Number Publication Date
TW202336879A true TW202336879A (zh) 2023-09-16

Family

ID=84627275

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111142934A TW202336879A (zh) 2021-11-12 2022-11-10 具有電磁干擾屏蔽及/或天線的3d互連件

Country Status (3)

Country Link
US (1) US20230154862A1 (zh)
TW (1) TW202336879A (zh)
WO (1) WO2023086443A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI277185B (en) * 2006-01-27 2007-03-21 Advanced Semiconductor Eng Semiconductor package structure
US8097489B2 (en) * 2009-03-23 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
US8105872B2 (en) * 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US10224254B2 (en) * 2017-04-26 2019-03-05 Powertech Technology Inc. Package process method including disposing a die within a recess of a one-piece material

Also Published As

Publication number Publication date
US20230154862A1 (en) 2023-05-18
WO2023086443A1 (en) 2023-05-19

Similar Documents

Publication Publication Date Title
CN108695274B (zh) 三维整合的散热增益型半导体组件及其制作方法
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
US9318411B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
JP4505983B2 (ja) 半導体装置
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
TWI442541B (zh) 具有支撐結構之可堆疊式多晶片封裝件系統
TW201903994A (zh) 半導體封裝
CN111052371A (zh) 具有横向偏移堆叠的半导体裸片的半导体装置
TWI685071B (zh) 半導體封裝結構
TW201913828A (zh) 在所有溫度下具有低翹曲之雙面扇出封裝
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
TWI723885B (zh) 半導體封裝
US11929337B2 (en) 3D-interconnect
US10985101B2 (en) Semiconductor package and manufacturing method thereof
EP2880684B1 (en) Microelectronic assembly
TW202238753A (zh) 半導體封裝
CN112509991A (zh) 集成电路封装结构、集成电路封装单元及相关制造方法
CN111477553B (zh) 隔离封装结构及其制造方法
WO2021159306A1 (zh) 封装结构及其制备方法和电子设备
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
TWI797701B (zh) 半導體裝置及其製造方法
US8736076B2 (en) Multi-chip stacking of integrated circuit devices using partial device overlap
TW202333243A (zh) 具有用於散熱件和電磁干擾屏蔽件的分隔蓋的封裝件
CN113410215B (zh) 半导体封装结构及其制备方法
TW202336879A (zh) 具有電磁干擾屏蔽及/或天線的3d互連件