JPWO2010067395A1 - 半導体装置の製造方法及びその製造装置 - Google Patents

半導体装置の製造方法及びその製造装置 Download PDF

Info

Publication number
JPWO2010067395A1
JPWO2010067395A1 JP2010541893A JP2010541893A JPWO2010067395A1 JP WO2010067395 A1 JPWO2010067395 A1 JP WO2010067395A1 JP 2010541893 A JP2010541893 A JP 2010541893A JP 2010541893 A JP2010541893 A JP 2010541893A JP WO2010067395 A1 JPWO2010067395 A1 JP WO2010067395A1
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
manufacturing
gas
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010541893A
Other languages
English (en)
Other versions
JP5565314B2 (ja
Inventor
靖志 小林
靖志 小林
中田　義弘
義弘 中田
優一 美濃浦
優一 美濃浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2010067395A1 publication Critical patent/JPWO2010067395A1/ja
Application granted granted Critical
Publication of JP5565314B2 publication Critical patent/JP5565314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

シロキサン結合を有する絶縁膜を、エネルギー線又はプラズマに曝す第１の工程と、水素、炭素、窒素、及びシリコンからなる群から選ばれる少なくても一つの元素を構成元素として含むガス（但し、Ｎ２及びＨ２Ｏガスを除く）に前記絶縁膜を曝露する第２の工程とを備え、前記第２の工程において、前記絶縁膜に対する前記ガスの暴露によって前記絶縁膜の比誘電率が下降した後、前記絶縁膜の比誘電率が最初に上昇する時点よりも前に、前記曝露を終了すること。

Description

本発明は、半導体装置の製造方法及びその製造装置に関する。
半導体素子の微細化に伴って配線間隔が狭くなり、配線間容量が増加している。近年、この種の配線間容量の増加が半導体装置の動作速度に大きな影響を与えるようになってきている。特に、配線間隔０．１μｍ以下の半導体装置では、配線間容量が動作速度に重大な影響を及ぼす。
近年、配線間容量を小さくするため、配線が埋め込まれる層間絶縁膜の比誘電率を小さくしようとする試みが活発になっている。
従来の層間絶縁膜は、熱ＣＶＤ（chemical
vapor deposition）やプラズマＣＶＤにより形成されシリコン酸化膜であった。このようなシリコン酸化膜の比誘電率は、一般的には４．１程度である。
これに対して、近年、ケイ素化合物を含む液状組成物を半導体基板に塗布して被膜を形成し、この被膜を焼成して比誘電率が２．７以下の絶縁膜を形成する技術が開発された。
上記被膜の焼成過程では、ケイ素化合物（又は、ケイ素化合物とその溶媒が反応して生成される中間体）を形成するＳｉ−ＯＨ基（シラノール）同士が、脱水反応を起こしてシロキサン結合（Ｓｉ−Ｏ−Ｓｉ結合）を生成する。このシロキサン結合を主骨格として、絶縁膜が形成される。
一般的に、このような絶縁膜の原子密度は低い。更に、特定の液状組成物を使用することにより、絶縁膜中に、ナノサイズの空孔を大量に形成することができる。このような絶縁膜は低誘電率ではあるが、機械的強度も低い。このため、このような絶縁膜には、Ｃｕ配線形成のために化学的機械研磨法（ＣＭＰ；chemical
mechanical polishing）を施すと剥離してしまうという問題がある。
この問題を解決するため、電子線を照射しながら、上記被膜を焼成する方法が提案されている。この方法によれば、焼成による熱エネルギーでは切断されない分子鎖や基が切断され、架橋反応が促進される。その結果、絶縁膜中に構成原子の強固なネットワークが形成され、絶縁膜の機械的強度が強化される。
この方法では、電子線照射によって切断された結合手の一部が、絶縁膜中に取り残される。このような未結合手（ダングリングボンド）は、化学的に活性である。特に、Ｓｉのダングリングボンドは、以下に示す化学式（１）に従って、大気中の水分（Ｈ２Ｏ）と容易に反応し、Ｓｉ−ＯＨ基を形成する。このようなＳｉ−ＯＨ基は、絶縁膜の比誘電率を増加させる。
Figure 2010067395
 このように、電子線が照射された絶縁膜は、大気中の水分を吸収して比誘電率を増加させるという問題を有している。このような比誘電率の増加を回避するため、電子線の照射中又は照射後に、絶縁膜を、水素ガス、ハロゲンを含むガス（例えば、ＮＦ３ガス）、或いはシラノールを含む有機Ｓｉ系のガスに曝露する方法が提案されている。こここでの暴露時間は３０分間である。
この方法によれば、Ｓｉダングリングボンドが、下記化学式（２）に従ってＮＦ３ガス等と反応し終端されるので、比誘電率の増加が回避される。
Figure 2010067395
 特開２００２−３３４８７３号公報 特開２００４−１５３１４７号公報
しかし、近年の半導体装置には何層もの層間絶縁膜が、積層されている。従って、上記の提案のような長時間のダングリングボンド終端処理が実施されると、処理時間が累積され、半導体装置の製造時間が長くなる。ひいては、半導体装置の生産性が低下する。
そこで、本半導体装置の製造方法の目的は、絶縁膜の機械的強度を強化するための処理によって生じる絶縁膜の誘電率増加を、短時間の処理で抑制する半導体装置の製造方法を提供することである。
上記の目的を達成するために、本半導体装置の製造方法は、シロキサン結合を有する絶縁膜を、エネルギー線又はプラズマに曝す第１の工程と、水素、炭素、窒素、及びシリコンからなる群から選ばれる少なくとも一つの元素を構成元素として含むガス（但し、Ｎ２及びＨ２Ｏガスを除く）に前記絶縁膜を曝露する第２の工程とを備え、前記第２の工程において、前記絶縁膜に対する前記ガスの暴露によって前記絶縁膜の比誘電率が下降した後、前記絶縁膜の比誘電率が最初に上昇する時点よりも前に、前記曝露を終了することを特徴とする。
本半導体装置の製造方法によれば、機械的強度を強化するための処理（電子線照射等）がもたらす絶縁膜の誘電率増加を、短時間の処理で抑制することができる。
ダングリングボンド終端処理が施された多孔質絶縁膜の比誘電率と処理時の関係を説明する図である。 絶縁膜変性処理の後、水素ガス等に曝した絶縁膜の物性を記載した表である（その１）。 絶縁膜変性処理の後、水素ガス等に曝した絶縁膜の物性を記載した表である（その２）。 ダングリングボンド終端処理が施された多孔質絶縁膜の比誘電率と処理に用いたガス圧力の関係を説明する図である。 実施例１で使用する製造装置の構成を説明する図である。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その１）。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その２）。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その３）。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その４）。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その５）。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その６）。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その７）。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その８）。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その９）。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その１０）。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その１１）。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その１２）。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その１３）。 実施例１に係る半導体装置の製造方法を説明する工程断面図である（その１４）。 ダングリングボンド終端処理の条件を種々変更して作製した半導体装置の特性を説明する表である（その１）。 ダングリングボンド終端処理の条件を種々変更して作製した半導体装置の特性を説明する表である（その２）。 ダングリングボンド終端処理の温度とストレスマイグレーションによる不良率の関係を説明する図である。 実施例２で使用する製造装置の構成を説明する図である。
符号の説明
２・・・製造装置（実施例１） ４・・・半導体基板
６・・・絶縁膜 ８・・・処理室 ９・・・電子線
１０・・・発生装置 １１・・・ガス １２・・・試料支持台
１４・・・加熱装置 １８・・・ガス導入装置
２０・・・バルブ ２２・・・ガス導入制御装置
２４・・・シリコンウェハ ２６・・・素子間分離膜
２８・・・ソース拡散層 ３０・・・ドレイン拡散層
３２・・・ゲート電極 ３４・・・サイドウォールシリコン系絶縁膜
３６・・ＳｉＯ２膜 ３８・・・ストッパ膜
４０・・・コンタクトホール ４２・・・ＴｉＯ
４４・・・第１の導体プラグ ４６・・・ＳｉＣ膜（第１のＳｉＣ：Ｏ：Ｈ膜）
４８・・第１の多孔質絶縁膜 ４９・・・第２の層間絶縁膜
５０・・・エチレンガス ５２・・・第２のＳｉＣ：Ｏ：Ｈ膜
５４・・・第１の配線溝 ５６・・・ＴａＮ層
５８・・・Ｃｕ ６０・・・第１のＣｕ配線
６２・・・第１のＳｉＮ膜 ６４・・・第２の多孔質絶縁膜
６６・・・第３のＳｉＣ：Ｏ：Ｈ膜 ６８・・・第３の多孔質絶縁膜
７０・・・第４のＳｉＣ：Ｏ：Ｈ膜 ７２・・・第３の層間絶縁膜
７４・・・第４の層間絶縁膜 ７５・・・ビアホール
７６・・・第２の配線溝 ７８・・・ＴａＮ層 ８０・・・Ｃｕ
８２・・・第２のＣｕ配線 ８４・・・第２の導体プラグ
８６・・・第２のＳｉＮ膜 ８８・・・製造装置（実施例２）
８９・・・プラズマの発生装置 ９０・・・対向電極
９１・・・原料ガス ９２・・・高周波電源 ９４・・・ガス導入口
９６・・・噴出口
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
上述した方法では、電子線の照射とＮＦ３ガス等への曝露が同時に行われる。このため、電子線照射よって切断された結合手が一旦ガスへの曝露によって終端されても、再び切断されてしまうことがある。このため、絶縁膜を長時間ガスに曝さないと、ダングリングボンドのない絶縁膜を形成すことができないと考えられる。
以上の考えに従えば、電子線の照射後にガスへの曝露を実施することによって、短時間でダングリングボンドのない絶縁膜を形成することが可能になるはずである。
そこで、電子線照射後に絶縁膜を短時間水素ガス等に曝すことによって、誘電率増加を抑制することを試みた。
図１は、電子線の照射後に絶縁膜をガスに曝した処理時間と絶縁膜の実効比誘電率の関係を説明する図である。横軸は処理時間であり、左縦軸は実効比誘電率である（尚、実効屈折率は、配線間容量に基づいて算出した比誘電率であり、実際の比誘電率より０．３程度高くなる。）。
用いたガスはエチレンであり、その時のガス圧力は１.０Ｐａである。図１には、実線で示す実効比誘電率の変化だけでなく、破線で示すストレスマイグレーションによる不良率の変化も示されている。実験条件等の詳細及びストレスマイグレーションによる不良率の変化については、後述する説明中に記載されている。
図１に示すように、実効比誘電率は、絶縁膜をガスに曝した後、しばらくの間（本実施の形態の場合には０．５分まで）は低下し、その後、略一定の値を維持する。そして、処理時間が長くなると実効比誘電率は急激に増加する。このような結果から、本発明者は、絶縁膜を水素ガス等に曝す時間が短すぎても長すぎても誘電率は低くならず、ある時間範囲内でのみ誘電率は低くなるとの知見を得た。
本実施の形態の半導体装置の製造方法は、このような知見に基づいて、電子線照射等による絶縁膜の誘電率増加を短時間で抑制する半導体装置の製造方法を提供するものである。
具体的には、本実施の形態に従う半導体装置の製造方法では、且つ絶縁膜の比誘電率が降下した後、最初に上昇する時点より前に、絶縁膜に対するガスへの曝露を終了する。
このようにすれば、絶縁膜の機械的強度を強化のための処理（例えば、電子線照射）がもたらす絶縁膜の誘電率増加を、短時間の処理で抑制することが可能になる。
以下の説明は、上記知見を得るに至った試みの詳細である。
測定に用いた試料の製作手順は、以下の通りである。
まず、スピンコート法によって、ケイ素化合物を含む液状組成物（商品名：セラメート ＮＣＳ、触媒化成工業会社製）のＳｉ基板上への塗布を行う。このケイ素化合物は、Ｓｉ、Ｏ、Ｃ、及びＨを主成分とするケイ素化合物である。
更に、このケイ素化合物は、例えば、テトラアルキルオルソシリケート（Tetraalkylorthosilicate；TAOS）及びアルコキシシラン（Alkoxysilane；AS）を、テトラアルキルアンモニウムハイドロオキサイド（Tetraalkylammoniumhydroxide；TAAOH）の存在下で加水分解することによって得られる物質である。
なお、上記アルコキシシランは、下記一般式（Ｉ）で示される。
ＸｎＳｉ（ＯＲ）４−ｎ ・・・・・（Ｉ）
ここで、Ｘは、水素原子、フッ素原子、炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基、及びビニル基の何れかを表す。また、Ｒは、水素原子、炭素数１〜８のアルキル基、アリール基、及びビニル基の何れかを表す。また、ｎは、０〜３の整数である。
次に、Ｓｉ基板上に塗布された上記被膜に対して、１００℃で約５分間の加熱処理を行う。この加熱処理によって、塗布被膜中の有機溶媒が揮発する。
次に、上記被膜に対して、４００℃で約１０分間の焼成を行う。この焼成によって、シロキサン結合（Ｓｉ−Ｏ−Ｓｉ結合）を有する絶縁膜が形成される。この絶縁膜は低密度である。しかも、絶縁膜中には直径２ｎｍ以下のミクロポア（Micropores）が形成される。このため、２．５以下という低い比誘電率が達成される。このような絶縁膜を、以後、多孔質絶縁膜と呼ぶ。
以上のようにして形成した厚さ１６０ｎｍの多孔質絶縁膜に対して、その結合手を切断する処理（以下、絶縁膜変性処理と呼ぶ）を施す。絶縁膜変性処理として使用したエネルギー線としては、公知の電子線の照射以外に、紫外線照射或いはプラズマを使用した。
各絶縁膜変性処理の詳細は、以下の通りである。
電子線照射の条件は、以下の通りである。
電子線の線量及びエネルギーは、夫々、４０μＣ/ｃｍ２・ｍｉｎ及び５ｋｅＶである。また、照射時間は１０分である。尚、電子線照射を行っている間、基板の加熱は特に行われない。
紫外線照射の条件は、以下の通りである。
紫外線の照度及び波長は、夫々、３００ｍＷ/ｃｍ２及び２００〜４００μｍである。また、照射時間は１０分である。尚、紫外線の照射は真空中で行い、基板の加熱は特に行われない。
プラズマ曝露の条件は、以下の通りである。
曝露に用いたプラズマは、圧力１０ＰａのＯ２ガスに２００Ｗの高周波（１３．５６ＭＨｚ）を印加して発生したＯ２プラズマである。曝露時間は３分であり、基板の加熱は特に行われない。
以上のような絶縁膜変性処理が施された絶縁膜を、大気から遮断されたままの状態で水素等のガスに曝した。
使用したガスは、水素、メタン、エチレン、アンモニア、シラン、及びヘキサメチルジシラザンである。ガスに曝した時間は、０．１分〜１５分である。また、その際の基板温度は、室温（２５℃）から４００℃である。
以下の説明は、上記手順で作製した試料に対して実施した物性測定に関するものである。
調査した物性は、比誘電率、リーク電流密度、弾性率、ダングリングボンド相対比率、及び内部応力差である。
−比誘電率−
比誘電率は、評価対象の絶縁膜に形成した評価用コンデンサの容量と、当該絶縁膜の厚さに基づいて算出されたものである。
評価用コンデンサは、評価対象の絶縁膜上に直径１ｍｍのＡｕ電極を形成し、更に当該絶縁膜が形成されたＳｉ基板の裏面にオーミック電極を形成したものである。尚、図１に示した実効比誘電率を測定するための試料は、後述する実施例１の中で説明されている。
容量の測定は、周波数１ＭＨｚ、実効値１Ｖの交流を測定試料に印加してインピーダンスを測定するインピーダンス測定器（所謂、LCRメータ）を用いて行った。一方、絶縁膜の膜厚の測定は、分光エリプソメトリーを用いて行った。
ところで、絶縁膜にダングリングボンドが形成されると、絶縁膜の絶縁性が劣化する。これは、上記ダングリングボンド又はこのダングリングボンドと大気中の水分が反応して形成されるＳｉ−ＯＨ基が、リーク電流の原因となるエネルギー準位を禁制帯中に形成するためである。そこで、評価項目にはリーク電流密度が加えられている。
−リーク電流密度−
リーク電流密度は、上記評価用コンデンサのリーク電流と絶縁膜の厚さに基づいて算出されたもである。リーク電流の測定は、電流―電圧測定器（所謂、Ｉ−Ｖメータ）を用いて、電圧を０Ｖ〜２０Ｖの範囲で０．０２Ｖ間隔で増加（又は減少）させて試料に流れる電流を測定することにより行った。評価対象となるリーク電流密度は、絶縁膜に０．２ＭＶ／ｃｍの電界が印加された時のリーク電流から算出された値である。
−弾性率−
弾性率が高い膜ほど、絶縁膜の機械的強度は高くなる。そこで、機械的強度の指標として、弾性率も評価項目に加えられた。
弾性率の測定は、ナノインデンターを用いた連続剛性測定法によって行われる。連続剛性測定は、共振周波数２５Ｈｚ、押し込み速度０．５ｎｍ／ｓｅｃで圧子を動作させて行われる。用いられる圧子は、曲率半径０．２μｍのベルコビッチ圧子である。そして、弾性率の算出は、試料の厚さの０．０７倍の深さに圧子が押し込まれた時のデータを用いて行われる。
ダングリングボンド密度の計測は、電子スピン共鳴装置を用いて、室温下で出力１ｍＷ、周波数９．１７ＧＨｚのマイクロ波を試料に照射して行われる。磁場掃引時間は１ｓであり、標準試料にはＭｎ２＋／ＭｇＯが用いられる。測定は試料を大気に取り出した直後に行われる。
−ダングリングボンド相対比率−
ダングリングボンド密度の計測に用いられる試料は、評価対象の絶縁膜を基板からはぎ取り、粉末にしたものである。この試料を用いて、単位重量当たりのダングリングボンド量（ダングリングボンド密度）が求められる。
評価項目としてのダングリングボンド相対比率は、このようにして得られるダングリングボンド密度を、絶縁膜変性処理が施されていない試料のダングリングボンド密度で規格化した値である。
−内部応力差−
絶縁膜に内部応力が発生すると、層間絶縁膜によって覆われた配線のストレスマイグレーションが促進される。そこで、絶縁膜変性処理前後における絶縁膜の内部応力差も評価項目に加えられた。
絶縁膜の内部応力の測定は、ストレス測定機を用いて行われる。評価項目としての内部応力差は、縁膜変性処理が施されていない試料の内部応力と、絶縁膜変性処理が施された試料の内部応力の差である。
図２及び図３は、以上のようにして調べた絶縁膜の物性を纏めた表である。
表の各列には、物性を調べた絶縁膜の製作条件又は測定した物性値が記載されている。
第１列目には、試料の名称が記載されている。試料１乃至３１は、水素ガス等への曝露（以下、ダングリングボンド終端処理と呼ぶ）が有効であった試料である。比較例１乃至７は、比較用の試料又はダングリングボンド終端処理の効果がなかった試料である。
第２列には、絶縁膜変性処理の種別が記載されている。第２列目に記載された「電子線」、「紫外線」、及び「Ｏ２プラズマ」は、夫々、電子線照射、紫外線照射、及びプラズマへの曝露を意味する。
第３列目には、ダングリングボンド終端処理に用いたガスの種類が記載されている。第４列目には、曝露中の当該ガスの圧力が記載されている。第５列目には、ダングリングボンド終端処理時の試料温度が記載されている。ここで、「−」との記載は、試料を加熱せずダングリングボンド終端処理を実施したことを意味する。第６列目には、ダングリングボンド終端処理を施した時間（処理時間）が記載されている。
第７列目以降には、上記測定の結果得られた絶縁膜の物性が記載されている。
比較例７は、絶縁膜変性処理及びダングリングボンド終端処理の何れも施されなかった試料である。表２に示すように、この試料の比誘電率は２．３と小さい。また、リーク電流も、２．１×１０−１１Ａ/ｃｍ２と小さい。
比較例１〜３は、絶縁膜変性処理だけが施され、ダングリングボンド終端処理は施されなかった試料である。
電子線照射、紫外線照射、及びプラズマ曝露の何れが施された試料でも、ダングリングボンド相対比率が６７〜１２４と飛躍的に増大している。また、比誘電率も、２．８〜２．９に上昇している。更に、リーク電流密度も、９．８×１０−１０Ａ/ｃｍ２〜２．１×１０−９Ａ/ｃｍ２と、絶縁膜変性処理が施されなかった比較例７に比べ５０倍〜１００倍に増加している。一方、機械的強度の指標となる弾性率は、１８Ｇｐa〜２１Ｇｐａと、約２〜３倍に増加している。一方、内部応力差も、１１４〜１５５ＭＰａと大幅に増加している。
これらの事実は、絶縁膜変性処理によって、絶縁膜にダングリングボンドが発生し、その結果、絶縁膜の比誘電率、リーク電流、及び内部応力が増加することを示している。更に、以上の事実は、絶縁膜変性処理によって絶縁膜の機械的強度が増すことも示している。
上述したように、電子線照射による比誘電率の増加は、Ｓｉ−ＯＨ結合の生成に起因していると考えられていた。しかし、大気に短時間曝しただけの、まだ多くのダングリングボンドが大気中の水分と反応していない試料でも、比誘電率やリーク電流の増加が見られた。従って、ダングリングボンド自体も、比誘電率の増加やリーク電流の増加に寄与するものと考えられる。
比較例４〜６は、ダングリングボンド終端処理の効果が無かった試料である。表２に示すように、これらの試料には、ダングリングボンド終端処理が施されている。しかし、これらの試料のダングリングボンド相対比率は、５１〜１０３に増大している。また、比誘電率も、２．７〜２．８に上昇している。更に、リーク電流密度も、６．３×１０−１０Ａ/ｃｍ２〜１．０×１０−９Ａ/ｃｍ２に増加している。この値は、絶縁膜変性処理が施されなかった比較例７のリーク電流密度の３０倍〜５０倍である。また、内部応力差も、８７〜１４４ＭＰａに増加している。尚、機械的強度の指標となる弾性率も、約２．６倍に増加している。
比較例４〜６に施したダングリングボンド終端処理の時間は、０．１分〜１５分の広範囲に及んでいる。また、ダングリングボンド終端処理に用いたガスの圧力も、１Ｐａから１０００Ｐａに及んでいる。それにも拘わらず、ダングリングボンド終端処理の効果は認められなかった。
一方、本発明者は、極短時間且つ低ガス圧力のガス曝露（ダングリングボンド処理）によって、ダングリングボンドが終端される場合のあることを見出した（例えば、試料７参照）。
一般的には、ダングリングボンド処理の時間が長いほど又は処理に用いるガスの圧力が高いほど、より多くのダングリングボンドが終端されると考えられる。
上記事実は、このような一般的な推定とは合致しない。
そこで、本発明者は、ダングリングボンド終端処理の条件及び使用するガスの種類を種々変更して試料を作製し、その物性を調べた。
試料１〜３１は、ダングリングボンド終端処理の効果があった試料である。
まず、表１及び表２に示すように、上述した何れのガスを用いても、ダングリングボンド終端処理は有効であった。すなわち、試料１〜３１のダングリングボンド相対比は１〜３と低く、絶縁膜変性処理を施さない比較例７と同程度であった。また、試料１〜３１の比誘電率も、絶縁膜変性処理が施されていない比較例７と同程度の２．３〜２．５程度である。更に、試料１〜３０のリーク電流及び内部応力差も、絶縁膜変性処理を施されていない比較例７と同程度である。一方、試料１〜３１の弾性率は、１５ＧＰａ〜２０ＧＰａと、絶縁膜変性処理を施しただけの比較例１〜３と同程度に高い。
これらの結果は、上述した各種ガスがダングリングボンドを終端すること、及びこれらのガスへの曝露（ダングリングボンド終端処理）によって、絶縁膜変性処理に起因する比誘電率、リーク電流、及び内部応力の増加が抑制されることを示している。
このように種々のガスによるダングリングボンドの終端処理が有効な理由は、Ｓｉのダングリングボンドが極めて活性なためと考えられる。
尚、ダングリングボンド終端処理が有効であったガスは、水素、炭素、窒素、及びシリコンからなる群から選ばれる少なくても一つの元素を構成元素として含むガスある。これらのガスは、Ａｒ等の不活性ガスと異なり、化学的に活性なガスである。
但し、窒素ガスは、窒素を構成元素として含んでいるが、不活性であるためＳｉのダングリングボンドを終端しない。また、Ｈ２ＯガスはＳｉ−ＯＨ結合を生成するので、使用することができない。
本発明者は、ダングリングボンド終端処理が有効となる条件を明確にするため、これらの試料と比誘電率の増加が抑制されなかった上記比較例４〜６の作製条件を比較した。
図１は、上述した、ダングリングボンド終端処理に要する時間と絶縁膜の実効比誘電率の関係を説明する図である。実線が、実効比誘電率の変化を表す。横軸は、処理時間である。左縦軸は、実効比誘電率である。
図１に示されたデータは、試料７、１６〜１９及び比較例５，６と同じ条件で作製した、層間絶縁膜中に形成した配線の容量から算出したものである（試料の構成に関しては、後述する実施例１参照。）。
すなわち、試料に施した絶縁膜変性処理は、電子線照射である。また、ダングリングボンド終端処理に用いたガスはエチレンである。また、エチレンガスの圧力は１．０Ｐａであり、試料温度は室温（２５℃）である。
図１に示すように、絶縁膜変性処理を施した絶縁膜の比誘電率は、ガス曝露によって開始から０．５分間の間降下する。しかし、ガスへの曝露が１０分を超すと、比誘電率は急増する。
ガス曝露の初期における比誘電率の減少は、使用したガスによってダングリングボンドが終端されるために起きると考えられる。一方、長時間のエチレンガス曝露による比誘電率の増加は、ダングリングの終端によって生じた活性種（例えば、Ｈが一つ奪われたエチレン）が雰囲気中に増加するために起きると考えられる。このような活性種が雰囲気中に大量に存在すると、例えば、絶縁膜を形成するＳｉ―Ｈ結合からＨ原子が奪われ、新たなダングリングボンドが形成される。
従って、絶縁膜の比誘電率が増加し始める前に、ガスへの曝露（ダングリングボンド終端処理）を停止すれば、絶縁膜変性処理による比誘電率等の増加を抑制することができる。しかも、図１に示すように０．５分〜１０分という短時間の処理で、殆どのダングリングボンドを終端することができる。
本半導体装置の製造方法は、このような知見に基づくものである。
本半導体装置の製造方法は、シロキサン結合を有する絶縁膜（例えば、上記多孔質絶縁膜）を、エネルギー線（例えば、電子線又は紫外線）又はプラズマ（例えば、Ｏ２プラズマ）に曝す第１の工程を具備している。尚、エネルギー線とは、加速された電子や光子のような、エネルギーを持った粒子の流れのことである。また、このような粒子の持つエネルギーは、結合手を切断するために必要なエネルギーより大きい。
また、本半導体装置の製造方法は、水素、炭素、窒素、及びシリコンからなる群から選ばれる少なくても一つの元素を構成元素として含むガス（但し、Ｎ２及びＨ２Ｏガスを除く；例えば、エチレン）に上記絶縁膜を曝露する第２の工程を具備している。
更に、本半導体装置の製造方法では、上記第２の工程において、上記絶縁膜に対する前記ガスの暴露によって上記絶縁膜の比誘電率が下降した後、上記絶縁膜の比誘電率が最初に上昇する時点よりも前に、上記曝露を終了する（図１参照）。
例えば、図１に示した例では、比誘電率の降下は、ガス暴露開始後０．２分から０．５分の間で終了し、ガス暴露開始後１０分から１５分の間で最初に上昇すると考えられる。従って、曝露時間は、０．５分以上且つ１０分以下が好ましく、更に好ましくは、１分以上且つ５分以下が好ましい。
このような曝露時間は、焼成と同時に電子線を絶縁膜に照射する従来法におけるガス曝露時間３０分より格段に短い。従って、本半導体装置の製造方法によれば、機械的強度を強化するための処理（電子線照射等）がもたらす絶縁膜の誘電率増加を短時間で抑制することができる。
従って、本半導体装置の製造方法によれば、半導体装置の生産性が向上する。
図４は、終端処理が施された絶縁膜の実効比誘電率と終端処理に用いたガス圧力の関係を説明する図である。横軸は、終端処理に用いたガスの圧力である。左縦軸は、絶縁膜の実効比誘電率である。図４には、実線で示す実効比誘電率の変化だけでなく、破線で示すストレスマイグレーションによる不良率の変化も示されている。ストレスマイグレーションに関する説明は、後述する実施例の中に記載されている。
図４に示されたデータは、試料３、７〜１０及び比較例４と同じ条件で作製した層間絶縁膜中に形成した配線の容量から算出したものである（詳しくは、下記実施例参照。）。
すなわち、試料に施した絶縁膜変性処理は、電子線照射である。また、ダングリングボンド終端処理に用いたガスはエチレンである。エチレンガスへの曝露時間は０．５分であり、試料温度は室温である。
図４に示すように、絶縁膜変性処理を施した絶縁膜を圧力が０．０５Ｐａ以上のガスに曝すと、実効比誘電率は２．７以下になる。しかし、ガス圧力が７００Ｐａを超えると、実効比誘電率は急増する。
低圧力領域における比誘電率の減少は、エチレンガスによってダングリングボンドが終端されることに起因すると考えられる。一方、高圧力領域における比誘電率の増加は、ダングリングの終端によって生じた活性種（例えば、Ｈが一つ奪われたエチレン）が雰囲気中に増加して、絶縁膜に新たなダングリングボンドを形成することに起因すると考えられる。
ここで、上記曝露（エチレンガス等への絶縁膜の曝露）中に於ける上記ガスの圧力は、０.０５Ｐａ以上７００Ｐａ以下が好ましく、更に好ましくは、０．１Ｐａ以上１００Ｐａ以下であり、１Ｐａ以上５０Ｐａ以下が最も好ましい（図４参照）。
ガス圧力がこのような値であれば、絶縁膜の誘電率を低くするために必要なガス曝露時間が、従来法のガス曝露時間（３０分）より、格段に短くなる（例えば、０．５分）。
従って、本半導体装置の製造方法によれば、機械的強度を強化するための処理（電子線照射等）がもたらす絶縁膜の誘電率増加を短時間で抑制することができる。
従って、本半導体装置の製造方法によれば、半導体装置の生産性が向上する。
尚、上記第２の工程に使用するガスは、水素、メタン、エチレン、アンモニア、シラン、及びヘキサメチルジシラザンからなる群から選ばれた何れか一つのガスであることが好ましい（図２及び図３参照）。
図５は、本実施例で説明する、半導体装置の製造方法に使用する製造装置２の構成を説明する図である。
本製造装置２は、大気から遮断された状態で、絶縁膜６が曝されるエネルギー線（例えば、電子線又は紫外線）を生成する発生装置１０を備える処理室８を具備している。
また、本製造装置２は、水素、炭素、窒素、及びシリコンからなる群から選ばれる元素を少なくても一つの元素を構成元素として含むガス（但し、窒素及びＨ２Ｏガスを除く）を上記処理室８に導入し、且つ上記絶縁膜６の比誘電率が降下した後、最初に上昇する時点より前に、上記ガスの導入を終了するガス導入装置１８を具備している。
更に詳細には、処理室８は、絶縁膜６の全面に電子線９を照射する発生装置１０を具備している。また、処理室８の内部には、半導体基板４が載置される試料支持台１２が設けられている。
この試料支持台１２は、半導体基板４の上に形成された絶縁膜６を加熱できるように、加熱装置１４を有するホットプレートとして作られている。
処理室８の排気は、真空排気口１６を介して行われる。なお、図示はされていないが、真空排気口１６の下流側には、開閉弁、圧力調節装置、および排気ポンプ（真空ポンプ）などが設置されている。従って、処理室８の内部から大気を排気した状態で、絶縁膜６をエネルギー線に曝すことができる。
更に、本製造装置２は、大気から遮断された状態を維持したまま、所定のガスを前記処理室８に導入し、且つ上記絶縁膜６の比誘電率が降下した後、最初に上昇する時点より前に、上記ガスの導入を終了するガス導入装置１８を具備している。ここで、所定のガスとは、水素、炭素、窒素、及びシリコンからなる群から選ばれる少なくても一つの元素を構成元素として含むガス（但し、Ｎ２及びＨ２Ｏガスを除く）である。
具体的には、この所定のガスとしては、水素、メタン、エチレン、アンモニア、シラン、及びヘキサメチルジシラザンからなる群から選ばれた何れか一つのガスが好ましい。
また、ガス導入装置１８は、上記所定のガスを供給するガス供給装置（図示せず）に接続されるバルブ２０を備えている。更に、ガス導入装置１８は、このバルブ２０の開閉を制御するガス導入制御装置２２を備えている。このガス導入制御装置２２は、絶縁膜６の比誘電率が降下した後、最初に上昇する時点より前に上記バルブ２０を閉じて、上記ガスの導入を終了させる。
尚、発生装置１０は、電子線を発生する装置（電子線源）でも、紫外線を発生する装置（例えば、高圧水銀ランプ）であってもよい。
図６Ａ乃至図６Ｎは、本実施例に従う半導体装置（例えば、グラフィック用の集積回路装置やマイクロプロセッサ）の製造方法を説明する工程断面図である。
まず、シリコンウウェハ２４に、素子間分離膜２６で分離され、ソース拡散層２８と、ドレイン拡散層３０と、ゲート電極３２を有する複数のトランジスタが形成される。ゲート電極３２は、サイドウォールシリコン系絶縁膜３４を有し、ゲート酸化膜の上に形成される（図６Ａ参照）。
次に、上記トランジスタが形成されたＳｉウェハ２４の上に、第１の層間絶縁膜となるＳｉＯ２膜３６が、例えばＰ−ＣＶＤ法（plasma
chemical vapor deposition）によって形成される。その後、このＳｉＯ２膜３６の上にストッパ膜３８が形成され、更に、電極取り出し用のコンタクトホール４０が形成される（図６Ｂ参照）。
次に、コンタクトホ−ル４０の内部に、厚さ５０ｎｍのＴｉＯ４２が形成される。その後、ＷＦ６ガスと水素の混合ガスを原料として、コンタクトホール４０がＷで埋め込まれる。更に、この時ストップ膜３８の上に堆積したＷが、化学的機械研磨法（ＣＭＰ）により除去される。以上の工程により、第１の導体プラグ４４が形成される（図６Ｃ参照）。
次に、第１の導体プラグ４４及びストッパ膜３８の上に、化学的気相成長法（ＣＶＤ）により、厚さ３０ｎｍのＳｉＣ膜が形成される。尚、このＳｉＣ膜４６は、構成元素として、酸素と水素も含むＳｉＣ:Ｏ:Ｈ膜である。
次に、この第１のＳｉＣ:Ｏ:Ｈ膜４６の上に、上述した液状組成物（商品名：セラメート ＮＣＳ、触媒化成工業会社製）を原料とする多孔質絶縁膜が形成される（図６Ｄ参照）。ここで形成される第１の多孔質絶縁膜４８の厚さは１６０ｎｍであり、比誘電率は２．３である。また、弾性率は７．８Ｇｐａである。尚、多孔質絶縁膜の原料（液状組成物）及び形成手順は、上述した通りである。
すなわち、第１の多孔質絶縁膜４８は、ケイ素化合物を含む液状組成物を半導体基板に塗布し、塗布した前記液状組成物を焼結して形成した絶縁膜である。
上述したように、上記多孔質絶縁膜は、シロキサン結合（Ｓｉ−Ｏ−Ｓｉ結合）を有する絶縁膜である。このような多孔質絶縁膜の代わりに、同じくシロキサン結合を有する他の絶縁膜が用いられてもよい。
尚、絶縁膜の比誘電率が２．７以下の場合、絶縁膜の機械的強度が特に低くなるので、本実施例を適用する利点が大きくなる。従って、上記絶縁膜の比誘電率は、２．７以下が好ましく、２．５以下が更に好ましい。尚、絶縁膜の比誘電率は、通常２．０以上である。また、比誘電率が低くなると、機械的強度も低くなる。従って、上記絶縁膜の比誘電率は、２．０以上が好ましく、２．３以上が更に好ましい。
次に、第１の多孔質絶縁膜４８に対して、電子線照射による絶縁膜変性処理が実施される（図６Ｅ参照）。
まず、図５を参照して説明した製造装置２の試料支持第１２に、多孔質絶縁膜４８の形成されたＳｉウェハ２４が載置される。その後、処理室８の内部が、真空排気口１６を介して排気され真空になる。
次に、発生装置１０が生成した電子線９が、多孔質絶縁膜４８に照射される。電子線の線量及びエネルギーは、夫々、４０μＣ/ｃｍ２・ｍｉｎ及び５ｋｅＶである。また、電子線の照射時間は１０分である。
この電子線照射によって、大気から遮断された状態で、シロキサン結合を有する第１の多孔質絶縁膜４８の結合手が切断される。この時切断された結合手が再結合して、構成原子の強固なネットワークが形成される。その結果、第１の多孔質絶縁膜４８の機械的強度は、２０Ｇｐａに増加する。一方、第１の多孔質絶縁膜４８の比誘電率は、２．９（実効比誘電率は３．２）に増加する。
以上の工程は、シロキサン結合を有する多孔質絶縁膜４８の結合手を切断する工程である。
次に、第１の多孔質絶縁膜４８に対して、ガス曝露によるダングリングボンド終端処理が施される。
まず、電子線の照射後、ガス導入制御装置２２が、エチレンガスの供給装置（図示せず）に接続されたバルブ２０を開く。するとエチレンガスが、処理室８に流入する。処理室８の圧力は、真空排気口１６の下流側に設けられた圧力調節装置および排気ポンプによって、１Ｐａに保たれる。エチレンガスの導入は０．５分間継続され、その後、ガス導入制御装置２２がバルブ２０を閉じる。また、この時の基板温度（すわわち、多孔質絶縁膜４８の温度）は、室温（２５℃）である。
以上のような手順によって、第１の多孔質絶縁膜４８が大気から遮断された状態を維持したまま、エチレンガス５０に曝される（図６Ｆ参照）。このエチレンガスのへの曝露によって、再結合せずに第１の多孔質絶縁膜４８に取り残された未結合手（ダングリングボンド）が終端される。その結果、絶縁膜変性処理によって増加した第１の多孔質絶縁膜４８の比誘電率が、２．９から２．３に回復する。一方、機械的強度の指標である弾性率は、１７Ｇｐａという高い値を維持している。
以上のように、第１の多孔質絶縁膜４８が、絶縁膜変性処理とダングリングボンド終端処理を受けて第２の層間絶縁膜４９になる。
ところで、第１の多孔質絶縁膜４８の実効比誘電率は、処理時間に対して図１の実線のように変化する。図１に示すように、第１の多孔質絶縁膜４８をエチレンガスに暴露すると、実効比誘電率は下がり始め、０．５分で最小値（２．６）に到達する。その後、実効比誘電率は、この最小値に暫く止まり、１０分が経過した時点で上昇を開始する。
そこで本実施例では、この比誘電率が最初に上昇する時点（１０分〜１５分）よりも前の０．５分で、エチレンガスへの曝露を終了する。従って、エチレンガスの導入から０．５分で、バルブ２０を閉じる。
すなわち、第１の多孔質絶縁膜４８に対するエチレンガスの暴露によって第１の絶縁膜の比誘電率が下降した後、第１の絶縁膜４８の比誘電率が最初に上昇する時点よりも前に、エチレンガスへの曝露を終了する（図６Ｇ参照）。尚、実効比誘電率は、比誘電率より０．３ほど高い値になる。例えば、上記最小値２．６は、比誘電率２．３（＝２．６−０．３）に相当する。
次に、厚さ３０ｎｍの第２のＳｉＣ：Ｏ：Ｈ膜５２が、第１の多孔質絶縁膜４８の上に形成される（図６Ｈ参照）。
次に、第２のＳｉＣ：Ｏ：Ｈ膜５２と第２の層間絶縁膜４９となる第１の多孔質絶縁膜４８が、第２の層間絶縁膜４９に生成される配線溝に対応したジストマスクを用いて、ＣＦ４とＣＨＦ３の混合ガスを原料として形成されるＦ（フッ素）プラズマによってエッチングされる。このエッチングにより、幅１００ｎｍの第１の配線溝５４が形成される（図６Ｉ参照）。
次に、この配線溝５４に、厚さ１０ｎｍのＴａＮ層５６と、厚さ１０ｎｍのＣｕ層（図示せず）がスパッタにより形成される。ここで、ＴａＮ５６は、Ｃｕの絶縁膜への拡散を防止する拡散バリアとして働く。その後、上記Ｃｕ層をシード電極とする電解メッキにより、Ｃｕ５８が、６００ｎｍ形成される。その後、ＣＭＰにより配線溝５４の外側のＣｕが除去される（図６Ｊ参照）。以上の工程により第１のＣｕ配線６０が形成される。
次に、ＣＶＤ法により厚さ３０ｎｍの第１のＳｉＮ膜６２が、第１のＣｕ配線６０と第２のＳｉＣ：Ｏ：Ｈ膜５２の上に形成される（図６Ｋ参照）。
次に、第２のＳｉＣ：Ｏ：Ｈ膜５２の上に、厚さ１８０ｎｍの第２の多孔質絶縁膜６４が、形成される。その後、この第２の多孔質絶縁膜６４に対して、上述した絶縁膜変性処理とダングリングボンド終端処理が施される。更に、第２の多孔質絶縁膜６４の上に、厚さ３０ｎｍの第３のＳｉＣ：Ｏ：Ｈ膜６６が形成される。
次に、第３のＳｉＣ：Ｏ：Ｈ膜６６の上に、厚さ１６０ｎｍの第３の多孔質絶縁膜６８が、形成される。その後、第３の多孔質絶縁膜６８に対して、絶縁膜変性処理とダングリングボンド終端処理が施される。更に、第３の多孔質絶縁膜６８の上に、厚さ３０ｎｍの第４のＳｉＣ：Ｏ：Ｈ膜７０が形成される（図６Ｌ参照）。
ここで、第２及び第３の多孔質絶縁膜６４,６８は、夫々、第３及び第４の層間絶縁膜７２,７４になる。
尚、第２及び第３の多孔質絶縁膜６４,６８の形成方法は、第１の多孔質絶縁膜４８の形成方法と同じである。また、第２及び第３の多孔質絶縁膜６４,６８に施される絶縁膜変性処理及びダングリングボンド終端処理は、第１の多孔質絶縁膜４８に施される絶縁膜変性処理及びダングリングボンド終端処理と同じ処理である。
次に、第２の層間絶縁膜７２に形成されるビアホールに対応したレジストマスクを用い、ＣＦ４とＣＨＦ３の混合ガスを原料として形成されるＦ（フッ素）プラズマによって、第２及び第３の多孔質絶縁膜６４,６８がエッチングされる。この際、上記混合ガスの組成及び圧力を調整することにより、第４のＳｉＣ：Ｏ：Ｈ膜７０、第３の多孔質絶縁膜６８、第３のＳｉＣ：Ｏ：Ｈ膜６６、第２の多孔質絶縁膜６４、及び第１のＳｉＮ膜６２が順次エッチングされる。このエッチングにより、ビアホール７５が形成される（図６Ｍ参照）。
次に、第４のＳｉＣ：Ｏ：Ｈ膜７０と第３の多孔質絶縁膜６８が、第４の層間絶縁膜７４に形成される配線溝に対応したレジストマスクを用いて、ＣＦ４とＣＨＦ３の混合ガスを原料として生成されるＦ（フッ素）プラズマによってエッチングされる。このエッチングにより、幅１００ｎｍの第２の配線溝７６が形成される（図６Ｍ参照）。
次に、ビアホール７５と第２の配線溝７６に、厚さ１０ｎｍのＴａＮ層７８と、厚さ１０ｎｍのＣｕ層（図示せず）がスパッタにより形成される。ここで、ＴａＮ７８は、Ｃｕの絶縁膜への拡散を防止する拡散バリアとして働く。その後、上記Ｃｕ層をシード電極とする電解メッキにより、Ｃｕ８０が、１４００ｎｍ形成される。更に、ＣＭＰにより第２の配線溝７６の外側のＣｕが除去される。以上の工程により、第２のＣｕ配線８２と第２のプラグ８４が形成される。その後、ＣＶＤ法により厚さ３０ｎｍの第２のＳｉＮ膜８６が、第２のＣｕ配線８２と第４のＳｉＣ：Ｏ：Ｈ膜７０の上に形成される（図６Ｎ参照）。
以上の工程により、２層の配線層を有する半導体装置が完成する。但し、配線層の数は、２層に限られない。例えば、第３及び第４の層間絶縁膜７２,７４、第２のプラグ８４、及び第２のＣｕ配線８２を形成する上記工程と同じ工程によって、第５及び第６の層間絶縁膜、第３のプラグ、及び第３のＣｕ配線が形成されてもよい。
本実施例では、層間絶縁膜となる多孔質絶縁膜に絶縁膜変性処理が施されている。従って、多孔質絶縁膜の機械的強度が強化されているので、配線溝等の形成のためのＣＭＰが実施されても、多孔質絶縁膜が剥離することはない。
また、層間絶縁膜となる多孔質絶縁膜には、ダングリングボンド終端処理が施されている。従って、絶縁膜変性処理による比誘電率の増加が抑制されている。このため、配線間容量が小さくなり、これら多孔質絶縁膜を備えた半導体装置の信号遅延時間も小さくなる。
更に、本実施例で実施されるダングリングボンド終端処理は、多孔質絶縁膜をエチレンガスに極短時間（０．５分）曝すだけの処理である。従って、本実施例によれば、機械的強度が強化され且つ誘電率の低い層間絶縁膜を短時間で形成することができる。
図７及び図８は、ダングリングボンド終端処理の条件を種々変更して作製した半導体装置の特性（実効比誘電率及びストレスマイグレーションによる不良率）を説明する表である。
表の見方は、上述した表１及び表２の見方と略同じである。第２列目に記載された「電子線」、「紫外線」、及び「Ｏ２プラズマ」は、夫々、電子線照射、紫外線照射、及びＯ２プラズマへの曝露を表している。また、夫々の処理条件（電子線の照射条件等）は、表１及び表２に関連して説明した条件と同じである。
第３列乃至第６列には、ダングリングボンド終端処理の条件が記載されている。一方、第７及び第８列目には、上記半導体装置を測定して得られた特性が記載されている。尚、測定に用いた半導体装置は、層間絶縁膜となる多孔質絶縁膜に施される絶縁膜変性処理及びダングリングボンド終端の条件を除き、図６Ａ乃至図６Ｎを参照して説明した半導体装置と略同じ構造を有している。但し、配線層は３層である。
表１乃至表４を参照すれば明らかなように、同じ名称（例えば、「試料１」）を付された試料に対して施された処理（絶縁膜変性処理及びダングリングボンド終端処理）の条件は同じである。
実効比誘電率の測定方法は、既に説明した通りである。但し、Ｃｕ配線間容量の測定は、層間絶縁膜によって上下に隔てられた配線間で行われる。
ストレスマイグレーションによる不良率は、加熱処理によって配線抵抗が５０％以以上上昇した配線の割合である。加熱処理の温度及び時間は、２００℃及び５００時間である。
絶縁膜変性処理及びダングリングボンド終端処理が層間絶縁膜の実効比誘電率に及ぼす影響は、表１及び表２を参照して説明した、夫々の処理が絶縁膜の比誘電率に及ぼす影響と同じである（表１乃至表４の第７列目参照）。
表３及び表４の第８列には、ストレスマイグレーションによる不良率が記載されている。無処理の比較例７における、ストレスマイグレーション不良率は６％でしない。これに対して、絶縁膜変性処理処理が施されると、ストレスマイグレーションによる不良率は７６％〜８４％に急増する（比較例１〜３参照）。しかし、ダングリングボンド終端処理が施されると、ストレスマイグレーションによる不良率は６％〜２５％に減少する（試料１〜試料３１参照）。
ところで、表１及び２を参照して説明したように、絶縁膜変性処理が施されると絶縁膜の内部応力差は増大する。絶縁膜変性処理によるストレスマイグレーション不良率の増加は、この内部応力差の増加に起因するものと考えられる。
一方、絶縁膜変性処理の後にダングリングボンド終端処理が施されると、絶縁膜の内部応力差は減少する（表１及び表２の最終列参照）。この内部応力の減少によって、ストレスマイグレーションによる不良率も減少したと考えられる。
このように、本半導体装置の製造方法によれば、絶縁膜変性処理を層間絶縁膜となる絶縁膜に施しても、ストレスマイグレーションによる配線不良は殆ど増加しない。
図１には、ダングリングボンド終端処理の処理時間に対するストレスマイグレーションによる不良率の変化が破線で示されている。ストレスマイグレーションによる不良率は、実線で示した比誘電率と略同じように変化する。この事実は、双方の変化とも、同じ要因すなわちダングリングボンドの消滅及び再発生に起因することを示している。尚、図１に示された、ストレスマイグレーションによる不良率の変化は、表３及び表４に記載されたデータに基づくものである。
図４には、ダングリングボンド終端処理に用いたガスの圧力に対するストレスマイグレーションによる不良率の変化が破線で示されている。ガス圧力に対しても、ストレスマイグレーション不良率は、比誘電率（実線）と略同じように変化する。この事実も、双方の変化とも、同じ要因すなわちダングリングボンドの消滅及び再発生に起因することを示している。尚、図４に示された、ストレスマイグレーションによる不良率の変化も、表３及び表４に記載されたデータに基づくものである。
図９は、ダングリングボンド終端処理の温度とストレスマイグレーションによる不良率（破線）の関係を説明する図である。図９には、処理温度に対する実効比誘電率の変化も実線で示されている。横軸は処理温度である。右縦軸は、ストレスマイグレーションによる不良率である。左縦軸は実効比誘電率である。
図９に示された不良率の変化は、表３及び表４の試料７、１１〜１５で測定されたデータに基づいている。
図９の示すように、比誘電率は温度に依らず略一定であるが、ストレスマイグレーションによる不良率は処理温度が４００℃を超えると急激に増加する。
この急激な増加は、処理温度の上昇によって絶縁膜中に拡散したＣｕが絶縁膜の内部応力を増加させたためと考えられる。
ダングリングボンド終端処理の温度が高くなると、終端処理の速度は速くなる。特に、終端処理の温度が５０℃以上の場合には、終端速度の増加が明確に認められる。この点では、処理温度の上昇は好ましい。しかし、図９に示すように、処理温度が４００℃を超えるとストレスマイグレーションによる不良率が急増する。
従って、ダングリングボンド終端処理のため、絶縁膜がガスに曝露されている時の絶縁膜の温度は、０℃以上４００℃以下であることが好ましく、５０℃以上３００℃以下が更に好ましく、１００℃以上２００℃以下が最も好ましい。尚、上記絶縁膜の加熱は、試料支持台１２に設けられた加熱装置１４によって行うことができる（図５参照）。
ところで、上述した第１及び第２の配線溝５４,７６並びにビアホール７５を形成する工程では、ダングリングボンド終端処理後の多孔質絶縁膜４８,６４,６８がＦプラズマに曝されてエッチングされる。更に、この反応性イオンエッチングに用いられたレジストマスク膜を除去するためのアッシング処理に用いられるＯ２プラズマにも、多孔質絶縁膜４８,６４,６８は曝される。
これらの処理によって、多孔質絶縁膜４８,６４,６８のエッチング面近傍にダングリングボンドが形成される。このダングリングボンドを終端するために、Ｆプラズマによる反応性イオンエッチング及びＯ２プラズマによるアッシング処理の後、次の工程に進む前にダングリングボンド終端処理が行われることが好ましい。
すなわち、絶縁膜変性処理処理（第１の工程）が、上述したような絶縁膜の機械的強度を増加させる処理ではなく、絶縁膜を加工するための工程であってもよい。ここで、絶縁膜を加工するための処理とは、例えば上述したような、絶縁膜をプラズマ曝してエッチングする工程又は絶縁膜の上に形成されたフォトレジスト膜をプラズマに曝して除去する工程である。或いは、絶縁膜を加工するための工程は、上記反応性エッチング及び上記アッシング処理の双方が実施される工程であってもよい。
また、上述した製造方法では、絶縁膜を曝すエネルギー線は、電子線であった。しかし、絶縁膜を曝すエネルギー線は、紫外線であってもよい。
本実施例は、プラズマへの曝露によって、絶縁膜の結合手を切断する半導体装置の製造方法に関する。
図１０は、本実施例で使用する製造装置８８の構成を説明する図である。本製造装置８８の構成は、エネルギー線の発生装置１０の代わりに、プラズマの発生装置８９を具備する点を除き、図５を参照して説明した実施例１の製造装置２と同じである。従って、以下の説明は、当該相違点に関するものである。
本プラズマの発生装置８９は、試料支持台１２に対向する対向電極９０と、対向電極９０と試料支持台１２の間に高周波を印加する高周波電源９２（ＲＦ電源）を具備している。
また、対向電極９０には、プラズマの原料ガス９１（例えば、Ｏ２ガス）を供給するガス導入口９４が設けられている。更に、対向電極９０には、上記ガスを処理室８の内部に噴出させる噴出口９６が設けられている。
プラズマの原料ガスは、この噴出口から処理室８の内部に供給され、真空排気口１６を介して排気される。この時、処理室８の内部は、圧力調節装置（図示せず）によって一定の圧力に保持される。この状態で、高周波電源９２が、対向電極９０と試料支持台１２の間に高周波電力を印加すると、プラズマが発生する。
このプラズマへの曝露によって、絶縁膜６の結合手が切断される。その結果、絶縁膜６の機械的強度が強化される。
ここで、プラズマの原料となるガスは、例えばＯ２ガスやＨ２ガスである。尚、高周波電源９２が供給する高周波電力は、例えば２００Ｗである。また、プラズマ発生中の、原料ガス９１の圧力は、例えば１０Ｐａである。
このように絶縁膜をプラズマに曝露すると、エネルギー線への曝露と同様、絶縁膜の弾性率は増加する（表２の比較例３参照）。すなわち、プラズマへの曝露によっても、絶縁膜の機械的強度は強化される。また、絶縁膜の比誘電率も増加する。尚、絶縁膜の機械的強度の強化は、プラズマ中の電子やイオンが、絶縁膜の結合手を切断することに起因すると考えられる。
上述した製造装置８８を用いて、絶縁膜変性処理を行う点を除き、本実施例の半導体装置の製造方法は、実施例１の半導体装置の製造方法と略同じである。
表３及び表４には、Ｏ２プラズマを用いて製造した半導体装置の特性も記載されている（試料２６〜試料３１、比較例３）。
本実施例によれば、Ｏ２プラズマへの曝露によって増加した絶縁膜の誘電率をエチレンガス等への短時間の曝露によって抑制することができる（表３及び表４参照）。
表１乃至表４に示された結果は、（機械的強度強化のための）絶縁膜変性処理としては、公知の電子線照射と同様、紫外線照射及びプラズマへの絶縁膜の曝露が有効であることを示している。
これらの絶縁膜変性処理に使用する装置は、電子線照射源のように高電圧源を必要としないので、構成が簡素で低価格である。また、紫外線照射及びプラズマ曝露は、電子線照射と異なり、下地となるＳｉ基板に形成された電子デバイスに与えるダメージが少ない点でも優れている。
（変形例）
上述した例は、ＴＡＯＳおよびＡＳを原料として製造されるケイ素化合物を含む液状組成物を焼成して絶縁膜を形成し、この絶縁膜に絶縁膜変性処理及びダングリングボンド終端処理を施す半導体装置の製造方法である。
しかし、本半導体装置の製造に用いられる絶縁膜は、このような絶縁膜に限られない。
例えば、焼成されて絶縁膜となる液状組成物が、次のようなケイ素化合物を含むものであってもよい。このケイ素化合物（Ａ）は、ＴＡＯＳを、ＴＡＡＯＨの存在下で加水分解または部分加水分解した後の中間体を、ＡＳまたはその加水分解物もしくは部分加水分解物を混合して得られるケイ素化合物である。又は、このケイ素化合物（Ａ）は、上記混合して得られるケイ素化合物の一部または全部を加水分解して得られるケイ素化合物である。
尚、ＴＡＯＳとは、Ｔｅｔｒａａｌｋｙｌｏｒｔｈｏｓｉｌｉｃａｔｅのことである。また、ＴＡＡＯＨとは、Ｔｅｔｒａａｌｋｙｌａｍｍｏｎｉｕｍｈｙｄｒｏｘｉｄｅのことである。また、ＡＳとは、下記一般式（ＩＩ）で示されるＡｌｋｏｘｙｓｉｌａｎｅのことである。
ＸｎＳｉ（ＯＲ）４−ｎ ・・・・・（ＩＩ）
ここで、Ｘは、水素原子、フッ素原子、炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基、及びビニル基の何れかを表す。また、Ｒは、水素原子、炭素数１〜８のアルキル基、アリール基、及びビニル基の何れかを表す。また、ｎは、０〜３の整数である。
なお、このような絶縁膜も、上記実施例で説明した絶縁膜と同じようにナノサイズ（直径が１ｎｍ〜１０ｎｍ）の空孔を含む、所謂ナノクラスタリングシリカ（ＮＣＳ：Ｎａｎｏｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ）である。
更に、本半導体装置の製造に用いられる絶縁膜は、ケイ素と酸素とを主成分とする絶縁膜（ＳｉＯ含有絶縁膜）又はケイ素と酸素と炭素とを主成分とする絶縁膜（ＳｉＯＣ含有絶縁膜）であってもよい。或いは、上記絶縁膜は、ケイ素と酸素と炭素と水素とを主成分とする絶縁膜（ＳｉＯＣＨ含有絶縁膜）又はケイ素と酸素と炭素と窒素とを主成分とする絶縁膜（ＳｉＯＣＮ含有絶縁膜）であってもよい。または、上記絶縁膜は、ケイ素と酸素と炭素と窒素と水素とを主成分とする絶縁膜（ＳｉＯＣＮＨ含有絶縁膜ともいう）であってもよい。「主成分とする」とは、絶縁膜としての機能を損なわない程度に他の成分が共存していてもよいことを意味する。
ＳｉＯ含有絶縁膜は、ＳｉＯ２に近い原子組成割合を有する絶縁膜である。上記ナノクラスタリングシリカ（比誘電率は約２．２５）は、ＳｉＯ含有絶縁膜の一種である。また、炭素ドープSiO2膜（Carbon Dorped SiO2膜）に熱分解性化合物を添加し、更にこの熱分解性化合物を熱分解して形成した多孔質炭素ドープSiO2膜（Porous Carbon Doped SiO2膜；比誘電率は約２．５）もＳｉＯ含有絶縁膜の一種である。
ポリカルボシランやポリカルボキシシランを原料として製造される絶縁膜も、ＳｉＯＣ含有絶縁膜またはＳｉＯＣＨ含有絶縁膜の一種である。また、有機又は無機のＳＯＧ（spin
on glass;比誘電率は約２．７）も、ＳｉＯＣ含有絶縁膜またはＳｉＯＣＨ含有絶縁膜の一種である。
また、ＳｉＯＣＮ含有絶縁膜またはＳｉＯＣＨＮ含有絶縁膜としては、たとえばＣＶＤによる、ＳｉＣ：Ｎ膜（比誘電率は約７程度）等のＳｉＯＣＨＮ含有絶縁膜が知られている。
水分との相互作用の観点からは、ＳｉＯＣ含有絶縁膜、ＳｉＯＣＨ含有絶縁膜またはＳｉＯＣＨＮ含有絶縁膜を使用する場合にはＳｉＯＨ基が生じやすいので、本発明を適用することがより好ましい。本発明は、シリコン系絶縁膜がＳｉＯＣＨ含有絶縁膜をである場合に適用することが特に好ましい。
ところで、本半導体装置の製造方法では、絶縁膜は、絶縁膜変性処理を受けた後、大気から遮断されたまま、ダングリングボンド終端処理を施される。しかし、絶縁膜は、短時間であれば、一旦大気に曝されてから、ダングリングボンド終端処理を施されてもよい。
また、ダングリングボンド終端処理に使用するガスは、上述したガス（例えば、エチレンガス）以外のガス、例えばＮＦ３ガスのようにハロゲンを構成元素とするガスであってもよい。

Claims (17)

  1. シロキサン結合を有する絶縁膜を、エネルギー線又はプラズマに曝す第１の工程と、
    水素、炭素、窒素、及びシリコンからなる群から選ばれる少なくても一つの元素を構成元素として含むガス（但し、Ｎ２及びＨ２Ｏガスを除く）に前記絶縁膜を曝露する第２の工程とを備え、
    前記第２の工程において、前記絶縁膜に対する前記ガスの暴露によって前記絶縁膜の比誘電率が下降した後、前記絶縁膜の比誘電率が最初に上昇する時点よりも前に、前記曝露を終了する
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記曝露を行う時間が、０．５分以上で且つ１０分以下であることを、
    特徴とする半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法において、
    前記曝露中に於ける前記ガスの圧力が、０．０５Ｐａ以上で且つ７００Ｐａ以下であることを、
    特徴とする半導体装置の製造方法。
  4. 請求項１乃至３の何れか１項に記載の半導体装置の製造方法において、
    前記絶縁膜が、配線が形成される層間絶縁膜であって、
    前記第２の工程における前記絶縁膜の温度が、０℃以上４００℃以下であることを、
    特徴とする半導体装置の製造方法。
  5. 請求項１乃至４の何れか１項に半導体装置の製造方法において、
    前記ガスが、水素、メタン、エチレン、アンモニア、シラン、及びヘキサメチルジシラザンからなる群から選ばれた何れか一つのガスであることを、
    特徴とする半導体装置の製造方法。
  6. 請求項１乃至５の何れか１項に記載の半導体装置の製造方法において、
    前記エネルギー線が電子線又は紫外線であることを、
    特徴とする半導体装置の製造方法。
  7. 請求項１乃至６の何れか１項に記載の半導体装置の製造方法において、
    前記第１の工程が、前記絶縁膜の機械的強度を増加させる工程であることを、
    特徴とする半導体装置の製造方法。
  8. 請求項１乃至７の何れか１項に記載の半導体装置の製造方法において、
    前記第１の工程が、前記絶縁膜を加工する工程であることを、
    特徴とする半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記第１の工程が、前記絶縁膜をプラズマに曝してエッチングする工程及び前絶縁膜の上に形成されたフォトレジスト膜をプラズマに曝して除去する工程の何れか一方又は双方であることを、
    特徴とする半導体装置の製造方法。
  10. 請求項１乃至９の何れか１項に記載の半導体装置の製造方法において、
    前記絶縁膜の比誘電率が２．７以下で２．０以上であることを、
    特徴とする半導体装置の製造方法。
  11. 請求項１乃至１０の何れか１項に記載の半導体装置の製造方法において、
    前記絶縁膜が、ケイ素化合物を含む液状組成物を半導体基板に塗布し、塗布した前記液状組成物を焼結して形成した絶縁膜であることを、
    特徴とする半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法において、
    前記ケイ素化合物が、
    テトラアルキルオルソシリケート（ＴＡＯＳ）および下記一般式（Ｉ）で示されるアルコキシシラン（ＡＳ）を、テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＨ）の存在下で加水分解して得られるケイ素化合物であることを、
    特徴とする半導体装置の製造方法。
    ＸｎＳｉ（ＯＲ）４−ｎ （Ｉ）
    （式中、Ｘは水素原子、フッ素原子、または炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基もしくはビニル基を表し、Ｒは水素原子、または炭素数１〜８のアルキル基、アリール基もしくはビニル基を表す。また、ｎは０〜３の整数である。）
  13. 請求項１１に記載の半導体装置の製造方法において、
    前記ケイ素化合物が、
    テトラアルキルオルソシリケート（ＴＡＯＳ）をテトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の存在下で加水分解または部分加水分解した後の中間体に、下記一般式（ＩＩ）で示されるアルコキシシラン（ＡＳ）または前記アルコキシシランの加水分解物もしくは部分加水分解物を混合して得られるケイ素化合物、又は当該ケイ素化合物の一部または全部を加水分解して得られるケイ素化合物であることを、
    特徴とする半導体装置の製造方法。
    ＸｎＳｉ（ＯＲ）４−ｎ （ＩＩ）
    （式中、Ｘは水素原子、フッ素原子、または炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基もしくはビニル基を表し、Ｒは水素原子、または炭素数１〜８のアルキル基、アリール基もしくはビニル基を表す。また、ｎは０〜３の整数である。）
  14. シロキサン結合を有する絶縁膜の結合手を切断する第１の工程と、
    水素、炭素、窒素、及びシリコンからなる群から選ばれる少なくても一つの元素を構成元素として含むガス（但し、窒素及びＨ２Ｏガスを除く）に前記絶縁膜を曝露する第２の工程とを備え、
    前記第２の工程において、前記絶縁膜に対する前記ガスの暴露によって前記絶縁膜の比誘電率が下降した後、前記絶縁膜の比誘電率が最初に上昇する時点よりも前に、前記曝露を終了する
    ことを特徴とする半導体装置の製造方法。
  15. 絶縁膜が曝されるエネルギー線又はプラズマを生成する発生装置を備える処理室と、
    水素、炭素、窒素、及びシリコンからなる群から選ばれる少なくても一つの元素を構成元素として含むガス（但し、Ｎ２及びＨ２Ｏガスを除く）を前記処理室に導入し、且つ前記絶縁膜の比誘電率が降下した後、最初に上昇する時点より前に前記ガスの導入を終了するガス導入装置を、
    具備する半導体装置の製造装置。
  16. 請求項１５に記載の半導体装置の製造装置において、
    前記発生装置が電子線又は紫外線を発生する装置であることを、
    特徴とする半導体装置の製造装置。
  17. 請求項１５又は請求項１６に記載の半導体装置の製造装置において、
    前記ガスが、水素、メタン、エチレン、アンモニア、シラン、及びヘキサメチルジシラザンからなる群から選ばれる何れか一つのガスであることを、
    特徴とする半導体装置の製造装置。
JP2010541893A 2008-12-08 2008-12-08 半導体装置の製造方法及びその製造装置 Expired - Fee Related JP5565314B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/003642 WO2010067395A1 (ja) 2008-12-08 2008-12-08 半導体装置の製造方法及びその製造装置

Publications (2)

Publication Number Publication Date
JPWO2010067395A1 true JPWO2010067395A1 (ja) 2012-05-17
JP5565314B2 JP5565314B2 (ja) 2014-08-06

Family

ID=42242408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010541893A Expired - Fee Related JP5565314B2 (ja) 2008-12-08 2008-12-08 半導体装置の製造方法及びその製造装置

Country Status (4)

Country Link
US (1) US20110223766A1 (ja)
JP (1) JP5565314B2 (ja)
KR (1) KR101350020B1 (ja)
WO (1) WO2010067395A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9285334B2 (en) * 2013-06-06 2016-03-15 Zhi David Chen Hybrid dielectric moisture sensors

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6652922B1 (en) * 1995-06-15 2003-11-25 Alliedsignal Inc. Electron-beam processed films for microelectronics structures
US6284050B1 (en) * 1998-05-18 2001-09-04 Novellus Systems, Inc. UV exposure for improving properties and adhesion of dielectric polymer films formed by chemical vapor deposition
US6177143B1 (en) * 1999-01-06 2001-01-23 Allied Signal Inc Electron beam treatment of siloxane resins
JP3888794B2 (ja) * 1999-01-27 2007-03-07 松下電器産業株式会社 多孔質膜の形成方法、配線構造体及びその形成方法
KR100364054B1 (ko) * 1999-06-08 2003-02-07 에이에스엠 저펜 가부시기가이샤 반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법
US6346489B1 (en) * 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
US20030104225A1 (en) * 2000-02-01 2003-06-05 Jsr Corporation Process for producing silica-based film, silica-based film, insulating film, and semiconductor device
JP4195773B2 (ja) * 2000-04-10 2008-12-10 Ｊｓｒ株式会社 層間絶縁膜形成用組成物、層間絶縁膜の形成方法およびシリカ系層間絶縁膜
US20030157340A1 (en) * 2000-02-01 2003-08-21 Jsr Corporation Process for producing silica-based film, silica-based film, insulating film, and semiconductor device
US6902771B2 (en) * 2000-02-01 2005-06-07 Jsr Corporation Process for producing silica-based film, silica-based film, insulating film, and semiconductor device
JP3419745B2 (ja) * 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
US7029826B2 (en) * 2000-06-23 2006-04-18 Honeywell International Inc. Method to restore hydrophobicity in dielectric films and materials
US6746969B2 (en) * 2000-10-20 2004-06-08 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
TW559860B (en) * 2001-05-10 2003-11-01 Toshiba Corp Method for manufacturing semiconductor device
US20040058090A1 (en) * 2001-09-14 2004-03-25 Carlo Waldfried Low temperature UV pretreating of porous low-k materials
US6756085B2 (en) * 2001-09-14 2004-06-29 Axcelis Technologies, Inc. Ultraviolet curing processes for advanced low-k materials
US20030054115A1 (en) * 2001-09-14 2003-03-20 Ralph Albano Ultraviolet curing process for porous low-K materials
US7083991B2 (en) * 2002-01-24 2006-08-01 Novellus Systems, Inc. Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
JP4225765B2 (ja) * 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
US7709371B2 (en) * 2003-01-25 2010-05-04 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
US7074727B2 (en) * 2003-07-09 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Process for improving dielectric properties in low-k organosilicate dielectric material
US7147900B2 (en) * 2003-08-14 2006-12-12 Asm Japan K.K. Method for forming silicon-containing insulation film having low dielectric constant treated with electron beam radiation
US7345000B2 (en) * 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
US7553769B2 (en) * 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film
US7611996B2 (en) * 2004-03-31 2009-11-03 Applied Materials, Inc. Multi-stage curing of low K nano-porous films
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
US20060128166A1 (en) * 2004-12-09 2006-06-15 Fujitsu Limited Semiconductor device fabrication method
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
US7357977B2 (en) * 2005-01-13 2008-04-15 International Business Machines Corporation Ultralow dielectric constant layer with controlled biaxial stress
JP4563894B2 (ja) * 2005-08-19 2010-10-13 富士通株式会社 シリカ系被膜の製造方法および半導体装置の製造方法
JP4634923B2 (ja) * 2005-12-15 2011-02-16 株式会社東芝 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法

Also Published As

Publication number Publication date
JP5565314B2 (ja) 2014-08-06
US20110223766A1 (en) 2011-09-15
KR20110091533A (ko) 2011-08-11
WO2010067395A1 (ja) 2010-06-17
KR101350020B1 (ko) 2014-01-13

Similar Documents

Publication Publication Date Title
JP5567588B2 (ja) 酸素含有前駆体を用いる誘電体バリアの堆積
JP4667165B2 (ja) 半導体装置の製造方法
KR102291889B1 (ko) 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법
Baklanov et al. Impact of VUV photons on SiO2 and organosilicate low-k dielectrics: General behavior, practical applications, and atomic models
US7256139B2 (en) Methods and apparatus for e-beam treatment used to fabricate integrated circuit devices
US7851232B2 (en) UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
JP5548332B2 (ja) 半導体デバイスの製造方法
KR101147920B1 (ko) 실리콘 산화막의 성막 방법, 실리콘 산화막, 반도체 장치, 반도체 장치의 제조 방법 및 라이너 막의 성막 방법
JP2012009899A (ja) 誘電体膜の材料特性を高めるための活性化学的方法
JP2008117903A (ja) 半導体装置の製造方法
JP2018512727A (ja) 高品質薄膜を形成するための周期的連続処理
JP2008103586A (ja) 半導体装置の製造方法および半導体装置
TW559860B (en) Method for manufacturing semiconductor device
US20130247825A1 (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
TW200531168A (en) Resist removal method and semiconductor device manufactured by using the same
JP5565314B2 (ja) 半導体装置の製造方法及びその製造装置
JP2009289996A (ja) 半導体装置の製造方法および半導体装置
KR101443999B1 (ko) 반도체 장치의 제조 방법
JP5304033B2 (ja) 半導体装置の製造方法
JP5396837B2 (ja) 半導体装置の製造方法
JP2023541932A (ja) 低κ誘電体膜を堆積するためのシステム及び方法
TW469574B (en) Manufacturing process of low K material

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140602

R150 Certificate of patent or registration of utility model

Ref document number: 5565314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees