KR100364054B1 - 반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법 - Google Patents
반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법 Download PDFInfo
- Publication number
- KR100364054B1 KR100364054B1 KR10-1999-0021184A KR19990021184A KR100364054B1 KR 100364054 B1 KR100364054 B1 KR 100364054B1 KR 19990021184 A KR19990021184 A KR 19990021184A KR 100364054 B1 KR100364054 B1 KR 100364054B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- dielectric constant
- gas
- insulating film
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
- H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
재료 가스 (sccm) | 아르곤(sccm) | 헬륨(sccm) | 반응 가스총유량 | Rt(msec) | 비유전 상수 | |
C.Ex. 1(PM-DMOS) | 100 | 775 | 775 | 1650 | 30 | 3.41 |
C.Ex. 2(PM-DMOS) | 100 | 550 | 550 | 1200 | 41 | 3.41 |
C.Ex. 3(PM-DMOS) | 100 | 430 | 430 | 960 | 51 | 3.40 |
C.Ex. 4(PM-DMOS) | 100 | 310 | 310 | 720 | 68 | 3.35 |
C Ex. 5(PM-DMOS) | 100 | 140 | 140 | 480 | 103 | 3.10 |
C Ex. 6(PM-DMOS) | 100 | 100 | 100 | 300 | 165 | 2.76 |
C Ex. 7(PM-DMOS) | 100 | 70 | 70 | 240 | 206 | 2.64 |
C Ex. 8(PM-DMOS) | 100 | 10 | 10 | 120 | 412 | 2.45 |
Ex. 1 | 100 | 0 | 0 | 100 | 494 | 2.43 |
Ex. 2 | 50 | 0 | 0 | 50 | 988 | 2.55 |
Ex. 3(27MHz) | 50 | 0 | 0 | 50 | 988 | 2.56 |
재료 가스 | 형성시 | 고온 및 고습에서의 1시간 | |
실시예 1 | PM-DMOS | 2.43 | 2.43 |
실시예 2 | DM-DMOS | 2.55 | 2.55 |
실시예 3 | DM-DMOS | 2.56 | 2.56 |
Claims (12)
- 플라즈마 처리에 의해 반도체 기판상에 목적하는(target) 비유전상수를 갖는 실리콘 폴리머 절연막을 형성하는 방법에 있어서,반도체 기판이 배치되어있는 플라즈마 CVD 처리용 반응실 내에 실리콘 함유 탄화수소의 실리콘에 두 개 이하의 알콕시군이 부착되거나 알콕시군이 부착되지 않는 실리콘 함유 탄화수소를 포함하는 재료 가스를 도입하는 단계;상기 재료 가스를 포함하는 반응 가스가 존재하는 상기 반응실 내에서 플라즈마 중합 반응을 활성화시켜, 실리콘 폴리머막을 반도체 기판상에 형성하는 단계; 및,상기 반응실 내에서의 상기 재료 가스의 상주 시간을 실리콘 폴리머막의 비유전 상수가 상기 목적하는 값(target value) 이하로 될 때까지 연장시키기 위해, 상기 반응 가스의 유량을 제어하는 단계를 포함하는 것을 특징으로 하는 실리콘 폴리머 절연막의 형성방법.
- 제 1항에 있어서,상기 상주 시간은 상기 비유전 상수를 상기 상주 시간과 상관시킴으로써 결정되는 것을 특징으로 하는 실리콘 폴리머 절연막의 형성방법.
- 제 1항에 있어서,상기 실리콘 함유 탄화수소 화합물 내에 존재하는 알콕시가 1 내지 3개의 탄소 원자를 갖는 것을 특징으로 하는 실리콘 폴리머 절연막의 형성방법.
- 제 1항에 있어서,실리콘 함유 탄화수소 화합물에 존재하는 탄화수소가 1 내지 6개의 탄소 원자를 갖는 것을 특징으로 하는 실리콘 폴리머 절연막의 형성방법.
- 제 1항에 있어서,실리콘 함유 탄화수소 화합물이 1 내지 3개의 실리콘 원자를 갖는 것을 특징으로 하는 실리콘 폴리머 절연막의 형성방법.
- 제 1항에 있어서,실리콘 함유 탄화수소 화합물이 화학식 SiαOα-1R2α-β+2(OCnH2n+1)β을 가지며, 여기서 α는 1 내지 3의 정수, β는 0, 1 또는 2, n은 1 내지 3의 정수, R은 Si에 부착된 C1-6탄화수소인 것을 특징으로 하는 실리콘 폴리머 절연막의 형성방법.
- 제 1항에 있어서,상기 실리콘 함유 탄화수소 화합물이 다음의 화학식으로 표현되는 물질들로 이루어진 화합물군 중에서 선택되는 것을 특징으로 하는 실리콘 폴리머 절연막의 형성방법.,,,,여기서, R1, R2, R3, R4, R5, R6는 독립적으로 CH3, C2H3, C2H5, C3H7또는 C6H5이고, m, n은 1 내지 6의 정수이다
- 제 1항에 있어서,상기 반응 가스의 유량이 상기 실리콘 폴리머막의 비유전 상수가 3.30 미만이 되도록 제어되는 것을 특징으로 하는 실리콘 폴리머 절연막의 형성방법.
- 제 1항에 있어서,상기 반응 가스의 상기 상주 시간의 상기 소정값이 상기 반응 가스의 상주 시간과 막의 비유전 상수와의 상관에 의해 정해지는 것을 특징으로 하는 실리콘 폴리머 절연막의 형성방법.
- 제 1항에 있어서,상기 반응 가스는, 상기 실리콘 폴리머막에 있어 메탈군과 Si-O-Si 본 구조(bone structure)를 형성하기 위해 선택되는 것을 특징으로 하는 실리콘 폴리머 절연막의 형성방법.
- 제 1항에 있어서,상기 목적하는 값(target value)은 3.3이하의 비유전상수인 것을 특징으로 하는 실리콘 폴리머 절연막의 형성방법.
- 제 1항에 있어서,상기 상주 시간, Rt는 100msec 이상 인 것을 특징으로 하는 실리콘 폴리머 절연막의 형성방법.여기서, Rt[s] = 9.42x107(Pr·Ts)/(Ps·Tr)rw 2d/F,Pr: 반응실 압력(Pa),Ps: 표준 대기 압력(Pa),Tr: 반응 가스의 평균 온도(K),Ts: 표준 온도 (K),rw: 실리콘 기판의 반지름(m),d: 실리콘 기판과 상위 전극 사이의 공간 (m),F: 반응 가스의 총유량(sccm) 이다.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0021184A KR100364054B1 (ko) | 1999-06-08 | 1999-06-08 | 반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0021184A KR100364054B1 (ko) | 1999-06-08 | 1999-06-08 | 반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010001759A KR20010001759A (ko) | 2001-01-05 |
KR100364054B1 true KR100364054B1 (ko) | 2003-02-07 |
Family
ID=37514219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0021184A KR100364054B1 (ko) | 1999-06-08 | 1999-06-08 | 반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100364054B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101350020B1 (ko) * | 2008-12-08 | 2014-01-13 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조방법 |
-
1999
- 1999-06-08 KR KR10-1999-0021184A patent/KR100364054B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010001759A (ko) | 2001-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100364053B1 (ko) | 반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법 | |
US6432846B1 (en) | Silicone polymer insulation film on semiconductor substrate and method for forming the film | |
US6383955B1 (en) | Silicone polymer insulation film on semiconductor substrate and method for forming the film | |
US6852650B2 (en) | Insulation film on semiconductor substrate and method for forming same | |
JP3726226B2 (ja) | 絶縁膜及びその製造方法 | |
KR100453612B1 (ko) | 유전율이 낮은 수소화된 옥시탄화규소 막의 제조방법 | |
US6559520B2 (en) | Siloxan polymer film on semiconductor substrate | |
US6881683B2 (en) | Insulation film on semiconductor substrate and method for forming same | |
US6784123B2 (en) | Insulation film on semiconductor substrate and method for forming same | |
KR20020070436A (ko) | 무기/유기 유전체 막의 증착 시스템 및 증착 방법 | |
KR100364054B1 (ko) | 반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법 | |
JP3197007B2 (ja) | 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法 | |
US7585789B2 (en) | Method for forming porous insulation film | |
JP3814797B2 (ja) | 半導体基板上のシリコン重合体絶縁膜を形成する方法 | |
KR100926722B1 (ko) | 반도체 기판상의 실록산 중합체막 및 그 제조방법 | |
JP3197008B2 (ja) | 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法 | |
KR100364055B1 (ko) | 반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법 | |
JP4651076B2 (ja) | 半導体基板上の絶縁膜の形成方法 | |
JP3934387B2 (ja) | 半導体基板上に低誘電率を有する膜を形成する方法 | |
JP2002353209A (ja) | 半導体装置用の低誘電率絶縁膜を形成する方法 | |
JP2003297821A (ja) | 半導体基板上のシロキサン重合体膜及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20131101 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20141107 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20161028 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20171027 Year of fee payment: 16 |
|
EXPY | Expiration of term |