JP3934387B2 - 半導体基板上に低誘電率を有する膜を形成する方法 - Google Patents
半導体基板上に低誘電率を有する膜を形成する方法 Download PDFInfo
- Publication number
- JP3934387B2 JP3934387B2 JP2001320056A JP2001320056A JP3934387B2 JP 3934387 B2 JP3934387 B2 JP 3934387B2 JP 2001320056 A JP2001320056 A JP 2001320056A JP 2001320056 A JP2001320056 A JP 2001320056A JP 3934387 B2 JP3934387 B2 JP 3934387B2
- Authority
- JP
- Japan
- Prior art keywords
- reaction
- reaction gas
- gas
- film
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、概して半導体技術に関し、特にプラズマCVD（化学気相成長）装置を使うことによって半導体基板上に形成される低誘電率（低-kと呼ぶ）を有する膜に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
近年の半導体装置の高集積化への要求の高まりから、多層配線技術が非常に注目されている。しかし、これらの多層配線構造において、個々の配線間の容量が高速動作を妨げている。この配線間容量を減少させるために、絶縁膜の比誘電率を下げる必要がある。そこで、比較的低い比誘電率を有するさまざまな材料が絶縁膜として開発されてきた。また、SiNのようなハードマスクが半導体構造の形成に使用されるが、そのような膜は約8の比誘電率を有する。ハードマスクが低誘電率を有することも好適である。
【０００３】
従来、そのような膜はプラズマCVD法及びスピンコート法によって形成されてきた。しかし、スピンコート法はシリコン基板上に材料が均等に塗布されないといった問題及びコーティング処理後のキュアシステムのコストが高いといった問題を有する。プラズマCVD法において、液体材料（例えば、P-TMOS、フェニルトリメトキシシラン）が使用され、該材料はバブリング法によって気化される。バブリング法は、アルゴンガスのようなキャリアガスを材料内へ通過させることによって得られる液体材料の蒸気がキャリアガスとともに反応チャンバ内に導入されるところの方法である。この方法は一般に材料ガスを流すために大量のキャリアガスを必要とする。比誘電率は低くならない。
【０００４】
さらに、上記膜に加え、従来シリコン酸化膜SiOxが絶縁膜として使用されている。しかし、シリコン酸化膜は約4.0の比誘電率を有する。
【０００５】
【課題を解決するための手段】
したがって、本発明の主要な目的は、低い比誘電率、高い耐熱性、高い耐吸湿性及び高い密着性を有する膜を形成する方法を与えることである。
【０００６】
本発明の他の目的は、高価な装置を必要とせず低い比誘電率を有する絶縁膜を簡単に形成するための方法を与えることである。
【０００７】
本発明の見地にしたがって、プラズマ反応によってリアクタ内で半導体基板上に低い比誘電率を有する膜を形成する方法において、改良点はリアクタ内での反応ガスの滞留時間Rtを100msec≦Rtとなるように延長することから成る。
【０００８】
Rt[s]=9.42×107(Pr・Ts／Ps・Tr)rw 2d／F
ここで、Pr：反応チャンバ圧力(Pa)
Ps：標準気圧(Pa)
Tr：反応ガスの平均温度(K)
Ts：標準温度(K)
rw：シリコン基板の半径(m)
d：シリコン基板と上部電極との間隔(m)
F：反応ガスの総流量(sccm)
上記において、Rtは(i)反応ガスの流量を減少させること、(ii)反応空間を大きくすること、または(iii)反応圧力を増加させること、などによって延長される。
【０００９】
実施例において、低-k膜を形成するための反応ガスは、Si(CH3)nH4-n(n=1-4)、Si2(CH3)nH6-n(n=1-6)、C5F5、C6Fn(n=6-12)、CnF2n+2(n>1)、CHnF4-n(n=1-4)、SixF2x+2(x=1-4)、SiHnF4-n(n=1-4)、SinH2n+2(n=1-3)、Si(OCnH2n+1)4(n=1-2)及びSiF(OCnH2n+1)3(n=1-2)から成るグループから選択される少なくともひとつから成る。
【００１０】
他の実施例において、低-k膜を形成するための反応ガスは、C5F5、C6Fn(n=6-12)、CnF2n+2(n≧1)、CHnF4-n(n=1-4)、SixF2x+2(x=1-4)及びSiHnF4-n(n=1-4)から成るグループから選択された少なくともひとつと組み合わせた、SiαOα -1R2 α - β +2(OCnH2n+1)β（ここでRは炭化水素、α及びβは整数であり、Siα(CH3)2(OCH3)2を含む）から成るグループから選択された少なくともひとつから成る。
【００１１】
さらに他の実施例において、SiC、SiCH、SiNC若しくはSiNCH膜のような低-kハードマスクを形成するための反応ガスは、Si(CH3)nH4-n(n=1-4)、Si2(CH3)nH6-n(n=1-6)、(CH3)3SiNHSi(CH3)3及び(CH3)3SiNCH3Si(CH3)3から成るグループから選択された少なくともひとつの化合物から成る。
【００１２】
実施例において、本発明はプラズマ処理によって半導体基板上に絶縁膜を形成するための方法として、
半導体基板が配置されるところのプラズマCVD処理用の反応チャンバ内に材料ガスを導入する工程と、
キャリアガスを導入する工程と、
材料ガス及びキャリアガスから成る反応ガスが存在するところの反応チャンバ内でプラズマ反応を活性化し、反応チャンバ内での反応ガスの滞留時間Rtが100msec≦Rtとなるよう延長させるべく反応ガスの流量を制御することによって半導体基板上に低い誘電率を有する膜を形成する工程を含む。
【００１３】
発明及び従来技術に対する利点を要約する目的で、発明のある目的及び利点が上述されてきた。もちろん、必ずしもそのような目的若しくは利点のすべてが発明のあらゆる特定の実施例にしたがって達成されないことは理解されるべきである。したがって、例えば、当業者はここで教示され若しくは提案されるような他の目的若しくは利点を必ずしも達成することなくここで教示されるようなひとつの利点も複数の利点を達成し若しくは最適化するように、発明が実施され若しくは実行されることを認識するであろう。
【００１４】
本発明のさらなる見地、特徴及び利点は以下の好適実施例の詳細な説明から明らかになるであろう。
【００１５】
本発明のこれら及び他の特徴は好適実施例の図面を参照して説明されるが、それは図示するのが目的であり発明を限定するものではない。
【００１６】
【発明の実施の形態】
反応ガスの滞留時間は、反応チャンバの反応空間のキャパシティ、反応に適応される圧力及び反応ガスの総流量に基づいて決定される。反応圧力は通常1〜10Torr(133〜1333Pa)であるが、安定なプラズマを維持するために好適には3〜7Torr(399〜931Pa)である。この反応圧力は反応ガスの滞留時間を延長するために比較的高い。反応ガスの総流量は生成膜の比誘電率を減少するのに重要である。滞留時間を制御するために添加ガスに対する材料ガスの比率を制御することは必要ではない。一般に、滞留時間が長いほど、比誘電率はより低くなる。膜を形成するのに必要な材料ガス流量は所望の蒸着速度及び膜が形成される基板面積に依存する。例えば、300nm/minの蒸着速度で基板（r（半径）＝100mm）上に膜を形成するためには、少なくとも50sccmの材料ガスが反応ガス内に含まれていることが期待される。それは基板表面積(m2)当たりほぼ1.6×102sccmである。総流量は滞留時間(Rt)によって定義される。Rtが以下に説明されるように定義されるとき、Rtの好適範囲は100msec≦Rtであり、より好適には200msec≦Rt≦5sec、さらに好適には500msec≦Rt≦4secである。従来のプラズマTEOSにおいて、一般にRtは10〜30msecの範囲内にある。
【００１７】
Rt[s]=9.42×107(Pr・Ts／Ps・Tr)rw 2d／F
ここで、Pr：反応チャンバ圧力(Pa)
Ps：標準気圧(Pa)
Tr：反応ガスの平均温度(K)
Ts：標準温度(K)
rw：シリコン基板の半径(m)
d：シリコン基板と上部電極との間隔(m)
F：反応ガスの総流量(sccm)
上記において、滞留時間はガス分子が反応チャンバ内に留まる平均時間間隔を意味する。滞留時間(Rt)はRt=αV/Sで計算され、ここでVはチャンバの容積(cc)であり、Sは反応ガスの体積(cc/s)であり、αは反応チャンバの形状及びガスの吸気口と排気口との間の位置関係によって決定される係数である。反応チャンバ内の反応空間は基板の表面(πr2)及び上部電極と下部電極との間の空間によって画成される。反応空間を通じて流れるガス流量を考慮すると、αは1/2と推定される。上記公式でαは1/2である。
【００１８】
方程式に記載されるように、Rtは反応ガスの流量を減少させるか若しくは反応圧力を増加させることによってのみではなく、反応空間を拡大することによっても延長される。適用可能な基板の半径(rw(m))は0.02から1ｍの範囲であり、好適には0.07から0.15mである。その場合、基板と反応チャンバの上部電極との間隔(d(m))は0.005から0.5m、Rtを十分に延長するためには好適には0.02から0.05mの範囲に設定される。
【００１９】
真空排気された反応チャンバは、ラジオ周波数例えば13.56MHz若しくは27MHzを低周波数例えば400Hzと結合し若しくは結合せずに有する高周波RF電圧によって付勢される。RFパワーはプラズマ反応を抑制し生成膜内に低誘電率を示すボイドを形成するよう比較的小さい。好適には、電極面積あたりのRFパワーは6.4×102から8.0×104W/m2（より好適には1.6×104から4.8×104W/m2(27MHz)及び0から3.2×104W/m2（より好適には6.4×103から1.6×104W/m2）(400kHz)である。
【００２０】
反応ガスの平均温度は膜のタイプによって好適には473から723K（より好適には573から723K）である。
【００２１】
低-k絶縁膜を形成するための実施例において、反応ガスはSi(CH3)nH4-n(n=1-4)、Si2(CH3)nH6-n(n=1-6)、C6Fn(n=6-12)、CnF2n+2(n>1)、CHnF4-n(n=1-4)、SixF2x+2(x=1-4)、SiHnF4-n(n=1-4)、SinH2n+2(n=1-3)、Si(OCnH2n+1)4(n=1-2)及びSiF(OCnH2n+1)3(n=1-2)から成るグループから選択される少なくともひとつから成る。
【００２２】
低-k絶縁膜を形成するための他の実施例において、反応ガスはC5F5、C6Fn(n=6-12)、CnF2n+2(n≧1)、CHnF4-n(n=1-4)、SixF2x+2(x=1-4)及びSiHnF4-n(n=1-4)から成るグループから選択された少なくともひとつと組み合わせた、SiαOα -1R2 α - β +2(OCnH2n+1)β（ここでRは炭化水素、α及びβは整数であり、Siα(CH3)2(OCH3)2を含む）から成るグループから選択された少なくともひとつから成る。
【００２３】
SiC、SiCH、SiNC若しくはSiNCH膜のような低-kハードマスクを形成するためのさらに他の実施例において、反応ガスは、Si(CH3)nH4-n(n=1-4)、Si2(CH3)nH6-n(n=1-6)、(CH3)3SiNHSi(CH3)3及び(CH3)3SiNCH3Si(CH3)3から成るグループから選択された少なくともひとつの化合物から成る。
【００２４】
比誘電率を低下させるひとつの理論は、鎖及び分岐が構造中にボイドを形成するところの大きな分子が形成されるような方法での材料ガス化合物の選択活性化である。付加的に、膜は優れた熱安定性、耐吸湿性、機械的強度、膜品質、密着性及び生産性を示す。
【００２５】
本発明のさらなる見地、特徴及び利点は以下の好適実施例の詳細な説明から明らかとなる。
【００２６】
図１は本発明で使用可能なプラズマCVD装置を図式的に示す。この装置は反応ガス供給装置12及びプラズマCVD装置1から成る。反応ガス供給装置12は、複数のライン13、ライン13に配置された制御バルブ8及びガス入口ポート14、15及び16から成る。流量制御器7は所定の体積に材料ガスの流量を制御するために個々の制御バルブ8に結合されている。液体反応材料18を収容する容器は液体を直接的に気化させる気化装置17に結合されている。プラズマCVD装置1は反応チャンバ6、ガス入口ポート5、サセプタ3及びヒータ2を含む。円形ガス拡散板10はガス入口ポートのすぐ下に配置される。ガス拡散板10はその底面に複数の細孔を有し、そこから半導体基板4へ反応ガスを噴射することができる。反応チャンバ6の底部には排気ポート11が存在する。この排気ポート11は外部の真空ポンプ（図示せず）に結合されており、その結果反応チャンバ6の内部は真空排気される。サセプタ3はガス拡散板10に面して平行に配置される。サセプタ3は半導体基板4を表面上に載置しかつヒータ2で加熱する。ガス入口ポート5は反応チャンバ6から絶縁され、外部の高周波電源9に結合されている。択一的に、サセプタ3が電源9に結合されてもよい。こうして、ガス拡散板10及びサセプタ3は高周波電極として機能しかつ半導体基板4の表面付近にプラズマ反応領域を生成する。
【００２７】
本発明のプラズマCVD装置を使って半導体基板上に膜を形成するための方法は、プラズマCVD装置1の反応チャンバ6に材料ガスを導入する工程と、流量の実質的に減少した添加／キャリアガスを反応チャンバ６内に導入する工程と、材料ガス及びキャリアガスから作られる混合ガスが反応ガスとして使用されるところのプラズマ反応によって半導体基板上に膜を形成する工程と、から成る。キャリアガス流量の減少が反応ガスの総流量の実質的減少をもたらすことは注目すべき特徴である。この特徴は以下により詳細に説明される。
【００２８】
材料ガスは混合ガスであり得る。使用される添加／キャリアガスはアルゴンガス及びヘリウムガスである。アルゴンガスは主にプラズマを安定させるために使用され、ヘリウムガスはプラズマの均一性及び絶縁膜の厚さの均一性を改良するために使用される。
【００２９】
図１において、ガス入口ポート14を通じて供給される不活性ガスは、シリコン系炭化水素化合物である液体反応材料18をライン13を通じて制御バルブ8へ押し出す。制御バルブ8は液体反応材料18の流量を流量制御器7で制御し、その結果それは所定の体積を超えることはない。減少したシリコン系炭化水素化合物は上記した直接気化方式によって気化されるよう気化装置17へ向かう。アルゴン及びヘリウムは入口ポート15及び16を通じてそれぞれ供給され、バルブ8はこれらのガスの流量を制御する。その後、材料ガス及び添加ガスの混合物である反応ガスは、プラズマCVD装置1の入口ポート5へ供給される。すでに真空排気された反応チャンバ6の内部に配置されたガス拡散板10と半導体基板4との間の空間は、好適には27MHz及び400kHzの高周波RF電圧で付勢され、該空間はプラズマ領域として働く。連続的に、サセプタ3は半導体基板4をヒータ2で加熱し、基板4を所望な300〜400℃の所定の温度に維持する。ガス拡散板10の細孔を通じて供給される反応ガスは所定の時間半導体基板4の表面付近のプラズマ領域内に留まる。
【００３０】
もし滞留時間が短いと、線状重合体が十分に成長せず、その結果基板上に蒸着された膜は連続多孔質構造を形成しない。滞留時間は反応ガスの流量に反比例するので、反応ガスの流量の減少はその滞留時間を延長させる。
【００３１】
反応ガスの総流量を極端に減少させることは、添加ガスの流量を減少させることによって実行される。結果として、反応ガスの滞留時間は延長され、その結果線状重合体が十分に成長し、つづいて連続多孔質構造を有する絶縁膜が形成される。
【００３２】
気相中での反応を調整するために、少量の不活性ガス、酸化剤若しくは還元剤を反応チャンバに添加することが有効である。ヘリウム(He)及びアルゴン(Ar)は不活性ガスであり、24.56eV及び15.76eVの異なるイオン化エネルギーをそれぞれ有する。したがって、He若しくはArのいずれか若しくは両方を組み合わせて所定の量で添加することによって、気相中の材料ガスの反応が制御される。
【００３３】
【実施例】
実験におけるいくつかの好適結果が以下に説明される。これらの実験において、使用された材料ガスは表１に示されている。普通のプラズマCVD装置（EAGLE-10TM,日本エー・エス・エム株式会社）が実験装置として使用される。膜を形成するための条件もまた表に示されている。
【００３４】
滞留時間(Rt)は以下の式で定義される。
【００３５】
Rt[s]=9.42×107(Pr・Ts／Ps・Tr)rw 2d／F
この式の中で、各略語は以下のパラメータを示す。
【００３６】
Pr：反応チャンバ圧力(Pa)
Ps：標準気圧(Pa)
Tr：反応ガスの平均温度(K)
Ts：標準温度(K)
rw：シリコン基板の半径(m)
d：シリコン基板と上部電極との間隔(m)
F：反応ガスの総流量(sccm)
個々のパラメータは以下の値に固定されたが、流量のみは流量と比誘電率との間の関係を見出すために変化させた。
【００３７】
【表１】
表に示されるように、本発明の方法は低い比誘電率を有する膜を生成する。反応ガスの滞留時間を制御することによって、効果的かつ簡単に膜の比誘電率を制御できることがわかる。また、本発明の方法は高価な装置を使用することなく絶縁膜の単純な製造を実現する。
【００３８】
本発明の思想から離れることなく、多くのさまざまな修正が可能であることは当業者の知るところである。したがって、本発明の形式は単に例証であって本発明の態様を限定するものではないことは理解されるべきである。
【図面の簡単な説明】
【図１】図１は、本発明の絶縁膜を形成するために使用されるプラズマCVD装置を図示した略示図である。
【符号の説明】
1 プラズマCVD装置
2 ヒータ
3 サセプタ
4 半導体基板
5 ガス入口ポート
6 反応チャンバ
7 流量制御器
8 制御バルブ
9 RF電源
10 ガス拡散板
11 排気ポート
12 反応ガス供給装置
13 ライン
14 ガス入口ポート
15 ガス入口ポート
16 ガス入口ポート
17 気化装置
18 液体反応材料
【発明の属する技術分野】
本発明は、概して半導体技術に関し、特にプラズマCVD（化学気相成長）装置を使うことによって半導体基板上に形成される低誘電率（低-kと呼ぶ）を有する膜に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
近年の半導体装置の高集積化への要求の高まりから、多層配線技術が非常に注目されている。しかし、これらの多層配線構造において、個々の配線間の容量が高速動作を妨げている。この配線間容量を減少させるために、絶縁膜の比誘電率を下げる必要がある。そこで、比較的低い比誘電率を有するさまざまな材料が絶縁膜として開発されてきた。また、SiNのようなハードマスクが半導体構造の形成に使用されるが、そのような膜は約8の比誘電率を有する。ハードマスクが低誘電率を有することも好適である。
【０００３】
従来、そのような膜はプラズマCVD法及びスピンコート法によって形成されてきた。しかし、スピンコート法はシリコン基板上に材料が均等に塗布されないといった問題及びコーティング処理後のキュアシステムのコストが高いといった問題を有する。プラズマCVD法において、液体材料（例えば、P-TMOS、フェニルトリメトキシシラン）が使用され、該材料はバブリング法によって気化される。バブリング法は、アルゴンガスのようなキャリアガスを材料内へ通過させることによって得られる液体材料の蒸気がキャリアガスとともに反応チャンバ内に導入されるところの方法である。この方法は一般に材料ガスを流すために大量のキャリアガスを必要とする。比誘電率は低くならない。
【０００４】
さらに、上記膜に加え、従来シリコン酸化膜SiOxが絶縁膜として使用されている。しかし、シリコン酸化膜は約4.0の比誘電率を有する。
【０００５】
【課題を解決するための手段】
したがって、本発明の主要な目的は、低い比誘電率、高い耐熱性、高い耐吸湿性及び高い密着性を有する膜を形成する方法を与えることである。
【０００６】
本発明の他の目的は、高価な装置を必要とせず低い比誘電率を有する絶縁膜を簡単に形成するための方法を与えることである。
【０００７】
本発明の見地にしたがって、プラズマ反応によってリアクタ内で半導体基板上に低い比誘電率を有する膜を形成する方法において、改良点はリアクタ内での反応ガスの滞留時間Rtを100msec≦Rtとなるように延長することから成る。
【０００８】
Rt[s]=9.42×107(Pr・Ts／Ps・Tr)rw 2d／F
ここで、Pr：反応チャンバ圧力(Pa)
Ps：標準気圧(Pa)
Tr：反応ガスの平均温度(K)
Ts：標準温度(K)
rw：シリコン基板の半径(m)
d：シリコン基板と上部電極との間隔(m)
F：反応ガスの総流量(sccm)
上記において、Rtは(i)反応ガスの流量を減少させること、(ii)反応空間を大きくすること、または(iii)反応圧力を増加させること、などによって延長される。
【０００９】
実施例において、低-k膜を形成するための反応ガスは、Si(CH3)nH4-n(n=1-4)、Si2(CH3)nH6-n(n=1-6)、C5F5、C6Fn(n=6-12)、CnF2n+2(n>1)、CHnF4-n(n=1-4)、SixF2x+2(x=1-4)、SiHnF4-n(n=1-4)、SinH2n+2(n=1-3)、Si(OCnH2n+1)4(n=1-2)及びSiF(OCnH2n+1)3(n=1-2)から成るグループから選択される少なくともひとつから成る。
【００１０】
他の実施例において、低-k膜を形成するための反応ガスは、C5F5、C6Fn(n=6-12)、CnF2n+2(n≧1)、CHnF4-n(n=1-4)、SixF2x+2(x=1-4)及びSiHnF4-n(n=1-4)から成るグループから選択された少なくともひとつと組み合わせた、SiαOα -1R2 α - β +2(OCnH2n+1)β（ここでRは炭化水素、α及びβは整数であり、Siα(CH3)2(OCH3)2を含む）から成るグループから選択された少なくともひとつから成る。
【００１１】
さらに他の実施例において、SiC、SiCH、SiNC若しくはSiNCH膜のような低-kハードマスクを形成するための反応ガスは、Si(CH3)nH4-n(n=1-4)、Si2(CH3)nH6-n(n=1-6)、(CH3)3SiNHSi(CH3)3及び(CH3)3SiNCH3Si(CH3)3から成るグループから選択された少なくともひとつの化合物から成る。
【００１２】
実施例において、本発明はプラズマ処理によって半導体基板上に絶縁膜を形成するための方法として、
半導体基板が配置されるところのプラズマCVD処理用の反応チャンバ内に材料ガスを導入する工程と、
キャリアガスを導入する工程と、
材料ガス及びキャリアガスから成る反応ガスが存在するところの反応チャンバ内でプラズマ反応を活性化し、反応チャンバ内での反応ガスの滞留時間Rtが100msec≦Rtとなるよう延長させるべく反応ガスの流量を制御することによって半導体基板上に低い誘電率を有する膜を形成する工程を含む。
【００１３】
発明及び従来技術に対する利点を要約する目的で、発明のある目的及び利点が上述されてきた。もちろん、必ずしもそのような目的若しくは利点のすべてが発明のあらゆる特定の実施例にしたがって達成されないことは理解されるべきである。したがって、例えば、当業者はここで教示され若しくは提案されるような他の目的若しくは利点を必ずしも達成することなくここで教示されるようなひとつの利点も複数の利点を達成し若しくは最適化するように、発明が実施され若しくは実行されることを認識するであろう。
【００１４】
本発明のさらなる見地、特徴及び利点は以下の好適実施例の詳細な説明から明らかになるであろう。
【００１５】
本発明のこれら及び他の特徴は好適実施例の図面を参照して説明されるが、それは図示するのが目的であり発明を限定するものではない。
【００１６】
【発明の実施の形態】
反応ガスの滞留時間は、反応チャンバの反応空間のキャパシティ、反応に適応される圧力及び反応ガスの総流量に基づいて決定される。反応圧力は通常1〜10Torr(133〜1333Pa)であるが、安定なプラズマを維持するために好適には3〜7Torr(399〜931Pa)である。この反応圧力は反応ガスの滞留時間を延長するために比較的高い。反応ガスの総流量は生成膜の比誘電率を減少するのに重要である。滞留時間を制御するために添加ガスに対する材料ガスの比率を制御することは必要ではない。一般に、滞留時間が長いほど、比誘電率はより低くなる。膜を形成するのに必要な材料ガス流量は所望の蒸着速度及び膜が形成される基板面積に依存する。例えば、300nm/minの蒸着速度で基板（r（半径）＝100mm）上に膜を形成するためには、少なくとも50sccmの材料ガスが反応ガス内に含まれていることが期待される。それは基板表面積(m2)当たりほぼ1.6×102sccmである。総流量は滞留時間(Rt)によって定義される。Rtが以下に説明されるように定義されるとき、Rtの好適範囲は100msec≦Rtであり、より好適には200msec≦Rt≦5sec、さらに好適には500msec≦Rt≦4secである。従来のプラズマTEOSにおいて、一般にRtは10〜30msecの範囲内にある。
【００１７】
Rt[s]=9.42×107(Pr・Ts／Ps・Tr)rw 2d／F
ここで、Pr：反応チャンバ圧力(Pa)
Ps：標準気圧(Pa)
Tr：反応ガスの平均温度(K)
Ts：標準温度(K)
rw：シリコン基板の半径(m)
d：シリコン基板と上部電極との間隔(m)
F：反応ガスの総流量(sccm)
上記において、滞留時間はガス分子が反応チャンバ内に留まる平均時間間隔を意味する。滞留時間(Rt)はRt=αV/Sで計算され、ここでVはチャンバの容積(cc)であり、Sは反応ガスの体積(cc/s)であり、αは反応チャンバの形状及びガスの吸気口と排気口との間の位置関係によって決定される係数である。反応チャンバ内の反応空間は基板の表面(πr2)及び上部電極と下部電極との間の空間によって画成される。反応空間を通じて流れるガス流量を考慮すると、αは1/2と推定される。上記公式でαは1/2である。
【００１８】
方程式に記載されるように、Rtは反応ガスの流量を減少させるか若しくは反応圧力を増加させることによってのみではなく、反応空間を拡大することによっても延長される。適用可能な基板の半径(rw(m))は0.02から1ｍの範囲であり、好適には0.07から0.15mである。その場合、基板と反応チャンバの上部電極との間隔(d(m))は0.005から0.5m、Rtを十分に延長するためには好適には0.02から0.05mの範囲に設定される。
【００１９】
真空排気された反応チャンバは、ラジオ周波数例えば13.56MHz若しくは27MHzを低周波数例えば400Hzと結合し若しくは結合せずに有する高周波RF電圧によって付勢される。RFパワーはプラズマ反応を抑制し生成膜内に低誘電率を示すボイドを形成するよう比較的小さい。好適には、電極面積あたりのRFパワーは6.4×102から8.0×104W/m2（より好適には1.6×104から4.8×104W/m2(27MHz)及び0から3.2×104W/m2（より好適には6.4×103から1.6×104W/m2）(400kHz)である。
【００２０】
反応ガスの平均温度は膜のタイプによって好適には473から723K（より好適には573から723K）である。
【００２１】
低-k絶縁膜を形成するための実施例において、反応ガスはSi(CH3)nH4-n(n=1-4)、Si2(CH3)nH6-n(n=1-6)、C6Fn(n=6-12)、CnF2n+2(n>1)、CHnF4-n(n=1-4)、SixF2x+2(x=1-4)、SiHnF4-n(n=1-4)、SinH2n+2(n=1-3)、Si(OCnH2n+1)4(n=1-2)及びSiF(OCnH2n+1)3(n=1-2)から成るグループから選択される少なくともひとつから成る。
【００２２】
低-k絶縁膜を形成するための他の実施例において、反応ガスはC5F5、C6Fn(n=6-12)、CnF2n+2(n≧1)、CHnF4-n(n=1-4)、SixF2x+2(x=1-4)及びSiHnF4-n(n=1-4)から成るグループから選択された少なくともひとつと組み合わせた、SiαOα -1R2 α - β +2(OCnH2n+1)β（ここでRは炭化水素、α及びβは整数であり、Siα(CH3)2(OCH3)2を含む）から成るグループから選択された少なくともひとつから成る。
【００２３】
SiC、SiCH、SiNC若しくはSiNCH膜のような低-kハードマスクを形成するためのさらに他の実施例において、反応ガスは、Si(CH3)nH4-n(n=1-4)、Si2(CH3)nH6-n(n=1-6)、(CH3)3SiNHSi(CH3)3及び(CH3)3SiNCH3Si(CH3)3から成るグループから選択された少なくともひとつの化合物から成る。
【００２４】
比誘電率を低下させるひとつの理論は、鎖及び分岐が構造中にボイドを形成するところの大きな分子が形成されるような方法での材料ガス化合物の選択活性化である。付加的に、膜は優れた熱安定性、耐吸湿性、機械的強度、膜品質、密着性及び生産性を示す。
【００２５】
本発明のさらなる見地、特徴及び利点は以下の好適実施例の詳細な説明から明らかとなる。
【００２６】
図１は本発明で使用可能なプラズマCVD装置を図式的に示す。この装置は反応ガス供給装置12及びプラズマCVD装置1から成る。反応ガス供給装置12は、複数のライン13、ライン13に配置された制御バルブ8及びガス入口ポート14、15及び16から成る。流量制御器7は所定の体積に材料ガスの流量を制御するために個々の制御バルブ8に結合されている。液体反応材料18を収容する容器は液体を直接的に気化させる気化装置17に結合されている。プラズマCVD装置1は反応チャンバ6、ガス入口ポート5、サセプタ3及びヒータ2を含む。円形ガス拡散板10はガス入口ポートのすぐ下に配置される。ガス拡散板10はその底面に複数の細孔を有し、そこから半導体基板4へ反応ガスを噴射することができる。反応チャンバ6の底部には排気ポート11が存在する。この排気ポート11は外部の真空ポンプ（図示せず）に結合されており、その結果反応チャンバ6の内部は真空排気される。サセプタ3はガス拡散板10に面して平行に配置される。サセプタ3は半導体基板4を表面上に載置しかつヒータ2で加熱する。ガス入口ポート5は反応チャンバ6から絶縁され、外部の高周波電源9に結合されている。択一的に、サセプタ3が電源9に結合されてもよい。こうして、ガス拡散板10及びサセプタ3は高周波電極として機能しかつ半導体基板4の表面付近にプラズマ反応領域を生成する。
【００２７】
本発明のプラズマCVD装置を使って半導体基板上に膜を形成するための方法は、プラズマCVD装置1の反応チャンバ6に材料ガスを導入する工程と、流量の実質的に減少した添加／キャリアガスを反応チャンバ６内に導入する工程と、材料ガス及びキャリアガスから作られる混合ガスが反応ガスとして使用されるところのプラズマ反応によって半導体基板上に膜を形成する工程と、から成る。キャリアガス流量の減少が反応ガスの総流量の実質的減少をもたらすことは注目すべき特徴である。この特徴は以下により詳細に説明される。
【００２８】
材料ガスは混合ガスであり得る。使用される添加／キャリアガスはアルゴンガス及びヘリウムガスである。アルゴンガスは主にプラズマを安定させるために使用され、ヘリウムガスはプラズマの均一性及び絶縁膜の厚さの均一性を改良するために使用される。
【００２９】
図１において、ガス入口ポート14を通じて供給される不活性ガスは、シリコン系炭化水素化合物である液体反応材料18をライン13を通じて制御バルブ8へ押し出す。制御バルブ8は液体反応材料18の流量を流量制御器7で制御し、その結果それは所定の体積を超えることはない。減少したシリコン系炭化水素化合物は上記した直接気化方式によって気化されるよう気化装置17へ向かう。アルゴン及びヘリウムは入口ポート15及び16を通じてそれぞれ供給され、バルブ8はこれらのガスの流量を制御する。その後、材料ガス及び添加ガスの混合物である反応ガスは、プラズマCVD装置1の入口ポート5へ供給される。すでに真空排気された反応チャンバ6の内部に配置されたガス拡散板10と半導体基板4との間の空間は、好適には27MHz及び400kHzの高周波RF電圧で付勢され、該空間はプラズマ領域として働く。連続的に、サセプタ3は半導体基板4をヒータ2で加熱し、基板4を所望な300〜400℃の所定の温度に維持する。ガス拡散板10の細孔を通じて供給される反応ガスは所定の時間半導体基板4の表面付近のプラズマ領域内に留まる。
【００３０】
もし滞留時間が短いと、線状重合体が十分に成長せず、その結果基板上に蒸着された膜は連続多孔質構造を形成しない。滞留時間は反応ガスの流量に反比例するので、反応ガスの流量の減少はその滞留時間を延長させる。
【００３１】
反応ガスの総流量を極端に減少させることは、添加ガスの流量を減少させることによって実行される。結果として、反応ガスの滞留時間は延長され、その結果線状重合体が十分に成長し、つづいて連続多孔質構造を有する絶縁膜が形成される。
【００３２】
気相中での反応を調整するために、少量の不活性ガス、酸化剤若しくは還元剤を反応チャンバに添加することが有効である。ヘリウム(He)及びアルゴン(Ar)は不活性ガスであり、24.56eV及び15.76eVの異なるイオン化エネルギーをそれぞれ有する。したがって、He若しくはArのいずれか若しくは両方を組み合わせて所定の量で添加することによって、気相中の材料ガスの反応が制御される。
【００３３】
【実施例】
実験におけるいくつかの好適結果が以下に説明される。これらの実験において、使用された材料ガスは表１に示されている。普通のプラズマCVD装置（EAGLE-10TM,日本エー・エス・エム株式会社）が実験装置として使用される。膜を形成するための条件もまた表に示されている。
【００３４】
滞留時間(Rt)は以下の式で定義される。
【００３５】
Rt[s]=9.42×107(Pr・Ts／Ps・Tr)rw 2d／F
この式の中で、各略語は以下のパラメータを示す。
【００３６】
Pr：反応チャンバ圧力(Pa)
Ps：標準気圧(Pa)
Tr：反応ガスの平均温度(K)
Ts：標準温度(K)
rw：シリコン基板の半径(m)
d：シリコン基板と上部電極との間隔(m)
F：反応ガスの総流量(sccm)
個々のパラメータは以下の値に固定されたが、流量のみは流量と比誘電率との間の関係を見出すために変化させた。
【００３７】
【表１】
【００３８】
本発明の思想から離れることなく、多くのさまざまな修正が可能であることは当業者の知るところである。したがって、本発明の形式は単に例証であって本発明の態様を限定するものではないことは理解されるべきである。
【図面の簡単な説明】
【図１】図１は、本発明の絶縁膜を形成するために使用されるプラズマCVD装置を図示した略示図である。
【符号の説明】
1 プラズマCVD装置
2 ヒータ
3 サセプタ
4 半導体基板
5 ガス入口ポート
6 反応チャンバ
7 流量制御器
8 制御バルブ
9 RF電源
10 ガス拡散板
11 排気ポート
12 反応ガス供給装置
13 ライン
14 ガス入口ポート
15 ガス入口ポート
16 ガス入口ポート
17 気化装置
18 液体反応材料
Claims (3)
- リアクタ内でプラズマ反応によって半導体基板上に低い比誘電率を有する膜を形成するための方法であって、リアクタ内での反応ガスの滞留時間Rtを100msec≦Rtとなるように延長することを特徴とし、
Rt[s]=9.42×107(Pr・Ts／Ps・Tr)rw 2d／F
ここで、Pr：反応チャンバ圧力(Pa)
Ps：標準気圧(Pa)
Tr：反応ガスの平均温度(K)
Ts：標準温度(K)
rw：シリコン基板の半径(m)
d：シリコン基板と上部電極との間隔(m)
F：反応ガスの総流量(sccm)
であり、
前記反応ガスは、C5F5、C6Fn(n=6-12)、CnF2n+2(n>1)、CH n F 4-n (n=1-4) （ただし、 CH 4 を除く）、SixF2x+2(x=1-4)、SiHnF4-n(n=1-4)、SinH2n+2(n=1-3)、SiF(OCnH2n+1)3(n=1-2)から成るグループから選択される少なくともひとつから成る、ところの方法。 - リアクタ内でプラズマ反応によって半導体基板上に低い比誘電率を有する膜を形成するための方法であって、リアクタ内での反応ガスの滞留時間Rtを100msec≦Rtとなるように延長することを特徴とし、
Rt[s]=9.42×107(Pr・Ts／Ps・Tr)rw 2d／F
ここで、Pr：反応チャンバ圧力(Pa)
Ps：標準気圧(Pa)
Tr：反応ガスの平均温度(K)
Ts：標準温度(K)
rw：シリコン基板の半径(m)
d：シリコン基板と上部電極との間隔(m)
F：反応ガスの総流量(sccm)
であり、
前記反応ガスは、C5F5、C6Fn(n=6-12)、CnF2n+2(n≧1)、CH n F 4-n (n=1-4) （ただし、 CH 4 を除く）、SixF2x+2(x=1-4)及びSiHnF4-n(n=1-4)から成るグループから選択された少なくともひとつと組み合わせた、SiαOα -1R2 α - β +2(OCnH2n+1)β（ここでRは炭化水素、α及びβは整数であり、Siα(CH3)2(OCH3)2を含む）から成るグループから選択された少なくともひとつから成る、ところの方法。 - リアクタ内でプラズマ反応によって半導体基板上に低い比誘電率を有するSiNCまたはSiNCHから成るハードマスク膜を形成するための方法であって、リアクタ内での反応ガスの滞留時間Rtを100msec≦Rtとなるように延長することを特徴とし、
Rt[s]=9.42×107(Pr・Ts／Ps・Tr)rw 2d／F
ここで、Pr：反応チャンバ圧力(Pa)
Ps：標準気圧(Pa)
Tr：反応ガスの平均温度(K)
Ts：標準温度(K)
rw：シリコン基板の半径(m)
d：シリコン基板と上部電極との間隔(m)
F：反応ガスの総流量(sccm)
であり、
前記反応ガスは、(CH3)3SiNHSi(CH3)3及び(CH3)3SiNCH3Si(CH3)3から成るグループから選択された少なくともひとつの化合物から成る、ところの方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/691,079 US6410463B1 (en) | 1998-02-05 | 2000-10-18 | Method for forming film with low dielectric constant on semiconductor substrate |
| US09/691079 | 2000-10-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141345A JP2002141345A (ja) | 2002-05-17 |
| JP3934387B2 true JP3934387B2 (ja) | 2007-06-20 |
Family
ID=24775066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001320056A Expired - Lifetime JP3934387B2 (ja) | 2000-10-18 | 2001-10-18 | 半導体基板上に低誘電率を有する膜を形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3934387B2 (ja) |
| KR (1) | KR100852995B1 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3190745B2 (ja) * | 1992-10-27 | 2001-07-23 | 株式会社東芝 | 気相成長方法 |
| JPH09237785A (ja) * | 1995-12-28 | 1997-09-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5989998A (en) * | 1996-08-29 | 1999-11-23 | Matsushita Electric Industrial Co., Ltd. | Method of forming interlayer insulating film |
-
2001
- 2001-10-18 JP JP2001320056A patent/JP3934387B2/ja not_active Expired - Lifetime
- 2001-10-18 KR KR1020010064225A patent/KR100852995B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020031298A (ko) | 2002-05-01 |
| JP2002141345A (ja) | 2002-05-17 |
| KR100852995B1 (ko) | 2008-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410463B1 (en) | Method for forming film with low dielectric constant on semiconductor substrate | |
| US6740602B1 (en) | Method of forming low-dielectric constant film on semiconductor substrate by plasma reaction using high-RF power | |
| US7582575B2 (en) | Method for forming insulation film | |
| KR100364053B1 (ko) | 반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법 | |
| US6432846B1 (en) | Silicone polymer insulation film on semiconductor substrate and method for forming the film | |
| US6559520B2 (en) | Siloxan polymer film on semiconductor substrate | |
| US7354873B2 (en) | Method for forming insulation film | |
| JP3726226B2 (ja) | 絶縁膜及びその製造方法 | |
| US20040038514A1 (en) | Method for forming low-k hard film | |
| US20030162408A1 (en) | Insulation film on semiconductor substrate and method for forming same | |
| US20060258176A1 (en) | Method for forming insulation film | |
| KR20080027138A (ko) | 고밀도의 절연막을 형성하는 방법 | |
| WO2008024566A2 (en) | Overall defect reduction for pecvd films | |
| US20030119336A1 (en) | Insulation film on semiconductor substrate and method for forming same | |
| JP2003530481A (ja) | 無機／有機誘電体フィルムを堆積させるシステム及び方法 | |
| EP1396884A2 (en) | Interlayer insulation film used for multilayer interconnect of semiconductor integrated circuit and method of manufacturing the same | |
| JP4117768B2 (ja) | 半導体基板上のシロキサン重合体膜及びその製造方法 | |
| JP3934387B2 (ja) | 半導体基板上に低誘電率を有する膜を形成する方法 | |
| JP3814797B2 (ja) | 半導体基板上のシリコン重合体絶縁膜を形成する方法 | |
| JP3197008B2 (ja) | 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法 | |
| JP3197007B2 (ja) | 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法 | |
| JP4651076B2 (ja) | 半導体基板上の絶縁膜の形成方法 | |
| JP3781730B2 (ja) | 低誘電率及び高機械的強度を有するシリコン系絶縁膜の形成方法 | |
| JP2003297821A (ja) | 半導体基板上のシロキサン重合体膜及びその製造方法 | |
| KR100364054B1 (ko) | 반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070315 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3934387 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |