KR20020070436A - 무기/유기 유전체 막의 증착 시스템 및 증착 방법 - Google Patents

무기/유기 유전체 막의 증착 시스템 및 증착 방법 Download PDF

Info

Publication number
KR20020070436A
KR20020070436A KR1020027006378A KR20027006378A KR20020070436A KR 20020070436 A KR20020070436 A KR 20020070436A KR 1020027006378 A KR1020027006378 A KR 1020027006378A KR 20027006378 A KR20027006378 A KR 20027006378A KR 20020070436 A KR20020070436 A KR 20020070436A
Authority
KR
South Korea
Prior art keywords
processing chamber
gas
plasma
gases
plasma region
Prior art date
Application number
KR1020027006378A
Other languages
English (en)
Inventor
존 펠츠
유진 에스. 로파타
Original Assignee
나노 스케일 서피스 시스템즈, 인코포레이티드
에이에스엠엘 유에스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노 스케일 서피스 시스템즈, 인코포레이티드, 에이에스엠엘 유에스, 인코포레이티드 filed Critical 나노 스케일 서피스 시스템즈, 인코포레이티드
Publication of KR20020070436A publication Critical patent/KR20020070436A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32596—Hollow cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판을 지지하는 기판 지지대를 갖는 프로세싱 챔버와 가스를 프로세싱 챔버에 수송하기 위한 하나 이상의 가스 입구를 갖는 기판 표면 상에 유전체 막을 증착하는 시스템 및 방법이 제공된다. 상기 챔버 내에 제 1 플라즈마 영역을 형성하는 제 1 플라즈마 소오스와 상기 챔버 내에 제 2 플라즈마 영역을 형성하는 제 2 플라즈마 소오스가 제공된다. 가스는 상기 제 1 및 제 2 플라즈마 영역 내에서 상이한 이온화 정도로 개별적으로 이온화되고, 이러한 개별적으로 이온화된 가스는 기판 표면 상에 유전체 막을 형성하기 위해 반응한다.

Description

무기/유기 유전체 막의 증착 시스템 및 증착 방법{SYSTEM AND METHOD FOR DEPOSITING INORGANIC/ORGANIC DIELECTRIC FILMS}
앞으로 마이크로 전자 산업의 가장 큰 시도 중 하나는 이산화규소를 인터 및 인트라 금속층 유전체로 대체할 수 있는 진보된 유전체 재료의 인식(identification)이다. 유전체 막 층은 집적 회로 및 반도체의 기본 구성소자이다. 이러한 막은 구성소자 사이에 전기적인 절연을 제공한다. 장치의 밀도가 증가함에 따라, 다층 유전체 막은 장치의 미세구조물을 절연시키기 위해 일반적으로 이용된다. 유전체 막을 형성할 때 막이 양호한 갭 충진, 열적 안정성 및 바람직한 전기적 특성과 같은 소정의 특성을 나타내는 것이 중요하다. 가장 광범위하게 사용되는 유전체 층인 이산화규소(SiO2)는 다양한 방법에 의해 형성된다. 가장 통상적으로 사용되는 방법은 화학 증착(CVD), 플라즈마 CVD, 및 스핀-온 코팅(spin-on coating)이다.
장치의 밀도 증가를 모색하기 위한 주요 변화요인은 보다 신속한 작업 속도이다. 집적 회로의 소자 사이의 거리가 짧으면 짧을수록, 신호는 보다 신속히 전송될 수 있다. 그러나, 장치의 밀도가 증가하고 라인 사이의 갭이 작게됨에 따라, 절연 막에 대한 요구사항은 보다 엄격히 된다. 임계 최소배선폭이 약 0.25미크론 이하로 감소할 때, 절연 유전체 재료의 유전체 상수(k)는 보다 중요하게 된다. 특히, 유전체 상수는 장치의 캐패시턴스를 결정하고, 또한 (a) 전기용량의 연결 지체(capacitive interconnect delay), (b) 신호 전송 에러를 야기할 수 있는 누화(crosstalk), 및 (c) 동력 소모에 영향을 준다. 이러한 모든 영향은 절연 재료의 유전체 상수를 낮춤으로써 최소화된다.
최상의 전송 속도를 위해, 전기용량의 연결, 또는 RC 지체는 최소화되어야 한다. 소정의 장치에 대해 RC 지체를 감소시키는 두가지 방법이 일반적으로 있다. 제 1 방법은 상이한 금속을 사용함으로써 연결 라인의 저항을 감소시키는 것이다. 제 2 방법은 상이한 유전체 재료를 수정 또는 사용함으로써 유전체 상수를 감소시키는 것이다. 상기 두 방법은 선행기술에서 모색되었으며, 제 1 방법은 단지 하나의 선택적 방식(구리)을 갖지만, 제 2 방법은 많은 선택적 방식을 갖는다.
현재, 장치는 5 내지 6의 유전체 층을 형성할 수도 있으며, 이들 모두는 이산화규소로 구성된다. SiO2를 적절한 저유전체 상수(저k) 재료로 대체하면 속도의 엄청난 개선과 장치의 동력 소모 감소를 가져온다.
가능한 가장 낮은 유전체 상수는 1.0(진공의 유전체 상수)이며이산화규소(SiO2)의 유전체 상수는 약 3.9 내지 4.0이다. 이산화규소 보다 낮은 유전체 상수값을 갖는 막은 일반적으로 "저k" 막으로 지칭된다. 3.0 이하의 유전체 상수를 갖는 소정의 막은 본 발명이 속하는 기술분야에서 "초저 k" 막으로 고려되어진다. 본원은 "극초저 k" 막에 관해서도 언급하는데 이는 2.0 이하의 유전체 상수를 갖는 막에 적용된다.
낮은 유전체 상수를 갖는 막은 장치와의 적절한 일체성에 대한 다른 요구사항을 충족시켜야 한다. 특정한 다른 주요 막 특성은 (1) 파괴 필드 강도 또는 파괴 강도, (2) 누설 전류, (3) 열적 안정성, 및 (4) 다른 막 층에의 접착성을 포함하지만 이에 한정되지는 않는다.
파괴 필드 강도는 단위 길이당 단위 전압으로 표현되고 절연 재료가 더 이상 절연시키지 않고, 파괴시켜 단락 회로를 형성하는 지점이다. 최소 파단 필드 강도는 회로의 작동 전압을 인접한 전도성 소자 사이의 분리 거리로 나눔으로써 결정된다. 예를 들어, 3.3 볼트의 작동 전압을 갖는 0.25㎛ 장치에 있어서, 전압은 미크론당 13.2 볼트, 또는 0.132MV/㎝를 초과해야 한다. 안전 마진은 바람직하며, 유전체 막에 대한 파괴 필드 강도의 산업 표준은 0.5MV/㎝ 이상이다.
누설 전류는 파괴 필드 강도보다 작은 특정 필드 강도에서 절연체를 통과하는 전류 흐름의 양이다. 유전체 막에 대한 누설 전류 밀도의 수용 표준은 0.05MV/㎝의 인가된 전기장 강도에서 2 ×10-8암페어/㎠ 이하이다.
절연 내력(dielectric strength)이 충분히 높고(예를 들어, 0.50MV/㎝이상), 누설 전류가 충분히 낮으면(0.05MV/㎝의 인가된 전기장에서 2 ×10-8암페어/㎠ 이하), 유전체 층은 다른 유전체 배리어의 사용 없이 그 자체로 사용될 수도 있다. 그러나, 절연 내력이 낮거나(예를 들어, 100볼트/미크론 이하) 누설 전류가 높으면(예를 들어, 0.1MV/㎝의 인가된 전기장에서 10-10암페어/㎠ 이하), SiO2또는 SiN4의 등각으로 진공증착된 층과 같은 부가적인 유전체 배리어가 요구될 수도 있다.
SiO2또는 SiN4와 같은 얇고 높은 절연 내력의 라이너와 낮은 유전체 상수를 갖는 재료를 결합시키면 전체적으로 개선된 유전 성능을 제공할 수도 있다. 그러나, 결합된 유전체 층의 총 유전체 상수는 낮은 유전체 상수를 갖는 재료 자체의 유전체 상수 보다 높다. 바람직한 방법은 배리어 층을 포함하는데 요구되는 초과 제조 단계를 최소화하고 낮은 유전체 상수를 갖는 단일 재료에 투자하기 위해 낮은 유전체 상수와 높은 절연 내력을 갖는 단일 유전체 재료를 형성하는 것이다.
높은 온도에서 기계적 안정성이 요구되는데 이는 일반적인 반도체 웨이퍼가 회로를 제조하기 위해 거치는 많은 처리 단계 때문이다. 연속적인 층이 증착 또는 처리되는 온도는 400℃ 이상에 도달할 수 있다. 따라서, 이러한 값은 막 재료의 사용 가능성(viability)을 판단하는데 종종 사용된다.
결국, 절연 막의 접착 특성은 안정된 열적 및 전기적 성능을 보장해야 할 뿐만 아니라 연속적인 처리에도 적합해야 한다. 그러므로 유전체 막이 다른 층 및기판과 잘 결합할 것을 요한다.
얇은 유전체 막을 형성하는 선행 기술은 예를 들어 화학 증착(CVD) 및 스핀-온이다. CVD 방법은 일반적으로 열 에너지를 전구체 화학물과 반응물에 인가하여 화학 반응이 일어나게 한다. 다른 CVD 방법은 화학 반응을 촉진시키기 위해 액체 또는 플라즈마를 이용할 수도 있다. 증발되어 챔버 내로 주입되는 액체가 사용될 수도 있지만, 종종 전구체 화학물은 기체이다. 선택적으로, 스핀-온 방법은 일반적으로 액체 캐리어 내에 부유된 전구체를 얇고 균일한 막을 형성하기 위해 회전하는 기판 상에 증착한다. 그후 기판 상의 코팅은 경화된다. 스핀-온 막을 위한 장치는 상당히 단순할 수 있다. 그러나, 화학 전구체의 종류, 기판 상에 있는 작은 미세구조물의 충진 능력, 충족될 수 있는 변수 및 막 프로세스 윈도우의 폭, 및 최종적인 막 화학물과 특성을 테일러링(tailoring)할 수 있는 능력은 CVD 방법에 의해 보다 잘 나타난다.
반도체 제조에서 다양한 재료가 저k 유전체 층으로서 조사되어 왔다. 불소가 막의 유전체 상수를 낮추기 위한 시도로 SiO2에 첨가되었다. 플라즈마 CVD에 의해 형성된 안정된 불소 도핑 SiO2는 일반적으로 3.5 내지 3.7의 유전체 상수를 갖는다. 그러나, 0.25미크론 이하의 장치에 있어서, 보다 낮은 유전체 상수를 갖는 재료가 바람직하다.
저k 막을 형성하기 위한 또다른 플라즈마 CVD 방법은 일반적으로 비정질 탄화불소로 지칭되는 상당히 가교화(crosslink)된 탄화불소 막의 증착이다. 보다 발전된 막의 유전체 상수는 제 1 어닐링 후에 2.5 내지 3.0의 유전체 상수를 갖는 것으로 기록되었다. 그러나 비정질 탄화불소의 문제점은 가장 현저하게 부착성, 열적 안정성(치수 안정성을 포함), 및 막의 일체성이다.
중합체 재료가 또한 조사되었다. 예를 들어, 스핀 코팅된 중합체 재료가 사용되었다. 중합체 재료의 낮은 유전체 상수에도 불구하고, 이러한 중합체는 프로세스 및 재료의 한계로 인해 전체적으로 만족스럽지 못하다. 중합체는 일반적으로 약 400 내지 450℃의 표준 처리 조건에서 열적으로 및 치수적으로 불안정하다. 이러한 재료는 내장된 구조물용으로 고려되지만, 대체로 이들은 완전 적층 갭 충진 또는 다마신 구조물용으로 부적절하다.
스핀 코팅된 중합체의 단점 때문에, 증기상 중합반응이 낮은 유전체 상수를 갖는 재료의 제조를 위한 선택적인 방법으로 시도되었다. 증기상 중합반응을 통해 제조된 특정 종류의 중합체는 파릴렌 N(ppx-N), 및 파릴렌 F(ppx-F)와 같은 폴리실리렌(또한 파릴렌으로 공지됨)이다. 파릴렌은 일반적으로 2.3 내지 2.7 범위의 유전체 상수값을 가지므로 집적 회로에 사용되기 위한 저유전체 재료로서 유용하다. 그러나, 제조된 파릴렌은 ppx-N과 마찬가지로 열악한 열적 안정성, ppx-F와 마찬가지로 고가이거나, 열악한 기계적 안정성을 갖는다.
전술한 것처럼, 불소가 첨가된 재료는 일반적으로 전체 유전체 상수 값을 감소시킨다. 매우 낮은 유전체 상수를 갖는 재료는 약 1.9의 유전체 상수를 갖는 폴리테트라플루오로에틸렌(PTFE)이다. 적절한 유전체 상수를 갖는 재료의 유전체 상수를 낮추려는 최근의 노력으로는 그들을 보다 다공성으로, 즉 막 내에 낮은 유전체 특성의 공기를 형성하는 것이다. 재료가 보다 더 다공성이면, 그 유전체 상수는 더 낮다. 그러나, 높은 다공성 재료는 구조적으로 취성이고, 평탄화 요구사항을 충족시키지 못할 수도 있다. 또한, 불소를 함유하는 재료는 프로세스 및 오버 타임 중에 불소 이동을 최소화하기 위해 배리어 층의 부가를 요구하는 단점을 갖는다.
불행히도, 불소를 함유하는 재료는 프로세스 및 오버 타임 중에 불소 이동을 최소화하기 위해 배리어 층의 부가를 요구하는 단점을 갖는다. 상기 문제점은 자체 이동 경향이 있는 구리를 사용하는 제조 프로세스에서 악화된다. 불소 이동을 효과적으로 억제하는 것으로 공지된 TiN과 같은 배리어 층은 높은 유전체 상수를 가지며, 불소가 첨가된 막에 의해 야기된 단점을 상쇄시킨다.
최근에, 낮은 유전체 상수를 갖는 막을 형성하는 방법이 미국 특허 제 6,068,884호에 개시되는데, 여기서 막은 무기 및 유기족의 복합체(hybrid)이다. 이러한 막 및 방법은 유용하며, 또다른 개선점은 바람직하다.
요약하면, 전술한 것처럼, 낮은 유전체 상수를 갖는 막을 선택할 때 많은 고려사항이 요구된다. 낮은 유전체 상수를 갖는 막을 증착하는 개선된 시스템 및 방법이 여전히 필요하다.
본 발명은 산화물막을 증착시키는 시스템 및 장치에 관한 것이며, 보다 구체적으로 기판의 표면 상에 낮은 유전체 상수(k)를 갖는 무기/유기 산화물막을 증착시키는 시스템 및 방법에 관한 것이다.
본 발명의 다른 목적 및 장점은 도면을 참조하여 후술되는 본 발명의 상세한 설명 및 청구의 범위에 의해 명백해질 것이다.
도 1은 본 발명의 일 실시예에 따른 시스템의 개략적인 횡단면도이다.
도 2는 본 발명의 또다른 실시예에 따른 시스템의 개략적인 횡단면도이다.
도 3a 내지 도 3e는 본 발명의 많은 선택적인 실시예에 따른 시스템을 도시하는 단순화된 부분개략도이다.
도 4는 본 발명의 또다른 실시예에 따른 중공형 캐소드를 도시하는 횡절단면도이다.
도 5a 내지 도 5b는 각각 본 발명의 일 실시예에 따른 중공형 캐소드 콘의 횡단면도 및 저면도이다.
도 6은 본 발명의 선택적인 실시예에 따른 시스템의 횡절단 평면도이다.
따라서, 본 발명의 목적은 낮은 유전체 상수를 갖는 막을 증착하는 개선된 시스템 및 방법을 제공하고자 하는 것이다. 본 발명의 일 측면에서 기판을 지지하는 기판 지지대를 갖는 프로세싱 챔버와 가스를 프로세싱 챔버에 수송(convey)하기위한 하나 이상의 가스 입구를 갖는 기판 표면 상에 유전체 막을 증착하는 시스템이 제공된다. 상기 챔버 내에 제 1 플라즈마 영역을 형성하는 제 1 플라즈마 소오스와 상기 챔버 내에 제 2 플라즈마 영역을 형성하는 제 2 플라즈마 소오스가 제공된다. 가스는 상기 제 1 및 제 2 플라즈마 영역 내에서 상이한 이온화 정도로 개별적으로 이온화되고, 이러한 개별적으로 이온화된 가스는 기판 표면 상에 유전체 막을 형성하기 위해 반응한다.
본 발명의 또다른 측면에서, 프로세싱 챔버 내에서 기판 표면 상에 유전체 막을 증착시키기 위한 방법이 제공되는데, 여기서 하나 이상의 가스가 프로세싱 챔버에 수송된다. 상기 하나 이상의 가스 중 어느 하나, 또는 이들의 조합물이 제 1 플라즈마 영역 내에서 이온화된다. 상기 하나 이상의 가스 중 어느 하나, 또는 이들의 조합물이 제 2 플라즈마 영역 내에서 이온화된다. 이러한 개별적으로 이온화된 가스는 기판 표면 상에 유전체 막을 형성하기 위해 반응된다.
도 1 및 도 2(여기서 유사한 부재에 대해 유사한 도면 부호가 사용됨)를 참조하면, 본 발명의 시스템의 두 선택적인 실시예가 도시된다. 시스템(10)은 일반적으로 프로세싱 챔버(12)를 갖는 프로세싱 조립체(11), 중공형 튜브 캐소드(14) 및 프로세싱 챔버(12) 내에 배치된 기판 지지대(16)를 포함한다. 메인 전극(18)은 프로세싱 챔버(12)의 외측면에 인접하게 위치된다. 상부 플레이트(20)는 프로세싱 챔버(12)의 상단부를 밀봉하고, 중공형 튜브 캐소드(14)는 상부 플레이트(20)를 통해 프로세싱 챔버(12) 내로 연장한다. 상부 플레이트(20)는 하나 이상의 가스를 프로세싱 챔버(12)에 수송하기 위한 하나 이상의 가스 입구(22)를 포함할 수도 있다. 프로세싱 챔버(12)를 배기시키기 위한 진공 시스템이 프로세싱 챔버(12)에 연결된다. 보다 자세히 후술되는 것처럼, 진공 시스템은 진공 플레넘과 펌프를 포함하며 상기 진공 시스템은 선택적인 펌핑 경로를 제공하기 위해 프로세싱 챔버의 바닥, 또는 프로세싱 챔버의 상부, 또는 상기 두 위치에 위치될 수도 있다.
도 1 및 도 2에 도시된 것처럼, 프로세싱 챔버(11)는 원통형의 프로세싱 챔버(12)를 포함하지만, 그 형태는 제한되며 소정의 적절한 형태가 사용될 수도 있다. 프로세싱 챔버(12)는 외측벽(24)을 갖는다. 외측벽(24)은 바람직하게 석영또는 세라믹과 같은 낮은 손실(low loss) 절연 재료로 제조된다. 메인 전극(18)은 프로세싱 챔버의 외측벽(24)에 인접하게 위치된다. 프로세싱 조립체(11)는 또한 도 1 및 도 2에 도시된 프로세싱 챔버(12)의 외측 주변부와 메인 전극(18)을 둘러싸는 밀폐외피(28)를 포함한다.
메인 전극(18)은 많은 형태를 가질 수 있다. 일예로, 메인 전극은 프로세싱 챔버(12)의 외측 주변부를 따라 연장하는 연속 코일, 또는 연속 실린더 형태일 수도 있다. 선택적으로, 메인 전극은 프로세싱 챔버(12)의 외측 주변부 주위에서 바람직한 간격으로 서로 이격된 복수의 분리된 원통형 섹션일 수도 있다. 바람직하게 메인 전극은 연속 코일이다. 메인 전극(18)은 메인 전극(18)으로부터 프로세싱 챔버(12) 내부로의 전력 커플링 효율을 최대화하기 위해 프로세싱 챔버(12)의 외측면 상에 단단히 고정되어야 한다. 메인 전극(18)은 통상적인 전력 공급원(32)에 의해 가동된다. 일반적으로, 13.56㎒의 주파수에서 3000와트 이하의 RF 동력이 인가될 수 있다. 본 발명의 시스템에 적절히 사용되는 메인 전극 및 전력 공급원의 일예는 본원에 참조된 미국 특허 제 6,015,595호에 개시된다.
중공형 튜브 캐소드(14)는 상부 플레이트(20)의 개구를 경유해서 프로세싱 챔버(12) 내에 배치된다. 중공형 튜브 캐소드(14)는 상대 전극으로 작용하며, 접지(ground)된다. 선택적으로, 중공형 캐소드(14)는 통상적인 전력 공급원(32)에 의해 가동되며 메인 전극은 접지될 수 있다. 바람직하게 전력 공급원은 13.56㎒의 주파수에서 작동하지만, 1㎑ 이하의 주파수에서도 작동될 수 있다.
중공형 튜브 캐소드는 하나 이상의 가스를 프로세싱 챔버(12)에 수송하기 위한 가스 입구로서 작용할 수도 있다. 중공형 튜브 캐소드(14)는 일반적으로 약 0.25인치 이하, 보다 일반적으로 약 0.25인치 내지 1.0인치 범위의 내측 직경을 갖는 연장된 튜브이다. 바람직한 실시예에서 중공형 튜브 캐소드는 챔버(12)의 중심축을 따라 중심에 위치되지만, 캐소드(14)는 바람직하다면 중심으로부터 오프셋될 수도 있다. 그러므로, 중공형 튜브 캐소드(14)의 위치에 의해 프로세싱 화학물의 유입 지점을 선택적으로 제어할 수 있다.
상부 플레이트(20)는 프로세싱 챔버(12)의 상부를 밀봉하기 위해 밀폐외피(28)에 고정된 상부 플레이트의 주변 에지 주위에 플랜지(35)를 포함한다. 상부 플레이트(20)는 하나 이상의 가스를 프로세싱 챔버(12)에 수송하기 위한 하나 이상의 가스 입구 포트를 포함한다. 예를 들어, 예시적인 실시예에서 제 1 가스 입구 포트(22)는 상부 플레이트(20)에 형성되고 제 1 가스 소오스(38)에 연결된다. 전구체 또는 반응물, 불활성 가스, 캐리어 가스, 또는 세정 화학물을 포함하지만, 이에 한정되지 않는 많은 형태의 화학물 가스가 프로세싱 챔버(12)에 수송될 수도 있다. 유동 제어 장치(40)는 반복 가능하게 챔버로의 가스 전달을 측정하기 위해 가스 입구 포트(22)와 제 1 가스 소오스(38) 사이에 연결된다. 통상적으로 가스를 측정하는데 이용 가능한 적절한 유동 제어 장치는 질량 유량계(MFM), 질량 유동 제어기(MFC), 및 직접 액체 주입 시스템을 포함한다. 액체 화학물의 경우에, 화학물을 증발시키는 액체 전달 시스템(도시 않음)이 요구된다. 통상적으로 이용가능한 액체 전달 시스템은 증발 액체 전달 시스템과 액체 화학물을 통해 캐리어 가스가 버블되는 버블러 시스템을 포함한다.
프로세스될 반도체 기판 또는 웨이퍼(42)와 같은 기판을 지지하는 기판 지지대(16)가 프로세싱 챔버(12) 내에 배치된다. 바람직하게, 기판 지지대(16)는 실질적으로 프로세싱 챔버의 중심축과 정렬된다. 기판 지지대(16)는 프로세싱 챔버(12)의 바닥 근처에, 그리고 가스 입구 및 중공형 튜브 캐소드 아래에 위치된다. 웨이퍼(42)를 프로세싱 챔버(12) 내에 단단히 유지시키고 웨이퍼 뒤의 증착 양을 최소화하기 위해, 정전기력이 지지대(16)에 의해 웨이퍼에 인가될 수도 있다. 소정의 적절하고 통상적인 기판 지지대 또는 척이 본 발명에 이용될 수도 있다. 일반적으로 dc 전압원(도시 않음)은 웨이퍼의 정전기적 클램핑을 제공하기 위해 사용된다. 정전기적 척으로 웨이퍼의 정전기적 클램핑이 바람직하지만, 다른 형태의 지지대 또는 척이 사용될 수도 있다. 냉각 유체와 같은 온도 제어 수단은 일반적으로 지지대 및 웨이퍼를 바람직한 온도에 유지시키기 위해 지지대(16)를 통해 순환된다. 프로세싱 온도는 상온 이상 또는 이하일 수도 있다. 기판 지지대는 또한 챔버 조립체(11)에 부착된 기판 지지대에 및 기판 지지대로부터 웨이퍼를 전달하는 기구(도시 않음)를 일반적으로 포함한다. 상기 기구는 웨이퍼를 수용 및 제거하기 위해 지지대(16) 상에서 전진 및 후퇴하는 핀으로 구성된다. 로봇 아암과 엔드 이펙터를 갖는 웨이퍼 전달 시스템(도시 않음)은 일반적으로 기판 지지대 상에 웨이퍼를 로드 및 언로드하는데 사용된다. 이러한 특징은 선행기술에서 공지되어 있으며 여기서 더 설명하지 않는다.
진공 시스템은 시스템(10)의 배출 및 배기 중 어느 하나 이상을 위해 프로세싱 챔버(12)에 연결된다. 도 1 및 도 2에 도시된 것처럼, 진공 시스템은 다양한선택적 형태를 가질 수도 있다. 도 1에 도시된 예시적인 실시예에서, 진공 시스템은 두 개의 분리된 시스템(50A 및 50B)으로 구성되며, 이들 각각은 프로세싱 챔버(12)의 반대 단부에 위치된다. 본 발명의 이러한 특징은 보다 자세히 후술되는 것처럼, 증착 프로세스의 테일러링을 유리하게 촉진시키는 선택적인 펌핑 경로를 선택할 수 있게 한다.
특히, 프로세싱 챔버(12)를 배출시키기 위한 진공 시스템은 챔버(12)의 상부 또는 바닥의 어느 하나의 위치, 또는 선택적으로 두 위치에 제공될 수도 있다. 도 1 및 도 2에서, 진공 시스템(50A)은 프로세싱 챔버(12)의 바닥 주위에, 그리고 웨이퍼 평면 아래에 위치된다. 도 6은 본 발명의 일 실시예에 따른 진공 시스템의 부분 횡평면도이다. 일반적으로, 진공 시스템(50A)은 펌핑 플레넘(52), 밸브(54), 및 펌프(56)를 포함한다. 터보 펌프와 같은 소정의 적절한 펌프가 사용될 수도 있지만, 이에 한정되지 않는다. 밸브(54)는 바람직하게 통상적인 압력 제어 피드백 시스템(도시 않음)을 통해 압력을 제어한다. 특히 도 6에 도시된 것처럼 상기 실시예에서 펌핑 플레넘(52)은 환상이고 웨이퍼(42) 주변에 실질적으로 균일한 가스 유동을 제공하기 위해 웨이퍼 지지대를 둘러싼다. 펌핑 플레넘(52)은 밸브(54)와 펌프(56)의 입구에 T형태로 연결되며, 일반적으로 공간을 고려하여 축으로부터 벗어나게 위치된다. 펌핑 플레넘(52)은 적절한 펌핑 및 압력을 제공하도록 내측 및 외측 직경이 정해진다. 펌핑 플레넘(52)은 웨이퍼(42)의 주변부에서 실질적으로 균일한 유동을 촉진시키기 위한 길이 및 갭 치수까지 좁아질 수도 있다. 작동 압력은 프로세싱 형태에 따라 다르고, 일반적으로 진공 시스템은 약 1000sccm 이하의가스 유동율에서 약 10밀리토르 내지 100토르의 안정되고 반복가능한 압력 작동 범위에서 작동하도록 설계된다. 프로세싱 챔버(12) 내의 압력은 챔버(12)의 외측면에 있는 압력 포트(57)를 통해 프로세싱 챔버(12)에 노출되고, 통상적인 압력 제어 피드백 시스템(도시 않음)에 연결되는 통상적인 압력 변환기(55) 또는 다른 적절한 압력 측정 수단을 이용하여 측정된다.
진공 시스템은 펌핑 플레넘(52)을 통해 실질적으로 균일한 펌핑을 가능케 하고 또한 주변에서 가스 유동/배기 경로를 제한함으로써 실질적으로 균일한 가스 유동을 촉진시킨다. 도 6에 도시된 또다른 실시예에서, 가스 유동의 제한은 또한 오프셋된 외측 주변부를 갖는 제거가능한 환상 링(58)을 이용하여 제어될 수 있다. 오프셋된 또는 편심성(eccentric) 외측 주변부는 선택적으로 크기가 정해질 수도 있는 갭(59)을 제공한다. 예를 들어, 도 6에 도시된 것처럼, 갭(59)은 위치 "A"로 도시된 것처럼 펌프(56) 주위에서 더 크며 위치 "B"로 도시된 것처럼 웨이퍼 전달 포트(19) 주위에서 더 작다. 선택적으로, 환상 링(58)은 예를 들어 타원형 링과 같은 다른 형태, 또는 편심성 외측 직경을 갖는 소정의 다른 형태일 수도 있다.
선택적인 진공 시스템(50B)이 도 1 및 도 2를 참조하여 설명된다. 상기 실시예에서 진공 시스템(50B)은 웨이퍼 평면 상에 위치된다. 이는 가스를 프로세싱 챔버(12)의 상부로 배출시키기 위해 제공된다. 진공 시스템(50B)은 일반적으로 프로세싱 챔버(12)와 연통하는 펌핑 플레넘(60), 밸브(62) 및 펌프(64)를 포함한다. 바람직하게, 펌핑 플레넘(60)은 실질적으로 균일하고 대칭적인 가스 제거를 촉진하도록 프로세싱 챔버(12)의 중심축을 따라 위치된다. 펌핑 플레넘(60)은 일 단부에서 상부 플레이트(20)에 부착되고, 그 반대 단부에서 T형 커플러(65)를 통해 펌프(64)에 연결된다. 배플(도시 않음)은 프로세싱 중에 종종 형성되는 미립자 문제를 수집 및 제어 중 어느 하나 이상을 수행할 뿐만 아니라 가스 배출 유동의 균일성을 개선하기 위해 펌핑 플레넘(60) 내에 위치될 수도 있다. 이는 이러한 미립자가 프로세싱 챔버(12)로 떨어져서 웨이퍼 상의 막을 오염시키는 것을 방지하는 것을 돕는다.
시스템(10)이 두 진공 시스템을 포함하는 실시예에서, 진공 시스템(50A 및 50B)은 선택적으로 작동될 수 있는데, 즉 하나의 진공 시스템은 프로세싱 중에 작동될 수도 있지만 다른 시스템은 작동되지 않는다. 또다른 실시예에서, 두 진공 시스템(50A 및 50B) 모두가 프로세싱 중에 작동될 수도 있다. 상기 실시예에서, 가스는 프로세싱 챔버의 상부 및 바닥으로부터 배출되고, 각각의 시스템(50A 및 50B)을 통해 배출된 가스 유동량은 밸브(54 및 62) 각각의 세팅을 선택함으로써 바람직하게 제어된다.
저k의 유전체 막, 특히 무기/유기 막을 증착하기 위해, 본 발명의 시스템은 후술되는 것처럼 다양한 방법으로 작동될 수도 있다. 본 발명을 통해 사용되는 것처럼, "무기/유기"란 용어는 무기 및 유기족의 혼합물로 구성되는 유전체 막을 지칭한다. 무기/유기 복합체 막의 또다른 설명이 본원에 참조된 미국 특허 제 6,068,884호에 개시된다. 바람직한 실시예는 저k 특성으로 인해 무기/유기 유전체 막을 증착시키는 방법에 관해 설명하지만, 본 발명은 이러한 막의 증착에 제한되지 않으며, 대신 다른 바람직한 유전체 막을 증착하는데 사용될 수 있다.
본원의 발명자는 기판 표면 상에 저k 유전체 막을 증착시키는 신규의 시스템 및 방법을 개발하였다. 통상적으로, 플라즈마 기초 증착 시스템은 실리콘 함유 재료(예를 들어, 실란, 트리메틸실란(TMS), 트리밀톡시실란, 또는 테트라에톡시실란(TEOS))를 균일한 라미네이트 형태의 유동 패턴으로 실리콘 웨이퍼 표면에 전달하도록 설계된다. 선행 기술의 접근 방식은 가능한 한 완벽하게 실리콘 함유 전구체를 분해하는 상당히 이온화된 플라즈마를 생성하도록 설계되는 고밀도 플라즈마 시스템을 개선하는데 집중되었다. 실리콘은 일반적으로 상당히 무기성의 이산화규소 박막을 성장시키도록 산소와 반응된다. 그러나 전술한 배경 기술에서 설명된 것처럼, 이러한 접근 방식은 제한적으로 성공적이며, 2.7 이하와 같은 낮은 유전체 상수를 갖는 막을 반복가능하게 생성하는 것은 불가능하다.
선행 기술의 원리와 반대로, 본 발명은 전구체의 이온화를 최소화하려고 한다. 또한 본 발명은 웨이퍼 표면 상으로의 이온화된 가스의 직접 유동을 촉진시킨다. 이는 프로세싱 챔버(12) 내에 실질적으로 상이한 두 플라즈마 영역을 제공함으로써 수행된다. 본 발명의 광범위한 측면에서 본 발명은 챔버 내에 제 1 플라즈마 영역(66)을 한정하는 제 1 플라즈마 소오스와 상기 챔버 내에 제 2 플라즈마 영역(68)을 한정하는 제 2 플라즈마 소오스를 갖는 프로세싱 챔버(12)를 제공한다. 프로세싱 챔버에 수송된 가스는 상기 제 1 및 제 2 플라즈마 영역 내에서 개별적으로 이온화되고, 이러한 개별적으로 이온화된 가스는 상기 기판 표면 상에 유전체 막을 형성하도록 반응한다. 상기 가스는 상기 두 플라즈마 영역 내에서 상이한 이온화 정도로 이온화될 수도 있다.
특히, 상기 실시예에서 가동될 때 메인 전극(18)으로 선택되는 제 1 플라즈마 소오스는 프로세싱 챔버(12)의 벌크 내에 제 1 상부 플라즈마 영역(66)을 형성한다. 상기 실시예에서 가동될 때 중공형 튜브 캐소드(14)로 선택되는 제 2 플라즈마 소오스는 웨이퍼 표면에 인접한 영역에 제 2의 보다 낮은 플라즈마 영역(68)을 형성한다. 상부 영역(66)은 웨이퍼 표면으로부터 실질적으로 절연되고 보다 상당히 이온화된 플라즈마가 상기 영역 내에 생성될 수도 있다. 보다 상당히 이온화된 플라즈마를 갖는 상부 영역은 배출 가스 유동에 의해 추출되어 상부 영역(66)보다 덜 이온화되는 하부 플라즈마 영역(68)으로 확산되는 예를 들어 여기된 아르곤 원자와 같은 이온화된 중성종을 생성할 수 있다. 바람직하게, 하부 플라즈마 영역(68)은 중공형 튜브 캐소드(14)의 말단(67) 주위 영역에 의해 한정되고 웨이퍼의 표면 아래로 연장한다. 선택적인 실시예에서, 후술되는 것처럼 콘(70)은 하부 플라즈마 영역(68)의 형태를 한정하고 관리(direct)하도록 중공형 튜브 캐소드(14)의 말단 상에 위치된다. 부가적으로, 콘(70)의 피치, 길이 및 위치 중 어느 하나 이상은 후술되는 것처럼 제 3 플라즈마 영역을 형성하기 위해 변화될 수도 있다.
상이한 플라즈마 영역 내에 플라즈마를 형성하기 위해, 하나 이상의 가스가 프로세싱 챔버(12)에 수송된다. 가스는 하나 이상의 가스 입구(22), 및 선택 부가적으로 중공형 튜브 캐소드(14)를 통해 수송된다. 편의상 가스 입구(22)는 일반적으로 상부 플레이트(20)에 형성되지만, 이는 필수사항이 아니며 가스 입구는 다른 적절한 위치에 놓일 수도 있다.
본 발명의 특정 장점 중, 본 발명은 이후 설명되고 도 3a 내지 도 3e에 도시된 다양한 화학물 전달 옵션을 제공한다. 가스 입구(22)에 부가하여, 가스 화학물이 중공형 튜브 캐소드(14)를 통해 프로세싱 챔버(12) 내로 수송될 수도 있다. 가스를 캐소드(14)를 통해 유입시킴으로써, 가스는 보다 큰 볼륨의 프로세싱 챔버(12) 및 상부 플라즈마 영역(66)과 고립되며, 대신 기판의 표면과 보다 가까운 특정 영역으로 향한다. 또한, 가스는 하부 플라즈마 영역(68) 내의 중공형 튜브 캐소드(14) 내에서 개별적으로 이온화된다. 이러한 두 플라즈마 영역, 즉 큰 볼륨의 챔버의 상부 플라즈마 영역(66)과 캐소드 및 웨이퍼에 인접한 영역 내의 하부 플라즈마 영역(68)은 이러한 가스가 챔버 내로 유입되는 영역을 선택함으로써 다양한 가스의 이온화 정도를 선택적으로 제어하게 한다.
일 실시예에서, 아르곤과 같은 불활성 가스는 상부 플레이트(20) 내에 위치된 입구(22)를 통해 챔버로 수송된다. 아르곤 원자는 메인 전극(18)에 의해 상부 플라즈마 영역(66) 내에서 이온화된다. 실리콘 함유 전구체 또는 유기실리콘 및 소정의 요구되는 캐리어 가스와 같은 반응 가스는 중공형 튜브 캐소드(14)를 통해 수송된다. 전구체는 캐소드를 통과할 때와 하부 플라즈마 영역(68)에서 배출될 때 이온화된다. 전구체는 상부 플라즈마 영역(66)으로부터의 이온화된 불활성 가스와 상호작용하고, 진공 시스템에 의해 제공된 웨이퍼 표면으로부터 펌핑 작용을 하며, 구조 및 조성에 의해 제어되는 웨이퍼 표면 상에 막의 증착을 촉진시킨다. 이는 적어도 부분적으로 전구체 구조를 보존하는 막의 증착을 허용한다. 예를 들어, 전구체가 사이클릭 유기실리콘이라면, 본 발명은 막 증착을 제공하며, 이 때 유기실리콘 전구체 조직의 체인 또는 링이 막 내에 존재하며, 플라즈마는 구성소자를 가교화하여 중합체 및 세라믹의 특성, 구조 및 기능을 갖는 연속적인 박막을 형성한다. 본 발명에 따른 상이한 플라즈마 영역의 이용으로 플라즈마 영역 각각에 노출된 가스의 상이한 이온화 정도를 제공하고 이러한 유익한 증착을 개선한다. 또한, 이러한 유리한 증착은 프로세스를 가열할 필요 없이 달성된다. 본 발명의 시스템 및 방법은 외부 가열을 요구할 필요 없이 반응을 야기하는 충분한 에너지를 소유하는 상대적으로 "오랜 시간" 여기된 반응종을 개선한다.
선택적으로, 실리콘 함유 전구체는 프로세싱 챔버(12)의 상부 플레이트(20)에 있는 가스 입구(22)와 같은 상이한 가스 입구를 통해 챔버로 수송될 수도 있다. 이러한 실시예에서, 전구체는 상부 플라즈마 영역 내에서 이온화된다. 아르곤과 같은 불활성 가스는 중공형 튜브 캐소드(14)를 통해 수송될 수도 있다. 선택적으로, 전구체의 일부는 중공형 튜브 캐소드(14)를 통해 수송될 수도 있으며 하부 플라즈마 영역 내에서 이온화되고, 잔류부분은 가스 입구(22)를 통해 수송될 수도 있으며 상부 플라즈마 영역 내에서 이온화된다. 일반적으로, 가스의 화학적 구조 및 결과적인 결합 에너지는 요구된 이온화 정도, 및 가스에 대한 바람직한 주입 위치를 결정할 것이다.
도 1과 도 3a 및 도 3b에 도시된 실시예에서, 하부 플라즈마 영역(68)은 중공형 튜브 캐소드의 말단(67)의 위치에 의해 한정된다. 중공형 튜브 캐소드(14)는 기판 표면에 인접하게 위치된다. 바람직하게 캐소드(14)는 기판 지지대 상에 위치되고 챔버(12)의 축을 따라 중심에 위치된다. 중공형 캐소드(14)의 말단(67)과 기판의 표면 사이의 거리는 거의 0에서 약 10인치, 보다 일반적으로 약 3 내지 6인치까지 변할 수도 있으며, 약 3인치의 거리가 가장 바람직하다. 중공형 튜브 캐소드의 지름은 소정의 가스 유동율 및 압력에 따라 소정의 적절한 크기일 수도 있으며, 바람직하게 중공형 캐소드의 크기는 약 1인치의 외측 직경, 약 0.90인치의 내측 직경까지 변할 수도 있다.
전술한 것처럼, 본 발명의 또다른 측면에서, 도 2, 도 3d 및 도 3e 및 도 5a 내지 도 5b에 도시된 콘(70)은 제 2 또는 하부 플라즈마 영역의 구조 또는 영역을 한정하기 위해 이용되며, 또는 선택적으로 제 3 플라즈마 영역(72)을 한정하기 위해 이용될 수도 있다. 제 3 플라즈마 영역(72)을 형성하기 위해, 콘은 통상적인 전력 공급원에 의해 가동되거나 접지될 수 있으며, 일반적으로 중공형 튜브 캐소드(14)에 전기적으로 결합된다. 특히, 콘(70)은 제 3 플라즈마 영역(72)을 형성하기 위해 중공형 튜브 캐소드(14)의 말단을 따라 위치되며, 이는 콘 내부 그러나 중공형 튜브 캐소드(14)의 외부 부피로 한정된다. 상기 실시예에서, 제 2 또는 하부 플라즈마 영역(68)은 중공형 튜브 캐소드의 내부와 캐소드(14)의 출구의 부피로 한정된다. 콘(70)의 피치(71)와 직경(73)은 제 2 및 제 3 영역 내 플라즈마의 상대적인 강도, 및 각각의 영역(zone or regime)에 발생하는 이온화 정도를 결정할 것이다. 콘(70)은 예를 들어 도 3e에 도시된 중공형 튜브 캐소드(14)의 말단(67)에 위치될 수도 있으며, 또는 도 3d에 도시된 것처럼 말단으로부터 떨어져서 캐소드 상부에 위치될 수도 있다.
콘(70)의 크기는 상당히 변할 수도 있으며, 콘(70)은 플라즈마 챔버(12)의 높이와 동일한 크기의 피치를 가질 수도 있으며, 플라즈마 챔버(12) 보다 작은 직경을 가진다. 일 예로, 콘(70)의 직경(73)은 약 7 내지 10인치의 범위일 수 있으며, 콘(70)의 피치(71)는 약 1 내지 7인치의 범위일 수도 있다. 8인치 직경의 웨이퍼(42)를 프로세싱할 때, 약 9인치의 콘 직경(73) 및 약 1인치의 피치(71)가 바람직하다. 콘의 형태는 변할 수도 있으며, 예를 들어 도 3d 및 도 3e에 도시된 단순한 콘 일수도 있으며, 콘(70)은 도 5에 도시된 하나의 단부만을 갖는 중공형 실린더(74) 형태일 수도 있다.
그러므로, 콘(70)이 가동될 때, 중공형 튜브 캐소드(14)를 통과하는 가스는 분리된 두 플라즈마 영역에 노출될 것이다. 가스의 직접 분리는 중공형 튜브 캐소드에서 달성되며 또다른 분리는 콘 내에서 달성된다. 특별한 장점 중에서, 콘(70)의 도입으로 인해 또다른 수단은 보다 구체적으로 이온화가 발생하는 영역에서 전구체 가스의 이온화를 제어할 수 있다. 이온화의 정도 및 위치를 제어함으로써, 본 발명은 웨이퍼의 큰 표면적 상에 막 균일성 뿐만 아니라 최종 막의 바람직한 유전체 상수를 보다 양호하게 제어한다.
가스를 선택적으로 이온화하고 분해하기 위해, 전력 공급원(32)을 통해 메인 전극(18) 또는 중공형 튜브 캐소드(14)에 전력이 공급된다. 통상적인 플라즈마 시스템은 웨이퍼 상에 조밀한 막을 형성하는 가스를 고이온화(highly ionize)하도록 설계되며, 이러한 조밀한 막은 높은 유전체 상수를 갖는다. 역으로, 본 발명자는 보다 작은 양의 전력을 이용함으로써, 낮은 유전체 상수를 갖는 막이 증착됨을 발견하였다. 본 발명에 따라 적절히 인가된 전력 범위는 웨이퍼의 크기, 및 정확한 설비 구성에 따라 변할 것이며, 이러한 전력 범위는 본 발명의 개시 내용에 기초한일상 실험에 의해 얻어질 수 있다. 일 예에서, 인가된 전력 범위는 8인치 웨이퍼 및 약 900 인치제곱의 플라즈마 소오스 부피에서 일반적으로 500와트 이하, 보다 바람직하게 약 300와트이다. 부가적으로, 웨이퍼 표면 온도가 약 100℃를 초과할 것을 요구하는 HDP 또는 유사한 통상적인 플라즈마 시스템과 달리, 본 발명은 상온에서 또는 상온 부근에서 증착 프로세스를 수행한다. 이는 필요한 반응을 촉진하는데 필요한 모든 에너지가 플라즈마 상태에 의해 제공되기 때문에 가능하다.
웨이퍼 프로세싱 중에, 프로세싱 챔버(12)는 상부, 바닥, 또는 모두로부터 배출될 수도 있지만, 챔버의 상부로부터 배출되는 것이 바람직하다고 공지되었다. 이러한 경우에, 전술한 것처럼 가스 배출은 바람직하게 축 상에서 이루어지며, 즉 기판 표면 주위에 실질적으로 균일한 가스 유동을 촉진하기 위해 챔버의 중심축 주위로 대칭이다. 기판 표면 주위의 실질적으로 균일한 가스 유동은 보다 균일한 막의 증착을 촉진시킨다. 특정 펌핑 경로의 선택은 요구되는 프로세싱 형태에 따라 변할 수도 있다.
본 발명의 또다른 측면에서, 기판 표면 상에 낮은 유전체 상수를 갖는 막을 증착시키는 방법이 제공된다. 배경 기술에서 설명된 것처럼, PECVD로부터 저k(즉, ＜ 3.0) 유전체 상수를 갖는 재료를 얻는데 사용되는 많은 선행 기술은 불소 도핑된 SiOx를 요한다. 스핀-온 코팅은 양호한 성능을 나타내지만, 많은 한계를 갖는다. k ＜ 3.0이고 불소를 갖지 않는 PECVD 재료가 매우 바람직하다. 특히 시스템은 3.0 이하, 바람직하게 약 2.7 이하의 유전체 상수를 나타내는 막을 달성한다.약 2.5 이하의 유전체 상수가 본 발명의 시스템에 의해 달성된다. 본 발명은 유기실리콘 전구체를 사용하는 단계와 상기 전구체가 상당히 분해되지 않는 에너지 정도에서 전구체를 이온화/활성화하는 단계를 제공하며, 전구체의 초기 화학 구조는 웨이퍼 상에 증착된 최종 막 내에서 적어도 부분적으로 보존된다.
본 발명은 실리콘 웨이퍼 표면과 관련된 전구체 재료의 이온화/활성화 지점 및 일산화(및 이산화)탄소에 부가하여 물 및 탄화수소 재료와 같은 휘발성 부산물이 시스템으로부터 제고되는 지점을 제어하는 단계를 제공한다. 본 발명자는 낮은 유전체 상수를 갖는 재료가 OH기의 발생이 작은 저밀도의 가교화된 실리콘- 및 산소 기저 조성을 갖는다는 것을 알았다. 작은 양의 OH기를 갖는 이러한 저밀도의 가교화된 실리콘- 및 산소- 기저 유전체 막을 달성하기 위해, 본 발명자는 막의 증착이 전구체의 이온화/활성화 후 및 가스상 반응이 부산물 반응을 생성하기 위해 수행된 후에 발생해야 됨을 발견하였다. 소정의 가스상 반응을 최소화하고 초기 재료의 100%(이론적으로 불가능) 이온화에 집중된 선행기술의 시스템 및 방법과 달리, 본 발명은 100% 이온화를 달성하려는 시도 대신에, 전구체 재료의 활성화를 막이 성장될 수 있는 정도로 촉진시킨다.
부가적으로, 선행기술의 시스템 및 방법은 가스상 핵생성이 없고 막 형성이 실리콘 표면에서만 발생할 수 있도록 가능한 최저 압력에서 작동한다. 대조적으로, 본 발명은 가스 상 내의 응집된 그룹으로부터 실리콘 표면에서 막 형성을 야기하는 가스상 반응을 활성화하기 위해 가능한 최대 압력에서 작동하며, 이는 매우 다공성의 조직과 바람직한 저k 특성을 야기한다. 이를 수행하기 위해, 본 발명은최적의 가스상 핵생성이 발생하고 양호한 부착성과 조직적 일체성을 갖는 막이 실리콘 웨이퍼 상에 형성되도록 허용하는 압력에서 작동한다.
보다 구체적으로, 본 발명의 방법은 무기 및 유기 재료 또는 그룹으로 구성된 낮은 유전체 상수를 갖는 막을 증착시키는 단계를 제공한다. 유기실리콘 전구체가 본 발명의 방법에 사용된다. 본 발명에 사용될 수도 있는 적절한 유기실리콘 전구체는 본원에 참조된 미국 특허 제 6,068,884호에 개시된다. 본 발명의 일 실시예에서, 유기실리콘 전구체는 다음의 일반식을 가지며,
RnSi(OSi)mX(2m-n+4)(1)
여기서 n은 1 내지 (2m+4)이며, m은 0 내지 4이며, 유기실리콘은 선형 또는 가지형일 수도 있으며, X는 H 및 할로겐으로 구성된 그룹으로부터 선택되며, R은 산소 결합을 갖는 그리고 산소 결합을 갖지 않는 지방족, 올레핀(olefinic) 및 방향족 탄화수소, 그리고 지방족, 올레핀 및 방향족 탄화불소로 구성된 그룹으로부터 선택된다. 지방족, 올레핀 및 방향족 탄화수소 그룹의 예로는 메틸, 에틸, 프로필, 부틸, 및 페닐 등을 포함한다.
본 발명의 또다른 실시예에서, 유기실리콘 전구체는 다음 일반식의 사이클릭 유기실록산으로 구성될 수도 있으며,
여기서 n은 1 내지 2m이며, m은 3 내지 10이며, X는 H 및 할로겐으로 구성된 그룹으로부터 선택되며, R은 전술된 지방족, 올레핀 및 방향족 탄화수소, 그리고지방족, 올레핀 및 방향족 탄화불소로 구성된 그룹으로부터 선택된다.
본 발명의 또다른 실시예에서, 유기실리콘 전구체는 다음 일반식의 유기실라제인(organosilazane)으로 구성되며,
RnSi(NSi)mX(3m-n+4)(3)
여기서 유기실라제인은 선형 또는 가지형일 수도 있으며, n은 1 내지 (3m+4)이며, m은 1 내지 4이며, X는 H 및 할로겐으로 구성된 그룹으로부터 선택되며, R은 지방족, 올레핀 및 방향족 탄화수소, 그리고 지방족, 올레핀 및 방향족 탄화불소로 구성된 그룹으로부터 선택된다.
본 발명의 또다른 실시예에서, 유기실리콘 전구체는 다음 일반식의 사이클릭 유기실라제인으로 구성되며,
여기서 n은 1 내지 3m이며, m은 3 내지 10이며, X는 H 및 할로겐으로 구성된 그룹으로부터 선택되며, R은 지방족, 올레핀 및 방향족 탄화수소, 그리고 지방족, 올레핀 및 방향족 탄화불소로 구성된 그룹으로부터 선택된다.
그러므로, 본 발명에 따른 적절한 전구체는 유기실록산, 플루오로실록산, 시클로실록산, 불소 함유 시클로실록산, 유기실라제인, 플루오로실라제인, 시클로실라제인, 실리케이트, TEOS, 및 TMS 및 이들의 혼합물을 포함하지만 이에 한정되지 않는다. 적절한 측쇄기(side group)의 예는 -H, -CH3, -F, -C2H5, -CF3, -C2F5, -C6H5, -C6F5, -CF2CF3, 및 C-H2CF3를 포함한다. 반응로 내에서 혼합될 때 전술한 전구체로서 유사한 화학적 조성의 최종 형태를 형성할 수 있는 화학물의 조합물, 예를 들어 실란, 실리콘 테트라 플루라이드 및 유기 전구체의 혼합물이 또한 적절하다.
특별한 장점 중에서, 본 발명은 전구체의 분쇄를 최소화하여, 막 내에 증착된 일반적인 조직을 보존한다. 그러므로, 유기 사이드 그룹을 갖는 무기 주쇄(backbone)를 갖춘 막 조직을 형성하는 성분을 갖는 전구체가 사용될 수도 있다. 본 발명에 따라 적절한 유기실리콘 전구체의 예로는 헥사메틸 디실록산(HMDSO), 1,1,3,3-테트라메틸디실로산(TMDSO) 등을 포함한다. 테트라에톡시실란(TEOS)과 같은 다른 유기실리콘 전구체가 사용될 수도 있다. 언급된 재료는 일반적으로 저가이며 용이하게 이용가능하다. 이러한 재료는 가열될 때 휘발성이서 플라즈마 CVD 반응로 시스템 내에 유입될 수 있다.
본 발명의 선택적인 실시예에서, 링 및 체인 구조를 갖는 본 발명의 막은 사이클릭 유기실리콘 또는 사이클릭 유기실라제인 전구체에 의해 형성된다. 사이클릭 유기실리콘 또는 유기실라제인은 하나 이상의 불소 원소로 치환될 수도 있다. 또한 이들은 포화 또는 불포화될 수도 있다. 적절한 사이클릭 유기실리콘의 예로는 옥타메틸시클로테트라실록산(OMCTS), 헥사 메틸 시클로 트리실록산, 헥사 페닐 시클로 트리실록산, 옥타 페닐 시클로 테트라실록산, 1,3,5-트리메틸-1,3,5-트리스-3,3,3-트리플루오로프로필 시클로 트리시록산, 플루오린 함유 시클로실록산, 및 상기와 동일한 화학 조성을 형성하는 화학물의 조합물과 같은 시클로실록산을 포함한다. 유기실라제인 전구체가 또한 사용될 수도 있다. 가장 바람직하게, 전구체는 옥타메틸시클로테트라실록산(OMCTS)이다.
유기실리콘 전구체는 약 0.05 내지 5.0cc/분, 보다 일반적으로 약 0.05 내지 1.0cc/분 범위, 가장 바람직하게 약 0.3cc/분의 유동율로 프로세싱 챔버에 수송된다. 아르곤 가스는 일반적으로 약 0 내지 8sccm 범위의 유동율로 챔버에 첨가된다. 챔버 압력은 일반적으로 프로세싱 중에 약 10 내지 1000밀리토르 범위, 바람직하게 약 50밀리토르이다. 플라즈마 소오스, 일 실시예에서 메인 전극(18)은 일반적으로 약 8인치의 크기와 12인치 직경의 내부 치수를 갖는다.
초기 재료의 조직은 유기실리콘이 저k 재료를 생성하는데 적절한지를 결정한다. 일 예로, 액체 유기실리콘은 약 10sccm으로 미리 배기된 챔버 내로 주입된다. 부가적인 가스가 유기실리콘에 첨가되지 않는다. 유기실리콘 재료는 중공형 튜브 캐소드(14)를 통해 전달되며, 그 말단(67)은 기판(42)의 표면으로부터 약 3인치 거리에 위치된다(증착 전에 재료의 이온화/분쇄를 최소화하기 위함). 프로세스 플라즈마를 저전력(상기 예에서 200㎜ 웨이퍼에 대해 300와트 이하) 및 고압(상기 예에서 25밀리토르 이상)으로 제어함으로써 3.0 이하의 유전체 상수가 1.0% 이하의 열손실(중량%)을 유지하면서 달성된다. 플라즈마를 가스상의 유기실리콘 재료로 점화시키는 것이 바람직하다. 증착 시간에 도달하면, 웨이퍼가 제거되고 다음 웨이퍼가 유입되기 전에 전력 공급원은 꺼지고 가스 유동은 종결되며 챔버는 배기된다.
또다른 실시예에서, 본 발명의 방법은 다음과 같이 수행된다. 웨이퍼가 시스템 내에 장착된다(대기압에서 진공으로 일단 배기됨). 가스(들)가 중공형 튜브 캐소드, 또는 가스 입구, 또는 중공형 튜브 캐소드 및 가스 입구를 통해 프로세싱 챔버 내로 수송된다. 가스의 유입 지점은 반도체 웨이퍼 상에 증착될 소정의 막의 특성에 따라 다르다. 예를 들어, 매우 사이클릭의 다공성 SiOC 막이 요구되면, 옥타메틸시클로테트라실록산은 중공형 캐소드, 또는 가스 입구를 통해 전달될 수도 있다. 플라즈마는 메인 전극에서 점화되고 플라즈마들은 중공형 캐소드의 팁에서 플라즈마 영역 내에서(25밀리토르 이상의 압력이 선택된다면) 그리고 프로세싱 챔버의 일반적인 부피 내의 또다른 플라즈마 영역 내에서 형성된다. 가스 유동 및 압력은 상당한 양의 SiOC 재료가 반도체 웨이퍼 상에 증착될 것을 보장하도록 선택된다. 유출된 가스는 프로세싱 챔버의 상부에 연결된 펌핑 플레넘을 통해 챔버로부터 배출된다.
본 발명의 또다른 측면에서, 전술한 SiOC 막과 같은 나노복합재료가 증착될 수도 있지만 테프론(Teflon, 등록상표), 또는 소정의 다른 적절한 재료와 같은 부가적인 재료가 막의 벌크를 통해 분산되어야 한다. 첨가 재료가 중공형 튜브 캐소드 내에 위치된다는 것을 제외하고 전술한 방법과 유사한 방법이 수행된다. 테프론을 갖는 복합 막이 바람직한 실시예에서, 중공형 튜브 캐소드는 테프론으로 제조되거나 또는 일반적으로 금속 캐소드는 테프론 삽입물로 고정된다. 일 예에서 테프론 삽입물은 약 0.125인치의 최소 내측 직경을 갖는다. 바람직한 압력과 웨이퍼 상의 막 증착을 달성하기 위한 비율로 아르곤 가스는 중공형 캐소드를 통해 수송되고 옥타메틸시클로테트라실록산과 같은 전구체는 가스 입구를 통해 수송된다. 일예에서 아르곤 대 옥타메틸시클로테트라실록산의 비는 약 1 : 1이다. 중공형 캐소드의 단부에서 중공형 캐소드의 방전은 삽입물 또는 고체 테프론 파이프로부터 테프론을 이온화 및 스퍼터하기에 충분하도록 선택된다. 상기 방출은 광학 방사 프로파일을 모니터함으로써 관찰될 수도 있다.
본 발명의 또다른 측면에서, 저 유전체 상수의 SiOC 막을 증착하기 위해 H-추출반응(abstraction)이 수행되는 방법이 제공된다. H-추출반응은 많은 초기 전구체 구조를 원상태로 유지시킨다. 특히, 수소 원자는 F-, F2, O, O2, H 등과 같은 원자를 이용하여 Si-H와 같은 불안정 그룹으로부터 추출된다. 그러므로, 옥타메틸시클로테트라실록산(OMCTS)과 같은 완전 메틸화된 유기실리콘 전구체를 이용하는 대신에, 테트라메틸시클로테트라실록산(TMCTS)과 같은 부분적으로 메틸화된 분자가 사이클릭 실록산 상에 자유 라디칼을 생성하기 위해 이용된다. 상기 자유 라디칼은 막 형성을 야기하는 화학 반응을 개시시킨다.
HF는 매우 높은 결합 강도를 갖기 때문에, F2가 수소 추출반응에 사용될 수 있다. 선택적으로, F-, H-, 또는 O와 같은 반응성 원자 또는 자유 라디칼, 또는 O2와 같은 음전기의 분자가 유기실리콘 전구체 상에 자유 라디칼의 형성을 개시하는데 사용될 수 있다.
인용 참증에 기록된 경향은 최적의 조성이 가능한 최저 k의 비다공성(완전 조밀) 막을 생성하도록 비정질 유기실리콘(SiCO) 내에 존재할 수도 있다. 상기 최적의 조성은 약 3 : 1의 탄소 대 실리콘(C/Si) 비와 약 2 : 1의 산소 대 실리콘(O/Si)의 비에 의해 주어진다.
실험
많은 실험이 아래에 제공된다. 이러한 실험은 단지 설명의 목적으로 제공되며 어떠한 방식으로도 본 발명의 범위를 제한하기 위해 의도된 것은 아니다.
실험은 중공형 캐소드 소오스를 특징화하도록 수행되었다. 각각의 조건에 대해서, 실리콘 웨이퍼(적어도 0.5인치제곱)의 "피이스"가 견본 웨이퍼 상에 장착되었다. 게다가, 유리 글라이드가 덱탁 외형 분석기(Dektak profilometer)를 사용하여 두께를 측정하는 단계를 형성하기 위해 테이프 마스크로 코팅되고 위치된다. 실험 조건은 아래 표 1에 나타난다.
표 1에 따라 본 발명의 방법을 수행하는데 사용되는 프로세스 조건은,
유기실리콘 유동 : 약 0.3ccm
압력 : 약 50밀리토르
전력 : 약 250와트
중공형 캐소드 직경 : 약 0.375(3/8인치)
중공형 캐소드에서 웨이퍼까지의 거리 : 약 3인치.
부가적인 실험이 수행되었는데 여기서 아르곤 가스는 상부 플레이트(20)의가스 입구(22)를 통해 프로세싱 챔버(12)로 공급되고 옥타메틸시클로테트라실록산(OMCTS)은 중공형 캐소드 튜브(14)를 통해 전달된다. 중공형 튜브(캐소드)(14)의 말단(67)은 웨이퍼 표면으로부터 약 3인치에 위치된다. 프로세스 조건 및 최종 막의 유전체 상수는 아래의 표 2에 나타난다. 유전체 상수는 아래에 기록된 결과 모두에 대해 통상적인 금속 도트 방법을 사용하여 결정된다.
실험 # OMCTS(ccm) Ar(sccm) 전력(watts) 압력(mTorr) 유전체 상수
1 0.28 8 360 50 ＜2.5
2 0.24 8 360 50 ＞3.1
표 2에서 유전체 상수는 OMCTS 유동율에 따라 변하는 것으로 공지된다.
또다른 실험이 수행되었는데 여기서 아르곤 가스는 상부 플레이트(20)의 가스 입구(22)를 통해 프로세싱 챔버(12)에 공급되고 옥타메틸시클로테트라실록산(OMCTS)은 중공형 튜브 캐소드(14)를 통해 전달된다. 중공형 튜브 캐소드(14)의 단부는 웨이퍼 표면으로부터 약 6인치에 위치된다. 프로세스 조건 및 최종 유전체 상수는 아래의 표 3에 나타난다.
또다른 실험이 수행되었는데 여기서 아르곤은 공급되지 않지만, 옥타메틸시클로테트라실록산(OMCTS)은 중공형 튜브 캐소드(14)를 통해 전달된다. 콘(70)은 중공형 튜브 캐소드(14)의 단부에 부착되고 콘의 단부는 웨이퍼 표면으로부터 약 3인치에 위치된다. 프로세스 조건 및 최종 유전체 상수는 아래의 표 4에 나타난다.
전술한 것처럼, 기판 표면 상에 낮은 유전체 상수를 갖는 막을 증착하는 개선된 시스템 및 방법이 제공된다. 화학물의 전달 구성과 함께 프로세싱 챔버 내에 형성된 복수의 플라즈마 영역의 생성으로 전구체 화학물의 이온화 정도 및 이온화 위치를 제어하여 낮은 유전체 상수를 갖는 반복가능하고 균일한 막의 증착을 개선한다. 또한 다른 펌핑 경로의 채용은, 소정의 막으로부터 원치 않는 작은 분자량의 부산물을 제거할 수 있는 웨이퍼 상부면 배기 경로의 사용을 허용하고, 또는 웨이퍼를 가로질러 그리고 그 주위에서 축상으로 균일한 가스 유동을 효과적으로 제공하는 웨이퍼 하부 평면 배기 경로의 선택적인 사용을 허용한다.
특정 실시예의 전술한 설명과 본 발명의 실시예는 설명의 목적으로 제공된다. 본 발명은 약간의 특정 실시예를 참조하여 설명되었지만, 상세한 설명은 설명의 목적이며 본 발명을 제한하기 위한 것은 아니다. 다양한 수정예가 본 발명의 취지 및 범위를 벗어남이 없이 당업자로부터 가능할 것이다.

Claims (29)

  1. 기판의 표면 상에 유전체 막을 증착시키는 시스템으로서,
    기판 지지용 기판 지지대와 가스를 프로세싱 챔버로 수송하는 하나 이상의 가스 입구를 갖는 프로세싱 챔버,
    상기 챔버 내에 제 1 플라즈마 영역을 형성하는 제 1 플라즈마 소오스, 및
    상기 챔버 내에 제 2 플라즈마 영역을 형성하는 제 2 플라즈마 소오스를 포함하며,
    상기 가스는 상기 제 1 및 제 2 플라즈마 영역에서 상이한 이온화 정도로 개별적으로 이온화되며, 상기 개별적으로 이온화된 가스는 상기 기판의 표면 상에 유전체 막을 형성하도록 반응하는 시스템.
  2. 제 1 항에 있어서,
    상기 프로세싱 챔버 내에 형성된 제 3 플라즈마 영역을 더 포함하는 시스템.
  3. 제 1 항에 있어서,
    상기 제 2 플라즈마 영역이 상기 기판 지지대에 인접한 시스템.
  4. 제 1 항에 있어서,
    상기 제 1 플라즈마 소오스는 상기 프로세싱 챔버의 외측벽에 인접하게 위치된 전극으로 구성되는 시스템.
  5. 제 1 항에 있어서,
    상기 제 2 플라즈마 소오스는 상기 프로세싱 챔버로 연장하는 중공형 튜브 캐소드로 구성되는 시스템.
  6. 제 5 항에 있어서,
    하나 이상의 가스가 상기 중공형 튜브 캐소드를 통해 상기 프로세싱 챔버로 수송되는 시스템.
  7. 제 1 항에 있어서,
    상기 가스를 상기 프로세싱 챔버로부터 배출하도록 상기 프로세싱 챔버에 연결된 진공 시스템을 더 포함하는 시스템.
  8. 제 7 항에 있어서,
    상기 진공 시스템이,
    상기 프로세싱 챔버의 상부에 배열된 펌핑 플레넘과,
    상기 가스를 상기 프로세싱 챔버의 상부로부터 배출하도록 상기 펌핑 플레넘에 연결된 펌프를 더 포함하는 시스템.
  9. 제 7 항에 있어서,
    상기 진공 시스템이,
    상기 프로세싱 챔버의 바닥에 배열되고 상기 기판 지지대의 외측 주변부를 둘러싸는 환상 펌핑 플레넘과,
    상기 가스를 상기 프로세싱 챔버의 바닥으로부터 배출하도록 상기 펌핑 플레넘에 연결된 펌프를 더 포함하는 시스템.
  10. 제 9 항에 있어서,
    상기 펌핑 플레넘 내에 배열되고 편심성 외측 주변부를 갖는 환상 링을 더 포함하는 시스템.
  11. 제 5 항에 있어서,
    상기 중공형 튜브 캐소드에 전기적으로 연결된 콘을 더 포함하며, 상기 콘 내의 영역이 제 3 플라즈마 영역을 형성하는 시스템.
  12. 기판의 표면 상에 유전체 막을 증착시키는 시스템으로서,
    프로세싱 챔버,
    상기 프로세싱 챔버 내에 배열된 기판 지지대,
    하나 이상의 가스를 상기 프로세싱 챔버로 수송하는 하나 이상의 가스 입구,
    상기 프로세싱 챔버에 연결된 펌핑 플레넘과 펌프를 갖는 진공 시스템을 포함하며,
    상기 가스는 상기 프로세싱 챔버의 상부 또는 바닥 중 어느 하나, 또는 모두에서 배출되고,
    상기 프로세싱 챔버는 제 1 플라즈마 영역을 생성하는 제 1 플라즈마 소오스와 제 2 플라즈마 영역을 생성하는 제 2 플라즈마 소오스를 구비하며,
    상기 하나 이상의 가스는 상기 제 1 및 제 2 플라즈마 영역 내에서 개별적으로 이온화되고, 상기 개별적으로 이온화된 가스는 상기 기판의 표면 상에 유전체 막을 형성하도록 반응하는 시스템.
  13. 제 12 항에 있어서,
    상기 프로세싱 챔버 내에 배열되고 상기 플라즈마 소오스 중 하나에 전기적으로 연결된 콘을 더 포함하며,
    상기 콘 내의 영역이 제 3 플라즈마 영역을 형성하는 시스템.
  14. 프로세싱 챔버 내에서 기판의 표면 상에 유전체 막을 증착시키는 방법으로서,
    하나 이상의 가스를 상기 챔버로 수송하는 단계,
    제 1 플라즈마 영역 내의 상기 하나 이상의 가스 중 어느 하나, 또는 조합물의 제 1 이온화단계,
    제 2 플라즈마 영역 내의 상기 하나 이상의 가스 중 어느 하나, 또는 조합물의 제 2 이온화단계, 및
    상기 기판의 표면 상에 유전체 막을 형성하도록 상기 개별적으로 이온화된 가스를 반응시키는 단계를 포함하는 방법.
  15. 제 14 항에 있어서,
    상기 가스는 상기 제 2 플라즈마 영역에서보다 상기 제 1 플라즈마 영역에서 더 큰 정도로 이온화되는 방법.
  16. 제 14 항에 있어서,
    제 3 플라즈마 영역 내의 상기 하나 이상의 가스 중 어느 하나의 제 3 이온화단계를 더 포함하는 방법.
  17. 제 14 항에 있어서,
    상기 하나 이상의 가스가 유기실리콘을 포함하는 방법.
  18. 제 14 항에 있어서,
    상기 하나 이상의 가스가 사이클릭 유기실리콘을 포함하는 방법.
  19. 제 14 항에 있어서,
    상기 하나 이상의 가스가 옥타메틸시클로테트라실록산을 포함하는 방법.
  20. 제 14 항에 있어서,
    상기 방법이 약 10밀리토르 내지 1000밀리토르 범위의 압력에서 수행되는 방법.
  21. 제 14 항에 있어서,
    상기 방법이 약 50밀리토르의 압력에서 수행되는 방법.
  22. 제 14 항에 있어서,
    상기 제 1 및 제 2 이온화단계가 약 900인치제곱의 플라즈마 소오스 부피에 대해 약 500와트 이하 범위의 인가 전력에서 플라즈마 소오스를 사용하여 수행되는 방법.
  23. 제 14 항에 있어서,
    상기 하나 이상의 가스가 약 0.05 내지 5.0cc/분 범위의 유동율로 상기 프로세싱 챔버로 수송되는 방법.
  24. 제 14 항에 있어서,
    상기 방법이 거의 상온에서 수행되는 방법.
  25. 제 14 항에 있어서,
    상기 하나 이상의 가스 중 하나 이상이 상기 이온화단계 중에 상당히 분해되지 않는 방법.
  26. 제 14 항에 있어서,
    상기 하나 이상의 가스 중 하나 이상이 다음의 일반식으로 구성되며,
    RnSi(OSi)mX(2m-n+4)(1)
    여기서 n은 1 내지 (2m+4)이며, m은 0 내지 4이며, X는 H 및 할로겐으로 구성된 그룹으로부터 선택되며, R은 산소 결합을 갖는 그리고 산소 결합을 갖지 않는 지방족, 올레핀 및 방향족 탄화수소, 그리고 지방족, 올레핀 및 방향족 탄화불소로 구성된 그룹으로부터 선택되는 방법.
  27. 제 14 항에 있어서,
    상기 하나 이상의 가스 중 하나 이상이 다음의 일반식으로 구성되며,
    여기서 n은 1 내지 2m이며, m은 3 내지 10이며, X는 H 및 할로겐으로 구성된 그룹으로부터 선택되며, R은 지방족, 올레핀 및 방향족 탄화수소, 그리고 지방족, 올레핀 및 방향족 탄화불소로 구성된 그룹으로부터 선택되는 방법.
  28. 제 14 항에 있어서,
    상기 하나 이상의 가스 중 하나 이상이 다음의 일반식으로 구성되며,
    RnSi(NSi)mX(3m-n+4)(3)
    여기서 n은 1 내지 (3m+4)이며, m은 1 내지 4이며, X는 H 및 할로겐으로 구성된 그룹으로부터 선택되며, R은 지방족, 올레핀 및 방향족 탄화수소, 그리고 지방족, 올레핀 및 방향족 탄화불소로 구성된 그룹으로부터 선택되는 방법.
  29. 제 14 항에 있어서,
    상기 하나 이상의 가스 중 하나 이상이 다음의 일반식으로 구성되며,
    여기서 n은 1 내지 3m이며, m은 3 내지 10이며, X는 H 및 할로겐으로 구성된 그룹으로부터 선택되며, R은 지방족, 올레핀 및 방향족 탄화수소, 그리고 지방족, 올레핀 및 방향족 탄화불소로 구성된 그룹으로부터 선택되는 방법.
KR1020027006378A 1999-11-19 2000-11-17 무기/유기 유전체 막의 증착 시스템 및 증착 방법 KR20020070436A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16666299P 1999-11-19 1999-11-19
US60/166,662 1999-11-19
PCT/US2000/031694 WO2001036703A1 (en) 1999-11-19 2000-11-17 System and method for depositing inorganic/organic dielectric films

Publications (1)

Publication Number Publication Date
KR20020070436A true KR20020070436A (ko) 2002-09-09

Family

ID=22604213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027006378A KR20020070436A (ko) 1999-11-19 2000-11-17 무기/유기 유전체 막의 증착 시스템 및 증착 방법

Country Status (7)

Country Link
EP (1) EP1252358A4 (ko)
JP (1) JP2003530481A (ko)
KR (1) KR20020070436A (ko)
CN (1) CN1460130A (ko)
AU (1) AU1776401A (ko)
TW (1) TWI232243B (ko)
WO (1) WO2001036703A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1019781C2 (nl) * 2002-01-18 2003-07-21 Tno Deklaag alsmede werkwijzen en inrichtingen voor de vervaardiging daarvan.
US7425350B2 (en) 2005-04-29 2008-09-16 Asm Japan K.K. Apparatus, precursors and deposition methods for silicon-containing materials
US9111729B2 (en) 2009-12-03 2015-08-18 Lam Research Corporation Small plasma chamber systems and methods
US9190289B2 (en) 2010-02-26 2015-11-17 Lam Research Corporation System, method and apparatus for plasma etch having independent control of ion generation and dissociation of process gas
US9967965B2 (en) 2010-08-06 2018-05-08 Lam Research Corporation Distributed, concentric multi-zone plasma source systems, methods and apparatus
US9155181B2 (en) 2010-08-06 2015-10-06 Lam Research Corporation Distributed multi-zone plasma source systems, methods and apparatus
US8999104B2 (en) 2010-08-06 2015-04-07 Lam Research Corporation Systems, methods and apparatus for separate plasma source control
US9449793B2 (en) 2010-08-06 2016-09-20 Lam Research Corporation Systems, methods and apparatus for choked flow element extraction
US9177762B2 (en) 2011-11-16 2015-11-03 Lam Research Corporation System, method and apparatus of a wedge-shaped parallel plate plasma reactor for substrate processing
US10283325B2 (en) 2012-10-10 2019-05-07 Lam Research Corporation Distributed multi-zone plasma source systems, methods and apparatus
US9083182B2 (en) 2011-11-21 2015-07-14 Lam Research Corporation Bypass capacitors for high voltage bias power in the mid frequency RF range
US8872525B2 (en) 2011-11-21 2014-10-28 Lam Research Corporation System, method and apparatus for detecting DC bias in a plasma processing chamber
US9396908B2 (en) 2011-11-22 2016-07-19 Lam Research Corporation Systems and methods for controlling a plasma edge region
US8898889B2 (en) 2011-11-22 2014-12-02 Lam Research Corporation Chuck assembly for plasma processing
US10586686B2 (en) 2011-11-22 2020-03-10 Law Research Corporation Peripheral RF feed and symmetric RF return for symmetric RF delivery
US9263240B2 (en) 2011-11-22 2016-02-16 Lam Research Corporation Dual zone temperature control of upper electrodes
KR102011535B1 (ko) 2011-11-24 2019-08-16 램 리써치 코포레이션 가요성 있는 대칭적 rf 복귀 스트랩을 갖는 플라즈마 프로세싱 챔버
US9240308B2 (en) * 2014-03-06 2016-01-19 Applied Materials, Inc. Hall effect enhanced capacitively coupled plasma source, an abatement system, and vacuum processing system
US11127557B1 (en) * 2020-03-12 2021-09-21 Applied Materials, Inc. Ion source with single-slot tubular cathode
US11631567B2 (en) 2020-03-12 2023-04-18 Applied Materials, Inc. Ion source with single-slot tubular cathode
CN112696328B (zh) * 2020-12-11 2021-10-22 中国电子科技集团公司第十二研究所 一种高可靠性电推进用空心阴极结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0334109B1 (de) * 1988-03-24 1993-06-02 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum Herstellen von aus amorphen Silizium-Germanium-Legierungen bestehenden Halbleiterschichten nach der Glimmentladungstechnik, insbesondere für Solarzellen
US5273609A (en) * 1990-09-12 1993-12-28 Texas Instruments Incorporated Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment
US5292370A (en) * 1992-08-14 1994-03-08 Martin Marietta Energy Systems, Inc. Coupled microwave ECR and radio-frequency plasma source for plasma processing
US5695597A (en) * 1992-11-11 1997-12-09 Mitsubishi Denki Kabushiki Kaisha Plasma reaction apparatus
NO302060B1 (no) * 1995-05-02 1998-01-12 Nkt Res Center As Fremgangsmåte og elektrodesystem for eksitering av et plasma
JP3122601B2 (ja) * 1995-06-15 2001-01-09 東京エレクトロン株式会社 プラズマ成膜方法及びその装置
JP2976965B2 (ja) * 1998-04-02 1999-11-10 日新電機株式会社 成膜方法及び成膜装置
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6015595A (en) * 1998-05-28 2000-01-18 Felts; John T. Multiple source deposition plasma apparatus
US6176198B1 (en) * 1998-11-02 2001-01-23 Applied Materials, Inc. Apparatus and method for depositing low K dielectric materials

Also Published As

Publication number Publication date
AU1776401A (en) 2001-05-30
EP1252358A4 (en) 2008-02-13
WO2001036703A1 (en) 2001-05-25
JP2003530481A (ja) 2003-10-14
EP1252358A1 (en) 2002-10-30
TWI232243B (en) 2005-05-11
CN1460130A (zh) 2003-12-03

Similar Documents

Publication Publication Date Title
KR20020070436A (ko) 무기/유기 유전체 막의 증착 시스템 및 증착 방법
KR100404536B1 (ko) 유전 상수 κ가 낮은 무기/유기 혼성 박막 및 이를제조하는 방법
US7354873B2 (en) Method for forming insulation film
US7582575B2 (en) Method for forming insulation film
US6352945B1 (en) Silicone polymer insulation film on semiconductor substrate and method for forming the film
US7772130B2 (en) Insulation film forming method, insulation film forming system, and semiconductor device manufacturing method
EP0934433B1 (en) Method for depositing fluorine doped silicon dioxide films
US20020076944A1 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
US20020160626A1 (en) Siloxan polymer film on semiconductor substrate
US20060258176A1 (en) Method for forming insulation film
TW201411721A (zh) 用於流動性膜之經改良的緻密化作用
JPH0612771B2 (ja) Ｔｅｏｓプラズマｃｖｄ法
KR20130130035A (ko) Hdp-cvd에 의한 폴리실리콘 필름
EP0953066A1 (en) Inductively coupled plasma cvd
WO2012093983A2 (en) Remote plasma source seasoning
KR20010075566A (ko) 반도체 장치 및 그 제조 방법
TWI831824B (zh) 非uv高硬度低介電常數膜沉積
US7098129B2 (en) Interlayer insulation film used for multilayer interconnect of semiconductor integrated circuit and method of manufacturing the same
KR20050020629A (ko) 낮은 유전율과 낮은 막 스트레스를 가지는 실리콘계절연막을 형성하는 방법
JP4117768B2 (ja) 半導体基板上のシロキサン重合体膜及びその製造方法
US20060105581A1 (en) Glycol doping agents in carbon doped oxide films
JP3197007B2 (ja) 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法
JP2003297821A (ja) 半導体基板上のシロキサン重合体膜及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application