CN1460130A - 无机/有机介电薄膜的沉积系统及方法 - Google Patents

无机/有机介电薄膜的沉积系统及方法 Download PDF

Info

Publication number
CN1460130A
CN1460130A CN00816928A CN00816928A CN1460130A CN 1460130 A CN1460130 A CN 1460130A CN 00816928 A CN00816928 A CN 00816928A CN 00816928 A CN00816928 A CN 00816928A CN 1460130 A CN1460130 A CN 1460130A
Authority
CN
China
Prior art keywords
treatment chamber
plasma
gas
gases
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00816928A
Other languages
English (en)
Inventor
J·费尔茨
E·S·罗帕塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nano Scale Surface Systems Inc
ASML US Inc
Original Assignee
Nano Scale Surface Systems Inc
ASML US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nano Scale Surface Systems Inc, ASML US Inc filed Critical Nano Scale Surface Systems Inc
Publication of CN1460130A publication Critical patent/CN1460130A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32596—Hollow cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供了一种在衬底表面上沉积介电膜的系统和方法，所述系统具有一个带有用于支撑衬底的衬底支架的处理室和一个或多个用于将气体送入处理室的气体入口，提供了在所述处理室内确定第一个等离子体区的第一个等离子体源，而且，还提供了在所述处理室内确定第二个等离子体区的第二个等离子体源。气体分别在所述第一个和第二个等离子体区发生不同程度的离子化，而且，这些分别离子化的气体发生反应，在衬底表面上形成介电膜。

Description

无机/有机介电薄膜的沉积系统及方法
                   与相关申请的相互参照
本专利申请要求在1999年11月19日提出的系列号为60/166,662的美国临时专利申请的权利，在此引入该申请的全部公开内容作为参考。
                        发明领域
本发明涉及一种沉积氧化物膜的系统和方法，而且，更具体地，涉及一种在衬底表面上沉积具有低介电常数(κ)的无机/有机氧化物膜的系统和方法。
                        发明背景
未来微电子工业面临的最大挑战之一是找出能够取代二氧化硅作为一种金属层间或内部介电材料的先进介电材料，介电薄膜层是集成电路和半导体的基本组件。这种膜能够在元件之间形成电绝缘，随着器件密度的增加，一般采用多层介电膜对器件部件进行隔离。当形成介电膜时，重要的是所述膜应具有某些性能，例如，良好的间隙填充，热稳定性和有利的电性能，使用最广泛的介电层，二氧化硅(SiO2)，可采用各种方法形成。最常用的方法是化学气相沉积(CVD)；等离子体CVD和旋转涂覆。
追求更高的元件密度的关键驱动力是运行速度的提高。集成电路中元件间的距离越小，信号的传输越快，然而，随着元件密度增加和线路间的间隙变小，对绝缘薄膜的要求变得更严格。当临界部件尺寸降至约0.25微米以下时，绝缘介电材料的介电常数(κ)变得更加重要，特别是，介电常数决定器件的电容，并且因此也影响：(a)电容互连(interconnect)延迟，(b)可能引起信号传输错误的串扰，以及(c)能耗。所有这些影响都可以通过降低绝缘材料的介电常数来降至最小。
为了获得最高的传输速度，电容互连或RC的延迟必须最小。一般有两种途径减小给定器件的RC延迟。第一种是通过使用不同的金属来降低互连线路的电阻，第二种方法是通过改进或者使用不同的介电材料来降低介电常数。这两种方法在已有技术中都已采用，但第一种方法只有一种替代物(铜)，而第二种方法则存在众多的替代方案。
目前，器件可加入5个或6个介电层，所有介电层均由二氧化硅构成，采用具有适当的低介电常数(低κ)的材料替代SiO2结果将会使速度极大提高，并且还可降低器件的能耗。
介电常数可能的最低值为1.0(真空介电常数)而二氧化硅SiO2的介电常数为约3.9～4.0，介电常数值低于二氧化硅的称为“低κ”膜，任何具有低于3.0的介电常数的膜在工业中均被不严格地认为是“极低κ”膜，文献中也谈到了“超低κ”膜，这不严格地适合于介电常数小于2.0的膜。
具有低介电常数的膜必须满足适当集成到器件中所需的其它要求，具体而言，膜的其它关键性能包括，但不受此所限：(1)击穿场强或击穿电压，(2)漏电电流，(3)热稳定性，以及(4)与其它膜层的粘着性。
击穿场强的单位是伏特/单位长度，它是绝缘材料不再绝缘，发生击穿并且导致短路时的电压。最小击穿场强通过用电路工作电压除以相邻导电元件间的间距来确定。例如，对于工作电压为3.3伏的0.25微米元件，其击穿电压必须超过13.2伏/微米，或0.132MV/cm，理想的是存在一个安全系数，介电膜的击穿场强的工业标准大于0.5MV/cm。
漏电电流指的是在低于击穿场强的指定电场强度下通过绝缘体的电流通量，介电膜的漏电电流密度的采用标准是在0.05MV/cm的施加电场强度下低于2×10-8安培/cm2。
如果击穿场强足够高(例如，满足要求值＞0.50MV/cm)，并且，如果漏电电流足够低(例如，满足要求值：在0.50MV/cm的施加电场下小于2×10-8安培/cm2)，则使用该介电层本身即可，而不收使用其它的介电阻挡层，然而，如果击穿场强低(例如，＜100伏/微米)或者漏电电流高(例如在0.1MV/cm的施加电场下大于10-10安/cm2)，则可能要求附加的介电阻挡层，例如共形气相沉积的SiO2或SiN4涂层。
将具有高击穿场强的薄内衬如SiO2或SiN4与低介电常数的材料组合可以获得全面改善的介电性能，然而，组合介电层的净介电常数比低介电常数材料本身的数值高。优选的方法是引入一种单一的同时既有低的介电常数又有高的击穿场强的介电材料，以便将包含阻挡层所要求的额外制造步骤减至最少，而且还能够利用该单一材料的低介电常数。
对高温下的机械稳定性进行要求是因为典型的半导体晶片制造电路需经历许多处理步骤，接着进行的层的沉积或处理温度可能高达400℃，因此，该值经常用来判断膜材料的耐久性。
最后，绝缘膜的粘着性能必须适合于进行接下来的处理以及能够确保热和电性能的稳定，所以，这一要求就是介电膜与其它层及衬底牢固结合。
现有技术制备薄介电膜的方法例如包括化学气相沉积(CVD)和旋涂法。CVD法典型地是将热能作用于前体化合物和反应剂以便发生化学反应。其它的辅助CVD方法可以使用液体或等离子体来促进化学反应，虽然也可以使用被汽化并且喷入处理室的液体，但常用的前体化合物是气体。另一方面，旋涂法典型地是将在液相载体中悬浮的前体沉积在正处于旋转状态的衬底上形成均匀薄膜，然后将衬底上的涂层固化，旋涂膜的装置可以相当简单，然而，从化学前体的种类，填充衬底上的小结构部件的能力，膜处理窗口的宽度和能够满足的参量，以及调控所获得的膜的化学组成和性能的能力上看，CVD方法更优。
已对多种材料作为半导体制造中的低κ介电层进行了研究，已尝试将氟加入SiO2膜中降低膜的介电常数，采用等离子体CVD法形成的稳定的氟掺杂SiO2的介电常数典型地为3.5-3.7，然而，对于几何尺寸远小于0.25微米的器件而言，要求具有甚至更低的介电常数的材料。
另一种制备低κ膜的等离子体CVD方法是沉积高度交联的碳氟化合物膜，该膜通常称为氟化无定形碳。据报导，这种膜中更有前景的类型在第一次退火后的介电常数一般为2.5-3.0。然而，氟化无定形碳的最突出的问题仍然与膜的粘着性，热稳定性(包括尺寸稳定性)，以及集成性有关。
也对聚合物材料进行了研究，例如，旋涂涂覆的聚合物材料已得到应用，虽然它们的介电常数较低，但是，由于受到加工及材料的限制，这些聚合物不完全令人满意，在约400-450℃的标准处理条件下，聚合物一般呈热不稳定和尺寸不稳定状态，虽然已考虑将这些材料用于嵌入结构，但是，一般而言，它们不适合完全堆垛间隙填充(full stack gap fill)或镶嵌结构。
由于旋涂涂覆的聚合物存在上述不足，已探讨将气相聚合作为另一种制备低介电常数材料的方法，采用气相聚合法制备的一种特殊聚合物是聚对亚苯基二甲基，例如，聚对亚苯基二甲基N(ppx-N)和聚对亚苯基二甲基F(ppx-F)，聚对亚苯基二甲基的介电常数典型地为2.3-2.7，因此，作为用于集成电路中的低介电材料很有吸引力，然而，迄今已制备的聚对苯二甲基中，ppx-N的热稳定性差；ppx-F价格昂贵，或者它们的机械稳定性较差。
正如前面所述及的那样，氟化材料典型地能减小总体介电常数值，具有极低介电常数的一种材料是聚四氟乙烯(PTFE)，其介电常数为约1.9，最近的进展是试图通过使具有适当介电常数的材料变得更多孔，即，将低介电常数的空气掺入膜中来降低材料的介电常数，材料的孔隙率越高，其介电常数越低，然而，高孔隙率的材料的结构趋于更脆弱，并且可能不满足平面化要求。另外，含氟材料的不足之处在于要求添加阻挡层，以便最大程度地降低在处理期间和随时间的氟的迁移。
不幸地，含氟材料存在要求添加阻挡层以使在处理期间和随时间而发生的氟迁移程度最轻的缺点，这一问题在那些使用铜的制造方法中将更加严重，因为铜本身趋于迁移，已表明能有效抑制氟的迁移的阻挡层如TiN具有高的介电常数，因此，可能会抵消氟化膜带来的优点。
最近，美国专利6,068,884中介绍了一种制备低介电常数膜的方法，其中的膜是无机物与有机物的混合体，这种膜和方法看起来很有前景，有望进一步发展。
总之，如上所述，在选择低介电常数膜时，需要进行多方面考虑。仍然需要发展改善的沉积低介电常数膜的系统和方法。
                         发明简述
因此，本发明的目的是提供一种改善的沉积低介电膜的系统和方法，在本发明的广义方面，提供一种在衬底表面上沉积介电膜的系统，该系统具有一个带有用于支撑衬底的衬底支架的处理室和一个或多个用于将气体输送至该处理室的气体入口。在该处理室内存在确定第一个等离子体区的第一个等离子体源，而且，在所述处理室内还存在确定第二个等离子区的第二个等离子源。在第一个和第二个等离子区，气体分别进行不同程度的离子化，并且，这些分别离子化的气体发生反应，在衬底表面上形成介电膜。
在本发明的另一个方面，提供一种在位于处理室内的衬底表面上沉积介电膜的方法，其中，一种或多种气体被输送至处理室中。在第一个等离子体区发生离子化的是所述一种或多种气体中的任何一种或者它们的组合。在第二等离子体区单独发生离子化的是所述一种或多种气体中的任何一种或者它们的组合。这些单独离子化的气体发生反应，在衬底表面上形成介电膜。
                         附图简述
当参照附图阅读本发明的详细说明和附后的权利要求书时，本发明的其它目的和优点将显而易见，所述附图中：
图1是根据本发明的一个实施方案的系统的横截面示意图。
图2是根据本发明的另一个实施方案的系统的横截面示意图。
图3A一3E是部分简化示意图，用于展示根据其它一些替代实施方案的本发明的系统。
图4是展示根据本发明的另一个实施方案的空心阴极的横截面剖视图。
图5A和5B分别是根据本发明的一个实施方案的空心阴极锥体的横截面和底视图。
图6是根据本发明的另一个替代实施方案的系统的横截面剖面顶视图。
                       发明详述
如图1和2，其中，相同的部件在图中采用相同的参考数字表示，所示出的是本发明的系统的两个替换方案。系统10一般包括一个处理组合11，该处理组合中存在一个处理室12，以及一个空心管状阴极14和位于处理室12内的衬底支架16。主电极18的位置紧靠处理室12的外表面。顶板20将处理室12的上端密封，空心管状阴极14穿过顶板20伸入处理室12中。顶板20可以包括一个或多个用于将一种或多种气体送入处理室12的气体入口22。一个真空系统与处理室12相联，用于将12抽真空。正如下面进一步详细介绍的那样，该真空系统包括一个增压室和一台泵，而且，该真空系统可以在位于处理室的底部，或者位于处理室的顶部，或者同时位于上述两部位，以提供交替的抽真空路径。
如图1和2所示，处理组合11包括柱形处理室12，然而，处理室12的形状不受限制，任何合适的形状都可以采用。处理室12具有外壁24。该外壁24优选采用低损耗的绝缘材料如石英或陶瓷制成，主电极18紧邻该处理室的外壁24，处理组合11可以进一步包括一个包围处理室12的外周边和主电极18的外壳28，如1和2所示。
主电极18可以采用多种形式，在一个实例中，该主电极的形式可以是沿处理室12的外周边分延伸的连续线圈或者连续柱体。另一个方案是，该主电极的形式可以是多个独立的柱形段，这些柱形段围绕处理12的外周边互相之间按所要求的间隔分布，优选所述主电极是连续线圈，主电极18应牢固固定在处理室12的外表面上，以使由主电极18到处理室12内部的功率耦效率最高。主电极18采用传统电源32通电，典型地，可采用在13.56MHZ的频率下，功率最高为3000瓦的RF电源。一个适合用于本发明的系统的主电极和电源的实例在美国专利6,015,595中进行了进一步描述，在此引入其全部内容作为参考。
空心管状阴极14一般通过顶板20中的孔设置于处理室12内部，空心管状阴极14起反电极作用，并且接地。另一各方法是，空心阴极14可以采用传统电源32通电，而主电极接地。优选地，电源的工作频率为13.56MHZ，但是其也可以在低至1KHZ的低频率下工作。
空心管状阴极也可以作为气体入口将一种或多种气体送入处理室12，空心管状阴极14是一种细长管，其内径典型地为约0.25英寸或更小，而且更通常为约0.25-1.0英寸，在所述优选实施方案中，空心管状阴极位于沿处理室12的中心轴的中央部位。然而，如果需要，阴极14可以偏离该中央部位，因此，可以通过空心管状阴极14的位置来选择性控制所处理的化学物质的进入部位。
顶板20包括围绕顶板周边的边缘部分35，其固定至外壳28上，以便将处理室12的顶部密封，顶板20包括一个或多个用于将一种或多种气体送入处理室12的气体入口，例如，在一个示例性实施方案中，第一种气体入口22位于顶板20上并且与第一种气源38相连，许多种化学气体可以送入处理室12，包括，但不限于，前体或反应剂，惰性气体，载体气体，或者清洗化学物质。流量控制装置40位于气体入口22和第一种气源38之间，以对气体进入处理室的情况进行重复计量。适合用于气体计量的市售流量控制装置包括质量流量计量仪(MFM)，质量流量控制仪(MFC)，以及液体直接喷射系统。当化学物质为液体时，要求将该化学物质汽化的液体输送系统(未示出)。市售的液体输送系统包括汽化液体输送系统和使载体气体从液态化学物质中鼓泡通过的起泡器系统。
衬底支架16处于处理室12内，用于支撑待处理的衬底，如半导体衬底或晶片42，优选衬底支架16基本与处理室的中心轴对齐，衬底支架16的位置靠近处理室12的底部，而在气体入口和空心管状阴极的下方。为了将晶片42牢固固定在处理12内并且最大限度地降低晶片后面的沉积量，可以通过支架16在晶片上施加静电力。任何合适的传统衬底支架或夹具在本发明中都可以使用，通常，采用DC电压源(未示出)对晶片进行静电固定。虽然优选采用静电夹具对晶片进行静电固定，但是也可以使用其它类型的支架或夹具。温度控制手段，例如冷却液，典型地是通过支架16进行循环，以便支架和晶片保持在所要求的温度。处理温度可以高于，低于，或者等于室温。衬底支架典型地还包括一个机构(未示出)，该机构用于将晶片送至固定于处理组合11上的衬底支架或者由衬底支架输送晶片。该机构通常包括在支架16上方伸展和收缩以接收和移走晶片的销(pin)。具有机械臂和端部操纵装置的晶片传送系统(未示出)典型地用来在衬底支架上放置或移走晶片。这些部件在本领域众所周知，因此，此处不作进一步介绍。
真空系统与处理室12相连用于排放气体和/或将系统10抽真空。如图1和2所示，该真空系统可采用多种各替换的形式。在图1所示的示例性实施方案中，所述真空系统包括两个独立的系统50A和50B，它们分别位于处理室12的两个相对的端部。本发明的这一特点提供了交替抽气路径的选择性，如下面更为详细的介绍所述，它有利于促进对沉积过程的调控。
特别是，所述真空系统可以从处理室12的顶部或底部中的任何一个，或者同时从其顶部和底部对处理12进行排气。在图1和图2中，真空系统50A靠近处理12的底部，而在晶片平面的下方。图6示出了根据本发明的这一实施方案的真空系统的部分横截面顶视图。一般地，真空系统50A包括一个抽气增压室52，阀门54和一个泵56。任何适合的泵都可以使用，例如，但不受此所限，涡轮泵。阀门54优选通过传统的压力控制反馈系统(未示出)提供压力控制。由图6可详细看出，在本示例性实施方案中，抽气增压室52为环状，它将晶片支架包围，从而在晶片42上产生基本均匀的周向气流。抽气增压室52与阀门54和泵56入口呈T型联接，出于空间上的考虑，它的位置典型地偏离轴线。抽气增压室52的尺寸由内径和外径确定，以提供充分的抽气和压力。可以将抽气增压室52截面颈缩至长度和间隙尺寸，以促使围绕晶片42的周边形成基本均匀的气流。工作压力取决于处理类型，而且，典型地，真空系统被设计成能在约10毫乇至100乇的稳定且可重复的压力工作区、气体流速不高于约1000SCCM的条件下工作。处理室12内的压力采用传统的压力传感器或者其它适当的压力测量手段进行测量，所述传感器或测量手段穿过在处理室12的外表面中的压力孔57暴露在处理室12内，并且与传统的压力控制反馈系统相连结(未示出)。
所述真空系统基本能够通过抽气增压室52进行均匀抽气，并且，然后，通过在周向对气流/排空路径进行限制来进一步促使气体均匀流动。在图6所示的另一个实施方案中，可以采用一个具有偏移外周边的可拆环孔58进一步控制对气流的限制。该偏移或偏心的外圆周提供一个尺寸可选择性调节的间隙59。例如，如图6所示，间隙59在靠近泵56的位置“A”处较大，而在靠近晶片输送孔19的位置“B”处较小。或者，环孔58可以是其它形状，例如椭圆环，或者是任何其它的具有偏心外径的形状。
参照图1和2对另一替代真空系统50B进行说明。在该实施方案中，真空系统50B位于晶片平面的上方。它通过处理室12向上排气，该真空系统50B一般包括一个与处理室12连通的抽气增压室60，阀门62和泵64。优选地，抽气增压室60的位置沿着处理室12的中心轴，以便将气体基本均匀且对称地去除。抽气增压室60一端与顶板20相连，另一端则通过T型联接器65与泵64相连。在抽气增压室60内可设置隔板(未示出)以改善排出气流的均匀性以及俘获和/或控制经常在处理期间形成的粒状物。这有助于防上这类粒子回落到处理室12内并且对晶片上的膜造成污染。
在系统10包括两个真空系统的实施方案中，真空系统50A和50B可以交替工作，即在处理期间一个真空系统工作，而另一个则不工作。在另一个实施方案中，处理期间两个真空系统50A和50B都可以工作，在该实施方案中，气体从处理室的顶部和底部排出，而且，可以根据要求，通过对阀门54和62中的每一个的设置进行选择，来控制通过每个系统50A和50B排放的气流的量。
为了沉积低κ介电膜，而且特别是无机/有机膜，本发明的系统可以采用下述的各种方法进行工作。本描述中使用的术语“无机/有机”指的是包含由无机物和有机物构成的组合的介电膜，在美国专利6,068,884中可以看到对无机/有机混合膜的进一步说明，在此引入其全部内容作为参考。虽然所述优选实施方案的目的在于一种沉积低κ性能的无机/有机介电膜的方法，但是本发明决非仅限于此类膜的沉积，而是能够用来沉积所要求的其它介电膜。
本发明人已发展了一种独一无二的在衬底表面上沉积低κ介电膜的系统和方法。传统上，等离子体基沉积系统被设计用来将含硅材料(例如，硅烷，三甲基硅烷(TMS)，三甲氧基硅烷，或者四乙氧(基)硅烷(TEOS))以一种均匀的层流方式输送到硅晶片表面。现有技术的方法集中在改进高密度等离子体系统上，目的是产生高度离子化的能够尽可能完全地将含硅前体分解的等离子体。然后，硅典型地与氧反应形成高度无机化的二氧化硅薄膜，然而，由前述背景知识可知，这些方法只获得了有限成功，不能够重复制备具有低介电常数例如低于2.7的膜。
与现有技术的认识相反，本发明试图使前体的离子化最小化。另外，本发明增强了离子体的气体在晶片表面上的直接流动。这一点通过在处理室12内提供两个基本上截然分开的等离子体区来实现。在广义方面，本发明提供具有第一个等离子体源和第二个等离子体源的处理室12，其中，第一个等离子体源确定在所述处理室内的第一个等离子体区66，第二个等离子体源确定在所述处理室内的第二个等离子体区68。输送到处理室的气体分别在所述第一个和第二个等离子体区发生离子化，并且，这些分别离子化的气体发生反应，在所述衬底表面上形成介电膜。气体可以在两个等离子体区发生程度不同的离子化。
具体地，第一个等离子体源，在该实施方案中被选定是主电极18，当通电时，就会在处理室12的本体内产生第一个、位于上方的等离子体区66，第二个等离子体源，在该实施方案中其被选定是空心管状阴极14，当通电时，就会在邻近晶片表面的区域产生第二个、位于下方的等离子体区68。上方区66基本上与晶片表面隔离，而且，在该区域可以产生离子化程度更高的等离子体。该具有离子化程度更高的上方区能够产生离子化的中性物质，例如，受激的氩原子，然后，这些中性物质被排放气流和扩散抽取到比上方区66离子化程度较低的下方等离子体区68。优选地，下方等离子体区68由空心管状阴极14的远端67周围的区域确定，并且向下延伸至晶片表面。在另一个实施方案中，将一个后面将进一步介绍的锥体70置于空心管状阴极14的远端上，以进一步确定和引导下方等离子体区68的形状。附加地，可以对锥体70的斜角、长度和/或位置进行改变以产生下述的第三个等离子区。
为了在所述不同的等离子体区产生等离子体，将一种或多种气体输送至处理室12。气体通过一个或多个气体入口22，以及，任选地，另外通过空心管状阴极14进行输送。为了方便，气体入口22典型地在顶板20中形成，但这不是必需的，气体入口可以位于其它合适位置。
特别有利的是，本发明提供了多种化学输送选择方案，如图3A-3E所示。除了气体入口22之外，气态化学物质可以通过空心管状阴极14输送并且进入处理室12内。由于通过阴极14引入气体，气体与处理室12的大部分空间以及其上方等离子体区66隔离开，而且反而被引导至更邻近衬底表面的特定区域。另外，气体分别在下方等离子体区68中的空心管状阴极12离子化。这两个等离子体方式，占处理室大部分的上方等离子体区66和在阴极与邻近晶片的区域内的下方等离子体区68，使得人们能够通过选择各种气体进入处理室的区域来对这类气体的离子化程度进行选择性控制。
在一个示例性实施方案中，惰性气体如氩气通过位于顶板20中的入口22送入处理室内，氩原子通过主电极18在上方等离子体区66中发生离子化。含硅前体或者反应剂气体如有机硅，以及任何所需要的载体气体通过空心管状阴极14输送。当前体穿过阴极以及当其处于下方等离子体区68时，其被离子化。前体与来自上方等离子体区66的离子化惰性原子反应，并在真空系统提供抽气作用下离开晶片表面，并且促使在晶片表面上沉积形成结构与组成均能加以控制的薄膜。这能够沉积至少部分地保持前体结构的薄膜，例如，如果前体是环状有机硅，则本发明能够沉积其中存在有机硅前体结构中的链或环的薄膜，而且，等离子体的存在将各组元交联一起形成一种具有聚合物和陶瓷的特征、结构及性能的连续薄膜。根据本发明的不同等离子体区的使用能够使暴露在每个等离子体区的气体具有不同的离子化水平，并且促进这种有利沉积。而且，不需要对处理过程进行加热就可以实现这种有利沉积。本发明的系统和方法不需要外部加热就能够产生拥有足够能量引发反应的比较能“长期存在”的受激反应剂物质。
另一种方法中，含硅前体可以通过不同的气体入口，例如在处理室12的顶板20中的气体入口22，输送至处理室内。在该实施方案中，前体在上方等离子体区离子化。惰性气体如氩气可以通过空心管状阴极14输送。任选地，部分前体可以通过空心管状阴极14输送并且，因此在下方等离子体区中离子化，而余下部分则通过气体入口22输送并且在上方等离子体区离子化。一般地，气体的化学结构和获得的结合能将确定所要求的离子化程度，以及，因此，确定所要求的气体进入位置。
在图1和图3A-3B中示出的实施方案中，下方等离子体区68由空心管状阴极的远端67的位置决定。空心管状阴极14的位置紧邻衬底的表面。优选地，阴极14位于衬底支架上方，并且其中心线沿着处理室12的轴线。空心阴极14的远端67与衬底表面间的距离的变化范围从几乎为零到约10英寸，更通常为约3-6英寸，最优选的距离为约3英寸。空心管状阴极的直径可以具有任何适当的尺寸，这与所要求的气体速率和压力有关，优选空心阴极的尺寸范围为：外径不超过约1英寸，内径不超过约0.90英寸。
如上所述，在本发明的另一个方面中，可以使用如2，3D-3E以及5A-5B所示的锥体70进一步限定第二个或下方等离子体区的形状或区域，或者限定第三个等离子体区72。为了产生第三个等离子体区72，所述锥体可以采用传统电源通电或者接地，而且，典型地，所述锥体与空心管状阴极14导电连接。具体地，锥体70沿着空心管状阴极14的远端放置，以产生第三个等离子体区72，该等离子体区被定义为锥体之内但在空心管状阴极14之外的体积。在本实施方案中，第二个或者下方等离子体区68被定义为在空心管状阴极内部且位于阴极14出口处的体积。锥体70的斜度71和直径73将决定第二个和第三个区的等离子体的相对强度，并且，因此也决定在每个区或者方式中出现的离子化程度。锥体70可以置于空心管状阴极14的远端67处，如图3E所示，或者进一步沿所述阴极上升，使其离开所述远端处，如图3D所示。
锥体70的尺寸可以有很大变化，而且，锥体70可以具有不超过等离子体室12的高度的斜度，并且可以具有刚刚低于等离子体室12的直径。在一个实施例中，锥体70的直径73的范围为约7-10英寸，锥体70的斜度71的范围为约1-7英寸。当处理直径为8英寸的晶片42时，优选锥体直径73为约9英寸，斜度71为约1英寸。锥体形状也可以改变，例如，其可以是一个简单锥体，如图3D和3E所示；锥体70也可以被加工成具有一个空心端的柱体74，如图5所示。
因此，当对锥体70通电时，通过空心管状阴极14的气体将暴露在两个独立的等离子体区。气体在空心管状电极中直接解离，并且在锥体内进一步解离。特别有利的是，锥体70的引入还能够提供另一种控制前体气体的离子化，更具体地，控制离子化发生的状态的手段。通过控制离子化的程度和位置，本发明能够更好地控制获得的薄膜中的所要求的介电常数值以及膜在晶片大表面范围的均匀性。
为了使气体发生选择性离子化和分解，电流通过电源32送至主电极18或者空心管状阴极14。传统的等离子体系统被设计用来使气体高度离子化，以在晶片上产生致密薄膜，而且，这些致密膜具有高的介电常数。相反，本发明人已发现：通过使用较低的功率，可以沉积具有低介电常数的薄膜。根据本发明的适当的施加功率范围取决于晶片的尺寸和确切的设备配置，而且，这种功率范围可以依据本发明的介绍通过常规实验获得。在一个实施例中，对于8英寸晶片和约900平方英寸的等离子体源范围而言，施加的功率范围典型地低于500瓦，更优选约300瓦。另外，与要求晶片表面温度高于约100℃的HDP或者类似的传统等离子体系统不同，本发明提供能够在室温或者接近室温下进行的沉积方法。这是可能的，因为促发各种必需反应所需的所有能量均可由所述等离子体状态提供。
在晶片处理期间，处理室12可以从顶部，底部，或者同时从上述两部位进行排空。然而，已发现，从处理室的顶部排空有利。在两种情形之一下，如上所述，都优选气体的排空呈沿轴状态，即，与处理室的中心轴对称，以促使气体围绕衬底表面进行基本均匀的流动。气体围绕衬底表面的基本均匀流动有利于沉积更均匀的膜，具体的抽气路径的选择可以依据所要求的处理类型进行改变。
在本发明的另一个方面，提供了一种在衬底表面上沉积低介电常数膜的方法，正如在前述背景中所介绍的那样，许多现有技术方法被用来获得低κ(即＜3.0)的介电常数材料，PECVD法要求对SiOx进行氟掺杂，旋涂涂层已证明具有良好性能，但存在许多限制。非常需要κ＜3.0且不含氟的PECVD材料。特别是，本系统能够获得具有低于3.0，并且优选等于和小于约2.7的介电常数的膜。采用本发明的系统也已获得了低至约2.5的介电常数。本发明使用一种有机硅前体并且在一定能量水平下对该前体离子化/活化，这样，所述前体不发生高度解离，结果，前体的初始化学结构在最后沉积在晶片的膜中至少部分地得以保留。
本发明能够对前体材料相对于硅晶片表面的离子化/活化的点以及挥发性副产物，如除了一氧化碳(和二氧化碳)之外的水和烃材料自系统中去除的点进行控制，本发明人已证实，低介电常数膜优选具有低密度，OH基较小的交连型基于硅和氧的组成。为了获得这种低密度，OH基量最少的交联型基于硅氧的介电膜，本发明人已发现：膜的沉积应该在前体的离子化/活化和气相反应完成之后进行，以产生副产物反应。与试图将任何气相反应减至最少和集中在使原材料发生100％的离子化(理论上不可能)的现有技术系统和方法不同，本发明仅仅将前体材料活化至膜能够生长的水平，而不是试图实现100％离子化。
另外，现有技术的系统和方法在尽可能低的压力下进行工作，以确保没有气相形核和膜仅仅在硅表面形成。相反，本发明在尽可能高的压力下工作，以活化气相反应，这将导致膜在硅表面上由气相中的聚集基团形成，这样能够获得孔隙率高的结构和理想的低κ性能，为了实现这一点，本发明的工作压力允许最佳的气相形核反应发生，并且，仍然能够使具有良好的粘着性和结构完整性的膜在硅晶片上形成。
更具体地，本发明的方法能够沉积包含无机和有机材料或基团的低介电常数膜。本发明的方法中使用有机硅前体。美国专利6,068,884中详细介绍了可以在本发明中使用的合适的有机硅前体，在此引入其全部公开内容作为参考。在一个实施方案中，有机硅前体的通式为：
  RnSi(OSi)mX(2m-n+4)             (1)其中，n为1至(2m+4)；m为0-4，有机硅可以是直链型或者支链型，X选自于H和卤素，R选自于带有和不带有氧链的，脂族烃、烯烃和芳香烃，以及脂族，烯属和芳香族的碳氟化合物。合适的脂族烃，烯烃和芳香烃基团的例子包括甲基、乙基、丙基、丁基和苯基等。
在另一个实施方案中，有机硅前体可以包括具有下式的环状有机硅氧烷：
Figure A0081692800201
其中，n为1至2m，m为3-10，X选自于氢和卤素，R选自于如上所述的脂族烃、烯烃和芳香烃，以及脂族，烯属和芳香族的碳氟化合物。
在本发明的又一个实施方案中，有机硅前体包括具有下述分子区的有机硅氮烷：
RnSi(NSi)mX(3m-n+4)                  (3)其中，有机硅烷可以是直链型或支链型，n为1到(3m+4)，m为1-4，X选自于H和卤素，R选自于脂族烃、烯烃和芳香烃，以及脂族、烯属和芳香族的碳氟化合物。
在本发明的又一个实施方案中，有机硅前体包括环状有机硅烷，其分子式如下：
Figure A0081692800202
其中，n为1到3m，m为3-10，X选自于H和卤素，R选自于脂族烃、烯烃和芳香烃，以及脂族、烯属和芳香族的碳氟化合物。
因此，根据本发明的合适的前体包括，但不限于：有机硅氧烷，氟硅氧烷，环硅氧烷，含氟环硅氧烷，有机硅氮烷，氟硅氮烷，环硅氮烷，硅酸酯，TEOS和TMS，以及它们的混合物。合适的侧基实例包括：-H，-CH3，-F，-C2H5，-CF3，-C2F5，-C6H5，-C6F5，-CF2CF3和C-H2CF3。当在反应器中混合时能够产生在最后形式中与前述前体具有相似化学组分的化学物质的组合，例如，硅烷、硅的四氟化物和有机前体构成的混合物也适合作为本发明的前体。
特别有利的是，本发明能够最大程度地降低前体的碎裂程度，从而保持在膜中沉积的总体结构。因此，可以使用含有能够形成具有无机骨架并且存在有机侧基的前体。适合于本发明的有机硅实例包括六甲基二硅氧烷(HODSO)，1，1，3，3-四甲基二硅氧烷(TMDSO)等，其它有机硅前体如四乙氧硅烷(TEOS)也可以使用。上述材料通常便宜且易购，这些材料加热时挥发，因此，能够送入等离子体CVD反应系统内。
在另一个实施方案中，本发明具有环状和链状结构的膜采用环状有机硅或环状有机硅氮烷前体形成。环状有机硅或者有机硅氮烷可以用一个或多个氟原子进行取代。另外，它们可以是饱和型或者未饱和型的。合适的环状有机硅的实例包括：环硅氧烷如八甲基环四硅氧烷(OMCTS)，六甲基环三硅氧烷，六苯基环三硅氧烷，八苯基环四硅氧烷，1，3，5-三甲基-1，3，5-三-3，3，3-三氟丙基环三硅氧烷，含氟环硅氧烷，以及能够产生上述相同化学组元的化学物质的组合。也可以使用有机硅氮烷前体。最优选的前体是八甲基环四硅氧烷(OMCTS)。
将有机硅前体以一定流速送入处理室内，所述流速为约0.05-5.0cc/min，更通常是约0.05-1.0cc/min，最优选为约0.3cc/min。典型地，也将氩气以约0-8sccm的流速加入处理室内。处理期间处理室的压力通常为约10-1000毫乇，优选为约50毫乇。在一个实施方案中的等离子体源-主电极18的内部尺寸典型地为：高约8英寸，直径12英寸。
起始材料结构决定有机硅是否适合获得低R材料，在一个实施例中，将液态有机硅以约10sccm(标准立方厘米/分钟)的流速注入预先抽真空的处理室内。无附加气体加入到有机硅中，所述有机硅材料通过空心管状阴极14输送，阴极的远端67距离衬底42的表面约3英寸(以便在沉积前将所述材料的离子化/碎裂的程度降至最低)。通过在低功率(本实例中，对于200mm的晶片小于300瓦)和高压(本实例中，大于25毫乇)下对过程中的等离子体进行控制，能够获得小于3.0的介电常数，同时又保持热损耗(重量％)小于1.0％，仅仅采用气相中的有机硅材料点火等离子体很理想，一旦达到沉积时间，就切断电源，然后，停止气体流动，并且在晶片取走和将下一个晶片放入之前将处理室抽真空。
在另一个示例性实施方案中，本发明方法的实施过程如下：将晶片放入系统内(一旦由大气压力抽至真空时)。通过空心管状阴极，或者通过气体入口，或者同时通过空心阴极和气体入口，将气体送入处理室内。气体进入的位置取决于所要求的将在半导体晶片上沉积的膜性能，例如，如果要求环状程度高的多孔SiOC膜，可以通过空心阴极，或者通过气体入口输送八甲基环四硅氧烷。等离子体在主电极中点火，并且，在位于空心阴极头部的一个等离子体区(如果选择压力高于25毫乇)和在处理室整个体积范围内的另一个等离子体区产生等离子体。对气体流速和压力加以选择，以确保在半导体晶片上沉积大量的SiOC材料，废气通过与处理室顶部相连的抽气增压室自处理室内排出。
在本发明的另一个方面，可以沉积纳米复合材料，例如，上述的SiOC膜，但膜的本体中弥散分布着另一种材料如TeflonTM或者任何其它合适的材料。类似方法的实施过程如上所述，只是所述另外一种材料置于空心管状阴极内。在要求具有Teflon的复合膜的示例性实施方案中，空心管状阴极或者由Teflon制成，或者是典型地金属阴极装配有Teflon插入物。在一个实施例中，所述Teflon插入物的最小内径为约0.125英寸，氩气通过空心阴极输送，而前体如八甲基环四硅氧烷则通过气体入口按适当比例输送，以便获得所要求的压力和在晶片上实现膜的沉积，在一个实施例中，氩气与八甲基环四硅氧烷之比为约1∶1，选择在空心阴极的端部进行空心阴极放电以便从所述插入物或固态Teflon管使Teflon发生充分离子化和溅射，通过监测光发射分布图可以观察所述放电。
在本发明的另一个方面，提供了一种方法，其中对氢(H)进行分离以沉积低介电常数的SiOC膜。H的分离使大部分原始前体的结构得以保留。具体地，使用原子如F-，F2，O，O2，H等使氢原子从不稳定基团如Si-H分离，因此，不使用完全甲基化的有机硅前体，例如，八甲基环四硅氧烷(OMCTS)，而是使用部分甲基化的分子如四甲基环四硅氧烷(TMCTS)，以便在环状硅氧烷上产生自由基。该自由基引发化学反应，导致膜的形成。
由于HF具有非常高的结合强度，因此，F2可以用于氢的分离。另一种方法是，活性原子或自由基，例如F-，H-或O，或者电负性分子如O2可用来引发在有机硅前体上形成自由基。
在引用的参考资料中给出的发展趋势建议：在无定形有机硅(SiCO)膜中可能存在最佳组成以在无孔(完全致密)膜中产生可能最低的κ(介电常数)，该最佳组成中，碳硅比(C/Si)为约3/1，氧硅比(O/Si)为约2∶1。
                             实验
下面提供了一些实验，提供这些实验的目的仅仅是为了说明，而并非打算对本发明的范围进行限制。
进行了评价空心阴极源实验，对于每种情况而言，将一片硅晶片的“多片”(至少0.5平方英寸)置于假晶片上，另外，采用胶带掩模(tapemask)涂覆并布置玻璃滑片以形成台阶采用Dektak轮廓仪测量厚度，试验测试条件如下表1所示：
                            表1
空心阴极  空心阴极      有机硅        压力     功率
直径      距晶片的距离  流速(OMCTS)  (毫乇)    (瓦)
采用空心阴极作为气体入口(ccm)
0.375”              6           0.4          50        250
0.375        3           0.4          50        250
0.375        9           0.4          50        250
0.25”                6           0.4          50        250
0.25         3           0.4          50        250
0.25         9           0.4          50        250
采用莲蓬头作为八甲基环四硅氧烷的气体入口
0.375”              6           0.4          50        250
0.375        3           0.4          50        250
0.375        9           0.4          50        250
0.375”              6           0.4          100       250
0.375        3           0.4          100       250
0.375        9           0.4          100       250
0.375”              6           0.4          100       350
0.375        3           0.4          100       350
0.375        9           0.4          100       350
根据表1所示实施本发明的方法时采用的处理条件是：
有机硅流速：约0.3ccm
压力：约50毫乇
功率：约250瓦
空心阴极直径：约0.375(3/8)英寸
空心阴极至晶片的距离：约3英寸
进行另外的实验，其中氩气通过顶板20中的气体入口22送入处理室12，八甲基环四硅氧烷(OMCTS)通过空心阴极管14输送，空心管(阴极)14的远端67与晶片表面相距约3英寸，处理条件和所获得的膜的介电常数列于表2中，在下面给出的所有结果中，采用传统的金属点方法确定介电常数。
                            表2
实验编号 OMCTS(ccm) Ar(sccm) 功率(瓦) 压力(毫乇) 介电常数
1  0.28  8  360  50 ＜2.5
2  0.24  8  360  50 ＞3.1
发现介电常数随OMCTS的流速而变。
实施的另一个实验中，氩气通过顶板20中的气体入口22送入处理室12，八甲基环四硅氧烷(OMCTS)通过空心管状阴极14输送，空心管状阴极14的端部与晶片表面相距偏约6英寸，处理条件以及所获得的介电常数于表3中列出：
                            表3
实验编号 OMCTS(ccm) Ar(sccm) 功率(瓦) 压力(毫乇) 介电常数
3  0.30  8  300  50 ＜2.5
在实施的另一个实验中，无氩气送入，但是，八甲基环四硅氧烷(OMCTS)通过空心管状阴极14输送，锥体70连于空心管状阴极14的端部，而且，锥体的端部与晶片表面相距约3英寸，处理条件和所获得的介电常数于表4中示出：
表4
实验编号 OMCTS(ccm) Ar(sccm) 功率(瓦) 压力(毫乇) 介电常数
4  0.28  0  340  50  2.5-2.6
如上所述，已提供了改善的在衬底表面沉积低介电常数膜的系统和方法，位于处理室内的多个等离子体区的产生，再加之所述的化学输送模式，使前体化学物质的离子化程度和离子化位置能够得以控制，从而促使低κ介电常数膜的可重复并且均匀的沉积。另外，可替换的抽气途径的设置允许采用可将不希望的低分子量的副产物从所要求的膜抽离的晶面平面上方排空路径，或者，允许采用可有效使用穿过和围绕晶片的轴向气体均匀流动的晶片平面下方排空路径。
前面为了说明和介绍，已经对本发明的具体实施方案和实施例进行了描述，虽然已结合一些具体的实施方案对本发明进行了介绍，但是所作介绍是说明性的，而不应认为是对本发明的限制。对本领域的普通专业人员而言，在不偏离本发明的精神和范围的条件下，可能存在各种修正方案。

Claims (29)

1.在衬底表面上沉积介电薄膜的系统，包括：
具有用于支撑衬底的衬底支架的处理室和一个或多个用于将气体送入处理室的气体入口；
在所述处理室内确定第一个等离子体区的第一个等离子体源；以及
在所述处理室内确定第二个等离子体区的第二个等离子体源；
其中，所述气体在所述第一个和第二个等离子体区分别发生不同程度的离子化，并且，所述分别离子化的气体发生反应，在所述衬底表面上形成介电膜。
2.根据权利要求1的系统，还包括：在所述处理室内确定的第三个等离子体区。
3.根据权利要求1的系统，其中，所述第二个等离子体区紧邻衬底支架。
4.根据权利要求1的系统，其中，所述第一个等离子体源由一个紧邻处理室外壁的电极构成。
5.根据权利要求1的系统，其中，所述第二个等离子体源由伸入处理室内的空心管状阴极构成。
6.根据权利要求5的系统，其中，一种或多种气体通过空心管状阴极送入处理室。
7.根据权利要求1的系统，还包括：
与处理室相连的用于将气体从处理室排出的真空系统。
8.根据权利要求7的系统，其中，所述真空系统还包括：
位于处理室顶部的抽气增压室；以及
与所述抽气增压室相连以便将气体从处理室顶部抽出的泵。
9.根据权利要求7的系统，其中，所述真空系统还包括：
设置在处理室底部并且围绕衬底支架外圆周的环状抽气增压室；以及
与所述抽气增压室相连，以便将气体从处理室的底部抽出的泵。
10.根据权利要求9的系统，还包括一个位于所述抽气增压室内并且具有偏心外周边的环孔。
11.根据权利要求5的系统，还包括一个与空心管状阴极导电连结的锥体，所述锥体的内部区域确定第三个等离子体区。
12.在衬底表面上沉积介电膜的系统，包括：
处理室；
处于所述处理室内的衬底支架；
一个或多个用于将一种或多种气体送入所述处理室的气体入口；
与所述处理室相连的包括抽气增压室和泵的真空系统，其中，气体从处理室的顶部或底部中的任何一个，或者同时从顶部和底部排出；以及
所述处理室具有用于产生第一个等离子体区的第一个等离子体源和用于产生第二个等离子体区的第二个等离子体源，
其中，所述一种或多种气体分别在所述第一个和第二个等离子体区发生离子化，而且，所述分别离子化的气体发生反应，在衬底表面上形成介电膜。
13.根据权利要求12的系统，还包括位于所述处理室内并且与所述等离子体源之一导电连接的锥体，所述锥体的内部区域确定第三个等离子体区。
14.在处理室内在衬底表面上沉积介电薄膜的方法，包括：
将一种或多种气体送入所述处理室；
在第一个等离子体区将所述一种或多种气体中的任何一种，或者它们的组合首先离子化；
然后，在第二个等离子体区的将所述一种或多种气体中的任何一种，或者它们的组合离子化；以及
使所述分别离子化的气体反应，在衬底表面上形成介电膜。
15.根据权利要求14的方法，其中，所述气体在所述第一个等离子体区的离子化程度比在所述第二个等离子体区高。
16.根据权利要求14的方法，还包括：
在第三个等离子体区使任何所述一种或多种气体发生第三离子化。
17.根据权利要求14的方法，其中，所述一种或多种气体包括有机硅。
18.根据权利要求14的方法，其中，所述一种或多种气体包括环状有机硅。
19.根据权利要求14的方法，其中，所述一种或多种气体包括八甲基环四硅氧烷。
20.根据权利要求14的方法，其中，所述方法在约10-1000毫乇的压力下实施。
21.根据权利要求14的方法，其中，所述方法在约50毫乇的压力下实施。
22.根据权利要求14的方法，其中，所述第一个和第二个离子化步骤在采用对于等离子体源体积约900平方英寸的等离子体源低于约500瓦的外加功率下进行。
23.根据权利要求14的方法，其中，所述一种或多种气体以约0.05-5.0cc/min的流速送入处理室内。
24.根据权利要求14的方法，其中，所述方法在约室温下实施。
25.根据权利要求14的方法，其中，在离子化步骤期间，所述一种或多种气体中的至少一种不发生高度分解。
26.根据权利要求14的方法，其中，所述一种或多种气体中的至少一种包括下述通式：
    RnSi(OSi)mX(2m-n+4)      (1)其中，n为1到(2m+4)；m为0-4，X选自于H和卤素，R选自于具有和不具有氧链的，脂族烃、烯烃和芳香烃，以及脂族、烯属和芳香族的碳氟化合物。
27.根据权利要求14的方法，其中，所述一种或多种气体中的至少一种包括下述通式：其中，n为1到2m，m为3-10，X选自于H和卤素，R选自于脂族烃、烯烃和芳香烃，以及脂族、烯属和芳香族的碳氟化合物。
28.根据权利要求14的方法，其中，所述一种或多种气体中的至少一种包括下述通式：
    RnSi(NSi)mX(3m-n+4)        (3)其中，n为1到(3m+4)，m为1-4，X选自于H和卤素；R选自于脂族烃、烯烃和芳香烃，以及脂族、烯属和芳香族的碳氟化合物。
29.根据权利要求14的方法，其中，所述一种或多种气体中的至少一种包括下述通式：
Figure A0081692800051
其中，n为1-3m，m为3-10，X选自于H和卤素，R选自于脂族烃、烯烃和芳香烃，以及脂族、烯属和芳香族的碳氟化合物。
CN00816928A 1999-11-19 2000-11-17 无机/有机介电薄膜的沉积系统及方法 Pending CN1460130A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16666299P 1999-11-19 1999-11-19
US60/166,662 1999-11-19

Publications (1)

Publication Number Publication Date
CN1460130A true CN1460130A (zh) 2003-12-03

Family

ID=22604213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00816928A Pending CN1460130A (zh) 1999-11-19 2000-11-17 无机/有机介电薄膜的沉积系统及方法

Country Status (7)

Country Link
EP (1) EP1252358A4 (zh)
JP (1) JP2003530481A (zh)
KR (1) KR20020070436A (zh)
CN (1) CN1460130A (zh)
AU (1) AU1776401A (zh)
TW (1) TWI232243B (zh)
WO (1) WO2001036703A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112696328A (zh) * 2020-12-11 2021-04-23 中国电子科技集团公司第十二研究所 一种高可靠性电推进用空心阴极结构
TWI783396B (zh) * 2020-03-12 2022-11-11 美商應用材料股份有限公司 具有單一槽孔管狀陰極之離子源及製造離子源的方法
US11631567B2 (en) 2020-03-12 2023-04-18 Applied Materials, Inc. Ion source with single-slot tubular cathode

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1019781C2 (nl) 2002-01-18 2003-07-21 Tno Deklaag alsmede werkwijzen en inrichtingen voor de vervaardiging daarvan.
US7425350B2 (en) 2005-04-29 2008-09-16 Asm Japan K.K. Apparatus, precursors and deposition methods for silicon-containing materials
US9111729B2 (en) 2009-12-03 2015-08-18 Lam Research Corporation Small plasma chamber systems and methods
US9190289B2 (en) 2010-02-26 2015-11-17 Lam Research Corporation System, method and apparatus for plasma etch having independent control of ion generation and dissociation of process gas
US9967965B2 (en) 2010-08-06 2018-05-08 Lam Research Corporation Distributed, concentric multi-zone plasma source systems, methods and apparatus
US9449793B2 (en) 2010-08-06 2016-09-20 Lam Research Corporation Systems, methods and apparatus for choked flow element extraction
US9155181B2 (en) 2010-08-06 2015-10-06 Lam Research Corporation Distributed multi-zone plasma source systems, methods and apparatus
US8999104B2 (en) 2010-08-06 2015-04-07 Lam Research Corporation Systems, methods and apparatus for separate plasma source control
US9177762B2 (en) 2011-11-16 2015-11-03 Lam Research Corporation System, method and apparatus of a wedge-shaped parallel plate plasma reactor for substrate processing
US10283325B2 (en) 2012-10-10 2019-05-07 Lam Research Corporation Distributed multi-zone plasma source systems, methods and apparatus
US9083182B2 (en) 2011-11-21 2015-07-14 Lam Research Corporation Bypass capacitors for high voltage bias power in the mid frequency RF range
US8872525B2 (en) 2011-11-21 2014-10-28 Lam Research Corporation System, method and apparatus for detecting DC bias in a plasma processing chamber
US9263240B2 (en) 2011-11-22 2016-02-16 Lam Research Corporation Dual zone temperature control of upper electrodes
US8898889B2 (en) 2011-11-22 2014-12-02 Lam Research Corporation Chuck assembly for plasma processing
US9396908B2 (en) 2011-11-22 2016-07-19 Lam Research Corporation Systems and methods for controlling a plasma edge region
US10586686B2 (en) 2011-11-22 2020-03-10 Law Research Corporation Peripheral RF feed and symmetric RF return for symmetric RF delivery
SG11201402447TA (en) 2011-11-24 2014-06-27 Lam Res Corp Plasma processing chamber with flexible symmetric rf return strap
US9240308B2 (en) * 2014-03-06 2016-01-19 Applied Materials, Inc. Hall effect enhanced capacitively coupled plasma source, an abatement system, and vacuum processing system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE58904540D1 (de) * 1988-03-24 1993-07-08 Siemens Ag Verfahren und vorrichtung zum herstellen von aus amorphen silizium-germanium-legierungen bestehenden halbleiterschichten nach der glimmentladungstechnik, insbesondere fuer solarzellen.
US5273609A (en) * 1990-09-12 1993-12-28 Texas Instruments Incorporated Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment
US5292370A (en) * 1992-08-14 1994-03-08 Martin Marietta Energy Systems, Inc. Coupled microwave ECR and radio-frequency plasma source for plasma processing
US5695597A (en) * 1992-11-11 1997-12-09 Mitsubishi Denki Kabushiki Kaisha Plasma reaction apparatus
NO302060B1 (no) * 1995-05-02 1998-01-12 Nkt Res Center As Fremgangsmåte og elektrodesystem for eksitering av et plasma
JP3122601B2 (ja) * 1995-06-15 2001-01-09 東京エレクトロン株式会社 プラズマ成膜方法及びその装置
JP2976965B2 (ja) * 1998-04-02 1999-11-10 日新電機株式会社 成膜方法及び成膜装置
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6015595A (en) * 1998-05-28 2000-01-18 Felts; John T. Multiple source deposition plasma apparatus
US6176198B1 (en) * 1998-11-02 2001-01-23 Applied Materials, Inc. Apparatus and method for depositing low K dielectric materials

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI783396B (zh) * 2020-03-12 2022-11-11 美商應用材料股份有限公司 具有單一槽孔管狀陰極之離子源及製造離子源的方法
US11631567B2 (en) 2020-03-12 2023-04-18 Applied Materials, Inc. Ion source with single-slot tubular cathode
CN112696328A (zh) * 2020-12-11 2021-04-23 中国电子科技集团公司第十二研究所 一种高可靠性电推进用空心阴极结构

Also Published As

Publication number Publication date
TWI232243B (en) 2005-05-11
JP2003530481A (ja) 2003-10-14
AU1776401A (en) 2001-05-30
WO2001036703A1 (en) 2001-05-25
EP1252358A1 (en) 2002-10-30
KR20020070436A (ko) 2002-09-09
EP1252358A4 (en) 2008-02-13

Similar Documents

Publication Publication Date Title
CN1460130A (zh) 无机/有机介电薄膜的沉积系统及方法
CN1142059C (zh) 低介电常数无机／有机复合介电薄膜及其制造方法
KR102447498B1 (ko) 리모트 플라즈마 처리를 사용한 실리콘 카바이드 막의 치밀화
JP6928043B2 (ja) ガス分配及び個別のポンピングを伴うバッチ硬化チャンバ
JP5300714B2 (ja) 誘電性ギャップ充填のためのプロセスチャンバ
KR101528832B1 (ko) 유동성 유전체 층의 형성 방법
US8889566B2 (en) Low cost flowable dielectric films
CN1311097C (zh) 制备低介电薄膜的方法、原料混合物及该薄膜
EP1873818A2 (en) Process for curing dielectric films
US20070281106A1 (en) Process chamber for dielectric gapfill
US20130217240A1 (en) Flowable silicon-carbon-nitrogen layers for semiconductor processing
US20130217239A1 (en) Flowable silicon-and-carbon-containing layers for semiconductor processing
KR20150009959A (ko) 유동가능 필름들을 위한 개선된 조밀화
CN1950932A (zh) 用于制造在制成的半导体器件和电子器件内用作层内或层间电介质的超低介电常数材料的改进方法
US20140302690A1 (en) Chemical linkers to impart improved mechanical strength to flowable films
KR20120043073A (ko) 비-탄소 유동성 ｃｖｄ 프로세스들을 사용하는 실리콘 산화물의 형성
CN1782125A (zh) 形成介电膜的方法和介电膜
WO2011084532A2 (en) Dielectric film formation using inert gas excitation
CN1819123A (zh) 用于改进间隙填充应用的高产能hdp－cvd处理
CN1659685A (zh) 作为半导体器件中的层内或层间介质的超低介电常数材料

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication