JP2007311560A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007311560A
JP2007311560A JP2006139271A JP2006139271A JP2007311560A JP 2007311560 A JP2007311560 A JP 2007311560A JP 2006139271 A JP2006139271 A JP 2006139271A JP 2006139271 A JP2006139271 A JP 2006139271A JP 2007311560 A JP2007311560 A JP 2007311560A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
semiconductor device
conductive layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006139271A
Other languages
English (en)
Inventor
Kenji Sawamura
健司 澤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006139271A priority Critical patent/JP2007311560A/ja
Priority to US11/749,921 priority patent/US20070267750A1/en
Publication of JP2007311560A publication Critical patent/JP2007311560A/ja
Priority to US12/560,498 priority patent/US20100001401A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832Multiple layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】金属配線層の信頼性を向上出来る半導体装置を提供すること。
【解決手段】半導体装置1は、層間絶縁膜7と、前記層間絶縁膜7に形成された溝12内の底面及び側面上に形成されたバリアメタル層8と、前記バリアメタル層8上に形成され且つ上面が前記溝12の開口部上面より低く、前記溝12内の一部を埋め込む導電層9と、前記導電層9上及び前記溝12開口部における前記バリアメタル層8の側面上に、前記層間絶縁膜7よりも誘電率の高い材料により形成された第1絶縁膜10とを具備する。
【選択図】 図2

Description

この発明は半導体装置に関する。例えば、材料に銅(Cu)を用いて形成された金属配線層の構造に関するものである。
従来、半導体装置の配線材料としてCuが広く用いられている。また、Cuの周囲にバリアメタル層等を形成することにより、Cuが周囲の層間絶縁膜に拡散することを防止する構成が提案されている(例えば特許文献1、2参照)。
しかしながら、上記従来の構成ではCuの拡散防止効果は十分ではなかった。そのため、隣接する配線層間に大きな電位差が生じると、電界ストレスによりCuが層間絶縁膜中へ拡散し、場合によっては配線がショートするという問題があった。
特開2000−323479号公報 特開平10−189590号公報
この発明は、金属配線層の信頼性を向上出来る半導体装置を提供する。
この発明の一態様に係る半導体装置は、層間絶縁膜と、前記層間絶縁膜に形成された溝内の底面及び側面上に形成されたバリアメタル層と、前記バリアメタル層上に形成され且つ上面が前記溝の開口部上面より低く、前記溝内の一部を埋め込む導電層と、前記導電層上及び前記溝開口部における前記バリアメタル層の側面上に、前記層間絶縁膜よりも誘電率の高い材料により形成された第1絶縁膜とを具備する。
この発明によれば、金属配線層の信頼性を向上出来る半導体装置を提供出来る。
以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
この発明の第1の実施形態に係る半導体装置について図1乃至図3を用いて説明する。図1は本実施形態に係る半導体装置の平面図であり、特に金属配線層と該金属配線層上に設けられたコンタクトプラグとを示す図である。また図2及び図3は、図1におけるそれぞれX1−X1’線、及びX2−X2’線に沿った断面図である。
まず図1に示すように、半導体装置1は複数の金属配線層2を備えている。図1では3本の金属配線層のみ図示しているが、この数に限定されるものではない。金属配線層2の各々は、第1方向に沿ったストライプ形状を有しており、第1方向に直交する第2方向に沿って隣接している。また、各々の金属配線層2上には、それぞれコンタクトプラグ3が形成されている。なおコンタクトプラグ3は、互いに平行、換言すれば第2方向に沿って一直線上に並んでいる。
次に、上記構成の半導体装置1の断面構造について図2及び図3を用いて説明する。図示するように、半導体基板4上に層間絶縁膜5が形成され、層間絶縁膜5上に絶縁膜6が形成され、絶縁膜6上に更に層間絶縁膜7が形成されている。層間絶縁膜7内にはU字型の形状を有するバリアメタル層8が形成されている。バリアメタル層8は、絶縁膜6を貫通してその底部が層間絶縁膜5内に位置し、且つ上端が層間絶縁膜7の上面に達するようなU字型の形状に形成されている。バリアメタル層8のU字型の内部には導電層9が形成されている。導電層9は、U字型の内部を完全には埋め込まず、その上端はバリアメタル層8の上端、すなわち層間絶縁膜7の上面よりも低く位置している。そして、層間絶縁膜7上、導電層9上、及びバリアメタル層8において導電層9により埋め込まれていない領域上に、絶縁膜10が形成されている。絶縁膜10上には、更に層間絶縁膜11が形成されている。上記構成において、バリアメタル層8及び導電層9が金属配線層2として機能する。また、図1におけるX2−X2’線に沿った領域では、層間絶縁膜11中にコンタクトプラグ3が形成されている(図3参照)。図3に示すようにコンタクトプラグ3は、層間絶縁膜11上面から絶縁膜10を貫通して導電層9に達するように形成されている。
次に、上記構成の半導体装置1の製造方法について、図4乃至図11を用いて説明する。図4乃至図11は、本実施形態に係る半導体装置1の製造工程を順次示す断面図である。
まず図4に示すように、半導体素子(図示せず)の形成された半導体基板4上に、例えばSiOを材料に用いて層間絶縁膜5(以下、SiO膜5と呼ぶことがある)を形成する。次に層間絶縁膜5上に、例えばSiNを材料に用いて絶縁膜6(以下、SiN膜6と呼ぶことがある)を形成する。引き続き、絶縁膜6上に、例えばSiOを材料に用いて層間絶縁膜7(以下SiO膜7と呼ぶことがある)を形成する。
次に図5に示すように、フォトリソグラフィ技術とドライエッチングとを用いて層間絶縁膜7をエッチングし、溝12を形成する。この際、絶縁膜6はエッチングストッパーとして機能し、溝12の底面には絶縁膜6が露出される。従って、絶縁膜6の材料としては、SiNに限らず、本エッチング工程において層間絶縁膜7に対してエッチング選択比のとれる材料であれば良い。
次に図6に示すように、ドライエッチングまたはウェットエッチングを用いて、溝12底面に存在する絶縁膜6を除去する。この際、絶縁膜6だけでなく、溝12の底面に露出された層間絶縁膜5の一部もエッチングされても構わない。その結果、溝12の底面は層間絶縁膜5内に位置することになる。
次に図7に示すように、溝12の底面上及び側面上に、バリアメタル層8を薄く形成する。バリアメタル層8は、例えばTa、TaN、Ti、Mo等の金属を用いて形成され、これらの材料の単層構造または積層構造として形成される。
次に、溝12内部及び層間絶縁膜7上にCuのシード層を形成した後、メッキ技術によりCuを溝12内に埋め込む。そして、溝12内に埋め込まれたCuを、層間絶縁膜7をストッパーに用いたCMP(Chemical Mechanical Polishing)工程により平坦化させる。その結果、図8に示すように、溝12内に残存されたCuによる導電層9が得られる。バリアメタル層8は、導電層9のCuが層間絶縁膜5、7へ拡散することを防止する目的で設けられる。
引き続き、Cuの研磨レートが層間絶縁膜7に対して高い条件下でCMP工程を続ける。これにより、図9に示すように導電層9の上面は層間絶縁膜7の上面よりも低く位置し、再び溝12上部に開口が生じる。但し、バリアメタル層8は溝12の上面まで残存する。以上の結果、バリアメタル層8及び導電層9を含む金属配線層2が完成する。
次に図10に示すように、溝12の開口部における導電層9上及びバリアメタル層8上、並びに層間絶縁膜7上に、例えばSiNを材料に用いて絶縁膜10(以下、SiN膜10と呼ぶことがある)を形成する。
次に、絶縁膜10上に例えばSiOを材料に用いて層間絶縁膜11(以下、SiO膜11と呼ぶことがある)を形成する。そして図11に示すように、コンタクトプラグ3を形成する領域において、フォトリソグラフィ技術と異方性のエッチング技術とにより、導電層9に達するコンタクトホール13を形成する。その後、コンタクトホール13内部を導電層により埋め込むことによりコンタクトプラグ3を形成して、図1乃至図3に示す構成が得られる。
上記の半導体装置及びその製造方法によれば、下記(1)、(2)の効果が得られる。
(1)Cuの層間絶縁膜中への拡散を防止し、金属配線層の信頼性を向上出来る(その1)。
図12及び図13は、本実施形態に係る半導体装置の備える金属配線層2の拡大図であり、特に図12はCuの拡散経路を示し、図13は配線間に生じる電界の様子を示す図である。
図12に示すように、Cuを用いて形成された導電層9の周囲は、バリアメタル層8及びSiN膜10により完全に取り囲まれている。より具体的には、導電層9は、U字型のバリアメタル層8の内部に形成されている。導電層9の上面は、バリアメタル層8の上端位置からリセスされて、U字型の形状内部を完全には埋め込まないように形成される。そして、導電層9がリセスされた領域における導電層9上、及びバリアメタル層8側面上にはSiN膜10が形成される。
すると、導電層9内のCu原子の層間絶縁膜7中への拡散経路は、図12において矢印により示したようになる。すなわち、Cuが層間絶縁膜7へ拡散するには、バリアメタル層8とSiN膜10との接合部分に沿って移動する必要がある。つまり、第1方向及び第2方向に対して直交する第3方向に沿って移動し、更に第2方向に沿って移動する必要がある。
しかし、隣接する金属配線層2間に電位差が生じた際の電界Eは、図13に示すようにほぼ第2方向に沿って存在し、第3方向に沿った電界はほぼ存在しない。従って、Cuは第3方向に沿って拡散することはできない。すなわち、Cuが層間絶縁膜7へ拡散することを防止できる。その結果、金属配線層2間でショートが発生すること等を防止でき、金属配線層2の信頼性を向上出来る。
以上の効果は、図3に示すようなコンタクトプラグ3が形成される領域でも同様である。つまり、コンタクトプラグ3を形成するために導電層9上部のSiN膜10を除去したとしても、導電層9の上部はSiN膜10上端からリセスされているので、Cuが層間絶縁膜7へ拡散するためには第3方向に沿って移動しなければならない。従って、SiN膜10を除去したとしても、Cuの拡散を防止できる。その結果、図1に示すようにコンタクトプラグ3を第2方向に沿って平行に配置することができる。
なお、本実施形態に係る製造方法であると、図8に示すように層間絶縁膜7をストッパーに用いたCMP工程を行った後、図9に示すように再度、導電層9のCMP工程を行う。従って、一度目のCMP工程(図8に示す工程)において層間絶縁膜7上に導電層9の一部が残存したとしても、二度目のCMP工程(図9に示す工程)によって残存した導電層9を除去できる。層間絶縁膜7上に残存した導電層9は金属配線層2のショートの原因となりやすい。しかし本実施形態であると、層間絶縁膜7上に導電層9が残存することを効果的に防止できる。このことによっても金属配線層2の信頼性が向上出来る。
(2)金属配線層の製造精度を向上出来る。
本実施形態に係る構成であると、層間絶縁膜5上にエッチングストッパーとしてのSiN膜6が設けられている。そして、金属配線層2形成用の溝12形成時において、層間絶縁膜7のエッチングはSiN膜6上で一旦停止する(図5参照)。その後、溝12底面におけるSiN膜6を剥離して溝12が完成する(図6参照)。すると、溝12の深さは、層間絶縁膜7の膜厚と、SiN膜6の膜厚と、SiN膜6剥離時における層間絶縁膜5のオーバーエッチング深さ(これをガウジング(gouging)量と呼ぶ)との和となる。
すると、層間絶縁膜7の膜厚及びSiN膜6の膜厚は、全ての溝12についてほぼ同一である。従って、溝12の深さのバラツキの要因は、各溝12についてのガウジング量となる。しかし、ガウジング量は層間絶縁膜7の膜厚及びSiN膜6の膜厚に比べて圧倒的に小さく、ほぼ無視できる程度である。その結果、各溝12の深さはほぼ均一となり、金属配線層2の製造精度を向上出来る。そして、層間絶縁膜7のエッチングはSiN膜6に達するまで行えば良く、層間絶縁膜7のエッチングの終端位置が明確である。従って、溝12の深さ制御が容易となり、金属配線層2の製造精度を向上出来る。
更に、金属配線層2の深さの均一化は、半導体装置1の性能向上につながる。金属配線層2の深さのバラツキは、すなわち隣接する金属配線層2間の寄生キャパシタの対向面積のバラツキに相当する。そして対向面積がばらつくことにより寄生キャパシタの容量がばらつく。その結果、金属配線層2間の配線容量がばらつき、半導体装置の特性が悪化する。しかし本実施形態に係る構成であると、金属配線層2の深さをほぼ均一にすることができるため、配線容量のバラツキを抑制し、半導体装置1の特性を向上出来る。
次に、この発明の第2の実施形態に係る半導体装置について説明する。本実施形態は、上記第1の実施形態において、導電層9の上面と層間絶縁膜7の上面との位置関係を変形したものである。図14は本実施形態に係る半導体装置の平面図であり、特に金属配線層と該金属配線層上に設けられたコンタクトプラグとを示す図である。また図15及び図16は、図14におけるそれぞれX3−X3’線、及びX4−X4’線に沿った断面図である。
まず図14に示すように、半導体装置1は複数の金属配線層2を備えている。図14では4本の金属配線層のみ図示しているが、この数に限定されるものではない。金属配線層2の各々は、第1方向に沿ったストライプ形状を有しており、第1方向に直交する第2方向に沿って隣接している。また、各々の金属配線層2上には、それぞれコンタクトプラグ3が形成されている。第1の実施形態と異なり、本実施形態に係る半導体装置1におけるコンタクトプラグ3は、隣接するもの同士が第1方向において異なる位置に配置されている。換言すれば、コンタクトプラグ3は千鳥状に配置されている。
次に、上記構成の半導体装置1の断面構造について図15及び図16を用いて説明する。図示するように、半導体基板4上に層間絶縁膜5が形成され、層間絶縁膜5上に絶縁膜6が形成され、絶縁膜6上に更に層間絶縁膜7が形成されている。層間絶縁膜7内にはU字型の形状を有するバリアメタル層8が形成されている。バリアメタル層8は、絶縁膜6を貫通してその底部が層間絶縁膜5内に位置し、且つ上端が層間絶縁膜7の上面から突出するようなU字型の形状に形成されている。バリアメタル層8のU字型の内部には導電層9が形成されている。導電層9は、U字型の内部を完全に埋め込み、その上端はバリアメタル層8の上端に等しくなるように形成されている。すなわち、導電層9の上部も層間絶縁膜7の上面から突出している。そして、層間絶縁膜7上、並びにバリアメタル層8及び導電層9における層間絶縁膜7の上面から突出した領域上に、絶縁膜10が形成されている。第1の実施形態と同様、バリアメタル層8及び導電層9が金属配線層2として機能する。また、図14におけるX4−X4’線に沿った領域では、層間絶縁膜11中にコンタクトプラグ3が形成されている(図16参照)。図16に示すようにコンタクトプラグ3は、層間絶縁膜11上面から絶縁膜10を貫通して導電層9に達するように形成されている。
次に、上記構成の半導体装置1の製造方法について、図17乃至図19を用いて説明する。図17乃至図19は、本実施形態に係る半導体装置1の製造工程の一部を順次示す断面図である。
まず、第1の実施形態で説明した工程により図8の構造を得る。次に図17に示すように、ドライエッチングまたはウェットエッチングを用いて、隣接する金属配線層2間に位置する層間絶縁膜7の上面を少なくとも5nm以上の深さにエッチングする。その結果、図示するように、金属配線層2の上部が層間絶縁膜7から突出した構成が得られる。
次に図18に示すように、層間絶縁膜7から突出した導電層9上及びバリアメタル層8上、並びに層間絶縁膜7上に、例えばSiNを材料に用いて絶縁膜10を形成する。
次に、絶縁膜10上に例えばSiOを材料に用いて層間絶縁膜11を形成する。そして図19に示すように、コンタクトプラグ3を形成する領域において、フォトリソグラフィ技術と異方性のエッチング技術とにより、導電層9に達するコンタクトホール13を形成する。その後、コンタクトホール13内部を導電層により埋め込むことによりコンタクトプラグ3を形成して、図14乃至図16に示す構成が得られる。
上記の半導体装置及びその製造方法によれば、上記第1の実施形態で説明した(2)の効果に加えて、下記(3)、(4)の効果が得られる。
(3)Cuの層間絶縁膜中への拡散を防止し、金属配線層の信頼性を向上出来る(その2)。
図20及び図21は、本実施形態に係る半導体装置の備える金属配線層2の拡大図であり、特に図20はCuの拡散経路を示し、図21は配線間に生じる電界の様子を示す図である。
図20に示すように、Cuを用いて形成された導電層9の周囲は、バリアメタル層8及びSiN膜10により完全に取り囲まれている。より具体的には、導電層9は、U字型のバリアメタル層8の内部に形成されている。層間絶縁膜7の上面は、バリアメタル層8及び導電層9の上端位置からリセスされて、バリアメタル層8及び導電層9は層間絶縁膜7上面から突出した形状を有している。そして、層間絶縁膜7から突出して位置するバリアメタル層8の側面上及び導電層9の上面上、並びに層間絶縁膜7上にSiN膜10が形成される。
すると、導電層9内のCu原子の層間絶縁膜7中への拡散経路は、図20において矢印により示したようになる。すなわち、Cuが層間絶縁膜7へ拡散するには、バリアメタル層8とSiN膜10との接合部分に沿って移動する必要がある。つまり、第2方向に沿って移動し、更に第1方向及び第2方向に対して直交する第3方向に沿って移動する必要がある。
しかし、隣接する金属配線層2間に電位差が生じた際の電界Eは、図21に示すようにほぼ第2方向に沿って存在し、第3方向に沿った電界はほぼ存在しない。従って、Cuは第3方向に沿って拡散することはできない。すなわち、Cuが層間絶縁膜7へ拡散することを防止できる。その結果、金属配線層2間でショートが発生すること等を防止でき、金属配線層2の信頼性を向上出来る。
また、本実施形態に係る構成であると、図16に示すようにコンタクトプラグ3が形成される領域では、金属配線層2上面のSiN膜10は除去される。従って、この領域では導電層9中のCuが拡散しやすい。しかし、本実施形態に係るコンタクトプラグ3は、図14に示すように千鳥状に配置される。そのため、コンタクトプラグ3の隣接間隔は第1の実施形態で説明した図1の配置の場合に比べて大きい。その結果、コンタクトプラグ3間がショートし難い構成となっている。
(4)半導体装置の配線間容量を低減できる。
本実施形態に係る構成であると、図20及び図21に示すように、層間絶縁膜7の上面は金属配線層2の上面よりも低い。従って図21に示すように、金属配線層2の角部から発生する電界Eは、SiN膜10上のSiO膜11を介して、隣接する金属配線層2に達する。すると、SiOの誘電率はSiNよりも大きいため、電界はSiO膜11を通過することによって緩和される。より具体的には、図21において金属配線層2の領域AA1で発生する電界Eは、SiN膜10を通過してSiO膜10の領域AA2を通過して、再びSiN膜10を通過して隣接する金属配線層2の領域AA3に達する。すると、SiO膜10を通過しない場合に比べて電界が領域AA2で緩和される。そのため、金属配線層2の角部における電界の集中が抑制される。その結果、金属配線層2間における配線間容量が低減される。そして配線間容量の低減により、金属配線層2における信号遅延を抑制できる。
次に、この発明の第3の実施形態に係る半導体装置について説明する。本実施形態は、上記第2の実施形態において、層間絶縁膜7から突出した金属配線層2の側壁に側壁絶縁膜を設けたものである。図22及び図23は本実施形態に係る半導体装置の断面図である。平面構成は第2の実施形態で説明した図14と同様であり、図22及び図23はそれぞれ図14におけるX3−X3’線方向及びX4−X4’線方向に沿った領域の一部の断面図に相当する。
図示するように本実施形態に係る半導体装置1は、上記第2の実施形態で説明した図15及び図16に示す構成において、バリアメタル層8の側壁上で且つ層間絶縁膜7上の領域に側壁絶縁膜14を設けたものである。そして、絶縁膜10は側壁絶縁膜14上に設けられる。すなわち、側壁絶縁膜14は、バリアメタル層8と絶縁膜10との間に設けられる。
次に上記構成の製造方法について図24及び図25を用いて説明する。図24及び図25は、本実施形態に係る半導体装置1の製造工程の一部を順次示す断面図である。
まず第2の実施形態で説明した工程により図17の構成を得る。次に図24に示すように、層間絶縁膜7上及び層間絶縁膜7から突出した金属配線層2上に、例えばSiOを材料に用いて絶縁膜14(以下、SiO膜14と呼ぶことがある)を形成する。
次に図25に示すように、異方性のエッチング技術を用いて絶縁膜14のエッチングを行い、絶縁膜14を金属配線層2の側壁にのみ残存させる。その後は、第2の実施形態で説明した図18以降の工程を行うことにより図22及び図23に示す構成が得られる。
本実施形態に係る半導体装置1であると、上記第1の実施形態で説明した(2)の効果、及び第2の実施形態で説明した(3)、(4)の効果に加えて、下記(5)の効果が得られる。
(5)金属配線層へのストレスを軽減し、金属配線層の信頼性を向上出来る。
本実施形態に係る構成であると、バリアメタル層8と絶縁膜10との間にSiO膜14が存在する。通常、SiNはSiOに比べて金属配線層2に対して与えるストレスが大きい。従って、本実施形態のようにSiO膜14を介在させることでSiN膜10が直接金属配線層2の側壁部分に接触することを防止することにより、金属配線層2が受けるストレスを軽減できる。その結果、金属配線層2の信頼性を向上出来る。
なお、側壁絶縁膜14の材料は、金属配線層2に対して与えるストレスが絶縁膜10よりも小さければ良く、その材料はSiOに限定されるものではない。
次に、この発明の第4の実施形態に係る半導体装置について説明する。本実施形態は、上記第3の実施形態における側壁絶縁膜14を、層間絶縁膜7の一部により形成したものである。図26及び図27は、本実施形態に係る半導体装置の断面図である。平面構成は第2の実施形態で説明した図14と同様であり、図26及び図27はそれぞれ図14におけるX3−X3’線方向及びX4−X4’線方向に沿った領域の一部の断面図に相当する。
図示するように本実施形態に係る半導体装置1は、上記第2の実施形態で説明した図15及び図16に示す構成において、層間絶縁膜7を、バリアメタル層8の側壁上で且つ層間絶縁膜7上の領域にも設けたものである。そして絶縁膜10は、層間絶縁膜7を介在して金属配線層2の側壁上に設けられる。すなわち、上記第3の実施形態で説明した図22及び図23に示す構成において、側壁絶縁膜14が層間絶縁膜7の一部により形成されている。
次に上記構成の製造方法について図28を用いて説明する。図28は、本実施形態に係る半導体装置1の製造工程の一部を示す断面図である。まず第1の実施形態で説明した工程により図8の構成を得る。次に、隣接する金属配線層2間に位置する層間絶縁膜7の上面を、ドライエッチングを用いて少なくとも5nm以上の深さにエッチングする。この際、第2の実施形態において図18を用いて説明した工程と異なり、層間絶縁膜7上にエッチング時の反応生成物が堆積するような条件によりエッチングを行う。その結果、図28に示すように、金属配線層2の側壁部分に反応生成物(SiO)が堆積し、層間絶縁膜7は図示するようなテーパー形状となる。その後は、第2の実施形態で説明した図18以降の工程を行うことにより、図26及び図27に示す構成が得られる。
本実施形態に係る構成であっても、上記第1の実施形態で説明した(2)の効果、第2の実施形態で説明した(3)、(4)の効果、及び第3の実施形態で説明した(5)の効果が得られる。なお本実施形態に係る製造方法であると、第3の実施形態に比べて少ない工程数で同様の構造が得られるため、製造プロセスを簡略化し、製造コストを削減できる。
以上のように、この発明の第1乃至第4の実施形態に係る半導体装置であると、金属配線層2においてCuを含む導電層9の周囲を、Cuの拡散を防止するバリアメタル層8及び絶縁膜10により取り囲んでいる。更に、Cuの拡散経路となるバリアメタル層8と絶縁膜10との接合部が、隣接する金属配線層2間の電界方向(第2方向)と異なる方向(第3方向)となるように形成している。そのため、Cuの層間絶縁膜7中への拡散を効果的に防止し、半導体装置1の信頼性を向上出来る。
なお、上記第1の実施形態では、図1に示すようにコンタクトプラグ3が平行に設けられる場合を例に説明したが、第2乃至第4の実施形態と同様に千鳥状に配置しても良い。これにより、金属配線層2のショートをより効果的に防止できる。また上記第1乃至第4の実施形態では、エッチングストッパーとして機能する絶縁膜6が設けられる構成について説明したが、溝12形成時のエッチング深さを制御できるのであれば必ずしも設ける必要は無い。
更に、絶縁膜10の材料はSiNに限られるものでは無く、導電層9内のCuの拡散を防止できるものであれば良い。勿論、導電層9の材料もCuに限定されない。この場合には、バリアメタル層8及び絶縁膜10の材料としては、導電層9内の原子の拡散を防止できる材料を適宜使用すれば良い。
また、上記実施形態は例えばNAND型フラッシュメモリ等に適用できる。NAND型フラッシュメモリでは、例えば書き込み時にワード線に対して20〜25V程度の高電圧が印加される。そのため、ワード線に電圧を与えるワード線ドライバ回路内の金属配線層において、ショートが発生しやすい。従って、ワード線ドライバ回路内の金属配線層に対して上記第1乃至第4の実施形態で説明した構成を適用することが望ましい。勿論、NAND型フラッシュメモリだけでなく、NOR型フラッシュメモリ等、種々のメモリ装置に適用でき、メモリ装置のみならず半導体装置全般に適用できることは言うまでもない。
更に、上記第2の実施形態においては、図14に示すようにコンタクトプラグ3が千鳥状に配置されている。この際、第2方向に沿って隣接するコンタクトプラグ3は第1方向に沿ってずれてさえいれば十分である。すなわち図29の平面図に示すように、第1方向に沿ったずれ幅D1>0であれば良い。このずれ幅D1が大きいほどショートを効果的に防止できるが、ずれ幅D1の大きさは例えば金属配線層2の隣接間隔や、金属配線層2に与えられる電圧の大きさなどによって適宜選択することができる。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
この発明の第1の実施形態に係る半導体装置の平面図。 図1におけるX1−X1’線方向の断面図。 図1におけるX2−X2’線方向の断面図。 この発明の第1の実施形態に係る半導体装置の第1製造工程の断面図。 この発明の第1の実施形態に係る半導体装置の第2製造工程の断面図。 この発明の第1の実施形態に係る半導体装置の第3製造工程の断面図。 この発明の第1の実施形態に係る半導体装置の第4製造工程の断面図。 この発明の第1の実施形態に係る半導体装置の第5製造工程の断面図。 この発明の第1の実施形態に係る半導体装置の第6製造工程の断面図。 この発明の第1の実施形態に係る半導体装置の第7製造工程の断面図。 この発明の第1の実施形態に係る半導体装置の第8製造工程の断面図。 この発明の第1の実施形態に係る半導体装置の断面図であり、Cu原子の拡散経路を示す図。 この発明の第1の実施形態に係る半導体装置の断面図であり、金属配線層間の電界の様子を示す図。 この発明の第2の実施形態に係る半導体装置の平面図。 図14におけるX3−X3’線方向の断面図。 図14におけるX4−X4’線方向の断面図。 この発明の第2の実施形態に係る半導体装置の第1製造工程の断面図。 この発明の第2の実施形態に係る半導体装置の第2製造工程の断面図。 この発明の第2の実施形態に係る半導体装置の第3製造工程の断面図。 この発明の第2の実施形態に係る半導体装置の断面図であり、Cu原子の拡散経路を示す図。 この発明の第2の実施形態に係る半導体装置の断面図であり、金属配線層間の電界の様子を示す図。 この発明の第3の実施形態に係る半導体装置の断面図。 この発明の第3の実施形態に係る半導体装置の断面図。 この発明の第3の実施形態に係る半導体装置の第1製造工程の断面図。 この発明の第3の実施形態に係る半導体装置の第2製造工程の断面図。 この発明の第4の実施形態に係る半導体装置の断面図。 この発明の第4の実施形態に係る半導体装置の断面図。 この発明の第4の実施形態に係る半導体装置の製造工程の一部の断面図。 この発明の第2乃至第3の実施形態の変形例に係る半導体装置の平面図。
符号の説明
1…半導体装置、2…金属配線層、3…コンタクトプラグ、4…半導体基板、5、7、11…層間絶縁膜、6、10、14…絶縁膜、8…バリアメタル層、9…導電層、12、13…溝

Claims (5)

  1. 層間絶縁膜と、
    前記層間絶縁膜に形成された溝内の底面及び側面上に形成されたバリアメタル層と、
    前記バリアメタル層上に形成され且つ上面が前記溝の開口部上面より低く、前記溝内の一部を埋め込む導電層と、
    前記導電層上及び前記溝開口部における前記バリアメタル層の側面上に、前記層間絶縁膜よりも誘電率の高い材料により形成された第1絶縁膜と
    を具備することを特徴とする半導体装置。
  2. 層間絶縁膜と、
    前記層間絶縁膜内に第1方向に延びるように形成され、前記第1方向に直交する第2方向で互いに隣接する複数の配線層と、
    前記配線層上に形成された第1絶縁膜と、
    前記配線層上に接するコンタクトプラグと
    を具備し、前記配線層は、前記層間絶縁膜内に形成され、一部領域が前記層間絶縁膜から突出する導電層と、
    前記導電膜の底面及び側面上に形成されたバリアメタル層とを備え、
    前記第1絶縁膜は、前記導電層の前記層間絶縁膜から突出した領域上、及び該突出した領域の側面上の前記バリアメタル層上に、前記層間絶縁膜よりも誘電率の高い材料により形成され、
    前記第2方向で隣接する前記配線層上の前記コンタクトプラグは、前記第1方向においてずれた位置にある
    ことを特徴とする半導体装置。
  3. 層間絶縁膜と、
    前記層間絶縁膜内に形成され、一部領域が前記層間絶縁膜から突出する導電層と、
    前記導電膜の底面及び側面上に形成されたバリアメタル層と、
    前記導電層の前記層間絶縁膜から突出した領域上、及び該突出した領域の側面上の前記バリアメタル層上に、前記層間絶縁膜よりも誘電率の高い材料により形成された第1絶縁膜と、
    前記層間絶縁膜中に形成され、該層間絶縁膜とエッチングレートの異なる材料により形成された第2絶縁膜と
    を具備し、前記導電層は、前記層間絶縁膜内において前記第2絶縁膜を貫通するようにして形成される
    ことを特徴とする半導体装置。
  4. 前記導電層の前記突出した領域の側面に位置する前記バリアメタル層の側面上に、前記層間絶縁膜と同一の材料により形成された側壁絶縁膜を更に備え、
    前記導電層の前記突出した領域の側面に位置する前記第1絶縁膜は、前記第2絶縁膜の側壁上に形成される
    ことを特徴とする請求項2または3記載の半導体装置。
  5. 前記層間絶縁膜中に形成され、該層間絶縁膜とエッチングレートの異なる材料により形成された第2絶縁膜を更に備え、
    前記導電層は、前記層間絶縁膜内において前記第2絶縁膜を貫通するように形成される
    ことを特徴とする請求項1または2記載の半導体装置。
JP2006139271A 2006-05-18 2006-05-18 半導体装置 Pending JP2007311560A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006139271A JP2007311560A (ja) 2006-05-18 2006-05-18 半導体装置
US11/749,921 US20070267750A1 (en) 2006-05-18 2007-05-17 Semiconductor device including interconnect layer made of copper
US12/560,498 US20100001401A1 (en) 2006-05-18 2009-09-16 Semiconductor device including interconnect layer made of copper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006139271A JP2007311560A (ja) 2006-05-18 2006-05-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2007311560A true JP2007311560A (ja) 2007-11-29

Family

ID=38711275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006139271A Pending JP2007311560A (ja) 2006-05-18 2006-05-18 半導体装置

Country Status (2)

Country Link
US (2) US20070267750A1 (ja)
JP (1) JP2007311560A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045786A (ja) * 2015-08-25 2017-03-02 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5253872B2 (ja) * 2008-04-17 2013-07-31 株式会社東芝 半導体集積回路装置
KR20140004343A (ko) * 2012-07-02 2014-01-13 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2020150218A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2005340602A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049116A (ja) * 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
JP3998373B2 (ja) * 1999-07-01 2007-10-24 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3415081B2 (ja) * 1999-10-19 2003-06-09 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US6090696A (en) * 1999-10-20 2000-07-18 Taiwan Semicondutor Manufacturing Company Method to improve the adhesion of a molding compound to a semiconductor chip comprised with copper damascene structures
US6340638B1 (en) * 2000-03-31 2002-01-22 Taiwan Semiconductor Manufacturing Company, Ltd Method for forming a passivation layer on copper conductive elements
US7135408B2 (en) * 2002-10-30 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal barrier integrity via use of a novel two step PVD-ALD deposition procedure
US6784107B1 (en) * 2003-03-18 2004-08-31 Hui Chen Method for planarizing a copper interconnect structure
JP2005116970A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 不揮発性半導体記憶装置
JP4207749B2 (ja) * 2003-10-28 2009-01-14 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
JP5172069B2 (ja) * 2004-04-27 2013-03-27 富士通セミコンダクター株式会社 半導体装置
US7223692B2 (en) * 2004-04-30 2007-05-29 Taiwan Semiconductor Manufacturing Co., Ltd Multi-level semiconductor device with capping layer for improved adhesion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2005340602A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045786A (ja) * 2015-08-25 2017-03-02 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法

Also Published As

Publication number Publication date
US20100001401A1 (en) 2010-01-07
US20070267750A1 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
JP5835696B2 (ja) 半導体装置およびその製造方法
KR101349927B1 (ko) 집적 회로용 다층 배선 구조 및 방법
US9087844B2 (en) Semiconductor device and fabricating method thereof
JP5717943B2 (ja) 半導体装置およびその製造方法
JP2015079960A (ja) 集積回路素子及びその製造方法
CN107958888B (zh) 存储器元件及其制造方法
US20080003762A1 (en) Method of forming resistor of flash memory device
JP2011040421A (ja) 半導体装置およびその製造方法
JP2005347334A (ja) 半導体装置
JP2007311560A (ja) 半導体装置
KR102014197B1 (ko) 반도체 장치 및 이의 형성 방법
JP4615846B2 (ja) 半導体装置
JP2012104519A (ja) 半導体装置、半導体装置の製造方法およびデータ処理システム
JP2010092987A (ja) 半導体装置
JP2008177225A (ja) 半導体装置およびその製造方法
CN110085574B (zh) 用于动态随机存取存储器的电阻器
CN101496166A (zh) 具有用于键合的相邻贮存器的半导体互连及形成方法
JP2008205032A (ja) 半導体装置
JP2010171291A (ja) 半導体装置および半導体装置の製造方法
JP2008124070A (ja) 半導体装置
JP2014056867A (ja) 半導体装置の製造方法
KR20080000269A (ko) 반도체 소자의 콘택 플러그 형성 방법
TWI833893B (zh) 製造積體電路裝置的方法
CN111863709B (zh) 半导体结构及其形成方法
US11670591B2 (en) Semiconductor device and method of fabricating same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100713