JP2003203911A - 電解研磨方法および配線の製造方法 - Google Patents

電解研磨方法および配線の製造方法

Info

Publication number
JP2003203911A
JP2003203911A JP2002000423A JP2002000423A JP2003203911A JP 2003203911 A JP2003203911 A JP 2003203911A JP 2002000423 A JP2002000423 A JP 2002000423A JP 2002000423 A JP2002000423 A JP 2002000423A JP 2003203911 A JP2003203911 A JP 2003203911A
Authority
JP
Japan
Prior art keywords
copper
film
wiring
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002000423A
Other languages
English (en)
Inventor
Shuzo Sato
修三 佐藤
Takeshi Nogami
毅 野上
Yoshiya Yasuda
善哉 安田
Suguru Otorii
英 大鳥居
Kaori Tai
香織 田井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002000423A priority Critical patent/JP2003203911A/ja
Publication of JP2003203911A publication Critical patent/JP2003203911A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Prevention Of Electric Corrosion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 電解液を用いた研磨により銅膜を研磨して銅
の溝配線を形成する際に、バリア層の露出時に銅膜を電
気化学的防食状態として、溝内の銅膜の先行溶出を抑制
し、信頼性の高い銅の溝配線を実現する。 【解決手段】 電解液51中で、絶縁膜11の表面側に
形成された凹部12を埋め込むように絶縁膜11上に形
成された銅膜15を陽極とし、銅膜15表面に対向させ
て設けた電極61を陰極として通電して、銅膜15を電
解溶出させながら凹部12のみに銅膜15を残す電解研
磨方法において、絶縁膜11と銅膜15との間の面に、
銅に対して卑な金属もしくは卑な金属の化合物からなる
拡散防止層13を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電解研磨方法およ
び配線の製造方法に関し、詳しくは半導体装置に用いる
銅配線を形成する際に形成される銅めっき膜を平坦化す
る電解研磨方法および配線の製造方法に関する。
【0002】
【従来の技術】従来の半導体装置の多層配線構造の製造
方法では、アルミニウムもしくはアルミニウム合金を配
線材料として用いて配線を形成した後、その配線を絶縁
膜で被覆する。次いでその絶縁膜に、配線に達するコン
タクトホールを形成した後、このコンタクトホールをタ
ングステンもしくはタングステン合金で埋め込んでプラ
グを形成して、このプラグにより上層配線と下層配線と
を接続するという方法が多用されてきた。
【0003】上記配線の製造方法では、配線を形成した
後、下層配線を被覆する絶縁膜の表面には下層配線によ
る段差が生じる。そのため、配線が微細化するに伴い、
上層に対するフォトリソグラフィー工程における露光で
は、その焦点深度内で露光を行うことによって十分な解
像度を得るために、上記絶縁膜表面の段差を解消すべ
く、絶縁膜表面を平坦化する必要が生じる。そこでこの
絶縁膜の平坦化には、化学的機械研磨(以下CMPとい
う、CMPはChemical Mechanical Polishingの略)が
採用されてきた。
【0004】また、絶縁膜に形成した接続孔を上記タン
グステン等の導電性材料で埋め込み、CMP法によって
余分な導電性材料を除去し、下層配線との接続を行う、
いわゆるメタルCMP法が用いられてきた。
【0005】一方、近年の0.25μmルール以後のデ
ザインルールでは、信号の伝播遅延を抑制するために、
配線材料をアルミニウムから銅に替えた配線プロセスの
開発が盛んに行われている。配線に銅を使用すると、低
抵抗と高エレクトロマイグレーション耐性を両立できる
利点がある。
【0006】配線に銅を使用するプロセスでは、絶縁膜
に溝を形成した後、その溝に配線材料を埋め込む技術、
溝および接続孔を形成した後にその溝および接続孔に配
線材料を埋め込む技術等のいわゆる溝配線技術が有力で
ある。
【0007】しかしながら、溝配線技術を用いた銅配線
の製造プロセスでは、余分な銅膜をCMPによって除去
する工程に従来のCMPを用いた平坦化技術を用いた場
合、研磨工具と銅膜との間に所定の圧力をかけて研磨を
行うため、半導体基板への機械的ダメージが大きくなり
やすい。このため、特に層間絶縁膜に機械的強度の低い
有機系低誘電率膜などを採用していく場合には、このダ
メージは無視できないものとなり、層間絶縁膜へのクラ
ック(亀裂)の発生,半導体基板からの層間絶縁膜もし
くは金属膜の剥離などが懸念される。
【0008】また、層間絶縁膜と、銅膜の除去性能とバ
リア層の除去性能とが異なるため、配線にディッシン
グ、エロージョン(シンニングともいう)、リセス等が
発生しやすい。
【0009】ディッシングは、例えば0.18μmルー
ルのデザインルールにおいて、例えば100μm程度の
ような幅の広い配線が存在した場合に、この配線の中央
部が過剰に研磨・除去されて凹む現象である。このディ
ッシングが発生すると配線の断面積が不足するため、配
線抵抗値が高くなるという不良原因となる。このディッ
シングは配線材料に比較的軟質の銅やアルミニウムを用
いた場合に発生しやすい。
【0010】エロージョンは、例えば3000μm範囲
に1.0μm幅の配線が50%の配線密度で形成されて
いるようなパターン密度の高い部分が過剰に研磨・除去
される現象である。このエロージョンが発生すると配線
の断面積が不足するため、配線抵抗値が高くなるという
不良原因となる。
【0011】リセスは、層間絶縁膜と配線との境界で配
線がオーバ研磨されて低くなり段差ができてしまう現象
である。この場合にも配線の断面積が減少するため、配
線抵抗値が高くなるという不良原因となる。
【0012】さらに、近年の0.13μmルール以後の
デザインルールにおいて、信号の伝播遅延を抑制するた
めに、絶縁膜材料をTEOSなどの酸化膜から有機系塗
布膜のMSQ、無機系塗布膜の多孔質シリカ膜、HSQ
(ハイドロシルセスキオキサン:Hydrogen Silsesquiox
ane)、MSQ(Methyl Silsesquioxane :メチルシルセ
スキオキサン)、CVD法による成膜のSiOC、Si
OF等、比誘電率の低い絶縁材料に替えた配線プロセス
の開発がさかんに行われている。このような低誘電率膜
(Low−k膜とも称されている)を絶縁層に使用する
と、信号遅延を抑制できる利点がある。
【0013】この低誘電率膜を絶縁膜に使用するプロセ
スでも、いわゆる溝配線技術を配線プロセスに用いる方
法が有力になっている。
【0014】一方、現状のCMP法によって、余分な銅
膜を除去するとともに平坦化する工程では、銅膜を効率
的に除去する必要があるため、単位時間当たりの除去量
である研磨レートは、たとえば、500nm/min以
上となるように要求されている。この研磨レートを大き
くする為には、ウエハに対する加工圧力(研磨圧力)を
大きくする必要があって。
【0015】しかしながら、加工圧力を大きくすると、
配線表面にスクラッチやケミカルダメージ等の欠陥が発
生し易くなり、特に軟質の銅では上記欠陥が発生しやす
くなっている。このような欠陥の発生は配線のオープ
ン、ショート、配線抵抗値不良等の不具合の原因とな
る。また、加工圧力を大きくすると、上記スクラッチ、
層間絶縁膜の剥離、銅膜やバリア膜などの金属膜の剥
離、ディッシング、エロージョン、リセス等が大きくな
るという不利益をもたらした。さらに、近年、層間絶縁
膜に用いることが検討されている低誘電率膜に対して
は、その機械的強度、密着性(剥離強度)が従来の酸化
膜系絶縁膜よりも弱いため、CMPで加えられる機械的
圧力に耐えることができず、膜の剥離、破壊等の問題が
さらに顕在化してきている。
【0016】上記CMPの問題を解決する手段として、
CMPのかわりとして電解研磨が提案されている。
【0017】
【発明が解決しようとする課題】電解研磨は、銅配線を
形成する際には、銅の拡散を防止するために、銅膜の下
地に拡散防止膜として、Ta,TaN,Ti,TiN等
のバリアメタルを形成することが一般的に行われてい
る。しかしながら、これらの金属は、電気的に銅と接触
した状態で電解質を含む溶液に接液した場合、銅に対し
て貴であるため、ガルバニック効果により銅から電子を
奪う。その結果、バリアメタル自身は電気化学的防食状
態になり逆に銅は腐食されることになる。例えば、図5
に示すように、絶縁膜211に形成された配線溝212
内に、Ta,TaN,Ti,TiN等のバリアメタル層
213を介して残された銅膜215の肩部215Sは、
バリアメタル層213が電気化学的防食状態になること
によって腐食を受ける。電解研磨を含めた、洗浄、CM
P、その他ウェットプロセス中で、例えば研磨により形
成された直後の防食処理されていない状態の銅配線とバ
リアメタルが露出接液した状態にあるとき、程度の差は
あるが、ほぼ全てこの状態にある。
【0018】また、電解研磨の終点においては、露出し
たバリアメタルと配線である微細な銅が同時に電解作用
を受けるが、導電率の良い銅の部分に電解集中が起こ
り、選択的に先行溶出してしまい微細部分には配線溝に
銅が残存しない状態になってしまう。このように、終点
検出マージンが小さく、微細配線の消失、巨大配線の残
存などを生じる。この結果、銅膜の研磨残り、オーバー
研磨などの局所的な不均一により配線のショート、オー
プンが発生することがあった。その結果、銅膜表面は、
表面粗度が粗い不安定な面に形成されることになる。ま
た、配線部のリセッション(後退)による配線断面積の
不足、ディッシングによるウエハ面内の均一性の不足、
コロージョンや腐食などの不良、等を発生することがあ
った。
【0019】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた電解研磨方法および配線の製造方
法である。
【0020】本発明の電解研磨方法は、電解液中で、絶
縁膜の表面側に形成された凹部を埋め込むように該絶縁
膜上に形成された銅膜を陽極とし、前記銅表面に対向さ
せて設けた電極を陰極として通電して、前記銅膜を電解
溶出させながら前記凹部のみに銅膜を残す電解研磨方法
において、前記絶縁膜と前記銅膜との間の面に、銅に対
して卑な金属もしくは卑な金属の化合物からなる拡散防
止層を形成する。
【0021】上記電解研磨方法では、絶縁膜と前記銅膜
との間の面に、銅に対して卑な金属もしくは卑な金属の
化合物からなる拡散防止層を形成することから、銅膜の
電解研磨が進行し、拡散防止層が露出されたとき、電解
作用は主に拡散防止層に向けられる。そのため、絶縁膜
上の拡散防止層が電解溶出され、さらに凹部側壁に形成
された拡散防止層が電解溶出されるが、従来のように凹
部内に形成されている銅の肩部の溶出は避けられる。し
たがって、絶縁膜上の余剰な銅膜は平坦性よくかつ効率
よく除去され、しかも銅膜下層の絶縁膜へのダメージが
防止される。
【0022】本発明の第1の配線の製造方法は、絶縁膜
の表面側に形成された凹部の内面を含む当該絶縁膜表面
に、銅に対して卑な金属もしくは卑な金属の化合物から
なる拡散防止層を形成する工程と、前記拡散防止層を介
して前記凹部を埋め込むように銅膜を形成する工程と、
電解液中で、前記銅膜を陽極とし、前記銅膜表面に対向
させて設けた電極を陰極として通電して、前記銅膜を電
解溶出させながら前記絶縁膜上の余剰な銅を除去するこ
とで前記凹部内のみに銅膜を残して銅配線を形成する工
程とを備えている。なお、上記凹部には、例えば、配線
溝、もしくは接続孔、もしくは配線溝と接続孔がある。
【0023】上記第1の配線の製造方法では、絶縁膜と
銅膜との間の面に、銅に対して卑な金属もしくは卑な金
属の化合物からなる拡散防止層が形成されることから、
銅膜の電解研磨が進行し、拡散防止層が露出されたと
き、電解作用は主に拡散防止層に向けられる。そのた
め、絶縁膜上の拡散防止層が電解溶出され、さらに凹部
側壁に形成された拡散防止層が電解溶出されるが、従来
のように凹部内に形成されている銅の肩部の溶出は避け
られる。したがって、絶縁膜上の余剰な銅膜は平坦性よ
くかつ効率よく除去され、しかも銅膜下層の絶縁膜への
ダメージが防止される。
【0024】本発明の第2の配線の製造方法は、絶縁膜
の表面側に形成された凹部の内面を含む前記絶縁膜表面
にバリア層を形成する工程と、前記バリア層の表面に、
銅に対して電解液中で電極電位の小さい物質を含む銅防
食層を形成する工程と、前記バリア層および前記銅防食
層を介して前記凹部を埋め込むように銅膜を形成する工
程と、電解液を用いた研磨によって前記絶縁膜上の余剰
な銅を除去することで前記凹部内のみに銅膜を残して銅
配線を形成する工程とを備えている。なお、上記凹部に
は、例えば、配線溝、もしくは接続孔、もしくは配線溝
と接続孔がある。
【0025】上記第2の配線の製造方法では、銅に対し
て電解液中で電極電位の小さい物質を含む銅防食層上に
銅膜が形成され、その銅膜を化学的機械研磨することか
ら、研磨が進行し、銅防食層が露出されても、電解液中
における銅膜と銅防食層との電極電位差は小さいので、
銅が一方的に電解溶出されることなく研磨が進行する。
そのため、凹部内に残される銅膜が過剰に溶出されるも
しくは異常に溶出されることが防止され、平坦性よくか
つ研磨効率よく、銅膜の研磨が行われる。したがって、
良好な平滑な研磨表面が提供され、且つ電解集中による
微細配線の先行溶出が防止される。
【0026】
【発明の実施の形態】本発明の電解研磨方法に係る一実
施の形態を、図1の概略構成断面図によって説明する。
【0027】図1の(1)に示すように、基板(図示せ
ず)上に絶縁膜11を形成する。この絶縁膜は、半導体
装置に用いられる絶縁膜からなり、例えば酸化シリコン
膜、無機系低誘電率膜、有機系低誘電率膜等で形成する
ことができる。この絶縁膜11の表面側に凹部12を形
成する。次いで、絶縁膜11表面および凹部内面に、銅
の拡散を防ぐもので銅に対して卑な金属もしくは卑な金
属の化合物からなる拡散防止層13を形成する。その
後、上記拡散防止層13上に銅シード層14を形成した
後、電解めっき法によって上記凹部12を埋め込むとと
もに、上記絶縁膜11上に銅膜15を堆積する。
【0028】上記拡散防止層13には、窒化タングステ
ン膜を用いる。この窒化タングステン膜は銅に対して卑
な金属膜であり、また銅のバリア膜としての機能も有す
る。この窒化タングステン膜は、例えば化学的気相成長
法により成膜される。したがって、凹部12の内面にカ
バリッジよく形成される。
【0029】上記拡散防止層13は、単に電気防食の目
的で形成される場合には、上記窒化タングステンの他
に、銅に対して卑な金属膜としては、リチウム(L
i)、ナトリウム(Na)、カリウム(K)、ルビジウ
ム(Rb)などのアルカリ金属、マグネシウム(M
g)、カルシウム(Ca)、ストロンチウム(Sr)、
バリウム(Ba)などのアルカリ土類金属、アルミニウ
ム(Al)、亜鉛(Zn)、鉄(Fe)、ニッケル(N
i)、スズ(Sn)、鉛(Pb)、タングステン(W)
などのイオン化傾向がHより大きい金属、もしくはこれ
ら金属の合金からなる金属膜があり、銅に対して卑な金
属の化合物としては上記金属もしくは上記金属の合金の
酸化物、窒化物、炭化物、水酸化物膜があり、またこれ
ら酸化物、窒化物、炭化物、水酸化物の合成膜であって
もよい。
【0030】次に、図1の(2)に示すように、電解液
51中で、銅膜15を陽極とし、この銅膜15表面に対
向させて設けた電極61を陰極として通電して、銅膜1
5を電解溶出させながら凹部12内のみに銅膜15を残
すようにする。なお、この図面では(1)図に示した銅
膜15の上下を逆転して、電解液51に接液させた状態
を示した。
【0031】その結果、図1の(3)に示すように、銅
膜15は電解研磨され、絶縁膜11上の余剰な銅膜は完
全に除去される。その際、電解電流は銅よりも卑な金属
の化合物(窒化タングステン)で形成されている拡散防
止層13に集中するため、凹部12が微細配線溝のよう
な幅の微細な溝であっても、その溝内に残された銅膜1
5に電解電流が集中することが避けられる。このよう
に、凹部12内に残される銅膜15は、拡散防止層13
が先行溶出するため、拡散防止層13が露出されると電
解研磨の進行が遅くなり、先行溶出が抑制される。した
がって、窒化タングステン膜からなる拡散防止層13は
銅膜15の電気防食機能の働きをしたことになる。その
結果、図示したように、銅膜15の肩部15Sが異常溶
出することなく銅膜15が凹部12内を埋め込むように
形成される。また、拡散防止層13は銅に対して先行溶
出するため、凹部12の側壁に沿って後退されている。
【0032】既知の電解研磨の終点特性としては、上記
拡散防止層13(例えばバリアメタル)13の電気抵抗
は配線材料として用いる銅に対して一般的に大きい。一
次電解研磨(拡散防止層13面で研磨終了)終点で、拡
散防止層13の部分的露出後、その面積の割合が所定の
配線密度まで多くなり、逆に銅は少なくなる。この時、
ウエハ面内でマクロ的には、その拡散防止層13露出部
分は、表面全面に銅が残存した部分と比べて、電気抵抗
が大きくなって部分的な電流密度が低下することで、自
動的にウエハ面内の均一除去・研磨が行なわれる。その
間、銅膜15の余剰部分がなくなるまでの拡散防止層1
3露出部分への通電電流積算量が既に露出形成されてい
る凹部12内の銅膜15のオーバー電解研磨量になる。
【0033】一方、本願発明は、ウエハ面内でミクロ的
には、上記オーバー電解研磨されようとするとき、凹部
12内の銅膜15とそれを取り囲むように形成された拡
散防止層13との間のガルバニック効果によって、卑な
る窒化タングステン自身は腐食状態になり、貴なる銅に
電子を与える。
【0034】さらに、電解研磨を目的に電圧印加されて
いる状態においては、銅膜15に対しては陽極印加され
るので電子が奪われ、Cu+ またはCu2+イオンとして
電解溶出が起こるが、同時接液され、接触する卑な金属
が存在する場合においては、銅膜15に陽極印加された
としても、順序として電子を陽極に与えてCu+ 化する
前にその卑なる金属から電子を奪う。その結果、銅膜1
5の近傍の卑なる金属である窒化タングステン膜(拡散
防止層13)の接液部分の一部、すなわち最も陰極に対
する電気抵抗が低い部分が先行溶出し、ひいてはその卑
なる金属膜が存在する間は陽極印加された銅膜15部分
のCu+ 化による溶出は抑制された状態になる。そのた
め、銅膜15が防食される。
【0035】またその効果は、拡散防止層13の露出面
積の増加とともに増大する。すなわち、終点に近づくほ
ど防食効果が強くなり銅膜15の電解溶出速度を低減す
ることができる。その結果、電解研磨時の終点マージン
を飛躍的に大きくすることができる。
【0036】さらに好適には、先行溶出する拡散防止層
13が途絶えた状態においては、残存孤立した凹部12
内の銅膜15は絶縁膜11により隔離され電気抵抗も極
端に大きくなる。これにより、凹部12が微細に形成さ
れた領域においても、マクロ的に半自動的な均一除去と
同様に配線形成の終点検出がなされる。
【0037】次に、本発明の第1の配線の製造方法に係
る実施の形態を、図2の概略構成断面図によって説明す
る。図2では、一例として銅配線の製造方法により説明
する。
【0038】図2の(1)に示すように、基板(図示せ
ず)上に絶縁膜11を形成する。この絶縁膜は、半導体
装置に用いられる絶縁膜からなり、例えば酸化シリコン
膜、無機系低誘電率膜、有機系低誘電率膜等で形成する
ことができる。この絶縁膜11の表面側に配線溝21を
形成する。次いで、絶縁膜11表面および配線溝21内
面に、銅に対して卑な金属もしくは卑な金属の化合物か
らなる拡散防止層13を形成する。その後、上記拡散防
止層13上に銅シード層14を形成した後、電解めっき
法によって上記配線溝21を埋め込むとともに、上記絶
縁膜11上に銅膜15を堆積する。
【0039】上記拡散防止層13には、銅に対して卑な
金属化合物膜であり、銅のバリア膜としての機能も有す
る窒化タングステン膜を用いる。この窒化タングステン
膜は、例えば化学的気相成長法により成膜される。した
がって、凹部12の内面にカバリッジよく形成される。
【0040】上記拡散防止層13は、上記図1によって
説明したような種類の膜を、例えば半導体装置としての
性能や配線としての機能を阻害しないように、適宜選択
して用いることができる。
【0041】次に、図2の(2)に示すように、電解液
51中で、銅膜15を陽極とし、この銅膜15表面に対
向させて設けた電極61を陰極として通電して、銅膜1
5を電解溶出させながら配線溝21内のみに銅膜15を
残すようにする。なお、この図面では(1)図に示した
銅膜15の上下を逆転して、電解液51に接液させた状
態を示した。
【0042】その結果、図2の(3)に示すように、銅
膜15は電解研磨され、絶縁膜11上の余剰な銅膜は完
全に除去される。その際、電解電流は銅よりも卑な窒化
タングステンで形成されている拡散防止層13に集中す
るため、配線溝21が微細配線を構成するものであって
も、その溝内に残された銅膜15に電解電流が集中する
ことが避けられる。このように、配線溝21内に残され
る銅膜15は、拡散防止層13が先行溶出するため、拡
散防止層13が露出されると電解研磨の進行が遅くな
り、先行溶出が抑制される。したがって、窒化タングス
テン膜からなる拡散防止層13は銅膜15の電気防食機
能を有する。その結果、図示したように、銅膜15の肩
部が異常溶出することなく銅膜15が凹部12内を埋め
込むように形成され、溝配線16が構成される。また、
拡散防止層13は銅に対して先行溶出するため、凹部1
2の側壁に沿って後退され、溝17が形成される。
【0043】次いで、図2の(4)に示すように、配線
溝21内の溝配線16(銅膜15)上を選択的に被覆す
る無電解めっきにより、溝配線16上にかつ拡散防止膜
13が後退してできた溝17内を埋め込むようにキャッ
プバリア層25を形成する。このキャップバリア層25
は、例えばコバルトタングステンリン(CoWP)の無
電解めっきもしくはニッケルタングステンリン(NiW
P)の無電解めっきにより形成する。
【0044】上記キャップバリア層25の成膜は、Co
WP無電解めっきを実施する前に、銅との置換無電解め
っきによって、銅膜15表面をパラジウムにより被覆し
ておく。このパラジウム被覆によって、CoWPの成膜
はパラジウムを触媒としてパラジウム上のみに発生す
る。一旦、パラジウムの表面がCoWPにより被覆され
た後は、CoWP自体を触媒とした自己触媒めっきによ
り、選択性を保ったままCoWPのめっき成長が進行す
る。このようにして、キャップバリア層25により、上
記窒化タングステンからなる拡散防止層13の電解溶出
により発生した溝17は埋め込まれ、その部分を含めて
露出している銅膜15は被覆される。
【0045】このように、配線溝21内の溝配線16
は、窒化タングステンからなる拡散防止層13と例えば
コバルトタングステンリンからなるキャップバリア層2
5とによって完全に覆われる。よって、銅膜15からの
銅の拡散は防止される。
【0046】上記配線の製造方法では、絶縁膜11と銅
膜15との間の面に、銅に対して卑な金属もしくは卑な
金属の化合物からなる拡散防止層13が形成されること
から、銅膜15の電解研磨が進行し、拡散防止層13が
露出されたとき、電解作用は主に拡散防止層13に向け
られる。そのため、絶縁膜11上の拡散防止層13が電
解溶出され、さらに配線溝21側壁に形成された拡散防
止層13の一部が電解溶出されるが、従来のような配線
溝21内に形成されている銅膜15の肩部の溶出は避け
られる。したがって、絶縁膜11上の余剰な銅膜15は
平坦性よくかつ効率よく除去され、しかも銅膜15下層
の絶縁膜11へのダメージが防止される。
【0047】したがって、上記製造方法では、絶縁膜1
1に機械的強度が酸化シリコン系の絶縁膜よりも低いと
されている、例えば既知となっている多孔質絶縁膜、無
機低誘電率膜、有機低誘電率膜等の絶縁膜を用いること
が可能になる。その結果、配線間容量の低減による動作
速度の向上、配線信頼性の向上が図れる。
【0048】次に、本発明の第2の配線の製造方法に係
る第1の実施の形態を、図3の概略構成断面図によって
説明する。図3では、一例として銅配線を形成方法によ
り説明する。
【0049】図3の(1)に示すように、基板(図示せ
ず)上に絶縁膜11を形成する。この絶縁膜は、半導体
装置に用いられる絶縁膜からなり、例えば酸化シリコン
膜、無機系低誘電率膜、有機系低誘電率膜等で形成する
ことができる。この絶縁膜11の表面側に配線溝21を
形成する。次いで、絶縁膜11表面および配線溝21内
面に、銅の拡散を防止するバリア層31を形成する。さ
らにバリア層31の表面に、銅に対して電解液中で電極
電位の小さい物質を含む銅防食層33を形成する。その
後、上記銅防食層33上に銅シード層14を形成した
後、電解めっき法によって上記配線溝21を埋め込むと
ともに、上記絶縁膜11上に銅膜15を堆積する。
【0050】上記銅に対する電解液中での電極電位の小
さい物質を含む銅防食層33には、例えば、電解液中で
の銅に対する電極電位差が例えば30mV以下の物質を
選択する。ここでは一例として窒化タンタル膜を用い
る。この銅防食層33には、窒化タンタル膜以外に、例
えば、銀(Ag)、金(Au)、ビスマス(Bi)、炭
素(C)、水銀(Hg)、ルテニウム(Ru)、スズ
(Sn)、テルル(Te)、バナジウム(V)、タンタ
ル(Ta)等を用いることができ、また上記物質の化合
物を用いることができる。上記化合物の一例としては、
窒化銀(AgN3 )、ヨウ化金(AuI2 )、塩化酸化
ビスマス(BiOCl)、酸化水銀(HgO)、酸化ル
テニウム(RuO2 )、酸化スズ(SnO2 )、酸化テ
ルル(TeO 2 )、酸化バナジウム(V2 5 )、窒化
タンタル(TaN)等が上げられる。さらに銅に対する
電解液中での電極電位の小さい物質を含む化合物とし
て、チタンの化合物(例えば窒化チタン(TiN))を
あげることができる。
【0051】電解液中での銅に対する電極電位は、以下
のような方法で調べた。例えば、液槽内に電解液を満た
し、工程の電解液中に、銅を用いた電極と銅防食層材料
を用いた電極を浸漬する。そして電解液中における電極
間に発生する電位を測定した。その結果、例えば電解液
中の銅の標準電位は45mVであり、タンタルは60m
V、窒化タンタルは50mV、窒化チタンは−5mV、
チタンは−200mV、窒化タングステンは−250m
V、タングステンは−300mVであった。上記電解液
には、硫酸銅(25g/L)、硫酸アンモニウム(20
g/L)およびエチレンジアミン(70g/L)にpH
調整剤として水酸化ナトリウムを添加してpH=12.
5になるように調整し、さらにリン酸が加えられた電解
液を用いた。
【0052】なお、電解液中での銅に対する電極電位は
電解液の種類によっても異なるので、CMPに用いる電
解液中での銅に対する電極電位差が例えば30mV以下
になるような物質を選択して銅防食層33とする必要が
ある。
【0053】次に、電解液を用いた研磨として例えばC
MPにより銅膜15を研磨する。その結果、図3の
(2)に示すように、銅膜15はCMPされ、絶縁膜1
1上の余剰な銅膜は完全に除去される。その際、銅防食
層33が露出した時点では、電解液51中における銅膜
15と銅防食層33との電極電位差は小さいので、銅膜
15へ流れる腐食(ガルバニック腐食)電流が抑制さ
れ、銅膜15の銅が一方的に電解溶出されることなく、
銅膜15と銅防食層33とのCMPがほぼ同時に進行す
る。したがって、バリア層31が腐食されることなく、
銅膜15からなる銅配線16が形成される。なお、絶縁
膜11上のバリア層31、銅防食層33は、銅に対する
選択エッチングにより除去することが可能である。
【0054】上記配線の製造方法では、銅膜15のCM
P(電解研磨作用も含む)が進行するにしたがい、銅防
食層33が露出され、次第にその露出面積は広くなり、
銅膜15の露出面積は狭くなる。このとき、銅防食層3
3が銅に対して電解液中での電極電位の小さい物質を含
む膜で構成されていることから、銅防食層33が露出さ
れても、電解液中における銅膜15と銅防食層33との
電極電位差は小さいので、銅膜15へ流れる腐食(ガル
バニック腐食)電流が抑制され、銅膜15の銅が一方的
に電解溶出されることなくCMPが進行する。そのた
め、配線溝21内に残される銅膜15が過剰に溶出され
るもしくは異常に溶出されることが防止され、平坦性よ
くかつ研磨効率よく、銅膜15のCMPが進行する。し
たがって、良好な平滑な研磨表面が提供され、且つ電解
集中による微細配線の先行溶出が防止される。
【0055】次に、本発明の第2の配線の製造方法に係
る第2の実施の形態を、図4の概略構成断面図によって
説明する。図4では、一例として銅配線を形成方法によ
り説明する。
【0056】第2の実施の形態は、前記第1の実施の形
態において、銅防食層33の形成方法が異なるのみで、
その他の工程は前記図3によって説明した製造方法と同
様である。
【0057】図4に示すように、基板(図示せず)上に
絶縁膜11を形成する。この絶縁膜は、半導体装置に用
いられる絶縁膜からなり、例えば酸化シリコン膜、無機
系低誘電率膜、有機系低誘電率膜等で形成することがで
きる。この絶縁膜11の表面側に配線溝21を形成す
る。次いで、絶縁膜11表面および配線溝21内面に、
銅の拡散を防止するバリア層31を形成する。次いで、
上記バリア層31の表層に、銅に対して電解液中で電極
電位の小さい物質をドーピングすることで、上記バリア
層31に表層を銅に対して電解液中で電極電位の小さい
物質を含む銅防食層33に改質する。ドーピング層から
なる銅防食層33の厚さは、研磨レートにもよるが、例
えば3nm〜5nm程度あれば十分である。なお、銅防
食層33は、図示したように、必ずしも配線溝21の底
部側を完全に覆う必要はない。
【0058】上記ドーピングする銅に対して電解液中で
電極電位の小さい物質としては、例えば、銀(Ag)、
金(Au)、ビスマス(Bi)、炭素(C)、水銀(H
g)、ルテニウム(Ru)、スズ(Sn)、テルル(T
e)、バナジウム(V)、タンタル(Ta)等を用いる
ことができ、また上記物質の化合物を用いることができ
る。上記化合物の一例としては、窒化銀(AgN3 )、
ヨウ化金(AuI2 )、塩化酸化ビスマス(BiOC
l)、酸化水銀(HgO)、酸化ルテニウム(Ru
2 )、酸化スズ(SnO2 )、酸化テルル(Te
2 )、酸化バナジウム(V2 5 )、窒化タンタル
(TaN)、窒化チタン(TiN)等が上げられる。上
記物質のドーピング方法としては、いわゆる逆スパッタ
法を用いることができる。もしくは、物質によっては、
イオン注入法を用いることもできる。
【0059】その後、図示はしないが、第1の実施の形
態によって説明したのと同様に、上記銅防食層33上に
銅シード層14を形成した後、電解めっき法によって上
記配線溝21を埋め込むとともに、上記絶縁膜11上に
銅膜15を堆積する。この工程以降は、前記第1の実施
の形態で説明したのと同様の工程を経る。
【0060】この第2の実施の形態においても上記第1
の実施の形態と同様の作用、効果が得られる。
【0061】この第2の配線の製造方法における銅防食
層を形成する思想は、CMPに限らず、電解研磨、電解
洗浄等のウエットプロセスにも適用することが可能であ
る。
【0062】
【発明の効果】以上、説明したように本発明の電解研磨
方法によれば、絶縁膜と銅膜との間の面に、銅に対して
卑な金属もしくは卑な金属の化合物からなる拡散防止層
を形成するので、銅膜の電解研磨が進行し、拡散防止層
が露出されたとき、電解作用が主に拡散防止層に向けら
れ、銅膜の電解溶出が抑制される。すなわち、銅膜に対
する電気化学的防食状態が形成される。このため、凹部
側壁に形成された拡散防止層が電解溶出されるが、凹部
内における銅膜の肩部の溶出は避けることができる。し
たがって、絶縁膜上の余剰な銅膜は平坦性よくかつ効率
よく除去することが可能になり、また銅膜下層の絶縁膜
へのダメージも防止できるので、信頼性の高い銅の電解
研磨が実現できる。
【0063】本発明の第1の配線の製造方法によれば、
上記電解研磨方法と同様に効果が得られる。したがっ
て、絶縁膜上の余剰な銅膜は平坦性よくかつ効率よく除
去することが可能になり、また銅膜下層の絶縁膜へのダ
メージも防止できるので、信頼性の高い銅の溝配線を形
成することができる。
【0064】本発明の第2の配線の製造方法によれば、
銅膜の下層に銅に対して電解液中での電極電位の小さい
物質を含む銅防食層を形成することから、電解液を用い
た研磨によって銅膜を研磨した際に銅防食層が露出され
ても、電解液中における銅膜と銅防食層との電極電位差
は小さいので、銅が一方的に電解溶出されることなく研
磨を進行させることができる。この結果、凹部内に残さ
れる銅膜の過剰溶出や異常溶出が防止できるので、平坦
性よくかつ研磨効率よく、銅膜の研磨を行うことができ
る。したがって、良好な平滑な研磨表面を形成すること
ができ、且つ電解集中による微細配線の先行溶出を防止
することができるので、信頼性の高い微細な溝配線を形
成することが可能になる。
【図面の簡単な説明】
【図1】本発明の電解研磨方法に係る一実施の形態を示
す概略構成断面図である。
【図2】本発明の第1の配線の製造方法に係る実施の形
態を示す概略構成断面図である。
【図3】本発明の第2の配線の製造方法に係る第1の実
施の形態を示す概略構成断面図である。
【図4】本発明の第2の配線の製造方法に係る第2の実
施の形態を示す概略構成断面図である。
【図5】バリアメタル層の電気化学的防食効果による銅
配線の腐食を説明する概略構成断面図である。
【符号の説明】
11…絶縁膜、12…凹部、13…拡散防止層、15…
銅膜、51…電解液、61…電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/306 L (72)発明者 安田 善哉 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 大鳥居 英 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 田井 香織 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 4K060 AA10 BA15 BA47 CA04 DA10 EA19 EB04 5F033 HH07 HH08 HH13 HH14 HH15 HH16 HH19 HH21 HH32 HH33 HH34 HH35 HH36 MM01 MM05 MM11 MM12 MM13 PP06 PP27 PP28 QQ09 QQ46 QQ48 QQ50 QQ59 QQ62 RR04 RR21 XX17 XX18 5F043 AA26 BB18 DD14 FF07 GG03

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 電解液中で、 絶縁膜の表面側に形成された凹部を埋め込むように該絶
    縁膜上に形成された銅膜を陽極とし、 前記銅表面に対向させて設けた電極を陰極として通電し
    て、 前記銅膜を電解溶出させながら前記凹部のみに銅膜を残
    す電解研磨方法において、 前記絶縁膜と前記銅膜との間の面に、銅に対して卑な金
    属もしくは卑な金属の化合物からなる拡散防止層を形成
    することを特徴とする電解研磨方法。
  2. 【請求項2】 絶縁膜の表面側に形成された凹部の内面
    を含む当該絶縁膜表面に、銅に対して卑な金属もしくは
    卑な金属の化合物からなる拡散防止層を形成する工程
    と、 前記拡散防止層を介して前記凹部を埋め込むように銅膜
    を形成する工程と、 電解液中で、前記銅膜を陽極とし、前記銅膜表面に対向
    させて設けた電極を陰極として通電して、前記銅膜を電
    解溶出させながら前記絶縁膜上の余剰な銅を除去するこ
    とで前記凹部内のみに銅膜を残して銅配線を形成する工
    程とを備えたことを特徴とする配線の製造方法。
  3. 【請求項3】 前記銅配線を形成した後、無電解めっき
    により前記銅配線上のみを覆うキャップバリア層を形成
    することを特徴とする請求項2記載の配線の製造方法。
  4. 【請求項4】 前記キャップバリア層は、コバルトタン
    グステンリンもしくはニッケルタングステンリンからな
    ることを特徴とする請求項3記載の配線の製造方法。
  5. 【請求項5】 絶縁膜の表面側に形成された凹部の内面
    を含む前記絶縁膜表面にバリア層を形成する工程と、 前記バリア層の表面に、銅に対して電解液中で電極電位
    の小さい物質を含む銅防食層を形成する工程と、 前記バリア層および前記銅防食層を介して前記凹部を埋
    め込むように銅膜を形成する工程と、 電解液を用いた研磨によって前記絶縁膜上の余剰な銅膜
    を除去することで前記凹部内のみに銅膜を残して銅配線
    を形成する工程とを備えたことを特徴とする配線の製造
    方法。
  6. 【請求項6】 前記銅防食層は、前記バリア層上に、銅
    に対して電解液中で電極電位の小さい物質もしくはその
    化合物を堆積して形成することを特徴とする請求項5記
    載の配線の製造方法。
  7. 【請求項7】 前記銅防食層は、銅に対して電解液中で
    電極電位の小さい物質もしくはその化合物を前記バリア
    層の表層にドーピングして形成することを特徴とする請
    求項5記載の配線の製造方法。
JP2002000423A 2002-01-07 2002-01-07 電解研磨方法および配線の製造方法 Pending JP2003203911A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002000423A JP2003203911A (ja) 2002-01-07 2002-01-07 電解研磨方法および配線の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002000423A JP2003203911A (ja) 2002-01-07 2002-01-07 電解研磨方法および配線の製造方法

Publications (1)

Publication Number Publication Date
JP2003203911A true JP2003203911A (ja) 2003-07-18

Family

ID=27640813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002000423A Pending JP2003203911A (ja) 2002-01-07 2002-01-07 電解研磨方法および配線の製造方法

Country Status (1)

Country Link
JP (1) JP2003203911A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
JP2006109287A (ja) * 2004-10-08 2006-04-20 Alps Electric Co Ltd 弾性表面波素子及びその製造方法
WO2009101805A1 (ja) * 2008-02-15 2009-08-20 Panasonic Corporation 半導体装置及びその製造方法
CN102051666A (zh) * 2010-12-20 2011-05-11 北京工业大学 一种用于冷轧NiW合金基带EBSD分析的电解抛光方法
JP2017523610A (ja) * 2014-07-08 2017-08-17 エーシーエム リサーチ (シャンハイ) インコーポレーテッド 金属配線形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
JP2006109287A (ja) * 2004-10-08 2006-04-20 Alps Electric Co Ltd 弾性表面波素子及びその製造方法
WO2009101805A1 (ja) * 2008-02-15 2009-08-20 Panasonic Corporation 半導体装置及びその製造方法
CN102051666A (zh) * 2010-12-20 2011-05-11 北京工业大学 一种用于冷轧NiW合金基带EBSD分析的电解抛光方法
JP2017523610A (ja) * 2014-07-08 2017-08-17 エーシーエム リサーチ (シャンハイ) インコーポレーテッド 金属配線形成方法

Similar Documents

Publication Publication Date Title
KR100419272B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7341946B2 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
TWI326479B (en) Selective capping of copper wiring
US7030016B2 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
US6610596B1 (en) Method of forming metal interconnection using plating and semiconductor device manufactured by the method
US8415261B1 (en) Capping before barrier-removal IC fabrication method
US7405157B1 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
JP3904578B2 (ja) 半導体装置の製造方法
US20020115283A1 (en) Planarization by selective electro-dissolution
JP2009194195A (ja) 半導体装置及びその製造方法
US6555477B1 (en) Method for preventing Cu CMP corrosion
US8906123B2 (en) CMP slurry/method for polishing ruthenium and other films
US6402592B1 (en) Electrochemical methods for polishing copper films on semiconductor substrates
CN101009240A (zh) 半导体器件制造方法和抛光装置
US6524957B2 (en) Method of forming in-situ electroplated oxide passivating film for corrosion inhibition
JP2003203911A (ja) 電解研磨方法および配線の製造方法
TW200535987A (en) Reverse-tone mask method for post-cmp elimination of copper overburden humps
US7541279B2 (en) Method for manufacturing semiconductor device
EP1005078B1 (en) Process for forming a conductive structure
US7033943B2 (en) Etching solution, etching method and method for manufacturing semiconductor device
TW202208694A (zh) 電解質以及於鑲嵌方法中銅障壁層之沈積
JP4078873B2 (ja) 電解研磨液、銅の電解研磨方法、及び半導体装置の製造方法
US6699785B2 (en) Conductor abrasiveless chemical-mechanical polishing in integrated circuit interconnects
JP2009117633A (ja) 半導体装置の製造方法
JP2002033385A (ja) 半導体装置の製造方法及び半導体装置の評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701