CN114068402A - 用于减少线弯曲的金属硬掩模 - Google Patents

用于减少线弯曲的金属硬掩模 Download PDF

Info

Publication number
CN114068402A
CN114068402A CN202110845263.2A CN202110845263A CN114068402A CN 114068402 A CN114068402 A CN 114068402A CN 202110845263 A CN202110845263 A CN 202110845263A CN 114068402 A CN114068402 A CN 114068402A
Authority
CN
China
Prior art keywords
layer
metal
hard mask
mask layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110845263.2A
Other languages
English (en)
Inventor
陈浚凯
陈哲明
李资良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114068402A publication Critical patent/CN114068402A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及用于减少线弯曲的金属硬掩模。一种方法包括：在电介质层之上形成包含金属的硬掩模层，其中，该包含金属的硬掩模层具有大于约400MPa的杨氏模量和大于约600MPa的拉伸应力；对该包含金属的硬掩模层进行图案化，以在该包含金属的硬掩模层中形成开口；以及使用包含金属的硬掩模层作为蚀刻掩模来蚀刻电介质层。该开口延伸到电介质层中。使用导电材料填充该开口，以形成导电特征。然后去除该包含金属的硬掩模层。

Description

用于减少线弯曲的金属硬掩模
技术领域
本公开涉及半导体领域，更具体地，涉及用于减少线弯曲的金属硬掩模。
背景技术
金属线和过孔用于互连诸如晶体管之类的集成电路以形成功能电路。随着器件尺寸的减小，金属线和过孔也变得越来越小。金属线的形成可以包括：在其中形成金属线的电介质层之上形成硬掩模层；使用硬掩模层作为蚀刻掩模来对电介质层进行图案化，以形成沟槽；以及用金属来填充沟槽，以形成金属线。
随着线宽的减小和金属线之间的间隔的减小，沟槽之间的电介质层的一些部分变得更窄并且可能变形。这种变形在用金属材料填充沟槽的间隙填充工艺中引起问题。当沟槽的一些部分没有填充金属时，可能会发生断线(line-breaking)。
发明内容
根据本公开的一个实施例，提供了一种形成半导体结构的方法，包括：在电介质层之上形成包含金属的硬掩模层，其中，所述包含金属的硬掩模层具有大于约400MPa的杨氏模量和大于约600MPa的拉伸应力；对所述包含金属的硬掩模层进行图案化，以在所述包含金属的硬掩模层中形成第一开口；使用所述包含金属的硬掩模层作为蚀刻掩模来蚀刻所述电介质层，其中，所述第一开口延伸至所述电介质层中；用导电材料填充所述第一开口，以形成导电特征；以及去除所述包含金属的硬掩模层。
根据本公开的另一实施例，提供了一种形成半导体结构的方法，包括：在电介质层之上沉积包含金属的硬掩模层，其中，所述包含金属的硬掩模层具有大于约600MPa的拉伸应力；在所述包含金属的硬掩模层之上形成多个芯轴；在所述多个芯轴的侧壁上形成多个间隔件；蚀刻所述包含金属的硬掩模层，以在所述包含金属的硬掩模层中形成第一沟槽，其中，所述第一沟槽与所述多个间隔件中的两个间隔件之间的第一空间交叠；蚀刻所述多个芯轴中的一个芯轴，以留出第二空间；蚀刻所述包含金属的硬掩模层，以在所述包含金属的硬掩模层中形成第二沟槽，其中，所述第二沟槽与所述第二空间交叠；以及蚀刻所述电介质层，以使所述第一沟槽和所述第二沟槽延伸到所述电介质层中。
根据本公开的又一实施例，提供了一种形成半导体结构的方法，包括：沉积低k电介质层；在所述低k电介质层之上沉积第一掩模层；在所述第一掩模层之上沉积包含钨的硬掩模层；在所述包含钨的硬掩模层之上沉积第二掩模层；在所述第二掩模层之上形成经图案化的光致抗蚀剂；使用所述经图案化的光致抗蚀剂来蚀刻所述第二掩模层和所述包含钨的硬掩模层，使得在所述包含钨的硬掩模层中形成沟槽，其中，所述第一掩模层的顶表面位于所述沟槽下面并且暴露于所述沟槽；以及将所述包含钨的硬掩模层中的所述沟槽转移到所述低k电介质层中。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本公开的各个方面。值得注意的是，根据行业的标准实践，各种特征没有按比例绘制。事实上，为了讨论的清楚，各种特征的尺寸可能被任意地增大或缩小了。
图1至图2、图3A、图3B、图4至图5、图6A、图6B、图7至图8、图9A、图9B、图9C、图10A、图10B、图10C、图11A、图11B、图12A、图12B、图13至图14、图15A、图15B、图16示出了根据一些实施例的包括金属线和过孔的互连结构的形成中的中间阶段的截面图和俯视图。
图17图示了示出根据一些实施例的金属硬掩模层中的作为等离子体功率的函数的拉伸应力的曲线图。
图18示出了根据一些实施例的用于形成互连结构的工艺流程。
具体实施方式
下面的公开内容提供了用于实现本公开的不同特征的许多不同的实施例或示例。以下描述了组件和布置的特定示例以简化本公开。当然，这些只是示例，并不旨在进行限制。例如，在下面的描述中在第二特征之上或上形成第一特征可以包括其中第一特征和第二特征以直接接触方式形成的实施例，还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，本身并不指示所讨论的各个实施例和/或配置之间的关系。
此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。除了图中所示的方向之外，空间相关术语还意在涵盖正在使用或操作的器件的不同方向。装置可以以其他方式定向(旋转90度或以其他定向)，这里使用的空间相关描述符也可以相应地解释。
提供了一种包括金属线和过孔的互连结构及其形成方法。根据本公开的一些实施例，在电介质层之上形成金属硬掩模层。金属硬掩模层是使用所选择的工艺条件由所选择的材料形成的，使得金属硬掩模层具有高杨氏模量和高拉伸应力。金属硬掩模层当被用于形成沟槽时，可以减少沟槽之间的剩余电介质层的变形，从而使得在沟槽中间隙填充(gap-filling)金属得到改进，这使得线宽粗糙度降低。本文讨论的实施例的目的是提供示例，以使得能够制作或使用本公开的主题，并且本领域普通技术人员将容易地理解能够进行的修改，同时保持落入不同实施例的预期范围内。在各种视图和说明性实施例中，类似的附图标记用于表示类似的元素。虽然方法实施例可以被讨论为以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。
图1至图2、图3A、图3B、图4至图5、图6A、图6B、图7至图8、图9A、图9B、图10、图11A、图11B、图12至图14、图15A、图15B和图16示出了根据本公开的一些实施例的形成互连结构的中间阶段的截面图。图18中示出的工艺流程200中也示意性地反映了相应工艺。
图1示出了晶圆10的截面图，其中所示部分是晶圆10中的器件管芯的一部分。根据本公开的一些实施例，晶圆10是如下的器件晶圆：其包括有源器件(例如晶体管和/或二极管)并且可能包括无源器件(例如电容器、电感器、和/或电阻器等)。根据替代实施例，晶圆10可以是不包括有源器件的插入器晶圆，其可以包括无源器件，也可以不包括无源器件。
根据本公开的一些实施例，晶圆10包括半导体衬底12和在半导体衬底12的上表面形成的特征。半导体衬底12可以由晶体半导体材料(例如硅、锗、硅锗)形成和/或由III-V化合物半导体(例如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP或GaInAsP等)形成。半导体衬底12也可以是体硅衬底或绝缘体上硅(SOI)衬底。可以在半导体衬底12中形成浅沟槽隔离(STI)区域(未示出)，以隔离半导体衬底12中的有源区域。尽管未示出，通孔(through-via)可形成为延伸到半导体衬底12中，其中，通孔用于使半导体衬底12的相反侧的特征电气地相互耦接。可能包括晶体管的有源器件14形成在半导体衬底12的顶表面。
图1中还示出了电介质层16。根据本公开的一些实施例，电介质层16由介电常数(k值)低于约3.5、低于约3.0或甚至更低的低k电介质材料形成。电介质层16可以由以下材料形成：黑钻石(应用材料的注册商标)、含碳的低k电介质材料、氢倍半硅氧烷(HSQ)和/或甲基倍半硅氧烷(MSQ)等。根据本公开的一些实施例，电介质层16的形成包括沉积含成孔剂的电介质材料，然后执行固化工艺以驱除成孔剂，使得剩余的IMD层16是多孔的。
导电特征22A和22B形成在IMD 16中。根据一些实施例，导电特征22A和22B中的每一个包括扩散阻挡层和位于扩散阻挡层之上的含铜材料。扩散阻挡层可以由钛、氮化钛、钽或氮化钽等形成，并且具有防止含铜材料中的铜扩散到IMD 16中的功能。替代地，导电特征22A和22B可以是无阻挡的(barrier-less)，并且可以由钴或钨等形成。导电特征22A和22B可以具有单个大马士革结构或双大马士革结构。
根据一些实施例，电介质层16是金属间电介质(IMD)层，导电特征22A和22B是金属线和/或过孔。根据替代实施例，电介质层16是层间电介质层，导电特征22A和22B是接触插塞。在电介质层16和器件14之间可能存在也可能不存在附加特征，并且这些附加特征被表示为结构15，其可以包括诸如(一个或多个)接触件蚀刻停止层、层间电介质层、(一个或多个)蚀刻停止层和(一个或多个)IMD之类的电介质层。结构15还可以包括接触插塞、过孔、金属线等。
电介质层24沉积在电介质层16和导电线22A和22B之上。电介质层24可用作蚀刻停止层(ESL)，因此电介质层24在整个具体实施方式中被称为蚀刻停止层或ESL 24。蚀刻停止层24可以包括氮化物、硅碳基材料、掺杂碳的氧化物、或含金属的电介质(例如SiCN、SiOCN、SiOC、AlOx、AlN或AlCN等)、或前述项的组合。蚀刻停止层24可以是由同质材料形成的单个层，也可以是是包括多个电介质子层的复合层。根据本公开的一些实施例，蚀刻停止层24包括氮化铝(AlN)层、位于AlN层之上的SiOC层、以及SiOC层之上的氧化铝(AlOx)层。
电介质层26沉积在ESL 24之上。根据本公开的一些示例性实施例，电介质层26由含硅的电介质材料(例如氧化硅)形成。电介质层26也可以由低k电介质材料形成，因此在下文中被称为低k电介质层26。低k电介质层26可以使用从与用于形成电介质层16的候选材料组相同的(或不同的)候选材料组中选择的材料来形成。当从相同的候选材料组中选择时，电介质层16和26的材料可以彼此相同或不同。
根据本公开的一些实施例，掩模层28A、28B和28C形成在电介质层26之上。应认识到，所示的掩模层28A、28B和28C是示例，并且可以使用不同的层方案。在下文中，掩模层28A、28B和28C被单独地称为和被合称为掩模层28。根据一些实施例，掩模层28A和28C由含非金属的电介质(例如氧化硅)形成或包括含非金属的电介质材料，其可例如使用正硅酸乙酯(TEOS)作为前体来形成。形成方法可以包括化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、或亚大气化学气相沉积(SACVD)等。
在掩模层28A的沉积之后和掩模层28C的沉积之前沉积掩模层28B。在如图18所示的工艺流程200中，相应的工艺被图示为工艺202。掩模层28B可以是包括金属的金属硬掩模层，该金属可以是钨(W)、钌(Ru)等或它们的组合。因此，在下文中掩模层28B被替代地称为金属硬掩模层28B。金属硬掩模层28B中的金属可以是元素(不是化合物)，也可以是金属化合物的形式。例如，金属硬掩模层28B可以是元素钨层、元素钌层、钨合金层、或钌合金层。金属硬掩模层28B也可以是金属和其他元素(例如碳、氮或其组合)的化合物层。例如，当金属是钨时，化合物可以是WxNyCz、WxNy或WxCz等，其中，x、y和z是相对原子序数。类似地，当金属包括多于一种金属(例如W和Ru)时，金属硬掩模层可包括金属的碳化物、金属的氮化物、或金属的碳氮化物。掩模层28B可以是由从上述材料中选择的同质材料形成的单个层。替代地，掩模层28B可以具有包括多个子层的复合结构，这些子层可以从上述材料中选择。例如，掩模层28B可以包括夹在两个WxNy层或两个WxCz层之间的WxNyCz层。形成复合结构可导致例如相对于下面的掩模层28A对一些蚀刻化学品的改进的抗蚀刻性和改进的蚀刻选择性(在图4和图7中所示的步骤中)。还可以选择金属硬掩模层28B的结构和材料以适合于下面的电介质层26，从而可以减小线失真和线宽粗糙度。掩模层28可使用PECVD、原子层沉积(ALD)、CVD或物理气相沉积(PVD)等来形成。掩模层28的厚度可以在大约
Figure BDA0003180298450000061
到大约
Figure BDA0003180298450000062
之间。
根据一些实施例，例如当使用PECVD或其他化学气相沉积方法时，使用包括前体的工艺气体作为第一气体来执行金属硬掩模层28B的形成。如果金属硬掩模层包含钨，则前体可包括WF6、WCl6等或其组合。如果金属硬掩模层是包含钌的，则前体可包括RuF3、RuCl3等或其组合。工艺气体可进一步包括第二气体，该第二气体可为包含碳、包含氮或包含碳氮的气体，例如N2、NH3、炔烃、烷烃、烯烃等，或其组合。在使用PVD的实施例中，可根据金属硬掩模层28B的材料使用钨靶、碳化钨靶、钌靶、碳化钌靶等。在PECVD、CVD和/或PVD中，可添加工艺气体(例如Ar、He、N2、H2等或其组合)。
为了减少金属线(在后续工艺中形成)和金属线之间的电介质层的一些部分的弯曲，金属硬掩模层28B被沉积为具有高杨氏模量，例如大于约400MPa，并且可以在约400MPa到约1000MPa之间的范围内和/或在约500MPa到约1000MPa的范围内。调整金属硬掩模层28B的形成工艺以将金属硬掩模层28B的杨氏模量增大到很大的值，接近约1000MPa或高于1000MPa。例如，可以降低沉积速率以形成更致密的金属硬掩模层28B，并且因此具有更高的杨氏模量。
此外，为了减少金属线和金属线之间的电介质层的一些部分的弯曲，金属硬掩模层28B还被沉积为具有高拉伸应力。根据一些实施例，拉伸应力大于约600MPa或大于约1000MPa，并且可在约600MPa至约2000MPa之间，在约1000MPa至约2000MPa之间，或在约1300MPa至约2000MPa之间。调整金属硬掩模层28B的形成工艺以将金属硬掩模层28B的拉伸应力增加到很大的值，例如接近约1000MPa或高于1000MPa。根据使用PECVD的一些实施例，等离子体功率可以在约100瓦到约3000瓦之间的范围内，并且可以调整到选定的范围以增加拉伸应力。RF功率的频率可包括27MHz、13MHz、430KHz、400KHz或其组合的频率。
如上所述，可以调整用于沉积金属硬掩模层28B的工艺条件，以增加金属硬掩模层28B的拉伸应力。例如，图17示出了用于沉积金属硬掩模层28B的归一化等离子体功率与在金属硬掩模层28B中产生的归一化拉伸应力之间的示例相关性。应当理解，所示的附图是示例，并且该相关性可以受到诸如以下其他因素的影响：金属硬掩模层28B的材料、偏置功率、沉积温度、是否存在通过诸如He或Ar等载气进行的离子轰击等。然而，该趋势可能仍然存在。在图17中可以看出，在低等离子体功率下，拉伸应力可能较低，并且随着等离子体功率的增加，拉伸应力逐渐增加。当拉伸应力达到最高点时，随着等离子体功率的进一步增大，拉伸应力又减小。因此，等离子体功率将被选择为不太高也不太低的中间值，以实现高拉伸应力。
由于金属硬掩模层28B的杨氏模量和拉伸应力可能受到各种因素的影响，例如材料及其成分(元素和元素的原子百分比)，以及诸如等离子体功率、沉积速率或温度等工艺条件的影响，因此可制造多个样品来沉积样品金属硬掩模层28B。可以使用材料和工艺条件的不同组合来形成该多个样品，如上所述。可确定导致高杨氏模量和高拉伸应力的最佳材料(和材料的最佳成分)和最佳工艺条件，并在制造工艺中使用。
接下来，在掩模层28之上形成多个芯轴(mandrel)30。如图18所示，在工艺流程200中，相应的工艺被示为工艺204。根据一些实施例，芯轴30被形成为多个平行条带，例如，如图3B所示的俯视图所示。芯轴30可由非晶硅、非晶碳或氧化锡等形成或包括非晶硅、非晶碳或氧化锡等。根据一些实施例，芯轴30(图1)的宽度W1可以小于约20nm，并且可以在约5nm至约20nm之间的范围内。相邻芯轴30之间的间距S1可以是宽度W1的2.5倍到4倍。根据一些实施例，芯轴30的高度H1可以在约10nm至约40nm之间的范围内，并且可以在约25nm至约40nm之间的范围内。芯轴30的形成可包括沉积毯式层(其可为具有均匀厚度的平面层)，然后执行蚀刻工艺以对毯式层进行图案并形成芯轴30。
参考图2，形成间隔件32。在如图18所示的工艺流程200中，相应的工艺被图示为工艺206。根据一些实施例，间隔件32由包含金属的材料形成或包括包含金属的材料，诸如金属氧化物或金属氮化物(例如，氧化钛或氮化钛等)。间隔件32的宽度W2可在约5nm至约20nm之间的范围内。间隔件32的高度H2等于或略小于芯轴30的高度H1(例如在约62％至100％之间)。高度H2可以在约20nm至约40nm之间，并且可以在约25nm至约40nm之间。高度H2进一步大于间隔件32的宽度W2，并且可以大于宽度W2的约1.5倍或2倍。间隔件层32的形成工艺可包括执行共形沉积工艺以形成共形间隔件层，该共形间隔件层包括芯轴30的侧壁上的垂直部分、芯轴30的顶部上的顶部水平部分、以及垂直部分之间的底部水平部分。然后执行各向异性蚀刻工艺，以去除顶部水平部分和底部水平部分，而留下垂直部分作为间隔件32。根据一些实施例，使用诸如Cl2、HBr或CH4等蚀刻气体或其组合来执行各向异性蚀刻工艺。也可将诸如N2或氩气之类的载气添加到蚀刻气体中。在相邻芯轴30上形成的间隔件32之间具有空间34，这些空间34可以具有在约0.5W1至约1.5W2之间的范围内的间隔S2。
图3A、图3B、图4和图5示出了根据一些实施例的金属硬掩模层28B中第一沟槽图案的形成。相应的工艺也可以被称为双重图案化工艺中的第一图案化工艺。参照图3A，形成蚀刻掩模38，该蚀刻掩模38可以是三层的。在如图18所示的工艺流程200中，相应的工艺被图示为工艺208。蚀刻掩模38可包括底层(有时也称为下层)38BL、位于底层38BL之上的中间层38ML、以及位于中间层38ML之上的顶层38TL(有时也称为上层)。根据一些实施例，底层38BL和顶层38TL由光致抗蚀剂形成，其中底层38BL已经交联(cross-linked)。中间层38ML可以由无机材料形成，该无机材料可以是氮化物(例如氮化硅)、氮氧化物(例如氮氧化硅)、或氧化物(例如氧化硅)等。中间层38ML相对于顶层38TL和底层38BL具有高蚀刻选择性，因此顶层38TL可用作用于对中间层38ML进行图案化的蚀刻掩模，并且中间层38ML可用作用于对底层38BL进行图案化的蚀刻掩模。顶层38TL被图案化以形成开口40，该开口40用于限定低k电介质层26中的沟槽。该图案化中的光刻工艺可使用例如具有193nm波长的极紫外(EUV)光来执行。
图3B是图3A中所示结构的俯视图。图3A中所示的截面图是从图3B中的参考横截面A-A获得的。蚀刻掩模38形成在晶圆10中的整个图示区域中，并且在蚀刻掩模38中形成开口40(图3B)。开口40穿过空间34，并且每个空间34位于两个相邻的间隔件32之间。
接下来，使用经图案化的顶层38TL作为蚀刻掩模来蚀刻中间层38ML(图3A)，使得开口40延伸到中间层38ML中。在蚀刻穿过中间层38ML之后，通过蚀刻进一步对底层38BL进行图案化，中间层38ML在对底层38BL进行图案化期间用作蚀刻掩模。在对底层38BL进行图案化期间，顶层38TL被消耗。中间层38ML可在对底层38BL进行图案化期间被部分或全部消耗。在对底层38BL的图案化中，开口40向下延伸，从而显露芯轴30和间隔件32。由此产生的结构如图4所示。
继续进行蚀刻，以蚀刻穿过硬掩模层28C和金属硬掩模层28B，使得在硬掩模28中形成沟槽42A并且穿透金属硬掩模层28B。在如图18所示的工艺流程200中，相应的工艺被图示为工艺210。沟槽42A可以止于硬掩模层28A上，并且硬掩模层28A被用作蚀刻停止层。可以使用不同的蚀刻化学品来蚀刻硬掩模层28C和金属硬掩模层28B，并且硬掩模层28C和金属硬掩模层28B中的每一者都可以使用各向异性蚀刻工艺(干法蚀刻工艺)或各向同性蚀刻工艺来进行蚀刻。例如，可以使用NF3和NH3气体的混合物或HF和NH3气体的混合物(当使用干法蚀刻时)或HF溶液(当使用湿法蚀刻时)来蚀刻硬掩模层28C。可使用包括BCl3、Cl2、CF4、CHF3、NF3、O2、Ar等的气体或其组合(当使用干法蚀刻时)或使用磷酸溶液(当使用湿法蚀刻时)来蚀刻金属硬掩模层28B。接下来，去除蚀刻掩模38的剩余部分，由此得到的结构如图5所示。在如图18所示的工艺流程200中，相应的工艺被图示为工艺212。示例沟槽42A的俯视图可在图6B中找到。
图6A、图6B和图7示出了根据一些实施例的在金属硬掩模层28B中第二沟槽图案的形成。相应的工艺也可以被称为双重图案化工艺中的第二图案化工艺。参照图6A，形成蚀刻掩模46，该蚀刻掩模46可以是三层的。该三层包括底层46BL、位于底层46BL之上的中间层46ML、以及位于中间层46ML之上的顶层46TL。在如图18所示的工艺流程200中，相应的工艺被示出为工艺214。底层46BL、中间层46ML和顶层46TL的材料可以分别类似于底层38BL、中间层38ML和顶层38TL的材料。顶层46TL被图案化以形成开口48，该开口48用于限定低k电介质层26中的沟槽。对顶层46TL的图案化中的光刻工艺可使用例如具有193nm波长的EUV光来执行。
图6B示出了图6A所示结构的俯视图。先前形成的沟槽42A也作为示例示出。图6A中所示的截面图是从图6B中的参考横截面A-A获得的。蚀刻掩模46形成在晶圆10中的整个图示区域中，并且在蚀刻掩模46中形成开口48。开口48与芯轴30的一些部分交叠。
接下来，使用经图案化的顶层46TL作为蚀刻掩模来蚀刻中间层46ML(图6A)，使得开口48延伸到中间层46ML中。在中间层46ML被蚀刻穿过之后，对底层46BL进行图案化，中间层46ML在对底层46BL的图案化期间被用作蚀刻掩模。在对底层46BL的图案化期间，顶层46TL被消耗。中间层46ML在对底层46BL的图案化期间可被部分或全部消耗。在对底层46BL的图案化中，开口48向下延伸，从而显露芯轴30和间隔件32。
接下来，执行蚀刻工艺以去除暴露的芯轴30，而不去除间隔件32。由此形成沟槽42B，在图7中也示出了沟槽42B。使用攻击(attack)芯轴30而不攻击间隔件32的工艺气体进行蚀刻。硬掩模层28C用作蚀刻停止层，并且暴露于沟槽42B。接着，硬掩模层28C和金属硬掩模层28B被蚀刻，使得沟槽42B延伸到硬掩模层28C和金属硬掩模层28B中。在如图18所示的工艺流程200中，相应的工艺被图示为工艺216。可以使用从用于形成沟槽42A的候选蚀刻化学品中选择的化学品来执行蚀刻工艺，并且在此不重复细节。在金属硬掩模层28B被蚀刻穿过之后，硬掩模层28A被暴露，硬掩模层28A充当用于使对金属硬掩模层28B的蚀刻停止的蚀刻停止层。接下来，去除蚀刻掩模46的剩余部分，由此得到的结构如图8所示。在如图18所示的工艺流程200中，相应的工艺被图示为工艺218。可以在图9C中找到示例沟槽42B的俯视图。
在随后的工艺中，例如在湿法蚀刻工艺中去除芯轴30和间隔件32。因此得到的结构如图9B(以及图9A和图9C)所示。如图18所示，在工艺流程200中，相应的工艺被示为工艺220。根据替代实施例，在此阶段不去除芯轴30和间隔件32，并且可以在随后形成过孔开口之后去除芯轴30和间隔件32。例如，不是在图9A和图9B所示的步骤中去除芯轴30和间隔件32，而是可以在图13和图14所示的步骤之间去除芯轴30和间隔件32，该去除在形成沟槽和过孔开口(图13)之后，并且在将导电材料沉积到沟槽和过孔开口之前。根据又一替代实施例，可以在沉积导电材料60(如图14所示)之后去除芯轴30和间隔件32，并且可以在用于去除多余导电材料60的同一平坦化工艺(如图14和图15A所示)中去除芯轴30和间隔件32。
再次参考图9A和图9B，在去除芯轴30和间隔件32之后，硬掩模层28C被暴露。图9B示出了与图8相对应的结构。图9C示出了图9A和图9B所示结构的俯视图，并且图9A和图9B分别示出了图9A中的参考截面9A-9A和9B-9B。示出了沟槽42A和42B形成为彼此平行且接近的细长条带。
图10A、图10B和图10C示出了形成过孔开口56的截面图和俯视图。图10C示出了图10A和图10B中所示结构的俯视图，图10A和图10B分别示出了图10A中的参考截面10A-10A和10B-10B。
参考图10A和图10B，形成蚀刻掩模52，该蚀刻掩模52可以是三层的。在如图18所示的工艺流程200中，相应的工艺被示出为工艺224。该三层包括底层52BL、位于底层52BL之上的中间层52ML、以及位于中间层52ML之上的顶层52TL。底层52BL、中间层52ML和顶层52TL的材料可分别类似于底层38BL、中间层38ML和顶层38TL的材料。顶层52TL被图案化以形成(一个或多个)开口54(也参考图10C)，这些开口54用于限定低k电介质层26中的过孔开口。因此，开口54可以与沟槽42A和42B的一些部分交叠，如图10C所示。
在形成开口54时，首先使用经图案化的顶层52TL作为蚀刻掩模来蚀刻中间层52ML(图10A和图10B)，使得开口54延伸到中间层52ML中。在中间层52ML被蚀刻穿过之后，对底层52BL进行图案化，中间层52ML在对底层52BL的图案化期间被用作蚀刻掩模。在对底层52BL的图案化期间，顶层52TL被消耗。在对底层52BL的图案化期间，中间层52ML可被部分或全部消耗。在对底层52BL的图案化中，开口54向下延伸，从而显露下面的硬掩模层28A。
继续进行蚀刻，以蚀刻硬掩模层28A。接下来，蚀刻电介质层26，使得在电介质层26中形成过孔开口56。在如图18所示的工艺流程200中，相应的工艺被示出为工艺226。根据一些实施例，使用选自以下项的蚀刻气体来执行对电介质层26的蚀刻：C4F6、C4F8、C5F8、CF4、CHF3、CH2F2、NF3、N2、O2、Ar、He、以及它们的组合。该蚀刻止于电介质层26的顶表面和底表面之间的中间水平处。
在上面讨论的示例过孔形成工艺中，使用单个图案形成工艺。根据替代实施例，还可以使用双重图案化工艺来形成过孔开口56。
图10C示出了图10A和图10B所示结构的俯视图。如图10C所示，开口54穿过先前形成的沟槽42A和42B。在图10C还示出了过孔56。然后去除蚀刻掩模52，因此得到的结构如图11A和图11B所示。在如图18所示的工艺流程200中，相应的工艺被示出为工艺228。
在随后的工艺中，如图12A和图12B所示，硬掩模层28A被蚀刻穿过，使下面的电介质层26暴露。接下来，蚀刻电介质层26，使得沟槽42A和42B延伸到低k电介质层26中。同时，过孔开口56向下延伸至电介质层26的底部。在如图18所示的工艺流程200中，相应的工艺被示出为工艺230。根据一些实施例，使用选自以下项的蚀刻气体来执行对电介质层26的蚀刻：C4F6、C4F8、C5F8、CF4、CHF3、CH2F2、NF3、N2、O2、Ar、He、以及它们的组合。根据一些实施例，沟槽42A和42B延伸至电介质层26的顶表面和底表面之间的中间水平，并且该中间水平可以位于电介质层26的顶表面和底表面之间。根据一些实施例，在对硬掩模层28A的蚀刻期间以及在随后的蚀刻工艺期间，硬掩模层28C被消耗。
金属硬掩模层28B由于其高模量和高拉伸应力而具有改进下面的沟槽42A和42B的轮廓的有利特征。例如，电介质层26的暴露于沟槽42的侧壁的粗糙度减小。此外，当从顶部看(图10C)时，沟槽42A和42B更直，并且电介质层26朝向沟槽42A和42B的侧壁更平滑。因此，在俯视图中，沟槽宽度粗糙度减小。实验结果表明，例如当沟槽42的间距小于20nm时，沟槽42A和42B的线宽粗糙度(参见图10C)小于约2.0。
接下来，执行(一个或多个)蚀刻工艺，以蚀刻穿过蚀刻停止层24并显露导电特征22A和22B。在图13中示出了由此得到的结构。
图14示出了导电材料60的沉积，以填充沟槽42A和42B以及过孔开口56。在如图18所示的工艺流程200中，相应的工艺被示出为工艺232。根据一些实施例，填充金属材料(例如钴、钨等或它们的组合)，可使用无阻挡层工艺来沉积该金属材料，在该无阻挡层工艺中不形成阻挡层，并且该金属材料与导电特征22A和电介质层26实体接触。根据替代实施例，导电材料可以包括阻挡层和位于扩散阻挡层上的金属材料。阻挡层可由钛、氮化钛、钽或氮化钽等形成。该金属材料可由铜形成或包括铜。
在随后的工艺中，如图15A和图15B所示，执行平坦化工艺，例如化学机械抛光(CMP)工艺或机械抛光工艺，以去除导电材料60的多余部分。在如图18所示的工艺流程200中，相应的工艺被示出为工艺234。根据一些实施例，电介质层26用作CMP停止层。根据替代实施例，硬掩模层28A或28B用作CMP停止层，并且在后续工艺中金属硬掩模层28B(以及可选地，硬掩模层28A)被蚀刻。形成过孔62A和62B(单独地被称为过孔62并且被合称为过孔62)以及金属线64A和64B(单独地被称为金属线64并且被合称为金属线64)。图15A示出了图15B中的参考截面15A-15A。
应当理解，尽管在所讨论的实施例中，示出了双大马士革工艺作为形成金属线64和过孔62两者的示例，但是本公开中的工艺也可以用于形成单个大马士革结构。
图16示出了上层的形成，该上层包括蚀刻停止层66、电介质层68、过孔70和金属线72。该形成工艺可能类似于过孔62和金属线64的形成，区别是用于形成过孔62和金属线64的金属硬掩模层28B的形成可以不同于用于形成过孔70和金属线72的金属硬掩模层(对应于金属硬掩模层28B)的形成。用于形成蚀刻停止层66、电介质层68、过孔70和金属线72的其余材料和形成工艺可分别类似于相应的蚀刻停止层24、电介质层26、过孔62和金属线64。
根据一些实施例，当金属线的线宽和间距较小时，例如当线宽小于阈值(例如，在约20nm至约30nm之间的范围内的值)时，相应的金属硬掩模层被形成为具有高杨氏模量和高拉伸应力(如上所述)，使得相应的金属线/过孔的线宽粗糙度减小。另一方面，当金属线的线宽和间距较大时，例如当线宽大于阈值时，金属硬掩模层可以形成为具有低杨氏模量和/或低拉伸应力，而不关心线宽粗糙度超出规格。根据一些实施例，在具有高杨氏模量和高拉伸应力的金属硬掩模层的帮助下形成具有更致密的金属线、更小线宽W3和更小间距P1的下部金属层(例如金属特征层22A/22B和64A/64B/56A/56B)，如先前实施例中所讨论的。具有更松散的金属线、更大的线宽W4和更大的间距P2的上层(例如金属线72和过孔70的金属层)是利用具有低杨氏模量和/或低拉伸应力的其他材料(例如TiN)形成的相应金属硬掩模层而形成的。形成上金属层所涉及的工艺和结构基本上与前述实施例中所示的相同，区别是相应的金属硬掩模层28B可以用具有较低杨氏模量和/或较低拉伸应力的金属硬掩模层代替。例如，可以使用TiN来形成用于形成上部金属层的金属硬掩模层，并且TiN具有约306MPa的杨氏模量和约750MPa的拉伸应力。根据一些实施例，比率P2/P1大于1.0，并且可以大于约1.5或大于约2.0。比率W4/W3也可大于1.0，并且可以大于约1.5或大于约2.0。此外，在晶圆/器件中，可以存在分割金属层，该分割金属层和位于分割金属层下面(包括该分割金属层)的所有金属层可以使用具有高杨氏模量和高拉伸应力的金属硬掩模层来形成，而在该分割金属层上面的所有金属层(这些金属层具有较大间距和较大宽度)可使用具有低杨氏模量和/或低拉伸应力的金属硬掩模层来形成。
通过形成样品晶圆，对金属硬掩模层28B的拉伸应力及其对金属线弯曲的影响进行了研究，其中，图15A和图15B中的结构是使用所示工艺形成的。在第一组样品中，相应的金属硬掩模层中的拉伸应力值相对较低并且在约500MPa至1000MPa的范围内。在第二组样品中，相应的金属硬掩模层中的拉伸应力值是中等的，并且在约1000MPa至约1300MPa之间。在第三组样品中，相应的金属硬掩模层中的拉伸应力值相对较高并且在约1300MPa至约2000MPa之间的范围内。透射电镜(TEM)结果表明，低应力样品中金属线的归一化弯曲为1.17，中应力样品中金属线的归一化弯曲为1.20。这意味着低应力样品和中应力样品不显著受其中的拉伸应力的影响。然而，高应力样品中金属线的归一化弯曲显著降低至0.67。这意味着将拉伸应力增加到一定值可以显著降低金属线的弯曲。还应认识到，低应力范围、中应力范围和高应力范围与各种因素有关，并且当结构和材料改变时可能会偏移。例如，在一些实施例中，大于约600MPa的拉伸应力可被认为是高应力。
本公开的实施例具有一些有利的特征。通过形成高应力和高模量的金属硬掩模层(这些金属硬掩模层用于对下面的电介质层进行图案化以形成沟槽和过孔开口)，由此得到的金属线和过孔具有较小的线宽粗糙度和线边缘粗糙度。因此，减少了线的中断。当沟槽和过孔开口被填充后，执行间隙填充工艺也更容易。
根据本公开的一些实施例，一种方法包括：在电介质层之上形成包含金属的硬掩模层，其中，包含金属的硬掩模层具有大于约400MPa的杨氏模量和大于约600MPa的拉伸应力；对包含金属的硬掩模层进行图案化，以在包含金属的硬掩模层中形成第一开口；使用包含金属的硬掩模层作为蚀刻掩模来蚀刻电介质层，其中，第一开口延伸至电介质层中；用导电材料填充第一开口，以形成导电特征；以及去除包含金属的硬掩模层。在一种实施例中，形成包含金属的硬掩模层包括：沉积包含钨的化合物层，包含钨的化合物层包括金属和选自基本由碳、氮及其组合组成的组中的元素。在一种实施例中，形成包含金属的硬掩模层包括：沉积碳化钨层。在一种实施例中，形成包含金属的硬掩模层包括：沉积碳氮化钨层。在一种实施例中，形成包含金属的硬掩模层包括沉积钨层。在一种实施例中，该方法包括：在包含金属的硬掩模层之上形成多个芯轴；在多个芯轴的侧壁上形成多个间隔件；以及去除多个芯轴中在多个间隔件中的两个间隔件之间的一个芯轴，且多个芯轴中的该一个芯轴留下空间，其中，第一开口位于该空间正下方。在一种实施例中，该方法包括：在包含金属的硬掩模层之上形成多个芯轴；以及在多个芯轴的侧壁上形成多个间隔件，且多个间隔件中的两个间隔件之间存在空间，其中，第一开口位于空间正下方。在一种实施例中，延伸至电介质层中的第一开口形成沟槽，并且该方法还包括：在包含金属的硬掩模层之上形成经图案化的光致抗蚀剂；以及在电介质层中形成过孔开口，且过孔开口位于第一开口之下，其中，在形成过孔开口时，经图案化的光致抗蚀剂和包含金属的硬掩模层被结合用作附加的蚀刻掩模。在一种实施例中，该方法包括：对包含金属的硬掩模层进行图案化，以在包含金属的硬掩模层中形成第二开口，其中，第一开口和第二开口是在分开的蚀刻工艺中形成的，并且第一开口和第二开口同时延伸至电介质层中。
根据本公开的一些实施例，一种方法包括：在电介质层之上沉积包含金属的硬掩模层，其中，包含金属的硬掩模层具有大于约600MPa的拉伸应力；在包含金属的硬掩模层之上形成多个芯轴；在多个芯轴的侧壁上形成多个间隔件；蚀刻包含金属的硬掩模层，以在包含金属的硬掩模层中形成第一沟槽，其中，第一沟槽与多个间隔件中的两个间隔件之间的第一空间交叠；蚀刻多个芯轴中的一个芯轴，以留下第二空间；蚀刻包含金属的硬掩模层，以在包含金属的硬掩模层中形成第二沟槽，其中，第二沟槽与第二空间交叠；以及蚀刻电介质层，以使第一沟槽和第二沟槽延伸到电介质层中。在一种实施例中，该方法包括：在电介质层之上沉积第一掩模层，其中，包含金属的硬掩模层是在第一掩模层之上沉积的；以及在包含金属的硬掩模层之上沉积第二掩模层，其中，多个芯轴和多个间隔件是在第二掩模层之上形成的，并且其中，第一沟槽和第二沟槽止于第一掩模层上。在一种实施例中，沉积包含金属的硬掩模层包括：沉积钨层。在一种实施例中，沉积包含金属的硬掩模层包括：沉积碳化钨层。在一种实施例中，沉积包含金属的硬掩模层包括：沉积包含钌的层。在一种实施例中，沉积包含金属的硬掩模层是通过等离子体增强化学气相沉积工艺来执行的。在一种实施例中，沉积包含金属的硬掩模层是通过物理气相沉积工艺来执行的。
根据本公开的一些实施例，一种方法包括：沉积低k电介质层；在低k电介质层之上沉积第一掩模层；在第一掩模层之上沉积包含钨的硬掩模层；在包含钨的硬掩模层之上沉积第二掩模层；在第二掩模层之上形成经图案化的光致抗蚀剂；使用经图案化的光致抗蚀剂来蚀刻第二掩模层和包含钨的硬掩模层，使得在包含钨的硬掩模层中形成沟槽，其中，第一掩模层的顶表面位于沟槽下面并且暴露于沟槽；以及将包含钨的硬掩模层中的沟槽转移到低k电介质层中。在一种实施例中，沉积包含钨的硬掩模层包括：沉积碳化钨层。在一种实施例中，沉积包含钨的硬掩模层包括：沉积钨层。在一种实施例中，沉积包含钨的硬掩模层是使用等离子体增强化学气相沉积来执行的，且等离子体的功率被调整为使得包含钨的硬掩模层中的拉伸应力大于约1000MPa。
前述内容概述了若干个实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域的技术人员应该领会的是，他们可以容易地使用本公开作为基础，用于设计或者修改其他工艺和结构，以实现与这里引入的实施例相同的目的和/或达到与这里引入的实施例相同的优点。本领域技术人员还应当认识到，这些等同构造并不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下进行各种改变、替代和变更。
示例1是一种形成半导体结构的方法，包括：在电介质层之上形成包含金属的硬掩模层，其中，所述包含金属的硬掩模层具有大于约400MPa的杨氏模量和大于约600MPa的拉伸应力；对所述包含金属的硬掩模层进行图案化，以在所述包含金属的硬掩模层中形成第一开口；使用所述包含金属的硬掩模层作为蚀刻掩模来蚀刻所述电介质层，其中，所述第一开口延伸至所述电介质层中；用导电材料填充所述第一开口，以形成导电特征；以及去除所述包含金属的硬掩模层。
示例2是示例1所述的方法，其中，形成所述包含金属的硬掩模层包括：沉积包含钨的化合物层，所述包含钨的化合物层包括金属和选自基本由碳、氮及其组合组成的组中的元素。
示例3是示例2所述的方法，其中，形成所述包含金属的硬掩模层包括：沉积碳化钨层。
示例4是示例2所述的方法，其中，形成所述包含金属的硬掩模层包括：沉积碳氮化钨层。
示例5是示例1所述的方法，其中，形成所述包含金属的硬掩模层包括：沉积钨层。
示例6是示例1所述的方法，还包括：在所述包含金属的硬掩模层之上形成多个芯轴；在所述多个芯轴的侧壁上形成多个间隔件；以及去除所述多个芯轴中在所述多个间隔件中的两个间隔件之间的一个芯轴，从而留出所述多个芯轴中的所述一个芯轴占据的空间，其中，所述第一开口位于所述空间正下方。
示例7是示例1所述的方法，还包括：在所述包含金属的硬掩模层之上形成多个芯轴；以及在所述多个芯轴的侧壁上形成多个间隔件，且所述多个间隔件中的两个间隔件之间存在空间，其中，所述第一开口位于所述空间正下方。
示例8是示例1所述的方法，其中，延伸至所述电介质层中的所述第一开口形成沟槽，并且所述方法还包括：在所述包含金属的硬掩模层之上形成经图案化的光致抗蚀剂；以及在所述电介质层中形成过孔开口，且所述过孔开口位于所述第一开口之下，其中，在形成所述过孔开口时，所述经图案化的光致抗蚀剂和所述包含金属的硬掩模层被结合用作附加的蚀刻掩模。
示例9是示例1所述的方法，还包括：对所述包含金属的硬掩模层进行图案化，以在所述包含金属的硬掩模层中形成第二开口，其中，所述第一开口和所述第二开口是在分开的蚀刻工艺中形成的，并且所述第一开口和所述第二开口同时延伸至所述电介质层中。
示例10是一种形成半导体结构的方法，包括：在电介质层之上沉积包含金属的硬掩模层，其中，所述包含金属的硬掩模层具有大于约600MPa的拉伸应力；在所述包含金属的硬掩模层之上形成多个芯轴；在所述多个芯轴的侧壁上形成多个间隔件；蚀刻所述包含金属的硬掩模层，以在所述包含金属的硬掩模层中形成第一沟槽，其中，所述第一沟槽与所述多个间隔件中的两个间隔件之间的第一空间交叠；蚀刻所述多个芯轴中的一个芯轴，以留出第二空间；蚀刻所述包含金属的硬掩模层，以在所述包含金属的硬掩模层中形成第二沟槽，其中，所述第二沟槽与所述第二空间交叠；以及蚀刻所述电介质层，以使所述第一沟槽和所述第二沟槽延伸到所述电介质层中。
示例11是示例10所述的方法，还包括：在所述电介质层之上沉积第一掩模层，其中，所述包含金属的硬掩模层是在所述第一掩模层之上沉积的；以及在所述包含金属的硬掩模层之上沉积第二掩模层，其中，所述多个芯轴和所述多个间隔件是在所述第二掩模层之上形成的，并且其中，所述第一沟槽和所述第二沟槽止于所述第一掩模层上。
示例12是示例10所述的方法，其中，沉积所述包含金属的硬掩模层包括：沉积钨层。
示例13是示例10所述的方法，其中，沉积所述包含金属的硬掩模层包括：沉积碳化钨层。
示例14是示例10所述的方法，其中，沉积所述包含金属的硬掩模层包括：沉积包含钌的层。
示例15是示例10所述的方法，其中，沉积所述包含金属的硬掩模层是通过等离子体增强化学气相沉积工艺来执行的。
示例16是示例10所述的方法，其中，沉积所述包含金属的硬掩模层是通过物理气相沉积工艺来执行的。
示例17是一种形成半导体结构的方法，包括：沉积低k电介质层；在所述低k电介质层之上沉积第一掩模层；在所述第一掩模层之上沉积包含钨的硬掩模层；在所述包含钨的硬掩模层之上沉积第二掩模层；在所述第二掩模层之上形成经图案化的光致抗蚀剂；使用所述经图案化的光致抗蚀剂来蚀刻所述第二掩模层和所述包含钨的硬掩模层，使得在所述包含钨的硬掩模层中形成沟槽，其中，所述第一掩模层的顶表面位于所述沟槽下面并且暴露于所述沟槽；以及将所述包含钨的硬掩模层中的所述沟槽转移到所述低k电介质层中。
示例18是示例17所述的方法，其中，沉积所述包含钨的硬掩模层包括：沉积碳化钨层。
示例19是示例17所述的方法，其中，沉积所述包含钨的硬掩模层包括：沉积钨层。
示例20是示例17所述的方法，其中，沉积所述包含钨的硬掩模层是使用等离子体增强化学气相沉积来执行的，且等离子体的功率被调整为使得所述包含钨的硬掩模层中的拉伸应力大于约1000MPa。

Claims (10)

1.一种形成半导体结构的方法，包括：
在电介质层之上形成包含金属的硬掩模层，其中，所述包含金属的硬掩模层具有大于400MPa的杨氏模量和大于600MPa的拉伸应力；
对所述包含金属的硬掩模层进行图案化，以在所述包含金属的硬掩模层中形成第一开口；
使用所述包含金属的硬掩模层作为蚀刻掩模来蚀刻所述电介质层，其中，所述第一开口延伸至所述电介质层中；
用导电材料填充所述第一开口，以形成导电特征；以及
去除所述包含金属的硬掩模层。
2.根据权利要求1所述的方法，其中，形成所述包含金属的硬掩模层包括：沉积包含钨的化合物层，所述包含钨的化合物层包括金属和选自基本由碳、氮及其组合组成的组中的元素。
3.根据权利要求2所述的方法，其中，形成所述包含金属的硬掩模层包括：沉积碳化钨层。
4.根据权利要求2所述的方法，其中，形成所述包含金属的硬掩模层包括：沉积碳氮化钨层。
5.根据权利要求1所述的方法，其中，形成所述包含金属的硬掩模层包括：沉积钨层。
6.根据权利要求1所述的方法，还包括：
在所述包含金属的硬掩模层之上形成多个芯轴；
在所述多个芯轴的侧壁上形成多个间隔件；以及
去除所述多个芯轴中在所述多个间隔件中的两个间隔件之间的一个芯轴，从而留出所述多个芯轴中的所述一个芯轴占据的空间，其中，所述第一开口位于所述空间正下方。
7.根据权利要求1所述的方法，还包括：
在所述包含金属的硬掩模层之上形成多个芯轴；以及
在所述多个芯轴的侧壁上形成多个间隔件，且所述多个间隔件中的两个间隔件之间存在空间，其中，所述第一开口位于所述空间正下方。
8.根据权利要求1所述的方法，其中，延伸至所述电介质层中的所述第一开口形成沟槽，并且所述方法还包括：
在所述包含金属的硬掩模层之上形成经图案化的光致抗蚀剂；以及
在所述电介质层中形成过孔开口，且所述过孔开口位于所述第一开口之下，其中，在形成所述过孔开口时，所述经图案化的光致抗蚀剂和所述包含金属的硬掩模层被结合用作附加的蚀刻掩模。
9.一种形成半导体结构的方法，包括：
在电介质层之上沉积包含金属的硬掩模层，其中，所述包含金属的硬掩模层具有大于600MPa的拉伸应力；
在所述包含金属的硬掩模层之上形成多个芯轴；
在所述多个芯轴的侧壁上形成多个间隔件；
蚀刻所述包含金属的硬掩模层，以在所述包含金属的硬掩模层中形成第一沟槽，其中，所述第一沟槽与所述多个间隔件中的两个间隔件之间的第一空间交叠；
蚀刻所述多个芯轴中的一个芯轴，以留出第二空间；
蚀刻所述包含金属的硬掩模层，以在所述包含金属的硬掩模层中形成第二沟槽，其中，所述第二沟槽与所述第二空间交叠；以及
蚀刻所述电介质层，以使所述第一沟槽和所述第二沟槽延伸到所述电介质层中。
10.一种形成半导体结构的方法，包括：
沉积低k电介质层；
在所述低k电介质层之上沉积第一掩模层；
在所述第一掩模层之上沉积包含钨的硬掩模层；
在所述包含钨的硬掩模层之上沉积第二掩模层；
在所述第二掩模层之上形成经图案化的光致抗蚀剂；
使用所述经图案化的光致抗蚀剂来蚀刻所述第二掩模层和所述包含钨的硬掩模层，使得在所述包含钨的硬掩模层中形成沟槽，其中，所述第一掩模层的顶表面位于所述沟槽下面并且暴露于所述沟槽；以及
将所述包含钨的硬掩模层中的所述沟槽转移到所述低k电介质层中。
CN202110845263.2A 2020-09-29 2021-07-26 用于减少线弯曲的金属硬掩模 Pending CN114068402A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063084823P 2020-09-29 2020-09-29
US63/084,823 2020-09-29
US17/332,553 US20220102143A1 (en) 2020-09-29 2021-05-27 Metal Hard Masks for Reducing Line Bending
US17/332,553 2021-05-27

Publications (1)

Publication Number Publication Date
CN114068402A true CN114068402A (zh) 2022-02-18

Family

ID=80233361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110845263.2A Pending CN114068402A (zh) 2020-09-29 2021-07-26 用于减少线弯曲的金属硬掩模

Country Status (5)

Country Link
US (1) US20220102143A1 (zh)
KR (1) KR20220043851A (zh)
CN (1) CN114068402A (zh)
DE (1) DE102021114103A1 (zh)
TW (1) TWI800885B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202403845A (zh) * 2022-06-06 2024-01-16 美商應用材料股份有限公司 用於dram電容器模具圖案化之碳化釕

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531448B2 (en) * 2005-06-22 2009-05-12 United Microelectronics Corp. Manufacturing method of dual damascene structure
TWI396235B (zh) * 2007-04-11 2013-05-11 United Microelectronics Corp 複合覆蓋層及其製作方法
US8247332B2 (en) * 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9454631B2 (en) * 2014-05-23 2016-09-27 International Business Machines Corporation Stitch-derived via structures and methods of generating the same
US9679804B1 (en) * 2016-07-29 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-patterning to form vias with straight profiles
US10026647B2 (en) * 2016-12-12 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-metal fill with self-align patterning
US10340141B2 (en) * 2017-04-28 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor device and structures resulting therefrom
US10636667B2 (en) * 2017-11-21 2020-04-28 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor devices and structures thereof
US10699943B2 (en) * 2018-04-30 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contacts in a semiconductor device
US10867804B2 (en) * 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor device and structures resulting therefrom
EP3599637B1 (en) * 2018-07-23 2023-07-12 IMEC vzw A method for forming a multi-level interconnect structure
US20200052196A1 (en) * 2018-08-07 2020-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Avoiding Oxygen Plasma Damage During Hard Mask Etching in Magnetic Tunnel Junction (MTJ) Fabrication Process
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
US20220102212A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Self-Aligned Via Formation Using Spacers

Also Published As

Publication number Publication date
TW202213456A (zh) 2022-04-01
US20220102143A1 (en) 2022-03-31
DE102021114103A1 (de) 2022-03-31
TWI800885B (zh) 2023-05-01
KR20220043851A (ko) 2022-04-05

Similar Documents

Publication Publication Date Title
TW201917775A (zh) 用於利用放大的epe窗口切割圖案流程的遮罩方案
US8993435B2 (en) Low-k Cu barriers in damascene interconnect structures
US10269567B2 (en) Multi-layer mask and method of forming same
US9514979B2 (en) Trench formation using horn shaped spacer
US11488825B2 (en) Multi-layer mask and method of forming same
CN113451266A (zh) 半导体结构
CN114496918A (zh) 集成电路结构及其形成方法
US20220102143A1 (en) Metal Hard Masks for Reducing Line Bending
US20230170254A1 (en) Double patterning approach by direct metal etch
US20230060956A1 (en) Trench etching process for photoresist line roughness improvement
US20220102212A1 (en) Self-Aligned Via Formation Using Spacers
US20090163020A1 (en) Method for Manufacturing Semiconductor Device
US20220102198A1 (en) Method for reducing line end spacing and semicondcutor devices manufactured thereof
CN114823498A (zh) 半导体结构及其形成方法
CN115241123A (zh) 半导体器件及其形成方法
US11908731B2 (en) Via-first self-aligned interconnect formation process
US20230045826A1 (en) Methods for fabricating semicondcutor structures
US20230154753A1 (en) Patterned Semiconductor Device and Method
TWI819796B (zh) 半導體結構的形成方法
US20230260795A1 (en) Processes for Reducing Line-End Spacing
CN115116942A (zh) 包含石墨的互连结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination