KR19980064441A - 전도물질을 반도체 소자 표면에 선택적으로 결합시키는 방법 - Google Patents

전도물질을 반도체 소자 표면에 선택적으로 결합시키는 방법 Download PDF

Info

Publication number
KR19980064441A
KR19980064441A KR1019970071332A KR19970071332A KR19980064441A KR 19980064441 A KR19980064441 A KR 19980064441A KR 1019970071332 A KR1019970071332 A KR 1019970071332A KR 19970071332 A KR19970071332 A KR 19970071332A KR 19980064441 A KR19980064441 A KR 19980064441A
Authority
KR
South Korea
Prior art keywords
residue
conductive material
semiconductor device
ions
contact region
Prior art date
Application number
KR1019970071332A
Other languages
English (en)
Inventor
코네크니안토니제이.
디시트기리쉬에이.
Original Assignee
윌리엄비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리엄비.켐플러
Publication of KR19980064441A publication Critical patent/KR19980064441A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

반도체 소자의 접촉 영역에 전도물질을 선택적으로 결합시키는 방법은 접촉 영역(32)에 결합되어 있는 잔여물(40)의 반응면 면적을 증가시키기 위해, 집적 클러스터 툴(integrated cluster tool, 90)과 연관되어 있는 제1 위치에서 불활성 이온(44)으로 상기 잔여물(40)에 충격을 가하는(bombarding) 단계를 포함한다. 상기 접촉 영역으로부터 상기 잔여물(40)을 제거하기 위해 상기 잔여물(40)과 반응하기 위한 수소 이온(46)을 상기 제1 위치에 주입한다. 상기 반도체 소자(8)는 상기 제1 위치에서 상기 집적 클러스터 툴(90)과 연관되어 있는 제2 위치로 제위치에서(in situ) 이동된다. 화학 기상 증착법(chemical vapor deposition)을 이용하여 상기 제2 위치에서 상기 접촉 영역(32)에 상기 전도물질을 선택적으로 결합시킨다.

Description

전도물질을 반도체 소자 표면에 선택적으로 결합시키는 방법
본 발명은 일반적으로 집적 회로 제조 분야에 관련된 것으로서, 구체적으로는 전도물질을 반도체 소자 표면에 선택적으로 결합(coupling)시키기 위한 방법 및 시스템에 관한 것이다.
대부분의 반도체 소자는 소자의 접촉 영역과 비접촉 영역을 정의하기 위해 산화물이나 그밖의 절연층에 패턴화되는, 비아(vias), 호울(holes) 또는 그밖의 공동(空洞)에 의해 상호연결되는 전도층을 포함한다. 공동은 반도체 장치의 설계에 따라 전도층을 전기적으로 결합시키기 위한 전도물질로 채워질 수 있다. 유기화합물, 비전도 천연 산화물, 또는 그밖의 바람직하지 못한 잔여물을 접촉 영역의 전도 표면으로부터 제거한 후에, 알루미늄, 구리, 티타늄, 또는 그밖의 적합한 물질을 접촉 영역 상에 선택적으로 피착시킴으로써, 전도물질과 접촉 영역 간의 전기적 접촉을 향상시킬 수 있다.
반도체 소자가 점점 복잡해지고 제조 상의 필요 조건이 점점 엄격해짐에 따라, 이들 소자의 표면 상에 전도물질을 선택적으로 피착시키기 이전에 이 표면으로부터 잔여물을 제거하는 것은 매우 중요한 일이 되고 있다. 전도 표면을 클리닝(cleaning)하는 공지된 방법에는 표면을 불활성 개스 분자(inert gas atoms) 또는 이온(ion)으로 충격을 가하여 이들 표면으로부터 잔여물을 물리적으로 제거하는 고전력 스퍼터 에칭 방법(high power sputter etching)이 포함된다. 이러한 방법은 지형적으로(topographically) 가파르지 않은 비교적 낮은 종횡비의 형상(aspect ratio features)을 갖는 반도체 소자에는 적합할 수 있으나, 비교적 높은 종횡비의 지형적으로 가파른 형상의 소자에는 적합하지 않은데, 그 이유는 선택적 충격으로 인해 이들 형상이 변형되거나 또는 제거된 물질이 그 형상의 근처 또는 그 위에 다시 피착될 수 있기 때문이다. 또한, 이들 높은 각도의 형상 하단에 적합한 충격과 클리닝을 완수하기 위해서는 고이온 에너지가 필요하다. 이보다 낮은 에너지 클리닝 기법은 수소를 사용하여 물리적 충격과 함께 화학적으로 잔여물을 제거하는 것이지만, 이러한 기법을 알루미늄, 구리, 티타늄, 또는 그밖의 전도물질의 선택적이고 연속적인 제위치의 화학 기상 증착법과 관련하여서는 사용하지 않았다. 선택적 결합 공정에 연관된 종래의 클리닝 기법은 복잡한 염소(Cl) 또는 브롬(Br)의 화학 작용을 포함하여 부식성 부산물 및 그밖의 잔여물을 남기고, 특수 억제 장치를 필요로 하는 높은 부식성 개스를 사용하게 되는데, 이러한 기법은 다수의 응용예에 적합하지 않다. 또한, 이들 기법은 전도물질을 접촉 영역의 전도 표면에 결합시킨 이후에도 종종 주변의 비접촉 영역으로부터 잔여물을 제거하기 위한 더 이상의 처리 및 장치를 요구하게 된다.
도 1은 본 발명에 따라 반도체 소자 표면을 클리닝(cleaning)하고 선택적이며 연속적인 제위치의 화학 기상 증착법(selective sequential in situ chemical vapor deposition)을 이용해 적합한 물질을 증착시키기 위한 집적 클러스터 툴(integrated cluster tool)을 예시한 도면.
도 2는 본 발명에 따라 불활성 이온 및 수소 이온을 포함하는 플라스마를 반도체 소자의 표면으로 향하게 하는 장치의 예를 도시한 도면.
도 3은 본 발명에 따라 반도체 소자의 표면으로부터 잔여물을 제거하는 예를 상세히 예시한 도면.
도 4는 반도체 소자의 표면으로부터 잔여물을 제거하고 반도체 소자의 공동 내에 전도물질을 선택적이고 연속적인 본래의 화학 기상 증착법으로 증착시키 이후의 반도체 소자를 예시한 도면.
도 5는 전도층과 반도체 소자 내의 공동과 연관되어 있는 접촉 영역을 상호연결시키는 방법을 예시한 도면.
도면의 주요 부분에 대한 부호의 설명
8 : 반도체 소자
32 : 접촉 영역
40 : 잔여물
44 : 불활성 이온
46 : 수소 이온
60 : 전도물질
90 : 집적 클러스터 툴
본 발명에 따르면, 전도물질을 반도체 소자의 표면에 결합시키는 것과 관련된 단점 및 문제점을 거의 감소시키거나 없앨 수 있다.
본 발명의 한 실시예에 따르면, 전도물질을 반도체 소자의 접촉 영역에 선택적으로 결합시키기 위한 방법은 집적 클러스터 툴(integrated cluster tool)과 연관되어 있는 제1 위치에서 불활성 이온으로 접촉 영역에 결합되어 있는 잔여물에 충격을 가함으로써 잔여물의 반응면 면적을 증가시키는 단계가 포함된다. 접촉 영역으로부터 잔여물을 제거하기 위해 잔여물과 반응하는 수소 이온을 제 1위치에서 주입한다. 그런 후에, 반도체 소자를 제1 위치로부터 집적 클러스터 툴과 연관되어 있는 제2 위치로 위치로 이동시키며, 화학 기상 증착법을 이용해 전도물질을 접촉 영역에 결합시킨다. 좀더 구체적인 실시예에 의하면, 불활성 이온에는 헬륨(He) 이온 또는 아르곤(Ar) 이온이 포함하고 전도물질에는 알류미늄, 구리 또는 티타늄이 포함된다.
본 발명의 기술적으로 중요한 장점은, 반도체 소자의 표면에 전도물질을 선택적으로 결합시키기 위해, 적합한 물질을 선택적이고 연속적으로 화학 기상 증착하기 이전에 반도체 소자 표면에 물리적으로 충격을 가함과 함께 수소 이온의 화학 반응 속성을 이용함으로써 이 표면으로부터 잔여물을 완전히 또는 부분적으로 제거할 수 있는 방법 및 시스템을 제공하는 것이다. 또한, 본 발명은 고이온 에너지를 필요로 하지 않기 때문에, 현재의 반도체 소자와 관련되어 있는 높은 종횡비의 형상 또는 지형적으로 가파른 형상을 바람직하지 못하게 변형시키는 것을 감소하거나 줄일 수 있다. 또한, 본 발명은 기존의 플라스마 충격 기법 및 화학 기상 증착법과 호환적이기 때문에, 클리닝 이후에 선택적으로 결합하기 위한 표면을 준비하는 복잡한 후속 처리를 필요로 하지 않으며, 선택적인 결합 공정을 위해 종래 클리닝 기법에 관련된, 염소, 브롬, 또는 그밖의 부식성 화학물질도 필요로 하지 않는다. 본 발명에 따르면, 종래의 기술과는 다르게, 알루미늄, 구리, 티타늄, 또는 그밖의 전도물질의 선택적이고 연속적인 제위치의 화학 기상 증착 방법과 물리적이고 화학적인 클리닝 공정을 함께 행함으로써 전도층을 반도체 소자에 전기적으로 상호연결시키는 것이다.
본 발명 및 그의 특징 및 장점을 좀더 완전히 이해하기 위해서는, 첨부된 도면과 함께 이하의 설명을 참조하기 바란다.
도 1은 반도체 소자 표면을 클리닝하고 전도물질을 소자 표면에 결합시키기 위한 선택적이며 연속적인 제위치의 화학 기상 증착, 성장(growth), 또는 그밖의 적합한 방법을 위한 집적 클러스터 툴(integrated cluster tool, 90)을 예시하고 있다. 집적 클러스터 툴(90)에는 반도체 소자를 완전히 또는 부분적으로 포함하는 챔버(64)를 포함한다. 충격을 가하거나, 방전하거나, 또는 클리닝 플라스마를 반도체 소자에 향하도록 하는 적합한 장치(66)가 있으며, 그 표면은 본 기술 분야의 통상의 지식을 가진 자에게 공지된 전형적인 형태이다.
한 실시예에 있어서, 장치(66)은 비교적 낮은 전력, 예를 들면 대략 150W 내지 450W 사이의 플라스마 전력, 및 대략 300W와 같거나 그 이하인 바이어스(bias) 전력으로 작동된다. 한 실시예에 의하면, 장치(660)용 플라스마 전력이 대략 250W이고 장치(66)용 바이어스 전력이 대략 190W이지만, 본 발명은 비교적 낮은 임의의 적합한 전력도 고려하고 있다. 또한, 장치(66)은 대략 5초에서 300초 동안에 대략 100℃ 내지 450℃의 온도와 0.1 토르(torr)에서 10 토르 정도의 압력에서 작동된다. 도 2를 참조하며 보다 상세히 설명하겠지만, 장치(66)은, 표준 입방 센티미터(sccm)으로 대략 1sccm 내지 20sccm의 유출(flow) 속도로 클리닝 플라스마를 형성하는, 수소, 아르곤, 질소의 이온, 또는 다른 적합한 가스를 생성한다. 한 실시예에 있어서, 수소 유출 속도는 대략 1sccm이고 아르곤 유출 속도는 대략 4sccm이지만, 본 발명은 이들 이온에 대한 임의의 적합한 유출 속도도 고려하고 있다. 장치(66)과 연관되어 있는 전압원(68)은 부바이어스(negatively bias) 챔버(64)이거나 대략 -300V에서 -400V의 반도체 소자로서, 반도체 소자에 충격을 가하기 위해 고속으로 이온을 끌어당길 수 있다. 본 발명은 클리닝 플라스마를 반도체 소자의 표면으로 향하도록 하기 위한 임의의 적합한 장치(66), 챔버(64), 및 전압원(68)에 대해서도 고려하고 있다.
또한, 집적 클러스터 툴(90)은 화학 기상 증착 챔버(70) 및 반도체 소자 내의 비아, 호울, 또는 그밖의 공동 내에 알루미늄, 구리, 티타늄, 또는 임의의 다른 적합한 전도물질을 선택적이고 연속적으로 피착시키거나, 성장 또는 그밖에 결합시키기 위한 연관 장치(72)를 포함한다. 본 발명에 따른 선택적인 화학 기상 증착의 경우, 피착시키려는 알류미늄 또는 다른 금속의 캐리어(carrier)의 유출 속도는 대략 50 sccm에서 500 sccm의 범위에 있으며 희석용 유출 속도는 대략 500 sccm보다 작거나 같다. 좀더 구체적인 실시예에 의하면, 캐리어 유출 속도와 희석용 유출 속도는 모두 대략 100 sccm이지만, 다른 임의의 적합한 유출 속도를 사용한다고 해서 본발명의 의도하는 범위를 벗어나는 것은 아니다.
집적 클러스터 툴(90)과 연관되어 있는 하나 이상의 펌프(92)는 비교적 낮거나 진공 압력으로 챔버(64)를 유지하고, 이하에서 상세히 설명되는 바와 같이 장치(66)가 작동되어 반도체 소자의 표면을 클리닝함에 따라, 챔버(64)로부터 휘발성 및 그밖의 반응 부산물이 제거된다. 펌프(92)는 또한 비교적 낮거나 진공 압력으로 챔버(70)을 유지하는데, 구체적인 실시예에서는 대략 10-7토르에서 10-8토르 정도이다 . 적합한 전도물질의 선택적이고 연속적인 제위치의 화학 기상 증착, 성장 또는 결합을 위해, 반도체 소자를 이동시키거나 또는 대기에 노출되지 않도록 챔버(64)로부터 챔버(70)으로 옮긴다. 하나의 실시예에 있어서, 반도체 소자를 클리닝하고 전도물질을 반도체 소자에 결합하는 것이 집적 클러스터 툴(90)에 연관되어 있는 단일 위치에서 발생하더라도, 챔버(64)는 제1 위치에 있고 챔버(70)은 제2 위치에 있다.
도 2는 다양한 제조 단계에서의 전형적인 반도체 소자의 부분(10, 12, 14)를 예시하고 있다. 위치(10, 12, 14)는 각각 하나 이상의 접촉 영역(32)와 하나 이상의 비접촉 영역(38)을 포함하며, 부분(12, 14) 각각은 추가적으로 하나 이상의 접촉 영역(34)을 포함하고, 부분(14)는 추가적으로 하나 이상의 접촉 영역(36)을 포함한다. 부분(10, 12, 14)는 전형적인 반도체 소자에 존재하며 본 발명의 특징 및 장점을 설명하는 예로써 이용되는 층형 구조(layered structures)를 나타낸다. 부분(10, 12, 14)에 대해 설명하였지만, 본 발명은 반도체 소자의 일부를 형성하거나 소자와 임의의 다른 방식으로 연관될 수 있는, 전형적이거나 비전형적인 다양한 구조에 대해서도 고려하고 있다. 하나의 실시예에 있어서, 부분(10, 12, 14)은 어셈블리 하의 반도체 소자(8) 부분이며, 완료 후에는 부분(10, 12, 14) 내의 비아, 호울, 또는 그밖의 공동을 채우는 전도물질에 의해 전기적으로 상호연결되는 복수의 금속층을 포함한다.
예를 들어, 부분(10, 12, 14)는 각각 실리콘, 갈륨 비화물, 또는 그밖의 다른 물질의 반도체 기판(16), 기판(16)의 전계 또는 다른 산화물(field or other oxide, 18), 및 전계 산화물(18) 상에 알맞은 방식으로 패턴화된 산화물층(20)을 포함한다. 부분(10, 12, 14)의 전계 산화물(18) 및 산화물층(20)은 접촉 영역(32)와 접촉 영역(32) 주위의 비접촉 영역(32)를 정의하는 비아, 호울, 또는 다른 공동을 포함한다. 기판(16)의 다른 영역보다 상이한 전기적 특성을 갖는 기판의 도핑된(dopped) 영역(22)이 접촉 영역(21) 아래에 놓일 수 있다. 공동(2)는 폴리실리콘, 구리, 알루미늄, 텅스텐 또는 그밖의 다른 적합한 금속, 비금속, 또는 합성 전도물질(24)로 완전히 또는 부분적으로 채워질 것이다. 하나의 실시예에 의하면, 전도물질(24)에는 텅스텐보다 상대적으로 낮은 저항성을 갖는 알루미늄이 포함된다. 전계 산화물(18) 및 산화물층(20)은 전도물질(24)를 반도체 소자(8)의 설계에 따라 반도체 소자의 다른 전도성 구조 또는 형상으로부터 분리한다.
도 1에 도시된 바와 같이, 부분(12, 14)는 접촉 영역(32)와 접촉 영역(32) 주위의 비접촉 영역(32)를 정의하는 비아, 호울, 또는 그밖의 공동을 형성하도록 패턴화된 하나의 산화물 또는 그밖의 절연층(26)을 추가적으로 포함한다. 공동(2)와 유사하게, 공동(4)는 접촉 영역(34)의 전도 표면에 결합되는, 폴리실리콘, 구리, 알루미늄, 텅스텐 또는 그밖의 다른 적합한 금속, 비금속, 또는 합성 전도물질(24)로 채워질 수 있다. 부분(14)는 산화물 또는 그밖의 알맞은 물질로 형성되고 접촉 영역(32)와 접촉 영역(32) 주위의 비접촉 영역(32)를 정의하는 비아(6)을 형성하기 위해 패턴화된 제3의 절연층(30)을 포함한다. 어셈블리 하의 반도체 소자(8)은 필요하거나 바람직한 수만큼의 상호연결층을 포함하게 된다.
공동(2, 4, 6)은 총체적으로 공동(2)로 참조하고 접촉 영역(32, 34, 36)은 총체적으로 접촉 영역(32)로 참조하기로 한다. 본 발명은 적어도 하나의 공동(2)와, 이와 연관된 접촉 영역(32) 및 비접촉 영역(38), 또는 그밖에 잔여물의 제거가 필요하거나 바람직한 표면을 포함하는 반도체 소자(8)의 임의의 적합한 부분에 대해 고려하고 있다. 도 4를 참조하며 자세히 설명하겠지만, 잔여물을 제거하고 난 후에는, 연속적인 제위치의 화학 기상 증착법을 이용하여 접촉 영역(32)에 알루미늄, 구리, 티타늄, 또는 다른 적합한 전도물질을 선택적으로 피착하거나, 성장시키거나, 결합시킴으로써 공동(2)를 거의 채우게 된다.
잔여물(40)은 접촉 영역(32)의 전도 표면의 일부와 비접촉 영역(38)의 일부에 결합된다. 잔여물(40)에는 반도체 소자(8)의 제조 과정이나 성능에 바람직하지 못한 임의의 물질 또는 물질들이 포함될 수 있는데, 예를 들면 천연 또는 그밖의 실리콘 산화물, 폴리실리콘, 알루미늄, 구리, 티타늄, 질산 티타늄, 또는 그밖의 물질, 에칭(etching)이나 다른 공정 이후에 남아 있는 중합체, 유기 화합물, 먼지나 그밖의 잔여물, 공정중에 공동(2)의 내부로부터 외부로의 빠져 나왔거나 공동(2)의 외부에 무차별적으로 피착함으로써 발생되는 물질, 습식 에칭이나 다른 습식 공정 이후의 화학물질 또는 그밖의 부식성 잔여물, 또는 반도체 소자(8)의 표면에 결합될 수 있는 그밖의 다른 바람직하지 못한 물질 또는 물질들이며, 이러한 예에 국한되는 것은 아니다. 한 실시예에 의하면, 접촉 영역(32)에 결합되어 있는 잔여물(40)은 접촉 영역(32)의 전도 표면에 걸쳐 전기적 전도성을 감소시킨다. 접촉 영역(32) 또는 비접촉 영역(38)에 결합되어 있는 잔여물(40)은 이들 표면 상에 전도물질의 선택적 피착, 성장, 또는 소정의 결합을 방해한다. 이하에서 설명하겠지만, 본 발명은 반도체 소자(8)의 표면으로부터 잔여물(40)을 제거함으로써 공동(2)의 외부에 전도물질이 무차별적으로 피착되는 것을 줄이거나 제거하면서 공동(2) 내에 알루미늄, 구리, 티타늄, 또는 다른 적합한 전도물질을 선택적이고 연속적으로 원위치에 화학 기상 증착하거나, 성장, 또는 그밖의 결합을 가능하게 한다.
도 2에 도시된 바와 같이, 집적 클러스터 툴(90)의 장치(66)은 플라스마(42)를 챔버(64) 내의 노출된 접촉 영역(32, 34, 36) 각각과 노출된 비접촉 영역(38)과 같은 반도체 소자의 표면을 향하도록 한다. 도 1을 참조하며 설명한 바와 같이, 전압원(68)은 부바이어스 챔버(64) 및 대략 -300V 내지 -400V의 반도체 소자(8)로서, 접촉 영역(32) 및 비접촉 영역(38)과 같은 반도체 소자(8)의 표면에 충격을 가하기 위한 고속의 이온을 끌어당길 수 있다. 플라스마(42)는 화살표(44)에 의해 표시된 불활성 이온과 점선 화살표(46)으로 표시된 수소 이온을 포함한다. 불활성 이온(44)는 임의로 적합하게 조합된, 아르곤, 헬륨, 또는 그밖의 불활성 이온을 포함하며, 잔여물(40)에 충격을 가하여 거칠게 하거나, 제거하거나, 또는 잔여물의 반응면 면적(42)를 증가시킨다. 플라스마의 수소 이온(46)은 환원 또는 다른 적합한 화학 반응에 따라 잔여물(40)과 반응한다. 펌프(92)는 챔버(64)로부터 휘발성 또는 그밖의 반응 산물을 제거하여 반도체 소자(80)에 연관된 잔여물(40)을 거의 제거한다. 불활성 이온(44)와 수소 이온(46)은 임의의 적합한 결합 형태로 함께 작용하여 접촉 영역(32), 비접촉 영역(34), 또는 공동(2)의 벽으로부터 잔여물(40) 전체 또는 그 일부를 물리적이고 화학적으로 제거한다.
장치(66)이 작동되는 동안, 아르곤 또는 헬륨과 같은 불활성 이온(44)는 잔여물(40) 상에 충격을 가함에 따라 잔여물(40)의 물리적 구조체를 거칠게 하거나, 제거하거나, 또는 변경한다. 불활성 이온(44)로 잔여물에 충격을 가하는 것은, 반도체 소자(8)의 접촉 영역, 비접촉 영역(38), 또는 다른 표면으로부터 잔여물(40)을 물리적으로 제거할 수 있도록 함과 아울러, 수소 이온(46)에 영향받기 쉽도록 잔여물(40)의 반응면 면적을 증가시키기 위해서이다. 한 실시예에 의하면, 불활성 이온(44)는 잔여물(40), 접촉 영역(32) 또는 비접촉 영역(38)의 표면과 화학적으로 반응하지 않는다. 질소를 포함하는 플라스마(42)가 반도체(8) 표면과 반응하여 질화물을 형성할 수는 있지만, 형성된 화학량론적 또는 비화학량론적 질화물은 일반적으로 전도성이 있으며 소자의 전기적 성능을 그다지 감소시키지 않는다.
불활성 이온(44)와 수소 이온(46) 각각의 물리적이고 화학적인 작용을 합침으로써, 장치(66)은 비교적 낮은 불활성 에너지(44)에도 불구하고 잔여물(44)를 제거할 수 있으므로, 중요한 기술적 장점이 된다. 장치(66)은 불활성 이온(44)를 좀더 낮은 속도로, 그리고 고전력 스퍼터 에칭 공정에서 사용된 입자보다 더 작은 모멘텀(momentum)으로 반도체 소자(8) 표면으로 향하게 한다. 따라서, 표면의 물리적 충격으로 인해 높은 종횡비의 형상 또는 그밖의 지형적으로 가파른 형상이 덜 변형하게 된다. 예를 들어, 공동(2)는 비교적 가파른 모서리를 갖는 높은 종횡비의 형상으로 되어 종래의 고전력 스퍼터 에칭 공정 동안 선택적인 충격에 영향을 받을 수 있다. 또한, 비교적 낮은 에너지를 갖는 불활성 이온(44)으로 잔여물(40)에 충격을 가함으로써 공동(2)의 외부에 있는 비접촉 영역(38) 상의 리스퍼터링(resputtering) 또는 다른 무차별적 피착을 제거할 수 있다. 또한, 본 발명은 물리적이고 화학적인 공정을 상호 작용시킴으로써, 복잡하고 장치 집약적이며 종종 바람직하지 못한 염소, 브롬이나 다른 부식성 화학물질과 연관되는 후속적인 클리닝 공정을 필요로 하지 않는다. 본 발명의 클리닝 방식은 접촉 영역(32)에 전도물질을 선택적이고 연속적인 제위치 화학 기상 증착, 성장, 또는 다른 결합 방식과 관련하여 사용될 때 중요한 기술적 장점을 제공한다.
도 3은 반도체 소자(8)의 예시적인 표면, 예를 들면 접촉 영역(32)의 표면(56)으로부터 잔여물(40)을 제거하는 것을 상세하게 예시한 것이다. 플라스마(42)의 불활성 이온(44)는 잔여물(40)에 충격을 가하여 잔여물(40)의 물리적 구조체를 거칠게 하거나 제거하거나 또는 변경하여 플라스마(42)의 수소 이온(46)에 영향받기 쉬운 잔여물(40)의 반응면 면적을 증가시킨다. 예를 들어, 불활성 이온(44)을 이용하여 표면(56)에 충격을 가함으로써, 잔여물(40)을 제거 단편(dislodged fragments, 48)으로 형성하거나, 제거 단편(48)에 충격을 가함으로써 더 작은 단편으로 형성하거나, 표면(56) 상에 구멍(52)이나 틈(54)을 형성하거나, 표면(56)을 거칠게 하며, 이외에도 수소 이온(46)에 영향받기 쉽도록 잔여물(40)의 반응면 면적을 증가시킬 수 있는 임의의 물리적 구조 또는 형상을 형성한다. 한 실시예에 의하면, 불활성 이온(44)의 크기가 작기 때문에, 잔여물(40)의 단편(48)은 하나 이상의 원자, 분자, 또는 비교적 세밀한 입자로 형성된다.
불활성 이온(44)가 잔여물(40)의 반응면 면적을 증가시키는 것과 거의 동시에, 수소 이온(46)은 잔여물(40)과 환원 또는 다른 적합한 화학 반응을 일으켜 표면(56)으로부터 잔여물(40)을 제거한다. 시스템(8)은, 화살표(80)으로 표시된 바와 같이, 표면(56)으로부터 휘발성 또는 다른 반응 산물을 퍼올리거나(pump) 제거한다. 표면(56)은 불활성 이온(44)와 수소 이온(46)의 상호 작용으로 이전보다 더욱 깨끗해지며, 알루미늄, 구리, 티타늄, 또는 다른 적합한 전도물질의 선택적이고 연속적인 제위치 증착, 성장 또는 그밖의 결합에 더욱 적합하게 된다.
수소 이온(46)에 영향받기 쉽도록 잔여물(40)의 반응면 면적을 증가시킴으로써, 수소 이온(46)이 잔여물(40)을 화학적으로 환원시켜 잔여물(40)을 제거하는 속도 및 효율성 또한 증가된다. 불활성 이온(44)로 잔여물에 충격을 가하지 않고서도 수소 이온(46)이 잔여물(40)의 노출된 표면(56)과 반응할 수 있지만, 불활성 이온(44)로 잔여물에 충격을 가하는 것을 동시에 수행함으로써 수소 이온(46)과 연관된 화학 클리닝 공정의 효율성을 상당히 증가시킬 수 있다. 또한, 본 발명에 따른 표면(56) 클리닝은, 접촉 영역(32)와 연관되어 있는 공동(2)의 모서리와 같이, 표면(56)에 연관되어 있는 지형적으로 가파른 형상 또는 높은 종횡비의 형상들이 바람직하지 못하게 변형되는 것을 줄이거나 방지할 수 있다. 또한, 본 발명의 클리닝 기술은 기존 기술과 호환적이어서, 공동(2)의 외부에 리스퍼터링되거나 그밖에 무차별적으로 증착되는 것을 감소시키고, 물질 피착을 위한 표면을 준비하는 복잡한 후속 공정을 필요로 하지 않으며, 전도물질의 선택적인 결합과 함께 사용되었던 종래 기술에 관련된 높은 부식성의 염소, 브롬, 또는 그밖의 화학물질을 관여시키지 않는다.
도 4는 잔여물(40)이 접촉 영역(32, 34, 36) 각각과 비접촉 영역(38)로부터 제거된 이후의 반도체 소자(8) 표면의 부분(10, 12, 14)를 예시한 것이다. 반도체 소자(8)은 대기에 노출되지 않고 집적 클러스터 툴(90)의 챔버로부터 이 집적 클러스터 툴(90)의 챔버(70)으로 이동되어, 노출된 접촉 영역(32, 34, 36)에 전도물질(60)을 선택적이고 연속적으로 제위치에 화학 기상 증착하거나, 성장 또는 결합시킬 수 있도록 한다. 전도물질(60)은 알루미늄, 구리, 티타늄, 또는 그밖의 다른 적합한 물질이나 화합물로부터 형성된다. 전도물질(60)이 접촉 영역(32)의 표면에 피착되거나, 성장되거나 또는 결합되어 공동(2)를 거의 채우게 된다. 본 발명은 잔여물(40)을 제거하고 집적 클러스터 툴(90)과 연관되어 있는 단일 위치에서 전도물질(60)을 반도체 소자(8)에 결합시키려는 것이다.
노출된 접촉 영역(32, 34, 35)에 전도물질(60)을 선택적으로 결합시킨 이후에, 알루미늄 합금, 구리, 티타늄, 또는 임의의 다른 적합한 금속, 비금속, 또는 혼합 전도물질로 형성된 전도층(62)이, 블랭킷 피착(blanket deposition) 또는 다른 적합한 기법에 따라, 전도물질(60), 비접촉 영역(38), 또는 전도물질(60) 및 비접촉 영역(38) 모두에 결합된다. 한 실시예에 의하면, 전도층(62)는 최대 2 퍼센트 정도의 구리를 포함하는 알루미늄 합금으로 된다. 전도층(62)를 결합시키는 단계 이전에 전술했던 방식으로, 전도물질(60), 비접촉 영역(38), 또는 전도물질(60)과 비접촉 영역(38) 모두로부터 잔여물(40)이 제거될 수 있다.
도 5는 반도체 소자(8) 내의 공동(2)과 연관되어 있는 접촉 영역(32)와 전도층(62)와 상호연결시키는 방법을 예시한 흐름도이다. 이 방법은, 단계(100)에서 시작하여, 불활성 이온(44)로 잔여물(40)에 충격을 가함으로써 수소 이온(44)에 영향받기 쉽도록 잔여물(40)의 반응면 면적을 증가시킨다. 단계(102)에서, 수소 이온(46)은 잔여물(40)과 반응하여 집적 회로의 표면으로부터 잔여물(40)을 제거한다. 불활성 이온(44)와 수소 이온(46)의 작용이 연속적으로 발생하는 것처럼 설명되어 있지만, 본 발명은 장치(66)을 사용하는 스퍼터 에칭 공정으로서 또는 그밖의 임의의 적합한 방식으로 단계(100)과 단계(102)가 동시에 발생하도록 하는 것이다. 단계(104)에서, 잔여물(40)과 연관되어 있는 휘발성 또는 다른 반응 산물이 반도체 소자(8) 표면 내의 접촉 영역(32), 비접촉 영역(38) 또는 다른 표면으로부터 완전히 또는 부분적으로 제거된다. 단계(106)에서, 집적 클러스터 툴(90) 및 펌프(92)는 부압(負壓), 전하 그레디언트(charge gradient)를 이용하거나 또는 다른 적합한 방식을 이용하여 챔버(64)로부터 이들 물질을 제거한다. 이 시점에서, 본 발명에 따른 반도체 소자(8)의 클리닝은 거의 완벽하다.
노출된 접촉 영역(32)에 전도물질(60)을 결합시키는 단계(110)을 위해, 단계(108)에서는 반도체 소자(80)이 집적 클러스터 툴(90)의 챔버(70)의 제 위치로 이동된다. 화학 기상 증착법 또는 다른 적합한 방식을 이용하여 전도물질(60)이 접촉 영역(32)에 선택적으로 증착되고, 성장되거나, 또는 결합되어, 공동(2)를 거의 채우게 된다. 전도물질(60)에는 알루미늄, 구리, 티타늄, 또는 임의의 다른 적합한 물질, 또는 임의로 결합된 화합물이 포함된다. 단계(112)에서, 블랭킷 피착 또는 다른 적합한 기법을 이용하여 전도층(62)를 전도물질(60)에 결합시킴으로써 전도층(62)와 접촉 영역(32)를 전기적으로 상호연결시키고, 이 방법은 종료한다. 한 실시예에 의하면, 전도층(62)는 최대 2 퍼센트 정도의 구리를 포함하는 알루미늄 합금으로 될 수 있다. 특정 요구에 따라, 반도체 소자(8)에 대한 더 나아간 처리가 발생할 수 있다.
본발명이 몇몇의 실시예에 관련하여 설명되어 있지만, 본 기술 분야의 통상의 지식을 가진 자라면 다양한 변형, 대체, 변경, 전환, 및 수정이 제안될 수 있으며,본 발명은 첨부된 청구 범위의 정신 및 범위 내에서 이러한 변형, 대체, 변경, 전환, 및 수정을 모두 포함하고 있는 것으로 의도됨을 이해하여야 할 것이다.
본 발명에 따르면, 반도체 소자의 표면에 전도물질을 선택적으로 결합시키기 위해, 적합한 물질을 선택적이고 연속적으로 화학 기상 증착하기 이전에 반도체 소자 표면에 물리적으로 충격을 가함과 함께 수소 이온의 화학 반응 속성을 이용함으로써 이 표면으로부터 잔여물을 완전히 또는 부분적으로 제거할 수 있다. 또한, 본 발명은 고이온 에너지를 필요로 하지 않기 때문에, 현재의 반도체 소자와 관련되어 있는 높은 종횡비의 형상 또는 지형적으로 가파른 형상을 바람직하지 못하게 변형시키는 것을 감소하거나 줄일 수 있다. 또한, 본 발명은 기존의 플라스마 충격 기법 및 화학 기상 증착법과 호환적이기 때문에, 클리닝 이후에 선택적으로 결합하기 위한 표면을 준비하는 복잡한 후속 처리를 필요로 하지 않으며, 선택적인 결합 공정을 위해 종래 클리닝 기법에 관련된, 염소, 브롬, 또는 그밖의 부식성 화학물질도 필요로 하지 않는다.

Claims (20)

  1. 전도(conductive) 물질을 반도체 소자의 접촉 영역에 선택적으로 결합시키는 방법에 있어서,
    상기 접촉 영역에 결합되어 있는 잔여물의 반응면 면적을 증가시키기 위해, 집적 클러스터 툴(integrated cluster tool)과 연관되어 있는 제1 위치에서 불활성 이온으로 상기 잔여물에 충격을 가하는(bombarding) 단계,
    상기 접촉 영역으로부터 상기 잔여물을 제거하기 위해 상기 잔여물과 반응하기 위한 수소 이온을 상기 제1 위치에 주입하는 단계,
    상기 반도체 소자를 상기 제1 위치에서 상기 집적 클러스터 툴과 연관되어 있는 제2 위치로 제위치에서(in situ) 이동시키는 단계, 및
    화학 기상 증착법(chemical vapor deposition)을 이용하여 상기 제2 위치에서 상기 접촉 영역에 상기 전도물질을 선택적으로 결합시키는 단계
    를 포함하는 선택적 결합 방법.
  2. 제1항에 있어서, 상기 불활성 이온은 헬륨(He) 이온 및 아르곤(Ar) 이온으로 이루어진 집단으로부터 선택되는 선택적 결합 방법.
  3. 제1항에 있어서, 상기 불활성 이온은 상기 잔여물 표면을 거칠게 하는 전도물질의 선택적 결합 방법.
  4. 제1항에 있어서, 상기 잔여물은 알루미늄 산화물, 구리 산화물, 티타늄 산화물로 이루어진 집단으로부터 선택되는 선택적 결합 방법.
  5. 제1항에 있어서, 상기 접촉 영역에 충격을 가할 수 있도록 상기 불활성 이온을 끌어 당기기 위해 상기 반도체 소자를 부바이어스시키는(negatively biasing) 단계를 더 포함하는 선택적 결합 방법.
  6. 제1항에 있어서, 상기 전도물질은 알루미늄, 구리 및 티타늄의 집단으로부터 선택되는 선택적 결합 방법.
  7. 제1항에 있어서, 상기 전도물질이 상기 접촉 영역에 연관되어 있는 공동(cavity)을 거의 채우게 되는 선택적 결합 방법.
  8. 제1항에 있어서, 상기 충격 단계와 상기 수소 이온의 주입 단계가 거의 동시에 발생하는 선택적 결합 방법.
  9. 제1항에 있어서, 상기 반도체 소자는 대기에 노출되지 않고 상기 제1 위치로부터 상기 제2 위치로 이동되는 선택적 결합 방법.
  10. 전도층과 반도체 소자의 공동에 연관되어 있는 접촉 영역을 상호연결시키는 방법에 있어서, 상기 방법은
    상기 접촉 영역에 결합되어 있는 잔여물의 반응면 면적을 증가시키기 위해, 집적 클러스터 툴에 연관되어 있는 제1 위치에서 불활성 이온으로 상기 접촉 영역에 충격을 가하는 단계,
    상기 접촉 영역으로부터 상기 잔여물을 제거하기 위해 상기 잔여물과 반응하기 위한 수소 이온을 상기 제1 위치에서 주입하는 단계,
    상기 반도체 소자를 상기 제1 위치에서 상기 집적 클러스터 툴에 연관되어 있는 제2 위치로 제위치에서 이동시키는 단계,
    상기 공동을 실질적으로 채우기 위해 선택적인 화학 기상 증착법을 이용해 상기 접촉 영역에 전도물질을 결합시키는 단계, 및
    상기 전도층과 상기 접촉 영역을 상호연결시키기 위해 상기 전도물질에 상기 전도층을 결합시키는 단계
    를 포함하는 전도층과 접촉 영역의 상호연결 방법.
  11. 제10항에 있어서, 상기 전도물질에 상기 전도층을 결합시키는 상기 단계는 상기 전도물질 상에 상기 전도물질 합금을 블랭킷 피착(blanket deposition)하는 단계를 포함하는 전도층과 접촉 영역의 상호연결 방법.
  12. 제10항에 있어서, 상기 반도체 소자가 대기에 노출되지 않고 상기 제1 위치에서 상기 제2 위치로 이동되는 전도층과 접촉 영역의 상호연결 방법.
  13. 제10항에 있어서, 상기 불활성 이온이 상기 잔여물의 표면을 거칠게 하는 전도층과 접촉 영역의 상호연결 방법.
  14. 제10항에 있어서, 상기 전도물질은 알루미늄, 구리, 및 티타늄의 집단으로부터 선택되는 전도층과 접촉 영역의 상호연결 방법.
  15. 제10항에 있어서, 상기 충격 단계와 상기 수소 이온의 주입 단계가 거의 동시에 발생하는 전도층과 접촉 영역의 상호연결 방법.
  16. 반도체 소자의 접촉 영역에 전도물질을 선택적으로 결합시키기 위한 집적 클러스터 툴에 있어서,
    제1 위치에서 상기 반도체 소자를 담고(containing) 있기 위한 제1 저압(低壓),
    상기 제1 위치에서 플라스마 - 상기 플라스마는 불활성 이온과 수소 이온을 포함하며, 상기 불활성 이온은 상기 접촉 영역에 결합되어 있는 잔여물의 반응면 면적을 증가시키기 위해 실시되고 상기 수소 이온은 상기 접촉 영역으로부터 상기 잔여물을 제거하기 위해 상기 잔여물과 반응하도록 실시됨- 를 상기 접촉 영역으로 향하도록 지시하는 제1 장치,
    제2 위치에서 상기 반도체 소자를 담고 있기 위한 제2 저압, 및
    화학 기상 증착법을 이용하여 상기 제2 위치에서 상기 전도물질을 상기 접촉 영역에 선택적으로 결합시키기 위한 제2 장치
    를 포함하는 집적 클러스터 툴.
  17. 제16항에 있어서, 상기 전도물질은 알루미늄, 구리, 및 티타늄의 집단으로부터 선택되는 집적 클러스터 툴.
  18. 제16항에 있어서, 상기 제1 장치와 연관되어 상기 불활성 이온을 끌어 당기기 위해 상기 반도체를 대략 -300V에서 -400V로 부바이어스(negatively bias)시키도록 실시되는 전압원을 더 포함하는 집적 클러스터 툴.
  19. 제16항에 있어서, 상기 집적 클러스터 툴은 대략 0.1에서 10 토르(torr)의 압력으로 제1 챔버를 유지하고 대략 10-7에서 10-8토르의 압력으로 제2 챔버를 유지하도록 실시되는 집적 클러스터 툴.
  20. 제16항에 있어서, 상기 반도체는 대기에 노출되지 않고 상기 제1 위치에서 상기 제2 위치로 이동되는 집적 클러스터 툴.
KR1019970071332A 1996-12-20 1997-12-20 전도물질을 반도체 소자 표면에 선택적으로 결합시키는 방법 KR19980064441A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3372896P 1996-12-20 1996-12-20
US60/033,728 1996-12-20

Publications (1)

Publication Number Publication Date
KR19980064441A true KR19980064441A (ko) 1998-10-07

Family

ID=21872111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071332A KR19980064441A (ko) 1996-12-20 1997-12-20 전도물질을 반도체 소자 표면에 선택적으로 결합시키는 방법

Country Status (5)

Country Link
US (2) US20010049192A1 (ko)
EP (1) EP0849779A3 (ko)
JP (1) JPH10209082A (ko)
KR (1) KR19980064441A (ko)
TW (1) TW461042B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547934B2 (en) 1998-05-18 2003-04-15 Applied Materials, Inc. Reduction of metal oxide in a dual frequency etch chamber
US6297147B1 (en) 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
US6355571B1 (en) 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US20010049181A1 (en) 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
US7053002B2 (en) * 1998-12-04 2006-05-30 Applied Materials, Inc Plasma preclean with argon, helium, and hydrogen gases
US7014887B1 (en) 1999-09-02 2006-03-21 Applied Materials, Inc. Sequential sputter and reactive precleans of vias and contacts
SG90747A1 (en) * 1999-09-02 2002-08-20 Applied Materials Inc Method of pre-cleaning dielectric layers of substrates
US6794311B2 (en) 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
JP4673290B2 (ja) 2003-02-14 2011-04-20 アプライド マテリアルズ インコーポレイテッド 水素含有ラジカルによる未変性酸化物の洗浄

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262473A (ja) * 1987-04-21 1988-10-28 Mitsubishi Electric Corp プラズマｃｖｄ装置
DE68926656T2 (de) * 1988-11-21 1996-11-28 Toshiba Kawasaki Kk Verfahren zum Herstellen eines Halbleiterbauelementes
JPH02194179A (ja) * 1989-01-23 1990-07-31 Ishikawajima Harima Heavy Ind Co Ltd 成膜装置
JPH02205321A (ja) * 1989-02-03 1990-08-15 Fujitsu Ltd 半導体装置の製造方法
US5043299B1 (en) * 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
JPH04171744A (ja) * 1990-11-02 1992-06-18 Mitsubishi Electric Corp 半導体装置の製造方法
FR2670693B1 (fr) * 1990-12-20 1993-04-16 Dutartre Didier Procede pour nettoyer la surface d'un substrat par plasma.
JPH04259218A (ja) * 1991-02-14 1992-09-14 Matsushita Electric Ind Co Ltd 配線基板の表面処理方法
US6152070A (en) * 1996-11-18 2000-11-28 Applied Materials, Inc. Tandem process chamber
US6346489B1 (en) * 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
US6569257B1 (en) * 2000-11-09 2003-05-27 Applied Materials Inc. Method for cleaning a process chamber

Also Published As

Publication number Publication date
EP0849779A2 (en) 1998-06-24
EP0849779A3 (en) 1998-07-22
US20010049192A1 (en) 2001-12-06
US20030168736A1 (en) 2003-09-11
TW461042B (en) 2001-10-21
JPH10209082A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JP4642225B2 (ja) 半導体ウエハのｕｈｖと両立する原位置で事前メタライゼーション清浄化およびメタライゼーション
US7208411B2 (en) Method of depositing metal film and metal deposition cluster tool including supercritical drying/cleaning module
KR100661194B1 (ko) 플라즈마 처리에 의한 기판으로부터의 산화물 또는 다른 환원가능한 오염물의 제거 방법
KR101956347B1 (ko) 콘택 세정을 위한 방법들
US6013574A (en) Method of forming low resistance contact structures in vias arranged between two levels of interconnect lines
EP1099776A1 (en) Plasma cleaning step in a salicide process
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
US5918150A (en) Method for a chemical vapor deposition of copper on an ion prepared conductive surface
US6872652B2 (en) Method of cleaning an inter-level dielectric interconnect
US5909637A (en) Copper adhesion to a diffusion barrier surface and method for same
KR100413481B1 (ko) 반도체 소자의 구리 박막 증착 장비
KR19980064441A (ko) 전도물질을 반도체 소자 표면에 선택적으로 결합시키는 방법
US20070278611A1 (en) Modified Facet Etch to Prevent Blown Gate Oxide and Increase Etch Chamber Life
JP2882339B2 (ja) タングステンｃｖｄ反応室内のエッチング方法
TWI451493B (zh) 低介電常數材料與金屬製程整合方法
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
KR100351237B1 (ko) 반도체소자의구리금속배선형성장치및이를이용한구리금속배선형성방법
KR101180977B1 (ko) 콘택 형성 동안에 콘택홀 폭 증가를 방지하는 방법
US6228209B1 (en) Equipment for forming a glue layer of an opening
US7517802B2 (en) Method for reducing foreign material concentrations in etch chambers
JP2000082681A (ja) 半導体装置の製造方法
KR100351906B1 (ko) 반도체 소자의 제조 방법
US20240167148A1 (en) Methods of removing metal oxide using cleaning plasma
KR100230397B1 (ko) 플라즈마 드라이 클리닝방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid