JP2002217546A - 回路形成基板および回路形成基板の製造方法 - Google Patents

回路形成基板および回路形成基板の製造方法

Info

Publication number
JP2002217546A
JP2002217546A JP2001007338A JP2001007338A JP2002217546A JP 2002217546 A JP2002217546 A JP 2002217546A JP 2001007338 A JP2001007338 A JP 2001007338A JP 2001007338 A JP2001007338 A JP 2001007338A JP 2002217546 A JP2002217546 A JP 2002217546A
Authority
JP
Japan
Prior art keywords
substrate
core
circuit
substrate material
multilayering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001007338A
Other languages
English (en)
Other versions
JP3760771B2 (ja
Inventor
Toshihiro Nishii
利浩 西井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001007338A priority Critical patent/JP3760771B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to CNB028000579A priority patent/CN100377630C/zh
Priority to EP02729552A priority patent/EP1353541B1/en
Priority to DE60226406T priority patent/DE60226406D1/de
Priority to US10/221,730 priority patent/US20030113522A1/en
Priority to PCT/JP2002/000133 priority patent/WO2002056655A1/ja
Priority to TW091100516A priority patent/TW517504B/zh
Publication of JP2002217546A publication Critical patent/JP2002217546A/ja
Application granted granted Critical
Publication of JP3760771B2 publication Critical patent/JP3760771B2/ja
Priority to US11/434,931 priority patent/US20060210780A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0278—Polymeric fibers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0293—Non-woven fibrous reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 高密度基板において層間接続の安定性と表層
の銅箔剥離強度を向上させる。 【解決手段】 コア用基板材料と１枚以上のコア用金属
シートを積層するコア積層工程と、前記金属シートを回
路形成してコア用回路形成基板とするコア回路形成工程
と、１枚以上の多層化用金属シートと１枚以上の多層化
用基板材料と１枚以上のコア用回路形成基板を積層する
多層化積層工程と、前記多層化用金属シートを回路形成
する多層化回路形成工程を備え、コア用基板材料と多層
化用基板材料が異なる材料である構成とすることで、コ
ア回路形成基板における層間接続の品質等を安定化する
ことができ、多層化用基板材料を用いて多層化積層を行
うので表層回路の剥離強度等の機械的強度に関する課題
等を解決する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、各種電子機器に利
用される回路形成基板および回路形成基板の製造方法に
関するものである。
【０００２】
【従来の技術】近年の電子機器の小型化・高密度化に伴
って、電子部品を搭載する回路形成基板も従来の片面基
板から両面、多層基板の採用が進み、より多くの回路を
基板上に集積可能な高密度回路形成基板の開発が行われ
ている。
【０００３】高密度回路形成基板においては、従来広く
用いられてきたドリル加工による基板への貫通穴（スル
ーホール）加工とめっきによる層間の接続に代わって、
より高密度で所定の位置で層間の接続を実現できるイン
ナービア構造の回路形成基板が開発されている（たとえ
ば、日刊工業新聞社発行の「表面実装技術」１９９６年
５月号、立花 雅ら著；“樹脂多層基板ＡＬＩＶＨと応
用展開”、特開平６−２６８３４５号公報等）。
【０００４】このような、インナービア構造の新規な基
板においては層間の接続を行うために層間に配置された
穴の中に導電性ペーストを充填する方法や穴内をめっき
する方法等が採用されている。
【０００５】導電性ペーストを用いて層間の接続を行う
際には、導電性ペーストが充填された基板材料を銅箔等
と重ねて積層し加熱加圧により一体化する熱プレス法に
よる積層工程において、基板材料が厚み方向に圧縮され
導電性ペーストと銅箔等が強固に圧接されることが好ま
しく、圧縮性が制御しやすい材料としてアラミド繊維等
の不織布にエポキシ樹脂等を含浸しＢステージ化した材
料等が開発されている。
【０００６】不織布は、その内部を流体が流動する際の
抵抗を制御し易く、以上述べたようなコンセプトに合致
するものである。
【０００７】
【発明が解決しようとする課題】しかしながら高密度回
路形成基板においては回路の線幅およびランドのサイズ
が小さくなり、基板材料と回路あるいはランドの接着強
度を確保することが、回路形成基板の品質信頼性を確保
する上でも重要である。特に近年の携帯機器すなわち携
帯電話や情報端末、ノートパソコン等の電子機器におい
ては、電子部品を実装した回路形成基板に機械的なスト
レスがかかりやすく、電子部品を半田等で実装したラン
ドの接着強度が不十分であると、回路形成基板からラン
ドが剥離し回路が断線する等の問題が消費者の使用にお
いて発生し、高密度な回路形成基板の開発において大き
な課題となっていた。
【０００８】また、上述したような圧縮性を制御し易い
不織布を用いた基板材料においては繊維が不規則に配置
されている構成上回路形成基板上のランドや回路に引き
剥がし方向のストレスが加わった時に、繊維間の結着性
が十分で無いために繊維を含めた形で剥離現象が生じて
しまう。さらに、基板材料への穴加工としてレーザ加工
法を採用しやすい等の理由で不織布を構成する繊維とし
て有機機能、とりわけアラミド繊維を採用したときに基
板材料に用いた樹脂との接着性が不十分になる場合があ
り、引き剥がし方向等のストレスに弱いという欠点があ
った。
【０００９】図３を用いて従来の回路形成基板の製造例
について説明する。
【００１０】まず、図３（ａ）に示すように基板材料２
１の両面にポリエチレンテレフタレートを主体とするフ
ィルム２を熱ロールによるラミネート法にて仮接着した
材料を用意する。
【００１１】基板材料２１はアラミド繊維不織布にエポ
キシ樹脂を含浸し、熱風乾燥（１００〜１５０℃、約５
分間）でＢステージ化したプリプレグである。アラミド
繊維不織布の例としては、パラ系芳香族ポリアミド繊維
（デュポン社“ケブラー”）を主体に用いて湿式の抄造
法により不織布を作成し、熱ロールによる加熱加圧処理
を行った後、加熱処理（約２５０℃３０分）した約１１
０μｍの厚みのシートである。含浸するエポキシ樹脂と
しては、臭素化ビスフェノールＡ型エポキシ樹脂と３官
能エポキシ樹脂からなる混合樹脂等が用いられ、硬化剤
及びメチルエチルケトン等の溶剤とともにワニス状態に
したものを用いることが出来る。
【００１２】次に、図３（ｂ）に示すように、約１５０
μｍの直径のビア穴３をレーザ等の加工法で形成する。
上記した材料構成であれば、炭酸ガスレーザあるいはＹ
ＡＧレーザ高調波を用いて良好な穴形状を得ることが出
来る。
【００１３】次に、図３（ｃ）に示すように導電性ペー
スト４をスキージ等の印刷手段を用いてビア穴３に充填
する。
【００１４】次に、フィルム２を基板材料２１より剥離
し、導電性ペースト４が基板材料２１よりフィルム２の
厚み分程度盛り上がった状態を得て、図３（ｄ）に示す
ように銅箔２２の間に基板材料２１を配置する。
【００１５】次に、熱プレス装置を用いて加熱加圧する
ことにより基板材料２１を圧縮し、図３（ｅ）の構成を
得る。この状態で銅箔２２は基板材料２１に接着され、
基板材料２１の含浸樹脂は硬化物となる。さらに、表裏
の銅箔２２は導電性ペースト４により電気的に接続され
ている。加熱加圧の前後で基板材料２１は約１３０μｍ
の厚みから約１１０μｍの厚みに圧縮された。当然のこ
とながら基板材料２１に含浸した樹脂は図３（ｅ）にお
いて左右方向に流れ出る（図示せず）。この圧縮量と図
３（ｄ）に示す導電性ペースト４の基板材料２１から突
出した量が電気的接続の品質に重要な要件となる。
【００１６】次に、図３（ｆ）に示すように銅箔２２を
エッチング等の方法でパターンニングつまり回路形成を
行って、両面に回路２３を備えた両面回路形成基板を得
た。
【００１７】次に、両面回路形成基板を中央に、その両
側に導電性ペースト４を充填した基板材料２１と銅箔２
２を図３（ｇ）に示すように配置して、加熱加圧するこ
とで図３（ｈ）に示す積層物を得て、表面の銅箔２２を
回路形成して図３（ｉ）に示す４層回路形成基板を得
た。
【００１８】しかしながら、上記の構成の回路形成基板
および回路形成基板の製造方法では以下に述べるような
問題点がある。
【００１９】基板材料２１に不織布を用いているために
加熱加圧時の含浸樹脂の流動を適当に制御でき結果とし
て良好な層間の電気的接続を実現したが、本発明の実施
形態の部分でも説明するが回路２３と基板材料２１の間
の接着強度は必ずしも十分とは言えない。発明者の検討
では、工程条件および含浸樹脂の材料組成にもよるが、
１ｃｍ幅の回路２３を回路形成基板に対し垂直方向に持
ち上げ剥離する強度試験で、１０Ｎ以下の強度しか得ら
れなかった。この数値は微細な回路２３を形成した場合
や、回路２３を部品半田付けのためのランドとして使用
した場合に十分な品質が得られない場合があった。
【００２０】また、基板材料２１に織布を用いた場合で
は後述するが、回路の接着力は得られるものの加熱加圧
時に含浸樹脂が流動する量を制御する事が難しく、加熱
加圧中に含浸樹脂の流動に伴って導電性ペースト４が押
し流されてしまい、層間の接続抵抗の安定性が失われる
場合がある。導電性ペースト４が押し流されるのを防止
するために含浸樹脂の流動性を低下させても、基板材料
２１の加熱加圧時の厚み方向圧縮率が小さくなり層間の
接続抵抗が安定しないという結果になる。
【００２１】さらに、基板材料２１の補強材にガラス繊
維を用いた場合にはレーザ加工でビア穴３を加工する際
に穴径のばらつきが生じやすく、その意味でも層間の接
続抵抗が安定しにくい要因となる。
【００２２】
【課題を解決するための手段】本発明の回路形成基板お
よび回路形成基板の製造方法においては、コア用基板材
料と１枚以上のコア用金属シートを積層するコア積層工
程と、前記金属シートを回路形成してコア用回路形成基
板とするコア回路形成工程と、１枚以上の多層化用金属
シート１枚以上の多層化用基板材料と１枚以上のコア用
回路形成基板を積層する多層化積層工程と、前記多層化
用金属シートを回路形成する多層化回路形成工程を備
え、コア用基板材料と多層化用基板材料が異なる材料で
ある構成としたものである。
【００２３】この本発明によれば、コア用基板材料を用
いてコア回路形成基板を作成することによりコア回路形
成基板における層間接続の品質等を安定化することがで
き、多層化用基板材料を用いて多層化積層を行うので表
層回路の剥離強度等の機械的強度に関する課題等を解決
することが出来る。
【００２４】また、本発明の回路形成基板の製造方法で
は、その製造工程においても最適材料の使用により積層
工程での熱プレス条件等を比較的広い範囲で設定できる
などの利点があり、回路形成基板の品質、信頼性、コス
ト等の面から総合的な効果を発揮するものである。
【００２５】
【発明の実施の形態】本発明の請求項１に記載の発明
は、コア用基板材料と１枚以上のコア用金属シートを積
層するコア積層工程と、前記金属シートを回路形成して
コア用回路形成基板とするコア回路形成工程と、１枚以
上の多層化用金属シートと１枚以上の多層化用基板材料
と１枚以上のコア用回路形成基板を積層する多層化積層
工程と、前記多層化用金属シートを回路形成する多層化
回路形成工程を備え、コア用基板材料と多層化用基板材
料が異なる材料であることを特徴とする回路形成基板の
製造方法としたものであり、コア用基板材料を用いてコ
ア回路形成基板を作成することによりコア回路形成基板
における積層工程での基板材料被圧縮性等の要件を満た
して層間接続の品質等を安定化することができ、多層化
用基板材料を用いて多層化積層を行うので表層回路の剥
離強度等の機械的強度に関する課題等を解決することが
出来る等の作用を有する。
【００２６】本発明の請求項２に記載の発明は、多層化
積層工程と多層化回路形成工程を複数回繰り返すことを
特徴とする請求項１記載の回路形成基板の製造方法とし
たものであり、例えば４層以上の回路形成基板の製造に
ついて本発明の内容が適用できる等の作用を有する。
【００２７】本発明の請求項３に記載の発明は、コア用
基板材料が少なくとも補強材と樹脂材料からなり、補強
材が不織布であることを特徴とする請求項１記載の回路
形成基板の製造方法としたものであり、積層工程におい
て含浸樹脂の流動性等を制御でき、基板材料の厚み方向
での被圧縮性と導電性ペーストの流れ防止を両立し層間
の接続を高品質に実現できる等の作用を有する。
【００２８】本発明の請求項４に記載の発明は、多層化
用基板材料が少なくとも補強材と樹脂材料からなり、補
強材が織布であることを特徴とする請求項１記載の回路
形成基板の製造方法としたものであり、表層の回路に剥
離方向の力あるいはストレスが加わった際に、織布が破
断あるいは破壊しにくく、回路の剥離強度等の機械的強
度が向上する等の効果を有する。
【００２９】本発明の請求項５に記載の発明は、コア用
基板材料が少なくとも補強材と樹脂材料からなり、補強
材がアラミド繊維を主体とすることを特徴とする請求項
１記載の回路形成基板の製造方法としたものであり、レ
ーザ加工等の穴加工性が良く層間の接続抵抗が安定する
等の効果を有する。
【００３０】本発明の請求項６に記載の発明は、多層化
用基板材料が少なくとも補強材と樹脂材料からなり、補
強材がガラス繊維を主体とすることを特徴とする請求項
１記載の回路形成基板の製造方法としたものであり、ガ
ラス繊維の機械的強度が高いために、回路形成基板の剛
性が向上する等の効果を有する。
【００３１】本発明の請求項７に記載の発明は、コア用
基板材料と多層化用基板材料のどちらかあるいは両方に
層間接続手段を備えることを特徴とする請求項１記載の
回路形成基板の製造方法としたものであり、層間接続手
段による層間接続がコア回路形成基板の作成および多層
回路形成基板を作成する積層工程で安定して実現でき、
各層が独立した構成で層間接続を形成できている、いわ
ゆるインナービアホール構成の多層回路形成基板が製造
可能になる等の効果を有する。
【００３２】本発明の請求項８に記載の発明は、層間接
続手段がコア用基板材料あるいは多層化用基板材料に貫
通あるいは非貫通の穴を加工した後に導電性ペーストを
充填したものであることを特徴とする請求項７記載の回
路形成基板の製造方法としたものであり、上記したイン
ナービアホール構成を効率的に実現し、コア用基板材料
の被圧縮性によりコア回路形成基板では高品質な層間接
続を実現し、多層回路形成基板においては多層用基板材
料との組み合わせにより表層の回路について剥離強度の
向上と高品質な層間接続を両立できる等の作用を有す
る。
【００３３】本発明の請求項９に記載の発明は、層間接
続手段がコア用基板材料あるいは多層化用基板材料にコ
ア積層工程あるいは多層化積層工程の後に貫通あるいは
非貫通の穴を加工し、前記穴内にめっきをしたものであ
ることを特徴とする請求項７記載の回路形成基板の製造
方法としたものであり、回路形成基板の表層において微
細な穴内にめっきをした部分の剥離強度を向上でき、高
密度回路形成基板においても信頼性を高めることが出
来、部品実装の信頼性が向上する等の作用を有する。
【００３４】本発明の請求項１０に記載の発明は、コア
用金属シートと多層化金属シートのどちらかもしくは両
方が金属箔からなることを特徴とする請求項１記載の回
路形成基板の製造方法としたものであり、純度や展性に
優れる圧延金属箔や表面を粗化して接着性を向上しやす
い電解金属箔を用いることが出来、回路形成基板の微細
化に対向した厚みのシートが得られる等の作用を有す
る。なお、金属箔の例としては銅箔が電気伝導性やコス
トおよび箔の形成やエッチング性等の観点から好まし
く、極薄箔（例えば１０μｍ以下の箔厚）に対してはア
ルミ箔等のセパレータを用いることも出来る。
【００３５】本発明の請求項１１に記載の発明は、１枚
以上のコア用基板材料と１層以上の回路と１枚以上の多
層化用基板材料を含む積層物であり、コア用基板材料と
多層化用基板材料が異なる材料であることを特徴とする
回路形成基板としたものであり、コア用基板材料を用い
てコア回路形成基板を作成することによりコア回路形成
基板における積層工程での基板材料被圧縮性等の要件を
満たして層間接続の品質等を安定化することができ、多
層化用基板材料を用いて多層化積層を行うので表層回路
の剥離強度等の機械的強度に関する課題を解決すること
が出来る等の作用を有する。
【００３６】本発明の請求項１２に記載の発明は、コア
用基板材料が少なくとも補強材と樹脂材料からなり、補
強材が不織布であることを特徴とする請求項１１記載の
回路形成基板としたものであり、不織布の使用により層
間接続が高品質となり、内層の層間絶縁層厚みが安定に
なる等の作用を有する。
【００３７】本発明の請求項１３に記載の発明は、多層
化用基板材料が少なくとも補強材と樹脂材料からなり、
補強材が織布であることを特徴とする請求項１１記載の
回路形成基板としたものであり、表層の回路に剥離方向
の力あるいはストレスが加わった際に、織布が破断ある
いは破壊しにくく、回路の剥離強度等の機械的強度が向
上する等の効果を有する。
【００３８】本発明の請求項１４に記載の発明は、コア
用基板材料が少なくとも補強材と樹脂材料からなり、補
強材がアラミド繊維を主体とすることを特徴とする請求
項１１記載の回路形成基板としたものであり、レーザ加
工性が良く層間接続が高品質になり、アラミド繊維の軽
量、耐熱性等の利点を活用できる等の作用を有する。
【００３９】本発明の請求項１５に記載の発明は、多層
化用基板材料が少なくとも補強材と樹脂材料からなり、
補強材がガラス繊維を主体とすることを特徴とする請求
項１１記載の回路形成基板としたものであり、ガラス繊
維の機械的強度が高いために、剛性の高い回路形成基板
が得られる等の作用を有する。
【００４０】本発明の請求項１６に記載の発明は、コア
用基板材料と多層化用基板材料のどちらかあるいは両方
に層間接続手段を備えることを特徴とする請求項１１記
載の回路形成基板としたものであり、各層が独立した構
成で層間接続を形成できている、いわゆるインナービア
ホール構成で多層回路形成基板が実現でき、層間の接続
も高信頼性となる等の効果を有する。
【００４１】本発明の請求項１７に記載の発明は、層間
接続手段がコア用基板材料あるいは多層化用基板材料に
貫通あるいは非貫通の穴を加工した後に導電性ペースト
を充填したものであることを特徴とする請求項１６記載
の回路形成基板としたものであり、上記したインナービ
アホール構成を高品質に実現できる等の作用を有する。
【００４２】本発明の請求項１８に記載の発明は、層間
接続手段がコア用基板材料あるいは多層化用基板材料に
コア積層工程あるいは多層化積層工程の後に貫通あるい
は非貫通の穴を加工し、前記穴内にめっきをしたもので
あることを特徴とする請求項１６記載の回路形成基板と
したものであり、回路形成基板の表層において微細な穴
内にめっきをした部分の剥離強度を向上でき、信頼性の
高い高密度回路形成基板が得られ、部品実装の信頼性が
向上する等の作用を有する。
【００４３】以下、本発明の実施の形態について、図１
から図２を用いて説明する。
【００４４】（実施の形態１）図１（ａ）〜（ｉ）は本
発明の第１の実施の形態における回路形成基板の製造方
法および製造装置を示す工程断面図である。
【００４５】まず、図１（ａ）に示すようにコア用基板
材料１の両面のポリエチレンテレフタレートを主体とす
るフィルム２を熱ロールによるラミネート法にて仮接着
した材料を用意する。
【００４６】コア用基板材料１はアラミド繊維不織布と
エポキシ樹脂を主体とする、プリプレグと呼ばれる材料
である。
【００４７】次に、図１（ｂ）に示すように、約１５０
μｍの直径のビア穴３をレーザ等の加工法で形成する。
上記した材料構成であれば、炭酸ガスレーザあるいはＹ
ＡＧレーザ高調波を用いて良好な穴形状を得ることが出
来る。
【００４８】次に、図１（ｃ）に示すように導電性ペー
スト４をスキージ等の印刷手段を用いてビア穴３に充填
する。
【００４９】好ましい導電性ペースト４の例としては銅
を主体とする導電性粒子を熱硬化性樹脂としてのエポキ
シ樹脂、硬化剤、有機溶剤、分散剤等からなるバインダ
ー成分に分散させたものである。
【００５０】上記組成のうち、硬化剤、有機溶剤、非導
電性粒子、分散剤は添加物として添加の有無あるいは分
量を所定に選択することが出来る。
【００５１】また、具体的な導電性ペースト組成の一例
として、エポキシ樹脂としてビスフェノールＡ型エポキ
シ樹脂、硬化剤としてアミンアダクト硬化剤、溶剤とし
てブチルカルビトールアセタート等の高沸点溶剤、分散
剤として、リン酸エステル系界面活性剤等があげられ
る。
【００５２】次に、フィルム２を基板材料１より剥離
し、導電性ペースト４が基板材料２１よりフィルム２の
厚み分程度盛り上がった状態を得て、図１（ｄ）に示す
ようにコア用銅箔５の間にコア用基板材料１を配置す
る。
【００５３】次に、熱プレス装置を用いて加熱加圧する
ことによりコア用基板材料１を圧縮し、図１（ｅ）の構
成を得る。この状態でコア用銅箔５はコア用基板材料１
に接着され、コア用基板材料１の含浸樹脂は硬化物とな
る。さらに、表裏のコア用銅箔５は導電性ペースト４に
より電気的に接続されている。加熱加圧の前後でコア用
基板材料１は約１３０μｍの厚みから約１１０μｍの厚
みに圧縮された。当然のことながらコア用基板材料１に
含浸した樹脂は図１（ｅ）において左右方向に流れ出る
（図示せず）。この圧縮量と図１（ｄ）に示す導電性ペ
ースト４のコア用基板材料２１から突出した量が電気的
接続の品質に重要な要件となる。
【００５４】次に、図１（ｆ）に示すようにコア用銅箔
５をエッチング等の方法でパターンニングつまり回路形
成を行って、両面にコア回路６を備えたコア用回路形成
基板としての両面回路形成基板を得た。
【００５５】次に、両面回路形成基板を中央に、その両
側に導電性ペースト４を充填した多層化用基板材料７と
多層化用銅箔８を図１（ｇ）に示すように配置して、加
熱加圧することで図１（ｈ）に示す積層物を得て、表面
の多層化銅箔２２を回路形成して図１（ｉ）に示す４層
回路形成基板を得た。
【００５６】次に図２を用いてコア用基板材料と多層化
用基板材料について説明する。
【００５７】発明の内容を限定するものではないが、コ
ア用基板材料の例としては未硬化分を含むシート状の樹
脂材料を用いることができ、より好ましい例としては無
機質もしくは有機質の補強材と熱硬化樹脂の複合材料が
挙げられる。
【００５８】図２（ａ）にコア用基板材料の一例につい
て示す。
【００５９】コア用基板材料１はアラミド繊維不織布と
エポキシ樹脂を主体とする、プリプレグと呼ばれる材料
である。発明の内容を限定するものではないが、コア用
基板材料の例としては、アラミド繊維不織布にエポキシ
樹脂を含浸し、熱風乾燥（１００〜１５０℃、約５分
間）でＢステージ化したプリプレグである。アラミド繊
維不織布の例としては、パラ系芳香族ポリアミド繊維
（デュポン社“ケブラー”）を主体に用いて湿式の抄造
法により不織布を作成し、熱ロールによる加熱加圧処理
を行った後、加熱処理（約２５０℃、３０分）したシー
トである。含浸するエポキシ樹脂としては、臭素化ビス
フェノールＡ型エポキシ樹脂と３官能エポキシ樹脂から
なる混合樹脂等が用いられ、硬化剤及びメチルエチルケ
トン等の溶剤ともにワニス状態にしたものを用い、樹脂
含浸の後に熱風乾燥を行った。乾燥後の樹脂含浸量は５
２ｗｔ％、プリプレグ厚みが１２０μｍであった。
【００６０】図２（ａ）に示すように、コア用基板材料
１にはアラミド繊維１１が、概略均一に分布している。
これは、不織布に溶剤等で低粘度化した樹脂を含浸した
際に、吸水性の良いシート材料に水をしみ込ませたよう
に、不織布に樹脂が吸い込まれるような様態で含浸がな
されるためである。このようなコア用基板材料１におい
ては、図２（ａ）中で上下方向に加熱加圧された際に横
方向に樹脂が溶融し流動する際に、その流動抵抗が大き
い。そのため、本実施の形態で説明したように導電性ペ
ースト４がビア穴３から流れ出しにくく、導電性ペース
ト４の圧縮が効率的に行われ、導電性ペースト４による
層間の電気的接続が安定化するものである。アラミド繊
維１１は、レーザによる穴加工性や比重が小さい等の点
で好ましい材料である。
【００６１】しかしながら、図２（ｄ）に示すようにコ
ア用基板材料１に回路１３が接着された状態では、回路
１３の直下にアラミド繊維１１が存在するために、アラ
ミド繊維１１とコア用基板材料１中の含浸樹脂の接着性
が不十分な時に回路１３を引き剥がすようなストレスが
印加された時に、アラミド繊維１１と含浸樹脂の界面で
剥離が発生し、回路に含浸樹脂とアラミド繊維１１が接
着された状態でコア用基板材料内部に破壊が起こる、い
わゆるバルク破壊モードにより、コア用基板材料１から
回路１３が比較的弱いストレスで引き剥がされる場合が
ある。すなわち、回路１３の剥離強度不足という問題が
発生する。アラミド繊維１１は樹脂材料との接着が比較
的難しい材料であり、上記した問題が起こりやすい。ま
た、ガラス繊維を用いた場合にも同様の課題がある。そ
のため、通常は繊維の表面をコロナ処理やプラズマ処理
にて改質したり、シランカップリング剤の繊維への塗布
等の接着性向上の手段を実施するが、近年の高密度回路
形成基板においては、その効果は十分なものとは言えな
い。
【００６２】図２（ｂ）に多層化用基板材料の一例につ
いて示す。本発明の内容を限定するものではないが、多
層化用基板材料の例として未硬化分を含むシート状の樹
脂材料を用いることができ、より好ましい例としては無
機質もしくは有機質の補強材と熱硬化樹脂の複合材料が
挙げられる。
【００６３】しかし、本発明の内容ではコア用基板材料
はコア回路形成基板の製造に適した材料を選択し、多層
化用基板材料には多層化回路形成基板の製造に適した材
料を用いるものであるから、本実施形態に説明するよう
に両者の組成あるいは性状は異なるものである。
【００６４】図２（ｂ）に示す多層化用基板材料の例と
しては、無機質補強材としてガラス繊維１２にフィラメ
ント径４．６ミクロンのＥ−ガラスを１インチ当たり
４．４の撚り数のものを用いて、図２（ｃ）のように織
布として織り込んだものを使用した。熱硬化樹脂には、
エポキシ樹脂として、シェルエポン（Ｓｈｅｌｌ ＥＰ
ＯＮ １１５１ Ｂ６０）、ガラス転移点１８０℃のも
のを用いた。この樹脂に希釈溶剤として、メチルエチル
ケトン（ＭＥＫ）を使用して樹脂含浸を行い、乾燥工程
を実施してプリプレグ化した。乾燥後の樹脂量は、ガラ
スクロスに対して約３０ｗｔ％であった。乾燥後のプリ
プレグ厚みは約１２０μｍであった。
【００６５】上記したような多層化用基板材料において
は、図２（ｂ）で示すように、ガラス繊維１２からなる
織布の上下に樹脂層が形成される構成となる。これは、
不織布の場合と異なり織布には溶剤等で低粘度化した樹
脂を含浸した際に、樹脂を吸い込む性質が無く、含浸さ
れた樹脂は織布の中に一部しみ込むが、その多くは織布
の上下に樹脂層を形成するからである。このような構成
の多層化用基板材料では、上下方向に加熱加圧された際
に横方向に樹脂が溶融し流動する際に、その流動抵抗が
小さい。すなわち織布上下の樹脂量は流動を妨げる繊維
が無いために図２（ｂ）中の横方向に動きやすいからで
ある。そのため、導電性ペースト４がビア穴３から流れ
出す場合があり、導電性ペースト４の基板材料厚み方向
の圧縮が効率的に行われずに、導電性ペースト４による
層間の電気的接続が不安定化する場合がある。すなわ
ち、導電性ペーストによる層間接続は前記したコア用基
板材料の方が有利であると言える。また、ガラス繊維１
２は、レーザによる穴加工性にやや難しさがあり、穴径
がばらつき、層間接続抵抗を不安定にする場合がある。
【００６６】しかしながら、図２（ｅ）に示すように、
多層化用基板材料７に回路１３が接着されている場合に
ついては、図２（ｄ）の場合と異なり、回路１３の直下
は樹脂層であり、ガラス繊維１２は存在しないため多層
化用基板材料の内部でバルク破壊モードが発生しにく
く、図２（ｃ）に示すようにガラス繊維１２は織布とし
て織り込まれているので繊維同士がばらけることも少な
い、結果として回路１３の剥離強度、すなわち回路１３
を引き剥がすストレスについては限界値が大きいもので
ある。
【００６７】以上述べたように、コア用基板材料１と多
層化用基板材料７については、その得失が特徴的なもの
がある。
【００６８】その得失を図１に示した回路形成基板につ
いて適用すると、両面回路形成基板すなわちコア用回路
形成基板においては、導電性ペースト４の圧縮は図１
（ｄ）に示した導電性ペースト４のコア用基板材料１か
らの盛り上がり量とコア用基板材料１が加熱加圧されて
その厚み方向に圧縮されることでしか得られない。よっ
て、導電性ペースト４の圧縮効率のよい基板材料を使用
する必要がある。一方では図１（ｉ）に４層の回路形成
基板となった様態を見てもわかるように、コア回路６は
その外側の多層化用基板材料７でカバーされており、コ
ア回路６に剥離方向のストレスが直接加わる可能性は少
ない。よって、上述したアラミド繊維不織布を用いたコ
ア用基板材料が適しているのである。
【００６９】さらに、多層化用基板材料７は図１（ｇ）
に示されるようにコア回路６の凸状形状の上に導電性ペ
ースト４が配置される様態で積層されるので、コア回路
６の厚み分だけ導電性ペースト４の圧縮量が図１（ｄ）
のコア用基板材料１より大きくなり、導電性ペースト４
は積層時に圧縮されやすく、層間の接続安定性も得やす
いものである。
【００７０】しかし、図１（ｉ）に見られるように多層
化回路９は最外層に位置するために剥離方向のストレス
を受ける場合があり、引き剥がしストレスに耐えうる材
料を選択する必要があり、導電性ペースト４の圧縮性よ
り多層化回路９の引き剥がし強度の高い基板材料とし
て、上述したガラス織布を用いた多層化用基板材料７が
適しているのである。また、引き剥がし強度が高いこと
は、導電性ペースト４と多層化回路９の間の電気的接続
も高品質に出来るものである。さらに、ガラス繊維は吸
湿量が極めて少ないあるいはほとんど無いので、回路形
成基板の外部からの水分進入についても有利なものとな
る。
【００７１】以上説明した本発明の実施の形態では、コ
ア用回路形成基板を１枚使用して、その外側にプリプレ
グおよび銅箔を配置する構成について説明したが、多層
化用基板材料を用いて２枚の両面回路形成基板を製作
し、その間にコア用基板材料プリプレグを１枚ないし複
数枚配置する構成や、１枚のコア形成基板の片側にプレ
プレグおよび銅箔を配置する構成および以上述べたよう
な構成を繰り返しあるいは組み合わせて４層未満や４層
以上の回路形成基板を製造することも可能である。
【００７２】また、コア用基板材料にガラス繊維不織布
を用いる構成や、多層化用基板材料にアラミド織布を用
いる構成も採用でき、その他の有機繊維材料および無機
繊維材料も必要に応じて選択することができる。
【００７３】さらに、以上説明した実施の形態１につい
ては貫通穴に対しての例を述べたが、ビルドアップ基板
に用いられるような非貫通の穴や導電性ペーストに代え
てめっきを層間接続手段に用いた場合に対しても本発明
は有効なものであり、回路形成基板の外層材料に対する
要求と内層材料に対する要求が異なる場合に最適な材料
選択をするということが本発明の趣旨である。
【００７４】また、材料のみを最適化するだけでなく、
プロセス条件の最適化も有効である。一例として、コア
用基板材料を加熱加圧して成型硬化させる時の条件と多
層化用基板材料を加熱加圧するときの条件、すなわち加
熱温度、昇温、降温スピード、タイミング、加圧力等を
それぞれ最適化することも有効であり、本実施の形態で
は、多層化用基板材料の補強材にガラス織布を使用した
ので含浸樹脂の流動性を抑えるために昇温のスピードを
下げることが有効である。発明者の実験ではコア用基板
材料では１分間に約６℃のスピードで室温から１８０℃
まで昇温し、多層化用基板材料を成型硬化する際は１分
間に約３℃のスピードとすることで好ましい結果を得
た。
【００７５】
【発明の効果】以上のように本発明の回路形成基板およ
び回路形成基板の製造方法は、コア用基板材料と１枚以
上のコア用金属シートを積層するコア積層工程と、前記
金属シートを回路形成してコア用回路形成基板とするコ
ア回路形成基板と、１枚以上の多層化用金属シートと１
枚以上の多層化用基板材料と１枚以上のコア用回路形成
基板を積層する多層化積層工程と、前記多層化用金属シ
ートを回路形成する多層化回路形成工程を備え、コア用
基板材料と多層化用基板材料が異なる材料である構成と
することで、コア回路形成基板における層間接続の品質
等を安定化することができ、多層化用基板材料を用いて
多層化積層を行うので表層回路の剥離強度等の機械的強
度に関する課題等を解決することが出来る。
【００７６】また、本発明の回路形成基板の製造方法で
は、その製造工程においても最適材料の使用により積層
工程での熱プレス条件等を比較的広い範囲で設定できる
などの利点があり、回路形成基板の品質、信頼性、コス
ト等の面から総合的な効果を発揮するものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の回路形成基板の製
造方法を示す工程断面図
【図２】本発明の第１の実施の形態における基板材料を
示す断面図
【図３】従来の回路形成基板の製造方法を示す工程断面
図
【符号の説明】
１ コア用基板材料 ２ フィルム ３ ビア穴 ４ 導電性ペースト ５ コア用銅箔 ６ コア回路 ７ 多層化用基板材料 ８ 多層化用銅箔 ９ 多層化回路 １１ アラミド繊維 １２ ガラス繊維 １３ 回路 ２１ 基板材料 ２２ 銅箔 ２３ 回路

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 コア用基板材料と１枚以上のコア用金属
    シートを積層するコア積層工程と、前記金属シートを回
    路形成してコア用回路形成基板とするコア回路形成工程
    と、１枚以上の多層化用金属シートと１枚以上の多層化
    用基板材料と１枚以上のコア用回路形成基板を積層する
    多層化積層工程と、前記多層化用金属シートを回路形成
    する多層化回路形成工程を備え、コア用基板材料と多層
    化用基板材料が異なる材料であることを特徴とする回路
    形成基板の製造方法。
  2. 【請求項２】 多層化積層工程と多層化回路形成工程を
    複数回繰り返すことを特徴とする請求項１記載の回路形
    成基板の製造方法。
  3. 【請求項３】 コア用基板材料が少なくとも補強材と樹
    脂材料からなり、補強材が不織布であることを特徴とす
    る請求項１記載の回路形成基板の製造方法。
  4. 【請求項４】 多層化用基板材料が少なくとも補強材と
    樹脂材料からなり、補強材が織布であることを特徴とす
    る請求項１記載の回路形成基板の製造方法。
  5. 【請求項５】 コア用基板材料が少なくとも補強材と樹
    脂材料からなり、補強材がアラミド繊維を主体とするこ
    とを特徴とする請求項１記載の回路形成基板の製造方
    法。
  6. 【請求項６】 多層化用基板材料が少なくとも補強材と
    樹脂材料からなり、補強材がガラス繊維を主体とするこ
    とを特徴とする請求項１記載の回路形成基板の製造方
    法。
  7. 【請求項７】 コア用基板材料と多層化用基板材料のど
    ちらかあるいは両方に層間接続手段を備えることを特徴
    とする請求項１記載の回路形成基板の製造方法。
  8. 【請求項８】 層間接続手段がコア用基板材料あるいは
    多層化用基板材料に貫通あるいは非貫通の穴を加工した
    後に導電性ペーストを充填したものであることを特徴と
    する請求項７記載の回路形成基板の製造方法。
  9. 【請求項９】 層間接続手段がコア用基板材料あるいは
    多層化用基板材料にコア積層工程あるいは多層化積層工
    程の後に貫通あるいは非貫通の穴を加工し、前記穴内に
    めっきをしたものであることを特徴とする請求項７記載
    の回路形成基板の製造方法。
  10. 【請求項１０】 コア用金属シートと多層化金属シート
    のどちらかもしくは両方が金属箔からなることを特徴と
    する請求項１記載の回路形成基板の製造方法。
  11. 【請求項１１】 １枚以上のコア用基板材料と１層以上
    の回路と１枚以上の多層化用基板材料を含む積層物であ
    り、コア用基板材料と多層化用基板材料が異なる材料で
    あることを特徴とする回路形成基板。
  12. 【請求項１２】 コア用基板材料が少なくとも補強材と
    樹脂材料からなり、補強材が不織布であることを特徴と
    する請求項１１記載の回路形成基板。
  13. 【請求項１３】 多層化用基板材料が少なくとも補強材
    と樹脂材料からなり、補強材が織布であることを特徴と
    する請求項１１記載の回路形成基板。
  14. 【請求項１４】 コア用基板材料が少なくとも補強材と
    樹脂材料からなり、補強材がアラミド繊維を主体とする
    ことを特徴とする請求項１１記載の回路形成基板。
  15. 【請求項１５】 多層化用基板材料が少なくとも補強材
    と樹脂材料からなり、補強材がガラス繊維を主体とする
    ことを特徴とする請求項１１記載の回路形成基板。
  16. 【請求項１６】 コア用基板材料と多層化用基板材料の
    どちらかあるいは両方に層間接続手段を備えることを特
    徴とする請求項１１記載の回路形成基板。
  17. 【請求項１７】 層間接続手段がコア用基板材料あるい
    は多層化用基板材料に貫通あるいは非貫通の穴を加工し
    た後に導電性ペーストを充填したものであることを特徴
    とする請求項１６記載の回路形成基板。
  18. 【請求項１８】 層間接続手段がコア用基板材料あるい
    は多層化用基板材料にコア積層工程あるいは多層化積層
    工程の後に貫通あるいは非貫通の穴を加工し、前記穴内
    にめっきをしたものであることを特徴とする請求項１６
    記載の回路形成基板。
JP2001007338A 2001-01-16 2001-01-16 回路形成基板および回路形成基板の製造方法 Expired - Fee Related JP3760771B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001007338A JP3760771B2 (ja) 2001-01-16 2001-01-16 回路形成基板および回路形成基板の製造方法
EP02729552A EP1353541B1 (en) 2001-01-16 2002-01-11 Circuit board and production method therefor
DE60226406T DE60226406D1 (de) 2001-01-16 2002-01-11 Leiterplatte und verfahren zu ihrer herstellung
US10/221,730 US20030113522A1 (en) 2001-01-16 2002-01-11 Circuit board and production method therefor
CNB028000579A CN100377630C (zh) 2001-01-16 2002-01-11 电路基板及其制造方法
PCT/JP2002/000133 WO2002056655A1 (fr) 2001-01-16 2002-01-11 Carte de circuit imprime et son procede de fabrication
TW091100516A TW517504B (en) 2001-01-16 2002-01-15 Circuit board and a method of manufacturing the same
US11/434,931 US20060210780A1 (en) 2001-01-16 2006-05-17 Circuit board and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001007338A JP3760771B2 (ja) 2001-01-16 2001-01-16 回路形成基板および回路形成基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005320403A Division JP2006086544A (ja) 2005-11-04 2005-11-04 回路形成基板および回路形成基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002217546A true JP2002217546A (ja) 2002-08-02
JP3760771B2 JP3760771B2 (ja) 2006-03-29

Family

ID=18875101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001007338A Expired - Fee Related JP3760771B2 (ja) 2001-01-16 2001-01-16 回路形成基板および回路形成基板の製造方法

Country Status (7)

Country Link
US (2) US20030113522A1 (ja)
EP (1) EP1353541B1 (ja)
JP (1) JP3760771B2 (ja)
CN (1) CN100377630C (ja)
DE (1) DE60226406D1 (ja)
TW (1) TW517504B (ja)
WO (1) WO2002056655A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288087A (ja) * 2006-04-20 2007-11-01 Matsushita Electric Ind Co Ltd 回路基板の製造方法
TWI393506B (zh) * 2011-04-27 2013-04-11 Panasonic Corp 配線基板之製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050019214A (ko) * 2003-08-18 2005-03-03 한국과학기술원 내장형 커패시터용 폴리머/세라믹 복합 페이스트 및 이를이용한 커패시터 제조방법
TWI272887B (en) * 2005-12-09 2007-02-01 High Tech Comp Corp Printed circuit board and manufacturing method thereof
CN1993018A (zh) * 2005-12-26 2007-07-04 宏达国际电子股份有限公司 印刷电路板及其制造方法
US7523545B2 (en) 2006-04-19 2009-04-28 Dynamic Details, Inc. Methods of manufacturing printed circuit boards with stacked micro vias
JP5302635B2 (ja) * 2008-11-13 2013-10-02 パナソニック株式会社 多層配線基板
JP5749235B2 (ja) * 2012-09-25 2015-07-15 パナソニック株式会社 回路部品内蔵基板の製造方法
JP5942261B2 (ja) * 2012-09-28 2016-06-29 パナソニックＩｐマネジメント株式会社 プリプレグ、金属張積層板、プリント配線板
KR20150025245A (ko) * 2013-08-28 2015-03-10 삼성전기주식회사 인쇄회로기판용 동박 적층판 및 그의 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698136A (en) * 1980-01-08 1981-08-07 Kanegafuchi Chem Ind Co Ltd Continuous manufacture of laminated substance
US4513055A (en) * 1981-11-30 1985-04-23 Trw Inc. Controlled thermal expansion composite and printed circuit board embodying same
US4501787A (en) * 1983-04-29 1985-02-26 Westinghouse Electric Corp. Flame retardant B-staged epoxy resin prepregs and laminates made therefrom
US4963425A (en) * 1985-03-05 1990-10-16 Unisys Corporation Printed wiring board substrate for surface mounted components
DE3873896T2 (de) * 1987-12-23 1993-02-04 Mitsubishi Gas Chemical Co Laminiermaterial fuer gedruckte schaltungsplatte mit niedriger dielektrizitaetskonstanten.
US5045381A (en) * 1988-09-30 1991-09-03 Hitachi, Ltd. Thermosetting resin composition, printed circuit board using the resin composition and process for producing printed circuit board
JPH02197190A (ja) * 1989-01-26 1990-08-03 Shin Kobe Electric Mach Co Ltd 多層印刷配線板
JPH07120858B2 (ja) * 1990-03-30 1995-12-20 株式会社日立製作所 多層プリント回路板およびその製造方法
TW210422B (ja) * 1991-06-04 1993-08-01 Akzo Nv
US5284548A (en) * 1993-03-03 1994-02-08 Microelectronics And Computer Technology Corporation Process for producing electrical circuits with precision surface features
EP0755979A3 (en) * 1993-04-02 1997-06-18 Hitachi Ltd Thermosetting resin compositions and their use of thin film circuit boards
JP2587596B2 (ja) * 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
EP0645950B1 (en) * 1993-09-21 1998-09-02 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
JPH08111587A (ja) * 1994-10-11 1996-04-30 Fujitsu Ltd 配線板構造及びその製造方法並びに半導体装置
JPH08316598A (ja) * 1995-05-16 1996-11-29 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP3084352B2 (ja) * 1995-08-28 2000-09-04 太陽インキ製造株式会社 銅箔ラミネート方式ビルドアップ用絶縁樹脂組成物とこれを用いた多層プリント配線板の製造方法
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
CN100433305C (zh) * 1996-09-12 2008-11-12 揖斐电株式会社 电路部件搭载用基板
TW410534B (en) * 1997-07-16 2000-11-01 Matsushita Electric Ind Co Ltd Wiring board and production process for the same
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288087A (ja) * 2006-04-20 2007-11-01 Matsushita Electric Ind Co Ltd 回路基板の製造方法
TWI393506B (zh) * 2011-04-27 2013-04-11 Panasonic Corp 配線基板之製造方法

Also Published As

Publication number Publication date
CN100377630C (zh) 2008-03-26
CN1456035A (zh) 2003-11-12
JP3760771B2 (ja) 2006-03-29
WO2002056655A1 (fr) 2002-07-18
EP1353541A4 (en) 2005-07-20
DE60226406D1 (de) 2008-06-19
TW517504B (en) 2003-01-11
EP1353541B1 (en) 2008-05-07
US20060210780A1 (en) 2006-09-21
EP1353541A1 (en) 2003-10-15
US20030113522A1 (en) 2003-06-19

Similar Documents

Publication Publication Date Title
US6664127B2 (en) Method of manufacturing multi-layer printed wiring board
TW545092B (en) Prepreg and circuit board and method for manufacturing the same
JP2587596B2 (ja) 回路基板接続材とそれを用いた多層回路基板の製造方法
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
US20060210780A1 (en) Circuit board and production method therefor
JPWO2004049772A1 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
JP3215090B2 (ja) 配線基板、多層配線基板、及びそれらの製造方法
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JP3207663B2 (ja) プリント配線基板及びその製造方法
WO2003005789A1 (fr) Procede de production d'une carte de circuit imprime multicouche
JP2002208763A (ja) 回路基板とその製造方法
JPH11251703A (ja) 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
KR20080053911A (ko) 다층 프린트배선판 및 그 제조방법
JP2006176677A (ja) 複合体、これを用いたプリプレグ、金属箔張積層板、プリント配線基板及びプリント配線基板の製造方法
JPH06252555A (ja) 多層配線基板
JP2003200535A (ja) プリプレグおよび回路基板、ならびにそれらの製造方法
JP2006306977A (ja) 複合体、プリプレグ、金属箔張積層板、プリント配線板及び多層プリント配線板並びにそれらの製造方法
JPH10242621A (ja) 平滑プリント配線板およびその製造方法
JP2006160899A (ja) 電気絶縁性基材および配線基板の製造方法
JP2006086544A (ja) 回路形成基板および回路形成基板の製造方法
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
JP2008181915A (ja) 多層プリント配線板及びその製造方法
JPH09214139A (ja) 多層プリント配線基板の製造方法
JP3154350B2 (ja) プリント配線板とその製造方法
JP2007142147A (ja) 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051104

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees