JP4297163B2 - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法 Download PDF

Info

Publication number
JP4297163B2
JP4297163B2 JP2006522821A JP2006522821A JP4297163B2 JP 4297163 B2 JP4297163 B2 JP 4297163B2 JP 2006522821 A JP2006522821 A JP 2006522821A JP 2006522821 A JP2006522821 A JP 2006522821A JP 4297163 B2 JP4297163 B2 JP 4297163B2
Authority
JP
Japan
Prior art keywords
circuit board
thermal expansion
expansion coefficient
manufacturing
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006522821A
Other languages
English (en)
Other versions
JPWO2006040942A1 (ja
Inventor
敏昭 竹中
嘉洋 川北
正 東條
勇一郎 杉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006040942A1 publication Critical patent/JPWO2006040942A1/ja
Application granted granted Critical
Publication of JP4297163B2 publication Critical patent/JP4297163B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【技術分野】
【0001】
本発明は、複数層の回路パターンを導電性ペーストでインナービアホール接続してなる多層回路基板の製造方法に関するものである。
【背景技術】
【0002】
近年、電子機器の小型化、高密度化に伴い、産業用にとどまらず民生用の分野においても多層回路基板が強く要望されるようになってきた。
【0003】
多層回路基板の高密度化のために、回路パターンの微細化が進み、かつ、より複数層の回路パターンが形成される一方で、基板の薄板化が望まれている。
【0004】
このような多層回路基板では、複数層の回路パターンの間をインナービアホール接続する接続方法および信頼度の高い構造の新規開発が不可欠なものになっている。例えば、日本特許公開公報平6−268345号には、導電性ペーストによりインナービアホール接続した新規な構成の高密度の回路基板製造方法が提案されている。
【0005】
以下、従来の多層回路基板の製造方法について、特に、4層基板の製造方法について説明する。
【0006】
最初に、4層基板のベースとなる両面回路基板の製造方法を説明する。
【0007】
図5A〜5Fは、従来の両面回路基板の製造方法を説明する図であり、両面回路基板の完成までの各工程を断面図で示している。
【0008】
プリプレグシート21は、250mm角で厚さ約150μmである。プリプレグシート21には、例えば、不織布の芳香族ポリアミド繊維に熱硬化性エポキシ樹脂を含浸させた複合材からなる基材が用いられる。片面にSi系の離型剤を塗布した厚さ約10μmの離型フィルム22には、例えば、ポリエチレンテレフタレートが用いられる。プリプレグシート21に設けられる貫通孔23には、プリプレグシート21の両面に貼り付ける厚さ12μmのCuなどの金属箔25a、25bと電気的に接続する導電性ペースト24が充填されている。
【0009】
まず、図5Aおよび5Bに示すように、両面に離型フィルム22が接着されたプリプレグシート21の所定の箇所にレーザ加工法などを利用して貫通孔23を形成する。
【0010】
次に図5Cに示すように、貫通孔23に導電性ペースト24が充填される。導電性ペースト24を充填する方法は、貫通孔23を有するプリプレグシート21を印刷機(図示せず)のテーブル上に置き、離型フィルム22の上から導電性ペースト24を直接印刷する。このとき、上面の離型フィルム22は印刷マスクの役割と、プリプレグシート21の表面の汚染防止の役割を果たしている。
【0011】
次に、図5Dに示すように、プリプレグシート21の両面から離型フィルム22を剥離する。
【0012】
そして、図5Eに示すように、積層プレート26b上に銅などの金属箔25b、プリプレグシート21、金属箔25a、積層プレート26aの順に位置決めして重ね、この状態で熱プレスにて加熱加圧する。これにより、図5Fに示すように、プリプレグシート21の厚みが圧縮される(t2=約100μm)とともにプリプレグシート21と金属箔25a,25bとが接着され、両面の金属箔25a,25bは所定位置に設けた貫通孔23に充填された導電性ペースト24により電気的に接続される。
【0013】
次に、両面の金属箔25a、25bを選択的にエッチングすることで回路パターンが形成され(図示せず)、図5Fに示す両面回路基板が得られる。
【0014】
次に、従来の多層回路基板の製造方法を説明する。図6A〜6Dには、4層基板を例として、従来の多層回路基板の製造方法を断面図で示している。
【0015】
まず、図6Aに示すように、コア用回路基板として図5A〜5Fによって製造された回路パターン31a,31bを有する両面回路基板30と、図5A〜5Dで製造された貫通孔に導電性ペースト24を充填したプリプレグシート21a,21bが準備される。
【0016】
次に、図6Bに示すように、積層プレート26b上に銅などの金属箔25b、プリプレグシート21b、両面回路基板30、プリプレグシート21a、金属箔25a、積層プレート26aの順に位置決めして重ね、クッション材(図面省略)などを介して熱プレス熱板(図面省略)の所定位置に配置して、加熱加圧する。加熱加圧により、図6Cに示すように、プリプレグシート21a,21bの厚みが圧縮(t2=約100μm)され、両面回路基板30と金属箔25a,25bとが接着されるとともに、回路パターン31a,31bは導電性ペースト24により金属箔25a,25bとインナービアホール接続される。
【0017】
一般的には、プレス時に用いられる積層プレート26a,26bは、プレス時の金属箔25a,25bのしわの発生を防ぐため、金属箔25a,25bの線膨張係数(たとえば銅の場合は18×10−6/℃)と同等の線膨張係数を有する材料が用いられている。
【0018】
そして図6Dに示すように、両面の金属箔25a,25bを選択的にエッチングして回路パターン32a,32bを形成することで4層基板が得られる。
【0019】
6層以上の多層回路基板を製造するには、コア用回路基板を両面回路基板30の替わりに4層以上のコア用回路基板を用いて図6A〜6Dを繰り返すことで6層以上の多層回路基板を得ることが出来る。
【0020】
以上、プレス後の基材厚みが100μmのプリプレグシート21について説明した。
【0021】
しかしながら、基板の薄型化への要求の高まりに応じて、薄型基板であって、かつ、接続抵抗が安定した高品質な多層回路基板が強く求められるようになった。
【発明の開示】
【0022】
本発明の一態様は、回路パターンを有するコア用回路基板と、導電性ペーストが充填された貫通孔を有するプリプレグシートを、積層して多層回路基板を製造する方法であって、コア用回路基板とプリプレグシートを積層してなる積層部材を、一対のプレートで挟んでなる積層物を構成して加熱加圧する工程を有し、プレートの熱膨張係数をコア用回路基板の熱膨張係数と同等にする多層回路基板の製造方法である。これにより、熱プレス時の加熱時、特にプリプレグシート中のエポキシ樹脂成分が溶融し、グリップ力が小さい領域での積層プレートとコア用回路基板の伸び量を同一にすることで導電性ペーストの倒れがなくなり、接続抵抗が安定した高品質の多層回路基板が実現できるという効果を有する。
【0023】
本発明の他の態様は、回路パターンを有するコア用回路基板を準備する工程と、コア用回路基板の熱膨張係数を測定する工程と、測定されたコア用回路基板の熱膨張係数と同等の熱膨張係数を有するプレートを選択する工程とを備えた多層回路基板の製造方法である。
【発明の効果】
【0024】
以上のように本発明にかかる多層回路基板の製造方法は、熱プレス時の導電性ペーストの倒れ(すなわち、変形)を解消して接続品質の安定化が図れるもので、導電性ペーストでインナービアホール接続を備えた多層回路基板全般に利用することが出来る。
【発明を実施するための最良の形態】
【0025】
昨今は、薄板化が進み、プレス後60μm以下となるプリプレグシートが要望されている。
【0026】
たとえ、プリプレグシートを薄板化し、60μm以下の厚みのものを用いる場合であっても、多層化時のコア用回路基板(従来例では両面回路基板30)の金属箔25a,25bの凹部を埋め込むためのエポキシ樹脂量は、厚みが100μmのプリプレグシートの場合と同量が必要となる。
【0027】
このため、厚みが60μmのプリプレグシート41の概略構成は、図7に示すように、センターの芳香族ポリアミド繊維27の表裏に熱硬化性のエポキシ樹脂層28が形成された状態となる。また、表裏のエポキシ樹脂層28は、コア用回路基板の回路パターンや金属箔との接着を図るために必要な樹脂量を備えたものである。
【0028】
本願発明者は、図7に示す比較例となる多層回路基板の製造方法において、以下のような課題を見出した。
【0029】
従来の多層回路基板の製造方法において用いていた比較的厚手のプリプレグシートは、芳香族ポリアミド繊維内にエポキシ樹脂が含浸された状態であり、プリプレグシート表層の樹脂層が薄いことから、熱プレスでの加熱によるエポキシ樹脂の溶融領域でも樹脂の自由度が小さく(すなわち、流動抵抗が大)、両面回路基板30と金属箔25a,25bの間に生じる熱膨張係数差の伸びを吸収していた。
【0030】
しかし、薄板用のプリプレグシートを使用した場合、図8に示すように、プリプレグシート21表裏のエポキシ樹脂層が芳香族ポリアミド繊維の外側に形成される。そのため、熱プレスでの加熱によるエポキシ樹脂の溶融領域での自由度が大きくなり(すなわち、流動抵抗が小さくなり)、両面回路基板30との金属箔25a,25bの間に生じる熱膨張係数差の伸びを吸収できなくなるものと考えられる。
【0031】
本願発明者は、薄板用のプリプレグシートを使用した場合、導電性ペースト24が、コア用回路基板を基準とした場合、外側に倒れて変形し、接続抵抗が不安定になることを見出している。図8に模式的に示すように、導電性ペースト24の「倒れ」とは、導電性ペースト24が、両面回路基板30に対して、直角方向から、矢印F方向に傾斜するように変形することを言う。特にコア用回路基板が4層基板、6層基板と厚くなるほど、コア用回路基板の剛性が強くなり熱膨張係数の差が大きくなることで、導電性ペーストを充填したビアの変形(いわゆる、ビア倒れ)が発生しやすくなるという傾向を把握した。
【0032】
さらに、実験を繰り返すことにより、本願発明者は以下の事実を見出した。すなわち、積層プレート26a,26bと金属箔25a,25bの線膨張係数が約18×10−6/℃であるのに対し芳香族ポリアミド繊維からなる両面回路基板30の線膨張係数は、金属箔の残存率によって異なるものの、10×10−6〜12×10−6/℃であることから、積層プレート26a,26bおよび金属箔25a,25bと両面回路基板30間に熱膨張差が生じることを確認した。なお、本実施の形態では、熱膨張係数として線膨張係数を測定して比較したが、体膨張係数を用いて比較することも出来る。
【0033】
発明者は、上記の知見を基にして、熱プレス時に使用する積層プレートとして、コア用回路基板の熱膨張係数同等の熱膨張係数のプレートを選択して用いることで導電性ペーストの変形を解消し、接続抵抗が安定した高品質な多層回路基板を提供することが出来る製造方法を発明した。
【0034】
本発明の一態様は、回路パターンを有するコア用回路基板と貫通孔に導電性ペーストを充填したプリプレグシートから多層回路基板を製造する方法あって、積層プレートの熱膨張係数をコア用回路基板の熱膨張係数と同等にすることを特徴とする。これにより、熱プレス時の加熱時、特にプリプレグシート中のエポキシ樹脂成分が溶融し、グリップ力(コア用回路基板の伸びなどを抑え込む力)が小さい領域での積層プレートとコア用回路基板の伸び量を同一にすることで導電性ペーストの倒れ(変形)がなくなり、接続抵抗が安定した高品質の多層回路基板が実現できる。
【0035】
本発明の一態様は、基材の表裏に形成された樹脂層の厚みの総和が20μm以上である多層回路基板の製造方法である。樹脂層の厚みの総和が20μm以上の場合は、60μm以下のプリプレグシートを採用することが可能となり、多層回路基板の薄板化を実現できる。
【0036】
本発明の一態様は、4層以上の多層の回路基板からなる多層回路基板の製造方法である。コア用回路基板が4層以上の多層の回路基板であっても、積層プレートの熱膨張係数をコア用回路基板の熱膨張係数を同等とすることによって、導電性ペーストの変形を解消し、接続抵抗が安定した高品質な多層回路基板を提供するとともに、高多層化を実現できる。
【0037】
本発明の一態様は、コア用回路基板の厚みは、プリプレグシートの厚みの1倍以上とする多層回路基板の製造方法である。これにより、薄手のプレートシートを採用することが可能となり、多層回路基板の薄板化を実現できる。
【0038】
具体的には、従来の製造方法においては、プリプレグの厚み150μm、両面のコア用回路基板の厚みは124μmであり、両面のコア用回路基板の厚みは、プリプレグシートの厚みの1倍以下である。これに対し本発明は、後述するように、厚み84μmの両面のコア用回路基板に対し、厚み70μmのプリプレグシートを採用することが可能である。すなわち、コア用回路基板の厚みが、プリプレグシートの厚みの1倍以上の場合においても接続抵抗が安定した高品質の多層回路基板が実現できる。
【0039】
本発明の一態様は、積層部材の表裏にさらに金属箔を重ねてなる多層回路基板の製造方法である。表層に回路パターンを有する多層回路基板の多層化を容易に実現するとともに、積層プレートの熱膨張係数をコア用回路基板の熱膨張係数と同等にすることにより、熱膨張係数が異なる金属箔を積層した場合であっても、剛性が小さく積層プレートに追従させることによって熱膨張係数差による金属箔のしわの発生を防止することが出来る。
【0040】
本発明の一態様は、回路パターンを有するコア用回路基板と貫通孔に導電性ペーストを充填したプリプレグシートを複数枚交互に重ねることを含む多層回路基板の製造方法である。プリプレグシートとコア用回路基板を複数枚重ねて一括積層する方式を採用することが可能となり、高多層化を実現するとともに、接続抵抗が安定した高品質の多層回路基板が実現できる。
【0041】
本発明の一態様は、積層物の外側にクッション材が配置され、それらが搬送プレート上に配置され、搬送プレートの熱膨張係数を、積層プレートの熱膨張係数と同等にする多層回路基板の製造方法である。これにより、積層物を多段に構成しても積層プレートの熱膨張による寸法変化が小さく、接続抵抗が安定した高品質の多層回路基板が実現できるとともに、生産性の向上をも実現できる。
【0042】
本発明の一態様は、積層物の外側にクッション材が配置され、それらが搬送プレート上に配置されていることを含み、クッション材が、積層プレートの熱膨張と搬送プレートの熱膨張の差を吸収可能な材料で構成されていることを特徴とする多層回路基板の製造方法である。これにより、積層物を多段に構成しても、クッション材が熱膨張の差を吸収し、結果として積層プレートの熱膨張による寸法変化を小さくすることが可能となるため、接続抵抗が安定した高品質の多層回路基板が実現できるとともに、生産性の向上をも実現できる。ここで、熱膨張の差を吸収可能な材料とは、積層プレートと搬送プレート間の熱膨張の差に基づいて発生する応力を緩和することが出来る材料のことである。例えば、低弾性率の材料を用いることが出来る。また、シリコンゴム、フッ素ゴム、ポリエステル材料などのプレス成形用として市販されているクッション材を用いてもよい。
【0043】
本発明の一態様は、プリプレグシートは、織布の基材に熱硬化性樹脂が含浸されたBステージ状のものである多層回路基板の製造方法である。これにより、ガラス繊維織布等の基材を用いたプリプレグシートを採用することが可能となり、物理的強度を備えた多層回路基板を実現できる。また織布は、不織布に比較してプリプレグシートの表層に樹脂層が形成されやすいため、本発明の効果を顕著に発現することができる。すなわち、導電性ペーストの変形を解消し、接続抵抗が安定した高品質な多層回路基板を提供するとともに、高多層化を実現できる。
【0044】
本発明の一態様は、所定の回路パターンを有するコア用回路基板を準備し、コア用回路基板の熱膨張係数を測定する工程と、算出したコア用回路基板の熱膨張係数と同等の熱膨張係数を有する積層プレートを準備する工程とを備える多層回路基板の製造方法である。これにより、回路パターンの違いによる残銅率(基板の表層に残っている銅箔の面積比率)の異なるコア用回路基板の熱膨張係数に近似する熱膨張係数を有する積層プレートを容易に選択し、準備することが可能となり、接続抵抗が安定した高品質の多層回路基板を製造することができる。
【0045】
本発明の一態様は、コア用回路基板の熱膨張係数を測定する工程は、熱機械測定装置(TMA)を用いて常温〜プレス温度領域のコア用回路基板の回路パターンの少なくとも2点における熱膨張係数を測定するものであることを特徴とする多層回路基板の製造方法である。これにより、残銅率の異なるコア用回路基板の熱膨張係数を容易に測定することができ、生産の効率化を図るとともに、接続抵抗が安定した高品質の多層回路基板を製造することができる。
【0046】
なお、本発明で、積層プレートの熱膨張係数がコア用回路基板の熱膨張係数と同等とは、コア用回路基板の熱膨張係数を基準として、積層プレートの熱膨張係数がプラス・マイナス約20%以内の範囲にあることをいう。
【0047】
以上のように、本発明の多層回路基板の製造方法は、プレス時に使用する積層プレートの熱膨張係数をコア用回路基板の熱膨張係数と同等にするものである。熱プレス時の加熱時、特にプリプレグシート中のエポキシ樹脂成分が溶融し、グリップ力が小さい領域での積層プレートとコア用回路基板の伸び量を同一にすることで導電性ペーストの倒れなどの変形がなくなり、接続抵抗が安定した高品質の多層回路基板が実現できる。
【0048】
(実施の形態)
以下本発明の実施の形態における多層回路基板、ここでは4層基板の製造方法について、図1〜2を用いて説明する。なお、図面では、構成要素の説明を明確にするため、縦方向に拡大している場合がある。
【0049】
図1A〜1Dは、4層基板の製造方法を示す工程断面図である。また、図2A〜2Fは、本発明の4層基板の製造に用いるコア用回路基板の製造方法を示す工程断面図である。
【0050】
まず、コア用回路基板として用いる両面回路基板の製造方法について図2A〜2Fおよび図3を用いて説明する。
【0051】
プリプレグシート1には、不織布の芳香族ポリアミド繊維に熱硬化性エポキシ樹脂を含浸させた複合材からなるBステージ状の基材を用いた。プリプレグシートのサイズは、250mm角で、厚さ(t1)は約70μmである。図3に示すように、プリプレグシート1は、芳香族ポリアミド繊維7の表裏にそれぞれ約10μmの厚さのエポキシ樹脂層8を有する。つまり、エポキシ樹脂層8の厚さの総和は、両面で約20μmである。また、プリプレグシート1の所定位置に設けた貫通孔には導電性ペースト4が充填されている。
【0052】
図2A,2Bに示すように、両面に離型フィルム2が接着されたプリプレグシート1の所定の箇所にレーザ加工法などを利用して貫通孔3が形成される。
【0053】
次に図2Cに示すように、貫通孔3に導電性ペースト4が充填される。
【0054】
導電性ペースト4を充填する方法としては、貫通孔3を有するプリプレグシート1を印刷機(図示せず)のテーブル上に置き、導電性ペースト4が離型フィルム2の上から印刷される。このとき、上面の離型フィルム2は印刷マスクの役割と、プリプレグシート1の表面の汚染防止の役割を果たしている。
【0055】
次に図2Dに示すように、プリプレグシート1の両面から離型フィルム2が剥離される。
【0056】
そして、図2Eに示すように、積層プレート6b上に、銅などの金属箔5b、プリプレグシート1、金属箔5a、積層プレート6aの順に位置決めして重ねられ、この状態で熱プレスにて加熱加圧される。
【0057】
加圧を解除し、積層プレート6a、6bを除去した状態を、図2Fに示す。プリプレグシート1の厚みが、圧縮される(t2=約60μm)とともにプリプレグシート1と金属箔5a,5bとが接着され、両面の金属箔5a,5b(金属箔厚12μm)は所定位置に設けた貫通孔3に充填された導電性ペースト4により電気的に接続される。
【0058】
次に、両面の金属箔5a,5bを選択的にエッチングすることで回路パターンが形成され(図示せず)、コア用回路基板として用いることが出来る両面回路基板が得られる。
【0059】
次に4層の多層回路基板の製造方法について説明する。
【0060】
まず図1Aに示すように、図2A〜2Fによって製造された回路パターン11a,11bを有するコア用回路基板としての両面回路基板10(厚みが約84μm)と、図2A〜2Dで製造した貫通孔3に導電性ペースト4を充填したプリプレグシート1a,1b(厚み約70μm)を準備する。つまり、両面回路基板10の厚みは、プリプレグシート1aまたは1bの厚みの1倍以上である。
【0061】
次に、両面回路基板10の両面にプリプレグシート1a,1bを重ねて、積層部材100を作製する。
【0062】
次に、図1Bに示すように、積層プレート6b上に銅などの金属箔5b、プリプレグシート1b、両面回路基板10、プリプレグシート1a、金属箔5a、積層プレート6aの順に位置決めして重ね、積層物110を構成する。なお、積層物110は、金属箔5aまたは5bを含まなくてもよい。
【0063】
本実施の形態では両面回路基板10の線膨張係数は10×10−6〜12×10−6/℃であった。そこで積層プレート6a,6bとして線膨張係数10×10−6/℃のステンレス鋼を選択して用いた。積層プレート6a,6bのサイズは、300×300mm、厚み約1mmである。なお、本実施の形態では、熱膨張係数として線膨張係数を用いている。これに代えて体膨張係数を用いることも出来る。
【0064】
次に、図1Cに示すように、積層プレート6a,6bの外側にクッション材(図面せず)などを配置して熱プレス熱板(図面せず)の所定位置に配置し、加熱加圧した。加熱加圧により、プリプレグシート1a,1bの厚みが圧縮(t2=約60μm)され、両面回路基板10と金属箔5a,5bとが接着されるとともに、回路パターン11a,11bは導電性ペースト4により金属箔5a,5bとインナービアホール接続される。
【0065】
熱プレス工程においては、積層物を搬送プレート上(図面省略)に配置した状態のままで、熱プレスに投入される場合がある。この場合には、搬送プレートと積層プレートの双方を、コア用回路基板の熱膨張係数と同等の熱膨張率のプレートにすることが望ましい。但し、クッション材で熱膨張係数差を吸収することが可能であれば、積層プレートの熱膨張係数のみをコア用回路基板と同等にすればよい。
【0066】
なお、本実施の形態で用いた積層プレートの選定のステップは以下の通りである。
【0067】
ステップ1.回路パターン11a,11bを有する両面回路基板10を準備するステップ。
【0068】
ステップ2.熱機械測定装置(TMA)などを用いて常温〜プレス温度(例えば20℃から200℃)領域の両面回路基板10の熱膨張係数を測定するステップ。ここでは、両面回路基板10の回路パターンを構成する金属箔5a,5bが存在する部分(箔形成部:残銅率100%)と、金属箔5a,5bが存在していない部分(箔非形成部:残銅率0%)について各2点の熱膨張係数を測定する。
【0069】
ステップ3.両面回路基板10の金属箔5a,5b形成部と箔非形成部の中間の値の熱膨張係数を算出して、両面回路基板10の平均の熱膨張係数を求め、それと同等の熱膨張係数を有する積層プレートを選定するステップ。
【0070】
なお、本実施の形態では、コア用回路基板として両面回路基板を用いているが、4層以上の回路基板をコア用回路基板として用いる場合についても、ステップ1〜ステップ3と同様のステップを実行することで、積層プレートを選定することが出来る。また、積層プレートとして、使用するコア用回路基板の熱膨張係数の平均値と同等の熱膨張係数の積層プレートを用いても良い。また、各コア用回路基板の熱膨張係数測定は、1材料について1回でよい。製品パターンが変更しても上記選定ステップで選定した積層プレートを用いることが出来る。
【0071】
本発明の実施の形態の製造方法で100枚の4層基板を製造した。積層プレートの熱膨張係数を両面回路基板と同等にすることで、熱プレス過程において、プリプレグシートのエポキシ樹脂成分が溶融した時点での積層プレートと両面回路基板の伸びの差が小さくなり、図4に示すように導電性ペースト4の倒れ(変形)がないことを断面観察して発明者は確認した。
【0072】
そして、導電性ペーストの倒れがなくなったことにより接続抵抗の異常の発生がなくなったことを確認した。また、熱膨張係数が異なる金属箔の場合、積層プレートに追従する状態となってしわが生じやすいが、本願発明の製造方法を用いることで熱膨張係数差に起因して発生する金属箔のしわの問題がないことを確認することが出来た。
【0073】
さらに、導電性ペーストの変形がなくなり、接続抵抗が安定したことで、エポキシ樹脂量の増量が可能となり、コア用回路基板の回路パターンの埋め込み性も確実になることを確認できた。
【0074】
本発明の製造方法において、コア用回路基板として、4層基板や6層基板を用いた場合にも、両面回路基板を用いて得られたのと同様の効果が得られることを確認した。
【0075】
特にコア用回路基板が4層基板、6層基板と厚くなるほど、その剛性が強くなり、積層プレートとの熱膨張係数差が大きくなる。従って、本発明はこのような場合、特に有効であることが確認された。
【0076】
さらに、ポリアミド繊維の表裏にそれぞれ10μm以上、総和として20μm以上の樹脂層が形成されたプリプレグシートを用いる場合に、特に有効であることが確認された。
【0077】
本発明の実施の形態においては、不織布の芳香族ポリアミド繊維に熱硬化性エポキシ樹脂を含浸させた複合材からなる厚さ約70μmのプリプレグシートを用いたが、厚さ60μm以下のプリプレグシートを用いることも可能となり、多層回路基板の薄板化を実現することが可能となる。
【0078】
以上述べたように、本発明はプレス時に使用する積層プレートの熱膨張係数をコア用回路基板の熱膨張係数と同等にすることで、熱プレス時の加熱時、特にプリプレグシート中のエポキシ樹脂成分が溶融し、グリップ力が小さい領域での積層プレートとコア用回路基板の伸び量を同一にすることで導電性ペーストの倒れなどの変形がなくなり、接続抵抗が安定した高品質の多層回路基板が実現できる。
【0079】
なお、実施の形態では不織布の芳香族ポリアミド繊維に熱硬化性エポキシ樹脂を含浸させた複合材からなるプリプレグシートとコア用回路基板を用いている。これらに代えて、織布のプリプレグシートとコア用回路基板を用いてもよい。また、芳香族ポリアミド繊維に熱硬化性エポキシ樹脂を含浸させた複合材からなるプリプレグシートや無機材料を主材とした不織布や織布に熱硬化性エポキシ樹脂を含浸させたプリプレグシート(例えば、ガラスエポキシシート)とコア用回路基板の組み合わせであってもよい。あるいは有機系のベースフィルムやベースシートの表裏に熱硬化性エポキシ樹脂層を形成したプリプレグシートとコア用回路基板の組み合わせであっても、積層プレートの熱膨張係数をコア用回路基板の熱膨張係数と同等とすることで、本実施の形態と同様の効果が得られる。
【0080】
特に、ガラス繊維織布等の基材を用いたBステージ状のプリプレグシートを採用することが可能となり、物理的強度を備えた多層回路基板を実現できる。
【0081】
また織布は、不織布に比較してプリプレグシートの表層に樹脂層が形成されやすいため、本発明の効果を顕著に発現することができる。すなわち、導電性ペーストの変形を解消し、接続抵抗が安定した高品質な多層回路基板を提供するとともに、高多層化を実現できるという効果を有するものである。
【0082】
また、実施の形態ではコア用回路基板とプリプレグシートを同一材料としているが、積層プレートの熱膨張係数をコア用回路基板と同等とすることで、異種材料であっても、同様の効果が得られる。
【0083】
また、実施の形態ではセンターコアのビルドアップ構造としたが、プリプレグシートとコア用回路基板を複数枚重ねて一括積層する方式であっても、積層プレートの熱膨張係数をコア用回路基板と同等とすることで同様の効果が得られる。
【産業上の利用可能性】
【0084】
以上のように本発明にかかる多層回路基板の製造方法は、熱プレス時の導電性ペーストの倒れ(すなわち、変形)を解消して接続品質の安定化が図れるもので、導電性ペーストでインナービアホール接続を備えた多層回路基板全般に利用することが出来る。
【図面の簡単な説明】
【0085】
【図1A】本発明の実施の形態における多層回路基板の製造方法を示す断面図
【図1B】本発明の実施の形態における多層回路基板の製造方法を示す断面図
【図1C】本発明の実施の形態における多層回路基板の製造方法を示す断面図
【図1D】本発明の実施の形態における多層回路基板の製造方法を示す断面図
【図2A】本発明の実施の形態における多層回路基板の製造方法を示す断面図
【図2B】本発明の実施の形態における多層回路基板の製造方法を示す断面図
【図2C】本発明の実施の形態における多層回路基板の製造方法を示す断面図
【図2D】本発明の実施の形態における多層回路基板の製造方法を示す断面図
【図2E】本発明の実施の形態における多層回路基板の製造方法を示す断面図
【図2F】本発明の実施の形態における多層回路基板の製造方法を示す断面図
【図3】本発明の実施の形態におけるプリプレグシートの概略断面図
【図4】本発明の実施の形態における導電性ペーストを示す断面図
【図5A】従来の多層回路基板の製造方法を示す断面図
【図5B】従来の多層回路基板の製造方法を示す断面図
【図5C】従来の多層回路基板の製造方法を示す断面図
【図5D】従来の多層回路基板の製造方法を示す断面図
【図5E】従来の多層回路基板の製造方法を示す断面図
【図5F】従来の多層回路基板の製造方法を示す断面図
【図6A】従来の多層回路基板の製造方法を示す断面図
【図6B】従来の多層回路基板の製造方法を示す断面図
【図6C】従来の多層回路基板の製造方法を示す断面図
【図6D】従来の多層回路基板の製造方法を示す断面図
【図7】比較例となる多層回路基板の製造方法におけるプリプレグシートの概略断面図
【図8】比較例となる多層回路基板の製造方法における導電性ペーストを示す断面図
【符号の説明】
【0086】
1a,1b プリプレグシート
2 離型フィルム
3 貫通孔
4 導電性ペースト
5a,5b 金属箔
6a,6b 積層プレート
7 ポリアミド繊維
8 エポキシ樹脂
10 両面回路基板
11a,11b,12a,12b 回路パターン
21,21a,21b プリプレグシート
22 離型フィルム
23 貫通孔
24 導電性ペースト
25a,25b 金属箔
26a,26b 積層プレート
27 芳香族ポリアミド繊維
28 エポキシ樹脂層
30 両面回路基板
31a,31b 回路パターン
32a,32b 回路パターン
100 積層部材
110 積層物

Claims (14)

  1. 回路パターンを有するコア用回路基板と、導電性ペーストが充填された貫通孔を有するプリプレグシートを、積層して多層回路基板を製造する方法であって、
    前記コア用回路基板と前記プリプレグシートを積層してなる積層部材を、一対の積層プレートで挟んでなる積層物を構成し、前記積層物を加熱加圧する工程を有し、
    前記工程において、前記コア用回路基板の熱膨張係数と同等の熱膨張係数を有する前記積層プレートを用いる、ことを特徴とする多層回路基板の製造方法。
  2. 前記プリプレグシートは、基材と前記基材に含浸される樹脂層を有し、前記基材の表裏に形成される前記樹脂層の厚みの総和が20μm以上である、ことを特徴とする請求項1に記載の多層回路基板の製造方法。
  3. 前記コア用回路基板が、4層以上の多層の回路基板である、ことを特徴とする請求項1に記載の多層回路基板の製造方法。
  4. 前記コア用回路基板の厚みは、前記プリプレグシートの厚みの1倍以上である、ことを特徴とする請求項1に記載の多層回路基板の製造方法。
  5. 前記積層部材の表裏にさらに金属箔を有する、ことを特徴とする請求項1に記載の多層回路基板の製造方法。
  6. 前記積層部材は、前記コア用回路基板と前記プリプレグシートが交互に複数積層されてなる積層部材である、ことを特徴とする請求項1に記載の多層回路基板の製造方法。
  7. 前記積層物が外側にさらにクッション材を有し、前記積層物が、搬送プレート上に載置され、前記積層物が、前記クッション材および前記搬送プレートを介して加熱加圧され、前記搬送プレートの熱膨張係数は、前記積層プレートの熱膨張係数と同等である、ことを特徴とする請求項1に記載の多層回路基板の製造方法。
  8. 前記積層物が外側にさらにクッション材を有し、
    前記積層物が搬送プレート上に載置され、
    前記積層物が前記クッション材および前記搬送プレートを介して加熱加圧され、
    前記クッション材は前記積層プレートの熱膨張と前記搬送プレートの熱膨張の差を吸収可能な材料で構成されている、
    ことを特徴とする請求項1に記載の多層回路基板の製造方法。
  9. 前記プリプレグシートは、樹脂が含浸された基材と、前記基材の表裏に形成された前記樹脂層を有する、ことを特徴とする請求項1に記載の多層回路基板の製造方法。
  10. 前記プリプレグシートは、織布の基材に熱硬化性樹脂が含浸されたBステージ状のプリプレグである、ことを特徴とする請求項1に記載の多層回路基板の製造方法。
  11. さらに、前記コア用回路基板の熱膨張係数を測定する工程と、測定された前記コア用回路基板の熱膨張係数と同等の熱膨張係数を有する前記積層プレートを選択する工程を有する、ことを特徴とする請求項1に記載の多層回路基板の製造方法。
  12. 所定の回路パターンを有するコア用回路基板の熱膨張係数を測定する工程と、測定された前記コア用回路基板の熱膨張係数と同等の熱膨張係数を有する積層プレートを選択する工程と、を備えた多層回路基板の製造方法。
  13. 前記熱膨張係数を測定する前記工程は、熱機械測定装置を用いて、前記コア用回路基板の熱膨張係数を測定する工程であり、前記熱膨張係数を測定する工程は、前記コア用回路基板の回路パターンの少なくとも2点で、常温からプレス加熱温度までの温度領域で、前記コア用回路基板の熱膨張係数を測定する工程である、ことを特徴とする請求項12に記載の多層回路基板の製造方法。
  14. 前記コア用回路基板の複数の位置で熱膨張係数を測定する前記工程は、複数の位置で熱膨張係数を測定する工程であり、
    複数の位置で測定された前記熱膨張係数に基づき前記コア用回路基板の平均の熱膨張係数を算出する工程をさらに有し、
    算出された前記平均の熱膨張係数と同等の熱膨張係数を有する積層プレートを選択する工程と、を備えた請求項12に記載の多層回路基板の製造方法。
JP2006522821A 2004-10-08 2005-09-30 多層回路基板の製造方法 Expired - Fee Related JP4297163B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004295923 2004-10-08
JP2004295923 2004-10-08
PCT/JP2005/018109 WO2006040942A1 (ja) 2004-10-08 2005-09-30 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2006040942A1 JPWO2006040942A1 (ja) 2008-05-15
JP4297163B2 true JP4297163B2 (ja) 2009-07-15

Family

ID=36148239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006522821A Expired - Fee Related JP4297163B2 (ja) 2004-10-08 2005-09-30 多層回路基板の製造方法

Country Status (7)

Country Link
US (1) US8007629B2 (ja)
EP (1) EP1753279B1 (ja)
JP (1) JP4297163B2 (ja)
KR (1) KR100755795B1 (ja)
CN (1) CN100551212C (ja)
TW (1) TW200616523A (ja)
WO (1) WO2006040942A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009002355A1 (en) 2007-06-25 2008-12-31 Second Sight Medical Products, Inc. Method for providing hermetic electrical feedthrough
KR100885900B1 (ko) * 2007-08-24 2009-02-26 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
KR20090077425A (ko) 2008-01-11 2009-07-15 엘지이노텍 주식회사 질화물계 발광 소자 및 그 제조방법
KR101109230B1 (ko) * 2009-10-20 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2013008880A (ja) * 2011-06-24 2013-01-10 Fujitsu Ltd 積層回路基板の製造方法及び積層回路基板
CN103037640B (zh) * 2012-06-05 2015-07-22 北京凯迪思电路板有限公司 一种使用普通设备和物料制作hdi积层板的工艺
KR101376950B1 (ko) * 2012-12-28 2014-03-20 삼성전기주식회사 기판 가압용 이중 플레이트 및 기판 가압 방법
CN105357864A (zh) * 2015-11-30 2016-02-24 珠海方正科技多层电路板有限公司 多层线路板及其制作方法
CN107529292A (zh) * 2017-08-25 2017-12-29 深南电路股份有限公司 一种任意层互联pcb的制作方法
EP3874305B1 (en) * 2018-10-30 2023-09-20 Magic Leap, Inc. Polymer eyepiece assemblies for augmented and mixed reality systems

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081600A (en) * 1976-07-28 1978-03-28 Buss Systems, Inc. High density thick foil circuitry laminated package
US4180608A (en) * 1977-01-07 1979-12-25 Del Joseph A Process for making multi-layer printed circuit boards, and the article resulting therefrom
JPS5711026A (en) * 1980-06-24 1982-01-20 Mitsubishi Gas Chem Co Inc Manufacture of laminate
JPS60134496A (ja) * 1983-12-23 1985-07-17 株式会社日立製作所 多層印刷配線板の製造方法
CN87200404U (zh) 1987-01-14 1988-02-24 东北工学院 霍尔膨胀仪
US5160567A (en) * 1991-04-15 1992-11-03 Allied-Signal Inc. System and method for manufacturing copper clad glass epoxy laminates
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5350621A (en) * 1992-11-30 1994-09-27 Allied-Signal Inc. System of electronic laminates with improved registration properties
JPH06169172A (ja) * 1992-12-01 1994-06-14 Fujitsu Ltd 多層プリント基板の製造方法
US5986217A (en) * 1997-10-22 1999-11-16 Hewlett-Packard Company Printed circuit board for mitigating thermally-induced mechanical damage of solder joints connecting electronic components
JPH11251703A (ja) * 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
WO2000046816A1 (fr) * 1999-02-03 2000-08-10 Tomoegawa Paper Co., Ltd. Composition de resine thermoplastique dotee d'une faible permittivite, preimpregne, plaque stratifiee et matiere stratifiee pour circuit a base d'une telle composition
US6245696B1 (en) 1999-06-25 2001-06-12 Honeywell International Inc. Lasable bond-ply materials for high density printed wiring boards
US6560844B1 (en) 2000-02-24 2003-05-13 Honeywell International Inc. Alignment plate with matched thermal coefficient of expansion
JP2001326458A (ja) * 2000-05-16 2001-11-22 Matsushita Electric Ind Co Ltd プリント配線基板およびその製造方法
GB0104611D0 (en) 2001-02-23 2001-04-11 Koninkl Philips Electronics Nv Printing plates
JP3855997B2 (ja) 2001-10-12 2006-12-13 松下電器産業株式会社 回路形成基板の製造方法
US20050230072A1 (en) * 2004-04-16 2005-10-20 Levit Mikhail R Aramid paper blend

Also Published As

Publication number Publication date
EP1753279A1 (en) 2007-02-14
CN1906985A (zh) 2007-01-31
KR100755795B1 (ko) 2007-09-05
US20080251193A1 (en) 2008-10-16
KR20060061402A (ko) 2006-06-07
WO2006040942A1 (ja) 2006-04-20
JPWO2006040942A1 (ja) 2008-05-15
US8007629B2 (en) 2011-08-30
EP1753279A4 (en) 2010-12-22
TWI366426B (ja) 2012-06-11
CN100551212C (zh) 2009-10-14
EP1753279B1 (en) 2013-02-20
TW200616523A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
JP4297163B2 (ja) 多層回路基板の製造方法
KR101116079B1 (ko) 다층 프린트 배선판의 제조방법 및 다층 프린트 배선판
EP1599079B1 (en) Method for producing a circuit board and material for producing a circuit board
JP3903701B2 (ja) 多層回路基板とその製造方法
KR101056898B1 (ko) 다층 인쇄회로기판 및 그 제조방법
US7281325B2 (en) Method of manufacturing circuit board
JP2006313932A (ja) 多層回路基板とその製造方法
EP1487245B1 (en) Manufacturing method for a circuit board
JP5194951B2 (ja) 回路基板の製造方法
JP2011187854A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP3882739B2 (ja) 内層回路入り金属箔張り積層板の製造法
JP3982417B2 (ja) 回路基板の製造方法
JP3168934B2 (ja) 多層プリント基板の製造方法
JP2006348225A (ja) 複合体、これを用いたプリプレグ、金属箔張積層板、プリント配線基板及びプリント配線基板の製造方法
JP3982418B2 (ja) 回路基板の製造方法
JP3952862B2 (ja) 内層回路入り金属箔張り積層板の製造法
JP4622939B2 (ja) 回路基板の製造方法
JP5353027B2 (ja) 回路基板の製造方法
JP4196125B2 (ja) 回路基板の製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP4196126B2 (ja) 回路基板の製造方法
JP4835265B2 (ja) 多層積層板の製造方法
JP3952863B2 (ja) 内層回路入り金属箔張り積層板の製造法
JP2008235409A (ja) 回路基板と回路基板の製造方法
JP2006196585A (ja) 多層プリント配線板の製造方法及び多層プリント配線板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees