KR20060061402A - 다층 회로 기판의 제조 방법 - Google Patents

다층 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR20060061402A
KR20060061402A KR1020067008277A KR20067008277A KR20060061402A KR 20060061402 A KR20060061402 A KR 20060061402A KR 1020067008277 A KR1020067008277 A KR 1020067008277A KR 20067008277 A KR20067008277 A KR 20067008277A KR 20060061402 A KR20060061402 A KR 20060061402A
Authority
KR
South Korea
Prior art keywords
circuit board
thermal expansion
core
coefficient
manufacturing
Prior art date
Application number
KR1020067008277A
Other languages
English (en)
Other versions
KR100755795B1 (ko
Inventor
토시아키 타케나카
요시히로 카와키타
타다시 토죠
유이치로 스기타
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20060061402A publication Critical patent/KR20060061402A/ko
Application granted granted Critical
Publication of KR100755795B1 publication Critical patent/KR100755795B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

회로 패턴을 갖는 코어용 회로 기판과 관통공에 전도성 페이스트를 충전한 프리프레그 시트를 중첩하고, 그것을 적층 플레이트 사이에 끼운 적층물을 구성하여 그 적층물을 가열 가압하는 다층 회로 기판의 제조 방법으로서, 적층 플레이트의 열팽창 계수를 코어용 회로 기판의 열팽창 계수와 동일하게 하는 다층 회로 기판의 제조 방법이다. 전도성 페이스트의 변형을 해소하여, 접속 저항이 안정된 고품질의 다층 회로 기판을 제공한다.
다층 회로 기판, 열팽창 계수

Description

다층 회로 기판의 제조 방법{METHOD OF MANUFACTURING MULTI-LAYER CIRCUIT BOARD}
본 발명은 다수층의 회로 패턴을 전도성 페이스트로 이너 비아 홀 접속(inner via hole connection)시켜 이루어지는 다층 회로 기판의 제조 방법에 관한 것이다.
최근, 전자 기기의 소형화, 고밀도화에 수반하여 산업용에 머무르지 않고 민간 분야에서도 다층 회로 기판이 크게 요구되고 있다.
다층 회로 기판의 고밀도화를 위하여, 회로 패턴의 미세화가 진행되는 동시에, 더욱 많은 층의 회로 패턴이 형성되면서도 한편으로 기판의 박판화가 요구되고 있다.
이러한 다층 회로 기판에서는 다수층의 회로 패턴 사이를 이너 비아 홀 접속시키는 접속 방법 및 신뢰도가 높은 구조의 신규 개발이 불가결하게 되고 있다. 예를 들면, 일본 특허공개 평6-268345호 공보에는 전도성 페이스트에 의해 이너 비아 홀 접속한 신규한 구성의 고밀도 회로 기판 제조 방법이 제안되어 있다.
이하, 종래의 다층 회로 기판의 제조 방법에 대하여, 특히 4층 기판의 제조 방법에 대하여 설명한다.
먼저, 4층 기판의 베이스가 되는 양면 회로 기판의 제조 방법에 대하여 설명한다.
도 5A 내지 5F는 종래의 양면 회로 기판의 제조 방법을 설명하는 도면으로서, 양면 회로 기판의 완성까지의 각 단계를 단면도로 나타내고 있다.
프리프레그 시트(prepreg sheet; 21)는 250㎜×250㎜, 두께 약 150㎛이다. 프리프레그 시트(21)로는, 예를 들면 부직포의 방향족 폴리아미드 섬유에 열경화성 에폭시 수지를 함침시킨 복합재로 이루어진 기재가 이용된다. 한쪽 면에 Si계 이형제를 도포한 두께 약 10㎛의 이형 필름(22)으로는, 예를 들면 폴리에틸렌테레프탈레이트가 이용된다. 프리프레그 시트(21)에 형성되는 관통공(23)에는, 프리프레그 시트(21)의 양면에 접착하는 두께 12㎛의 Cu 등의 금속박(25a, 25b)을 전기적으로 접속하는 전도성 페이스트(24)가 충전된다.
먼저, 도 5A 및 5B에 나타난 바와 같이 양면에 이형 필름(22)이 접착된 프리프레그 시트(21)의 소정의 위치에 레이저 가공법 등을 이용하여 관통공(23)을 형성한다.
다음으로, 도 5C에 나타난 바와 같이 관통공(23)에 전도성 페이스트(24)가 충전된다. 전도성 페이스트(24)를 충전하는 방법은 관통공(23)을 갖는 프리프레그 시트(21)를 인쇄기(도시하지 않음) 테이블 위에 올려놓고, 이형 필름(22) 위에 전도성 페이스트(24)를 직접 인쇄한다. 이때, 상면의 이형 필름(22)은 인쇄 마스크의 역할과 프리프레그 시트(21) 표면의 오염 방지 역할을 한다.
다음으로, 도 5D에 나타난 바와 같이 프리프레그 시트(21)의 양면으로부터 이형 필름(22)을 박리한다.
그리고 도 5E에 나타난 바와 같이, 적층 플레이트(26b) 상에 구리 등의 금속박(25b), 프리프레그 시트(21), 금속박(25a), 적층 플레이트(26a) 순으로 위치 결정하여 중첩하고, 이 상태에서 열 프레스로 가열 가압한다. 이로 인해, 도 5F에 나타난 바와 같이, 프리프레그 시트(21)의 두께가 압축됨(t2 = 약 100㎛)과 동시에 프리프레그 시트(21)와 금속박(25a, 25b)이 접착되고, 양면의 금속박(25a, 25b)은 소정 위치에 설치된 관통공(23)에 충전된 전도성 페이스트(24)에 의해 전기적으로 접속된다.
다음으로, 양면의 금속박(25a, 25b)을 선택적으로 에칭함으로써 회로 패턴이 형성되어(도시하지 않음), 도 5F에 나타난 양면 회로 기판이 얻어진다.
다음으로, 종래의 다층 회로 기판의 제조 방법을 설명한다. 도 6A 내지 6D에는 4층 기판을 예로 들어 종래의 다층 회로 기판의 제조 방법을 단면도로써 나타내고 있다.
먼저, 도 6A에 나타난 바와 같이, 코어용 회로 기판으로서 도 5A 내지 5F에 의해 제조된 회로 패턴(31a, 31b)을 갖는 양면 회로 기판(30)과, 도 5A 내지 5D에서 제조된 관통공에 전도성 페이스트(24)를 충전한 프리프레그 시트(21a, 21b)가 준비된다.
다음으로, 도 6B에 나타난 바와 같이, 적층 플레이트(26b) 상에 구리 등의 금속박(25b), 프리프레그 시트(21b), 양면 회로 기판(30), 프리프레그 시트(21a), 금속박(25a), 적층 플레이트(26a)의 순으로 위치 결정하여 중첩하고, 쿠션재(도면 생략) 등을 통하여 열 프레스 열판(도면 생략)의 소정 위치에 배치하여 가열 가압한다. 가열 가압에 의해, 도 6C에 나타난 바와 같이 프리프레그 시트(21a, 21b)의 두께가 압축(t2 = 약 100㎛)되고, 양면 회로 기판(30)과 금속박(25a, 25b)이 접착됨과 동시에, 회로 패턴(31a, 31b)은 전도성 페이스트(24)에 의해 금속박(25a,25b)과 이너 비아 홀 접속된다.
일반적으로, 프레스시에 이용되는 적층 플레이트(26a, 26b)는 프레스시의 금속박(25a, 25b)의 주름 발생을 방지하기 위하여, 금속박(25a, 25b)의 선팽창 계수(예를 들면, 구리의 경우에는 18×10-6/℃)와 동일한 선팽창 계수를 갖는 재료가 이용되고 있다.
그리고 도 6D에 나타난 바와 같이, 양면의 금속박(25a, 25b)을 선택적으로 에칭하여 회로 패턴(32a, 32b)을 형성함으로써 4층 기판을 얻을 수 있다.
6층 이상의 다층 회로 기판을 제조하기 위해서는 양면 회로 기판(30) 대신에 4층 이상의 코어용 회로 기판을 이용하여 도 6A 내지 6D를 반복함으로써 6층 이상의 다층 회로 기판을 얻을 수 있다.
이상, 프레스 후의 기재(基材) 두께가 100㎛인 프리프레그 시트(21)에 대하여 설명하였다.
그러나, 기판의 박형화에 대한 요구가 높아짐에 따라, 박형 기판인 동시에 접속 저항이 안정된 고품질의 다층 회로 기판이 크게 요구되고 있다.
본 발명의 일 실시예는 회로 패턴을 갖는 코어용 회로 기판과, 전도성 페이스트가 충전된 관통공을 갖는 프리프레그 시트를 적층하여 다층 회로 기판을 제조하는 방법으로서, 코어용 회로 기판과 프리프레그 시트를 적층하여 이루어지는 적층 부재를 한 쌍의 적층 플레이트 사이에 끼워 이루어진 적층물을 구성하여 가열 가압하는 단계를 포함하며, 플레이트의 열팽창 계수를 코어용 회로 기판의 열팽창 계수와 동일하게 한 다층 회로 기판의 제조 방법이다. 이로 인해, 열 프레스시의 가열시, 특히 프리프레그 시트 중의 에폭시 수지 성분이 용융하여 그립력(grip-strength)이 작은 영역에서의 적층 플레이트와 코어용 회로 기판의 신장량을 동일하게 함으로써 전도성 페이스트의 기울어짐이 없어지고, 그로 인해 접속 저항이 안정된 고품질의 다층 회로 기판을 실현할 수 있다는 효과를 갖는다.
본 발명의 다른 실시예는 회로 패턴을 갖는 코어용 회로 기판을 준비하는 단계와, 코어용 회로 기판의 열팽창 계수를 측정하는 단계와, 측정된 코어용 회로 기판의 열팽창 계수와 동일한 열팽창 계수를 갖는 플레이트를 선택하는 단계를 구비한 다층 회로 기판의 제조 방법이다.
도 1A는 본 발명의 실시예에 따른 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 1B는 본 발명의 실시예에 따른 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 1C는 본 발명의 실시예에 따른 다층 회로 기판의 제조 방법을 나타낸 단 면도.
도 1D는 본 발명의 실시예에 따른 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 2A는 본 발명의 실시예에 따른 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 2B는 본 발명의 실시예에 따른 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 2C는 본 발명의 실시예에 따른 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 2D는 본 발명의 실시예에 따른 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 2E는 본 발명의 실시예에 따른 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 2F는 본 발명의 실시예에 따른 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 3은 본 발명의 실시예에 따른 프리프레그 시트의 개략 단면도.
도 4는 본 발명의 실시예에 따른 전도성 페이스트를 나타낸 단면도.
도 5A는 종래의 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 5B는 종래의 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 5C는 종래의 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 5D는 종래의 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 5E는 종래의 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 5F는 종래의 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 6A는 종래의 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 6B는 종래의 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 6C는 종래의 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 6D는 종래의 다층 회로 기판의 제조 방법을 나타낸 단면도.
도 7은 비교예가 되는 다층 회로 기판의 제조 방법에서의 프리프레그 시트의 개략 단면도.
도 8은 비교예가 되는 다층 회로 기판의 제조 방법에서의 전도성 페이스트를 나타낸 단면도.
(도면의 주요 부분에 대한 부호의 설명)
1a, 1b 프리프레그 시트
2 이형 필름
3 관통공
4 전도성 페이스트
5a, 5b 금속박
6a, 6b 적층 플레이트
7 폴리아미드 섬유
8 에폭시 수지
10 양면 회로 기판
11a, 11b, 12a, 12b 회로 패턴
21, 21a, 21b 프리프레그 시트
22 이형 필름
23 관통공
24 전도성 페이스트
25a, 25b 금속박
26a, 26b 적층 플레이트
27 방향족 폴리아미드 섬유
28 에폭시 수지층
30 양면 회로 기판
31a, 31b 회로 패턴
32a, 32b 회로 패턴
100 적층 부재
110 적층물
요즘에는 박판화가 진행되어 프레스 후 60㎛ 이하가 되는 프리프레그 시트가 요망되고 있다.
설령, 프리프레그 시트를 박판화하여 60㎛ 이하의 두께의 것을 이용하는 경우라도, 다층화시의 코어용 회로 기판(종래예에서는 양면 회로 기판(30))의 금속 박(25a, 25b)의 오목(凹)부를 메우기 위한 에폭시 수지량은, 두께가 100㎛인 프리프레그 시트의 경우와 동일한 양이 필요하게 된다.
이 때문에, 두께가 60㎛인 프리프레그 시트(41)의 개략적인 구성은, 도 7에 나타난 바와 같이, 중앙의 방향족 폴리아미드 섬유(27)의 안팎에 열경화성 에폭시 수지층(28)이 형성된 상태가 된다. 또한, 안팎의 에폭시 수지층(28)은 코어용 회로 기판의 회로 패턴이나 금속박과의 접착을 도모하기 위해 필요한 수지량을 구비한다.
본원 발명자는 도 7에 나타낸 비교예가 되는 다층 회로 기판의 제조 방법에 있어서, 다음과 같은 과제를 발견하였다.
종래의 다층 회로 기판의 제조 방법에서 이용하고 있던 비교적 두꺼운 프리프레그 시트는 방향족 폴리아미드 섬유 내에 에폭시 수지가 함침된 상태로서, 프리프레그 시트 표층의 수지층이 얇기 때문에, 열 프레스에서의 가열에 의한 에폭시 수지의 용융 영역에서도 수지의 자유도가 작아서(즉, 유동 저항이 큼), 양면 회로 기판(30)과 금속박(25a, 25b) 사이에서 발생하는 열팽창 계수차의 신장을 흡수하고 있었다.
그러나 박판용 프리프레그 시트를 사용한 경우, 도 8에 나타난 바와 같이 프리프레그 시트(21) 안팎의 에폭시 수지층이 방향족 폴리아미드 섬유의 외측에 형성된다. 그 때문에, 열 프레스에서의 가열에 의한 에폭시 수지의 용융 영역에서의 자유도가 커져서(즉, 유동 저항이 작음), 양면 회로 기판(30)과 금속박(25a, 25b) 사이에서 발생하는 열팽창 계수차의 신장을 흡수하지 못하게 된다.
본원 발명자는 박판용 프리프레그 시트를 사용한 경우, 전도성 페이스트(24)가 코어용 회로 기판을 기준으로 한 경우, 외측으로 기울어 변형되어 접속 저항이 불안정하게 되는 것을 발견하였다. 도 8에 모식적으로 나타난 바와 같이, 전도성 페이스트(24)의 '기울어짐'이라 함은 전도성 페이스트(24)가 양면 회로 기판(30)에 대하여 직각 방향에서 화살표(F) 방향으로 경사지게 변형되는 것을 말한다. 특히 코어용 회로 기판이 4층 기판, 6층 기판으로 두꺼워질수록 코어용 회로 기판의 강성이 강해져 열팽창 계수의 차가 커짐에 따라, 전도성 페이스트를 충전한 비아 홀의 변형(소위, 비아 홀 기울어짐)이 발생하기 쉬워진다는 것을 파악하였다.
또한, 실험을 반복함으로써 본원 발명자는 다음과 같은 사실을 발견하였다. 즉, 적층 플레이트(26a, 26b)와 금속박(25a, 25b)의 선팽창 계수가 약 18×10-6/℃인 것에 대하여, 방향족 폴리아미드 섬유로 이루어지는 양면 회로 기판(30)의 선팽창 계수는 금속박의 잔존율(remained rate)에 따라 다르지만, 10×10-6 내지 12×10-6/℃이기 때문에, 적층 플레이트(26a, 26b) 및 금속박(25a, 25b)과 양면 회로 기판(30) 간에 열팽창 차가 생기는 것을 확인하였다. 또한, 본 실시예에서는 열팽창 계수로서 선팽창 계수를 측정하여 비교하였으나, 체팽창(體膨脹) 계수를 이용하여 비교할 수도 있다.
본 발명은 상기의 지식을 기초로 하여, 열 프레스시에 사용하는 적층 플레이트로서 코어용 회로 기판의 열팽창 계수와 동일한 열팽창 계수를 갖는 플레이트를 선택하여 이용함으로써, 전도성 페이스트의 변형을 해소하고 접속 저항이 안정된 고품질의 다층 회로 기판을 제공할 수 있는 제조 방법을 제공한다.
본 발명의 일 실시예는 회로 패턴을 갖는 코어용 회로 기판과 관통공에 전도성 페이스트를 충전한 프리프레그 시트로 다층 회로 기판을 제조하는 방법으로서, 적층 플레이트의 열팽창 계수를 코어용 회로 기판의 열팽창 계수와 동일하게 하는 것을 특징으로 한다. 이로 인해, 열 프레스시의 가열시, 특히 프리프레그 시트 중의 에폭시 수지 성분이 용융하여 그립력(코어용 회로 기판의 신장 등을 억누르는 힘)이 작은 영역에서의 적층 플레이트와 코어용 회로 기판의 신장량을 동일하게 함으로써 전도성 페이스트의 기울어짐(변형)이 없어져, 접속 저항이 안정된 고품질의 다층 회로 기판을 실현할 수 있다.
본 발명의 일 실시예는 기재의 안팎에 형성된 수지층 두께의 총 합이 20㎛ 이상인 다층 회로 기판의 제조 방법이다. 수지층 두께의 총 합이 20㎛ 이상인 경우에는 60㎛ 이하의 프리프레그 시트를 이용하는 것이 가능해져서, 다층 회로 기판의 박판화를 실현할 수 있다.
본 발명의 일 실시예는 4층 이상의 다층 회로 기판으로 이루어지는 다층 회로 기판의 제조 방법이다. 코어용 회로 기판이 4층 이상의 다층 회로 기판이라도 적층 플레이트의 열팽창 계수를 코어용 회로 기판의 열팽창 계수와 동일하게 함으로써, 전도성 페이스트의 변형을 해소하여 접속 저항이 안정된 고품질의 다층 회로 기판을 제공함과 동시에 고다층화를 실현할 수 있다.
본 발명의 일 실시예는, 코어용 회로 기판의 두께는 프리프레그 시트 두께의 1배 이상으로 하는 다층 회로 기판의 제조 방법이다. 이로 인해, 얇은 플레이트 시 트를 이용하는 것이 가능해져서 다층 회로 기판의 박판화를 실현할 수 있다.
구체적으로, 종래의 제조 방법에서는 프리프레그의 두께 150㎛, 양면의 코어용 회로 기판의 두께는 124㎛이고, 양면의 코어용 회로 기판의 두께는 프리프레그 시트 두께의 1배 이하이다. 이에 비하여 본 발명은 후술하는 바와 같이, 두께 84㎛인 양면의 코어용 회로 기판에 대하여, 두께 70㎛의 프리프레그 시트를 이용하는 것이 가능하다. 즉, 코어용 회로 기판의 두께가 프리프레그 시트 두께의 1배 이상인 경우에 있어서도 접속 저항이 안정된 고품질의 다층 회로 기판을 실현할 수 있다.
본 발명의 일 실시예는 적층 부재의 안팎에 금속박을 중첩시켜 이루어지는 다층 회로 기판의 제조 방법이다. 표층에 회로 패턴을 갖는 다층 회로 기판의 다층화를 용이하게 실현함과 동시에, 적층 플레이트의 열팽창 계수를 코어용 회로 기판의 열팽창 계수와 동일하게 함으로써, 열팽창 계수가 서로 다른 금속박을 적층한 경우라도, 강성이 작아 적층 플레이트를 따라 신장되도록 함으로써 열팽창 계수차에 의한 금속박의 주름의 발생을 방지할 수 있다.
본 발명의 일 실시예는 회로 패턴을 갖는 코어용 회로 기판과 관통공에 전도성 페이스트를 충전한 프리프레그 시트를 여러 장 교대로 중첩한 것을 포함하는 다층 회로 기판의 제조 방법이다. 프리프레그 시트와 코어용 회로 기판을 여러 장 중첩하여 일괄 적층하는 방식을 이용할 수 있게 되어 고다층화를 실현함과 동시에, 접속 저항이 안정된 고품질의 다층 회로 기판을 실현할 수 있다.
본 발명의 일 실시예는 적층물의 외측에 쿠션재가 배치되고, 그들이 반송 플 레이트상에 배치되며, 반송 플레이트의 열팽창 계수를 적층 플레이트의 열팽창 계수와 동일하게 하는 다층 회로 기판의 제조 방법이다. 이로 인해, 적층물을 다단으로 구성하여도 적층 플레이트의 열팽창에 의한 치수 변화가 적어 접속 저항이 안정된 고품질의 다층 회로 기판을 실현할 수 있음과 동시에, 생산성의 향상도 실현할 수 있다.
본 발명의 일 실시예는 적층물의 외측에 쿠션재가 배치되고, 그들이 반송 플레이트상에 배치되어 있는 것을 포함하며, 쿠션재가 적층 플레이트의 열팽창과 반송 플레이트의 열팽창의 차를 흡수 가능한 재료로 구성되는 것을 특징으로 하는 다층 회로 기판의 제조 방법이다. 이로 인해, 적층물을 다단으로 구성하여도 쿠션재가 열팽창의 차를 흡수하여 결과적으로 적층 플레이트의 열팽창에 의한 치수 변화를 적게 할 수 있기 때문에, 접속 저항이 안정된 고품질의 다층 회로 기판을 실현할 수 있음과 동시에, 생산성의 향상도 실현할 수 있다. 여기에서, 열팽창의 차를 흡수 가능한 재료라 함은, 적층 플레이트와 반송 플레이트 간의 열팽창의 차에 기인하여 발생하는 응력을 완화할 수 있는 재료를 말한다. 예를 들면, 저탄성률의 재료를 이용할 수 있다. 또한, 실리콘 고무, 불소 고무, 폴리에스테르 재료 등의 프레스 성형용으로서 시판되고 있는 쿠션재를 이용할 수도 있다.
본 발명의 일 실시예는 프리프레그 시트는 직포(woven fabric)의 기재에 열경화성 수지가 함침된 B-스테이지 상태의 다층 회로 기판의 제조 방법이다. 이로 인해, 유리 섬유 직포 등의 기재를 이용한 프리프레그 시트를 이용할 수 있게 되어, 물리적 강도를 구비한 다층 회로 기판을 실현할 수 있다. 또한, 직포는 부직포 에 비해 프리프레그 시트의 표층에 수지층으로 형성되기 쉽기 때문에, 본 발명의 효과를 현저하게 발현할 수 있다. 즉, 전도성 페이스트의 변형을 해소하여 접속 저항이 안정된 고품질의 다층 회로 기판을 제공함과 동시에, 고다층화를 실현할 수 있다.
본 발명의 일 실시예는 소정의 회로 패턴을 갖는 코어용 회로 기판을 준비하고, 코어용 회로 기판의 열팽창 계수를 측정하는 단계와, 산출한 코어용 회로 기판의 열팽창 계수와 동일한 열팽창 계수를 갖는 적층 플레이트를 준비하는 단계를 구비하는 다층 회로 기판의 제조 방법이다. 이로 인해, 회로 패턴의 차에 의한 잔동률(殘銅率; 기판의 표층에 남아 있는 동박의 면적 비율)이 서로 다른 코어용 회로 기판의 열팽창 계수와 비슷한 열팽창 계수를 갖는 적층 플레이트를 용이하게 선택하여 준비할 수 있게 됨으로써, 접속 저항이 안정된 고품질의 다층 회로 기판을 제조할 수 있다.
본 발명의 일 실시예는, 코어용 회로 기판의 열팽창 계수를 측정하는 단계는 열기계 측정 장치(TMA)를 이용하여 상온 내지 프레스 온도 영역의 코어용 회로 기판의 회로 패턴의 적어도 두 곳에서의 열팽창 계수를 측정함을 특징으로 하는 다층 회로 기판의 제조 방법이다. 이로 인해, 잔동률이 서로 다른 코어용 회로 기판의 열팽창 계수를 용이하게 측정할 수 있어 생산의 효율화를 도모함과 동시에, 접속 저항이 안정된 고품질의 다층 회로 기판을 제조할 수 있다.
또한, 본 발명에서 적층 플레이트의 열팽창 계수가 코어용 회로 기판의 열팽창 계수와 동일하다는 것은, 코어용 회로 기판의 열팽창 계수를 기준으로 하여 적 층 플레이트의 열팽창 계수가 플러스/마이너스 약 20% 이내의 범위에 있음을 말한다.
이상과 같이, 본 발명의 다층 회로 기판의 제조 방법은 프레스시에 사용하는 적층 플레이트의 열팽창 계수를 코어용 회로 기판의 열팽창 계수와 동일하게 하는 것이다. 열 프레스시의 가열시, 특히 프리프레그 시트 중의 에폭시 수지 성분이 용융하여 그립력이 작은 영역에서의 적층 플레이트와 코어용 회로 기판의 신장률을 동일하게 함으로써 전도성 페이스트의 기울어짐 등의 변형이 없어져 접속 저항이 안정된 고품질의 다층 회로 기판을 실현할 수 있다.
(실시예)
이하, 본 발명의 실시예에 따른 다층 회로 기판, 여기에서는 4층 기판의 제조 방법에 대하여, 도 1 내지 2를 이용하여 설명한다. 또한, 도면에서는 구성 요소의 설명을 명확하게 하기 위하여 종방향으로 확대한 경우도 있다.
도 1A 내지 1D는 4층 기판의 제조 방법을 나타낸 단면도이다. 또한, 도 2A 내지 2F는 본 발명의 4층 기판의 제조에 이용하는 코어용 회로 기판의 제조 방법을 나타낸 단면도이다.
먼저, 코어용 회로 기판으로서 이용하는 양면 회로 기판의 제조 방법에 대하여, 도 2A 내지 2F 및 도 3을 이용하여 설명한다.
프리프레그 시트(1)에는 부직포의 방향족 폴리아미드 섬유에 열경화성 에폭시 수지를 함침시킨 복합재로 이루어진 B-스테이지 상태의 기재를 이용하였다. 프리프레그 시트의 사이즈는 250㎜×250㎜이고, 두께(t1)는 약 70㎛이다. 도 3에 나 타난 바와 같이 프리프레그 시트(1)는 방향족 폴리아미드 섬유(7)의 안팎에 각각 약 10㎛ 두께의 에폭시 수지층(8)을 갖는다. 즉, 에폭시 수지층(8) 두께의 총 합은 양면에서 약 20㎛이다. 또한, 프리프레그 시트(1)의 소정 위치에 설치한 관통공에는 전도성 페이스트(4)가 충전되어 있다.
도 2A 및 2B에 나타난 바와 같이, 양면에 이형 필름(2)이 접착된 프리프레그 시트(1)의 소정의 위치에 레이저 가공법 등을 이용하여 관통공(3)이 형성된다.
다음으로, 도 2C에 나타난 바와 같이, 관통공(3)에 전도성 페이스트(4)가 충전된다.
전도성 페이스트(4)를 충전하는 방법으로는 관통공(3)을 갖는 프리프레그 시트(1)를 인쇄기(도시하지 않음)의 테이블 상에 두고, 전도성 페이스트(4)를 이형 필름(2) 위에 인쇄한다. 이때, 상면의 이형 필름(2)은 인쇄 마스크의 역할과 프리프레그 시트(1) 표면의 오염을 방지하는 역할을 한다.
다음으로, 도 2D에 나타난 바와 같이, 프리프레그 시트(1)의 양면에서 이형 필름(2)이 박리된다.
그리고 도 2E에 나타난 바와 같이, 적층 플레이트(6b) 상에 구리 등의 금속박(5b), 프리프레그 시트(1), 금속박(5a), 적층 플레이트(6a)의 순으로 위치 결정되어 중첩되고, 이 상태에서 열 프레스에 의해 가열 가압된다.
가압을 해제하고, 적층 플레이트(6a, 6b)를 제거한 상태를 도 2F에 나타낸다. 프리프레그 시트(1)의 두께가 압축됨(t2 = 약 60㎛)과 동시에 프리프레그 시트(1)와 금속박(5a, 5b)이 접착되고, 양면의 금속박(5a, 5b; 금속박 두께 12㎛)은 소정 위치에 설치한 관통공(3)에 충전된 전도성 페이스트(4)에 의해 전기적으로 접속된다.
다음으로, 양면의 금속박(5a, 5b)을 선택적으로 에칭함으로써 회로 패턴이 형성되어(도시하지 않음), 코어용 회로 기판으로서 이용할 수 있는 양면 회로 기판이 얻어진다.
다음으로, 4층의 다층 회로 기판의 제조 방법에 대하여 설명한다.
먼저, 도 1A에 나타난 바와 같이, 도 2A 내지 2F에 의해 제조된 회로 패턴(11a, 11b)을 갖는 코어용 회로 기판으로서의 양면 회로 기판(10; 두께가 약 84㎛)과, 도 2A 내지 2D에서 제조한 관통공(3)에 전도성 페이스트(4)를 충전한 프리프레그 시트(1a, 1b; 두께 약 70㎛)를 준비한다. 즉, 양면 회로 기판(10)의 두께는 프리프레그 시트(1a 또는 1b) 두께의 1배 이상이다.
다음으로, 양면 회로 기판(10)의 양면에 프리프레그 시트(1a, 1b)를 겹쳐 적층 부재(100)를 제작한다.
다음으로, 도 1B에 나타난 바와 같이, 적층 플레이트(6b) 상에 구리 등의 금속박(5b), 프리프레그 시트(1b), 양면 회로 기판(10), 프리프레그 시트(1a), 금속박(5a), 적층 플레이트(6a)의 순으로 위치 결정하여 겹쳐 적층물(110)을 구성한다. 또한, 적층물(110)은 금속박(5a 또는 5b)을 포함하지 않아도 된다.
본 실시예에서는 양면 회로 기판(10)의 선팽창 계수는 10×10-6 내지 12×10-6/℃였다. 그래서 적층 플레이트(6a, 6b)로서 선팽창 계수 10×10-6/℃의 스테인레 스강을 선택하여 이용하였다. 적층 플레이트(6a, 6b)의 사이즈는 300×300㎜, 두께 약 1㎜이다. 또한, 본 실시예에서는 열팽창 계수로서 선팽창 계수를 이용하고 있다. 이를 대신하여 체팽창 계수를 이용할 수도 있다.
다음으로, 도 1C에 나타난 바와 같이, 적층 플레이트(6a, 6b)의 외측에 쿠션재(도시하지 않음) 등을 배치하여 열 프레스 열판(도시하지 않음)의 소정 위치에 배치하고 가열 가압하였다. 가열 가압에 의해 프리프레그 시트(1a, 1b)의 두께가 압축(t2 = 약 60㎛)되고, 양면 회로 기판(10)과 금속박(5a, 5b)이 접착됨과 동시에, 회로 패턴(11a, 11b)은 전도성 페이스트(4)에 의해 금속박(5a, 5b)과 이너 비아 홀 접속된다.
열 프레스 단계에서는 적층물을 반송 플레이트상(도시하지 않음)에 배치한 상태 그대로 열 프레스에 투입되는 경우가 있다. 이 경우에는 반송 플레이트와 적층 플레이트 모두를 코어용 회로 기판의 열팽창 계수와 동일한 열팽창률의 플레이트로 하는 것이 바람직하다. 단, 쿠션재로 열팽창 계수차를 흡수하는 것이 가능하면, 적층 플레이트의 열팽창 계수만을 코어용 회로 기판과 동일하게 하면 된다.
또한, 본 실시예에서 이용한 적층 플레이트의 선정 단계는 다음과 같다.
단계 1. 회로 패턴(11a, 11b)을 갖는 양면 회로 기판(10)을 준비하는 단계.
단계 2. 열기계 측정 장치(TMA) 등을 이용하여 상온 내지 프레스 온도(예를 들면, 20℃ 부터 200℃) 영역의 양면 회로 기판(10)의 열팽창 계수를 측정하는 단계. 여기에서는 양면 회로 기판(10)의 회로 패턴을 구성하는 금속박(5a, 5b)이 존재하는 부분(박 형성부: 잔동률 100%)과, 금속박(5a, 5b)이 존재하지 않는 부분(박 비형성부: 잔동률 0%)에 대하여 각 2곳의 열팽창 계수를 측정한다.
단계 3. 양면 회로 기판(10)의 금속박(5a, 5b) 형성부와 박 비형성부의 중간값의 열팽창 계수를 산출하여 양면 회로 기판(10)의 평균 열팽창 계수를 구하고, 그와 동일한 열팽창 계수를 갖는 적층 플레이트를 선정하는 단계.
또한, 본 실시예에서는 코어용 회로 기판으로서 양면 회로 기판을 이용하고 있지만, 4층 이상의 회로 기판을 코어용 회로 기판으로 이용하는 경우에 대해서도 단계 1 내지 단계 3과 동일한 단계를 실행함으로써 적층 플레이트를 선정할 수 있다. 또한, 적층 플레이트로는, 사용하는 코어용 회로 기판의 열팽창 계수의 평균값과 동일한 열팽창 계수의 적층 플레이트를 이용할 수도 있다. 또한, 각 코어용 회로 기판의 열팽창 계수 측정은, 하나의 재료에 대하여 한 번으로 충분하다. 제품 패턴이 변경되어도 상기 선정 단계에서 선정한 적층 플레이트를 이용할 수 있다.
본 발명의 실시예의 제조 방법으로 100장의 4층 기판을 제조하였다. 본 발명에서는, 적층 플레이트의 열팽창 계수를 양면 회로 기판과 동일하게 함으로써, 열 프레스 과정에 있어서 프리프레그 시트의 에폭시 수지 성분이 용융한 시점에서의 적층 플레이트와 양면 회로 기판의 신장의 차가 작아져, 도 4에 나타난 바와 같이 전도성 페이스트(4)의 기울어짐(변형)이 없는 것을 단면 관찰하여 확인할 수 있다.
그리고 전도성 페이스트의 기울어짐이 없어짐으로써 접속 저항의 이상 발생이 없어졌음을 확인하였다. 또한, 열팽창 계수가 서로 다른 금속박의 경우, 적층 플레이트를 따라 신장하는 상태가 되어 주름이 생기기 쉽지만, 본원 발명의 제조 방법을 이용함으로써 열팽창 계수차에 기인하여 발생하는 금속박 주름의 문제가 없 다는 것을 확인할 수 있었다.
또한, 전도성 페이스트의 변형이 없어져 접속 저항이 안정됨으로써 에폭시 수지량의 증량이 가능해져, 코어용 회로 기판의 회로 패턴의 매립성도 확실해지는 것을 확인할 수 있었다.
본 발명의 제조 방법에 있어서, 코어용 회로 기판으로서 4층 기판이나 6층 기판을 이용한 경우에도 양면 회로 기판을 이용하여 얻어진 것과 동일한 효과를 얻을 수 있다는 것을 확인하였다.
특히, 코어용 회로 기판이 4층 기판, 6층 기판으로 두꺼워질수록 그 강성이 강해지고, 적층 플레이트와의 열팽창 계수차가 커진다. 따라서, 본 발명은 이와 같은 경우에 특히 유효하다는 것이 확인되었다.
또한, 폴리아미드 섬유의 안팎에 각각 10㎛ 이상, 총 합으로 20㎛ 이상의 수지층이 형성된 프리프레그 시트를 이용하는 경우에 특히 유효하다는 것이 확인되었다.
본 실시예에서는 부직포의 방향족 폴리아미드 섬유에 열경화성 에폭시 수지를 함침시킨 복합재로 이루어지는 두께 약 70㎛의 프리프레그 시트를 이용하였으나, 두께 60㎛ 이하의 프리프레그 시트를 이용하는 것도 가능해져 다층 회로 기판의 박판화를 실현할 수 있게 된다.
이상 설명한 바와 같이, 본 발명은 프레스시에 사용하는 적층 플레이트의 열팽창 계수를 코어용 회로 기판의 열팽창 계수와 동일하게 함으로써, 열 프레스시의 가열시, 특히 프리프레그 시트 중의 에폭시 수지 성분이 용융하여 그립력이 작은 영역에서의 적층 플레이트와 코어용 회로 기판의 신장량을 동일하게 함으로써 전도성 페이스트의 기울어짐 등의 변형이 없어져, 접속 저항이 안정된 고품질의 다층 회로 기판을 실현할 수 있다.
또한, 실시예에서는 부직포의 방향족 폴리아미드 섬유에 열경화성 에폭시 수지를 함침시킨 복합재로 이루어지는 프리프레그 시트와 코어용 회로 기판을 이용하고 있다. 이들을 대신하여 직포의 프리프레그 시트와 코어용 회로 기판을 이용할 수도 있다. 또한, 방향족 폴리아미드 섬유에 열경화성 에폭시 수지를 함침시킨 복합재로 이루어지는 프리프레그 시트나 무기 재료를 주재료로 한 부직포나 직포에 열경화성 에폭시 수지를 함침시킨 프리프레그 시트(예를 들면, 유리 에폭시 시트)와 코어용 회로 기판의 조합이어도 무방하다. 혹은 유기계의 베이스 필름이나 베이스 시트의 안팎에 열경화성 에폭시 수지층을 형성한 프리프레그 시트와 코어용 회로 기판의 조합이라도 적층 플레이트의 열팽창 계수를 코어용 회로 기판의 열팽창 계수와 동일하게 함으로써 본 실시예와 동일한 효과를 얻을 수 있다.
특히, 유리 섬유 직포 등의 기재를 이용한 B-스테이지 상태의 프리프레그 시트를 이용하는 것이 가능해져 물리적 강도를 구비한 다층 회로 기판을 실현할 수 있다.
또한, 직포는 부직포에 비하여 프리프레그 시트의 표층에 수지층이 형성되기 쉽기 때문에 본 발명의 효과를 현저하게 발현할 수 있다. 즉, 전도성 페이스트의 변형을 해소하고 접속 저항이 안정된 고품질의 다층 회로 기판을 제공함과 동시에, 고다층화를 실현할 수 있다는 효과를 갖는다.
또한, 실시예에서는 코어용 회로 기판과 프리프레그 시트를 동일 재료로 하고 있지만, 적층 플레이트의 열팽창 계수를 코어용 회로 기판과 동일하게 함으로써 서로 다른 재료일지라도 동일한 효과를 얻을 수 있다.
또한, 실시예에서는 센터 코어의 빌드업(stacked-up) 구조로 하였지만, 프리프레그 시트와 코어용 회로 기판을 여러 장 중첩하여 일괄 적층하는 방식이라도 적층 플레이트의 열팽창 계수를 코어용 회로 기판과 동일하게 함으로써 동일한 효과를 얻을 수 있다.
이상과 같이 본 발명에 따른 다층 회로 기판의 제조 방법은 열 프레스시의 전도성 페이스트의 기울어짐(즉, 변형)을 해소하여 접속 품질의 안정화를 도모하는 것으로서, 전도성 페이스트를 통한 이너 비아 홀 접속을 구비한 다층 회로 기판 전반에 이용할 수 있다.

Claims (14)

  1. 회로 패턴을 갖는 코어용 회로 기판과, 전도성 페이스트가 충전된 관통공을 갖는 프리프레그 시트를 적층하여 다층 회로 기판을 제조하는 방법으로서,
    상기 코어용 회로 기판과 상기 프리프레그 시트를 적층하여 이루어지는 적층 부재를 한 쌍의 적층 플레이트 사이에 끼워 이루어지는 적층물을 구성하고, 상기 적층물을 가열 가압하는 단계를 포함하며,
    상기 단계에 있어서, 상기 코어용 회로 기판의 열팽창 계수와 동일한 열팽창 계수를 갖는 상기 적층 플레이트를 이용하는 것을 특징으로 하는 다층 회로 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 플레이트 시트는 기재와 상기 기재에 함침되는 수지층을 포함하며, 상기 기재의 안팎에 형성되는 상기 수지층의 두께의 총 합은 20㎛ 이상인 것을 특징으로 하는 다층 회로 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 코어용 회로 기판은 4층 이상의 다층 회로 기판인 것을 특징으로 하는 다층 회로 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 코어용 회로 기판의 두께는 상기 프리프레그 시트의 두께의 1배 이상인 것을 특징으로 하는 다층 회로 기판의 제조 방법.
  5. 제1항에 있어서,
    상기 적층 부재의 안팎에 금속박을 더 포함하는 것을 특징으로 하는 다층 회로 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 적층 부재는 상기 코어용 회로 기판과 상기 프리프레그 시트가 교대로 다수 적층되어 이루어지는 것을 특징으로 하는 다층 회로 기판의 제조 방법.
  7. 제1항에 있어서,
    상기 적층물은 외측에 쿠션재를 더 포함하고, 상기 적층물이 반송 플레이트 상에 놓여지고, 상기 적층물이 상기 쿠션재 및 상기 반송 플레이트를 통하여 가열 가압되고, 상기 반송 플레이트의 열팽창 계수는 상기 적층 플레이트의 열팽창 계수와 동일한 것을 특징으로 하는 다층 회로 기판의 제조 방법.
  8. 제1항에 있어서,
    상기 적층물은 외측에 쿠션재를 더 포함하고, 상기 적층물이 반송 플레이트 상에 놓여지고, 상기 적층물이 상기 쿠션재 및 상기 반송 플레이트를 통하여 가열 가압되고, 상기 쿠션재는 상기 적층 플레이트의 열팽창 계수와 상기 반송 플레이트의 열팽창 계수의 차를 흡수 가능한 재료로 구성되는 것을 특징으로 하는 다층 회로 기판의 제조 방법.
  9. 제1항에 있어서,
    상기 프리프레그 시트는, 수지가 함침된 기재와 상기 기재의 안팎에 형성된 상기 수지층을 포함하는 것을 특징으로 하는 다층 회로 기판의 제조 방법.
  10. 제1항에 있어서,
    상기 프리프레그 시트는, 직포의 기재에 열경화성 수지가 함침된 B-스테이지 상태의 프리프레그인 것을 특징으로 하는 다층 회로 기판의 제조 방법.
  11. 제1항에 있어서,
    상기 코어용 회로 기판의 열팽창 계수를 측정하는 단계와,
    측정된 상기 코어용 회로 기판의 열팽창 계수와 동일한 열팽창 계수를 갖는 상기 적층 플레이트를 선택하는 단계를 더 포함하는 것을 특징으로 하는 다층 회로 기판의 제조 방법.
  12. 소정의 회로 패턴을 갖는 코어용 회로 기판의 열팽창 계수를 측정하는 단계 와,
    측정된 상기 코어용 회로 기판의 열팽창 계수와 동일한 열팽창 계수를 갖는 적층 플레이트를 선택하는 단계를 포함하는 다층 회로 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 열팽창 계수를 측정하는 상기 단계는 열기계 측정 장치를 이용하여 상기 코어용 회로 기판의 열팽창 계수를 측정하는 단계이고,
    상기 열팽창 계수를 측정하는 단계는, 상기 코어용 회로 기판의 회로 패턴 중 적어도 2곳에서, 상온부터 프레스 가열 온도까지의 온도 영역에서, 상기 코어용 회로 기판의 열팽창 계수를 측정하는 단계인 것을 특징으로 하는 다층 회로 기판의 제조 방법.
  14. 제12항에 있어서,
    상기 코어용 회로 기판의 다수의 위치에서 열팽창 계수를 측정하는 상기 단계는, 다수의 위치에서 열팽창 계수를 측정하는 단계이고,
    상기 다수의 위치에서 측정된 상기 열팽창 계수에 기초하여 상기 코어용 회로 기판의 평균 열팽창 계수를 산출하는 단계를 더 포함하며,
    산출된 상기 평균 열팽창 계수와 동일한 열팽창 계수를 갖는 적층 플레이트를 선택하는 단계를 구비한 것을 특징으로 하는 다층 회로 기판의 제조 방법.
KR1020067008277A 2004-10-08 2005-09-30 다층 회로 기판의 제조 방법 KR100755795B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004295923 2004-10-08
JPJP-P-2004-00295923 2004-10-08

Publications (2)

Publication Number Publication Date
KR20060061402A true KR20060061402A (ko) 2006-06-07
KR100755795B1 KR100755795B1 (ko) 2007-09-05

Family

ID=36148239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067008277A KR100755795B1 (ko) 2004-10-08 2005-09-30 다층 회로 기판의 제조 방법

Country Status (7)

Country Link
US (1) US8007629B2 (ko)
EP (1) EP1753279B1 (ko)
JP (1) JP4297163B2 (ko)
KR (1) KR100755795B1 (ko)
CN (1) CN100551212C (ko)
TW (1) TW200616523A (ko)
WO (1) WO2006040942A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885900B1 (ko) * 2007-08-24 2009-02-26 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009002355A1 (en) 2007-06-25 2008-12-31 Second Sight Medical Products, Inc. Method for providing hermetic electrical feedthrough
KR20090077425A (ko) 2008-01-11 2009-07-15 엘지이노텍 주식회사 질화물계 발광 소자 및 그 제조방법
KR101109230B1 (ko) * 2009-10-20 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2013008880A (ja) * 2011-06-24 2013-01-10 Fujitsu Ltd 積層回路基板の製造方法及び積層回路基板
CN103037640B (zh) * 2012-06-05 2015-07-22 北京凯迪思电路板有限公司 一种使用普通设备和物料制作hdi积层板的工艺
KR101376950B1 (ko) * 2012-12-28 2014-03-20 삼성전기주식회사 기판 가압용 이중 플레이트 및 기판 가압 방법
CN105357864A (zh) * 2015-11-30 2016-02-24 珠海方正科技多层电路板有限公司 多层线路板及其制作方法
CN107529292A (zh) * 2017-08-25 2017-12-29 深南电路股份有限公司 一种任意层互联pcb的制作方法
EP3874305B1 (en) * 2018-10-30 2023-09-20 Magic Leap, Inc. Polymer eyepiece assemblies for augmented and mixed reality systems

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081600A (en) * 1976-07-28 1978-03-28 Buss Systems, Inc. High density thick foil circuitry laminated package
US4180608A (en) * 1977-01-07 1979-12-25 Del Joseph A Process for making multi-layer printed circuit boards, and the article resulting therefrom
JPS5711026A (en) * 1980-06-24 1982-01-20 Mitsubishi Gas Chem Co Inc Manufacture of laminate
JPS60134496A (ja) * 1983-12-23 1985-07-17 株式会社日立製作所 多層印刷配線板の製造方法
CN87200404U (zh) 1987-01-14 1988-02-24 东北工学院 霍尔膨胀仪
US5160567A (en) * 1991-04-15 1992-11-03 Allied-Signal Inc. System and method for manufacturing copper clad glass epoxy laminates
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5350621A (en) * 1992-11-30 1994-09-27 Allied-Signal Inc. System of electronic laminates with improved registration properties
JPH06169172A (ja) * 1992-12-01 1994-06-14 Fujitsu Ltd 多層プリント基板の製造方法
US5986217A (en) * 1997-10-22 1999-11-16 Hewlett-Packard Company Printed circuit board for mitigating thermally-induced mechanical damage of solder joints connecting electronic components
JPH11251703A (ja) * 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
WO2000046816A1 (fr) * 1999-02-03 2000-08-10 Tomoegawa Paper Co., Ltd. Composition de resine thermoplastique dotee d'une faible permittivite, preimpregne, plaque stratifiee et matiere stratifiee pour circuit a base d'une telle composition
US6245696B1 (en) 1999-06-25 2001-06-12 Honeywell International Inc. Lasable bond-ply materials for high density printed wiring boards
US6560844B1 (en) 2000-02-24 2003-05-13 Honeywell International Inc. Alignment plate with matched thermal coefficient of expansion
JP2001326458A (ja) * 2000-05-16 2001-11-22 Matsushita Electric Ind Co Ltd プリント配線基板およびその製造方法
GB0104611D0 (en) 2001-02-23 2001-04-11 Koninkl Philips Electronics Nv Printing plates
JP3855997B2 (ja) 2001-10-12 2006-12-13 松下電器産業株式会社 回路形成基板の製造方法
US20050230072A1 (en) * 2004-04-16 2005-10-20 Levit Mikhail R Aramid paper blend

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885900B1 (ko) * 2007-08-24 2009-02-26 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
EP1753279A1 (en) 2007-02-14
CN1906985A (zh) 2007-01-31
KR100755795B1 (ko) 2007-09-05
US20080251193A1 (en) 2008-10-16
JP4297163B2 (ja) 2009-07-15
WO2006040942A1 (ja) 2006-04-20
JPWO2006040942A1 (ja) 2008-05-15
US8007629B2 (en) 2011-08-30
EP1753279A4 (en) 2010-12-22
TWI366426B (ko) 2012-06-11
CN100551212C (zh) 2009-10-14
EP1753279B1 (en) 2013-02-20
TW200616523A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
KR100755795B1 (ko) 다층 회로 기판의 제조 방법
KR101116079B1 (ko) 다층 프린트 배선판의 제조방법 및 다층 프린트 배선판
US20020016018A1 (en) Method of manufacturing multi-layer printed wiring board
JP2005045150A (ja) 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
JP3903701B2 (ja) 多層回路基板とその製造方法
KR101056898B1 (ko) 다층 인쇄회로기판 및 그 제조방법
US7281325B2 (en) Method of manufacturing circuit board
JP2006313932A (ja) 多層回路基板とその製造方法
JP5194951B2 (ja) 回路基板の製造方法
CN101411253B (zh) 多层布线基板及其制造方法
JP4175192B2 (ja) 多層基板の製造方法
JP4311120B2 (ja) 多層基板の製造方法及び熱プレス機
JP2000013024A (ja) 多層板の製造方法、及び多層板製造用平板
JP4622939B2 (ja) 回路基板の製造方法
JP2007165436A (ja) 回路基板の製造方法
JP3934826B2 (ja) 多層配線板の製造方法
JP3952862B2 (ja) 内層回路入り金属箔張り積層板の製造法
JP5574145B2 (ja) 多層配線板の製造方法及び圧力調整用治具
JP2007329244A (ja) 積層回路配線基板の製造方法
JP5353027B2 (ja) 回路基板の製造方法
JP2006196567A (ja) 回路形成基板の製造方法
JP3952863B2 (ja) 内層回路入り金属箔張り積層板の製造法
JP2001237549A (ja) 多層配線基板およびその製造方法
JP2000114720A (ja) 積層プリント配線板の製造方法
JP2000196238A (ja) 内層回路入り多層金属箔張り積層板の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee