TW201301967A - 製造多層電路板的方法及多層電路板 - Google Patents

製造多層電路板的方法及多層電路板 Download PDF

Info

Publication number
TW201301967A
TW201301967A TW101114514A TW101114514A TW201301967A TW 201301967 A TW201301967 A TW 201301967A TW 101114514 A TW101114514 A TW 101114514A TW 101114514 A TW101114514 A TW 101114514A TW 201301967 A TW201301967 A TW 201301967A
Authority
TW
Taiwan
Prior art keywords
circuit board
hole
prepreg
land
region
Prior art date
Application number
TW101114514A
Other languages
English (en)
Inventor
Hideaki Yoshimura
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201301967A publication Critical patent/TW201301967A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種製造多層電路板的方法包括形成一預浸材於一包括一第一區域與一第二區域之第一電路板的表面上，在該第一區域是形成有一電鍍孔而在該第二區域是形成有一剛性圖案，該預浸材具有一到達該電鍍孔的第一孔和一到達該剛性圖案的第二孔；以導電膏填充該第一孔；及在以導電膏填充該第一孔之後把一第二電路板壓在該預浸材上俾可使該第一電路板與該第二電路板彼此層疊。

Description

製造多層電路板的方法及多層電路板 發明領域
於此中所討論的實施例是有關於一種製造多層電路板的方法及一種多層電路板。
發明背景
近期，在一安裝於一像是半導體測試器般之測試裝置中的印刷電路板中，由於要被測試之半導體裝置的端子數目增加，佈線密度的增加是業已被需求。而且，在一用於通信設備與伺服器的印刷電路板中，由於要被安裝之電子組件之端子數目的增加，佈線密度的增加是業已同樣地被需求。
作為一種用於增加印刷電路板之佈線密度的技術，一種把數個彼此獨立地製成之佈線板接合成一個印刷電路板的堆疊技術是被提出。
在一種藉由使用以上所述之堆疊技術之製造印刷電路板的方法中，作為一黏著層的預浸材是首先置於數個佈線板中之相鄰的兩者之間。然後，該等佈線板是藉著加熱與壓迫該預浸材來被彼此接合。該預浸材在對應於該等佈線板之岸面(land)的位置包括貫孔，該等貫孔是以導電膏填充。因此，當填充該等貫孔之導電(錫)膏的金屬粒子在預浸材的加熱和加壓時被熔化時，導電(錫)膏的金屬粒子是凝固而彼此相對之該等佈線板的岸面是電氣地連接。見日本早 期公開專利公告第2000-252595號案。
例如，一種印刷方法是經常被使用作為一種供應導電膏的方法。在那情況中，大量的液態樹脂是加入至導電膏到提供適於該印刷方法之黏性之如此的一種程度。據此，該等金屬粒子在該預浸材的加熱時被熔化和凝固，該金屬的斷接(不連續)是會發生在彼此相對之佈線板的岸面之間，藉此致使在該等岸面之間的連接故障。
當該等佈線板是接合在一起時，金屬的斷接能夠藉由壓縮供應到預浸材之貫孔的導電膏來被避免以致於在金屬粒子之間的距離是縮減。然而，由於預浸材的特性，是難以藉著壓縮導電膏來縮減在金屬粒子之間的空間。原因是如下。
第10圖是為一個描繪當一預定負載被施加時在一餘留銅比率與一在板間之間隙之間之關係的圖表。
在第10圖中，水平軸的餘留銅比率表示每單位面積的圖案面積。在剛性(全覆蓋)圖案(solid(full coverage)pattern)的情況中，例如，餘留銅比率是為100%。在包括具有相同寬度之線與空間之圖案的情況中，餘留銅比率是為50%。垂直軸之在板間的間隙表示一在彼此相對之佈線板之間的距離。
如在第10圖中所示，在板間的間隙(即，在該等佈線板之間的距離)是端視該餘留銅比率而定(即，圖案密度)。因此，當有一個配置有剛性圖案，例如，電源圖案或接地圖案，的區域和一個配置有非剛性圖案，例如，岸面圖案或 佈線圖案，的區域時，是難以使在該等佈線板之間的距離一致。
例如，在該等佈線板之間的距離在配置有剛性圖案的區域中是比在配置有非剛性圖案的區域中大。據此，在某些情況中於配置有非剛性圖案之區域中該預浸材是未被適足地壓迫。
如上所述，因為藉著現有之製造印刷佈線板的方法，供應到預浸材之貫孔的導電膏未被適足地壓縮，在該等岸面之間的連接故障未被完全避免。
於此中所揭露的技術提供一種藉由在一預浸材是插置於相鄰之佈線板之間來接合數個佈線板來製造多層電路板的方法，該方法增加在該等電路板之岸面之間之連接的可靠性。
發明概要
據此，本發明之一特徵的目的是為提供一種藉由在一預浸材是插置於相鄰之佈線板之間來接合數個佈線板來製造多層電路板的方法，該方法增加在該等電路板之岸面之間之連接的可靠性。
根據本發明之特徵，一種製造多層電路板的方法包括於一第一電路板之表面上形成一預浸材，該第一電路板包括一形成有電鍍貫孔的第一區域和一形成有剛性圖案的第二區域，該預浸材具有一到達該電鍍貫孔的第一孔和一到達該剛性圖案的第二孔；以導電膏填充該第一孔；及在以 導電膏填充該第一孔之後把一第二電路板壓在該預浸材上來使該第一電路板與該第二電路板彼此層疊。
圖式簡單說明
第1圖是為一實施例之多層電路板的剖視圖；第2圖是為一實施例之第一電路板的平面圖；第3A和3B圖是為一實施例之一岸面連接部份與一玻纖切除部份的剖視圖；第4A和4B圖是為說明一實施例之多層電路板之製造步驟的說明圖；第5A和5B圖是為說明一實施例之多層電路板之製造步驟的說明圖；第6圖是為說明一實施例之多層電路板之製造步驟的說明圖；第7圖是為說明一實施例之多層電路板之製造步驟的說明圖；第8A和8B圖是為說明在一實施例中之玻纖切除部份之改變的說明圖；第9A、9B和9C圖是為說明在一實施例中之岸面連接部份之改變的說明圖；及第10圖是為一描繪在一餘留銅比率與一在板間之間隙之間之關係的圖表。
較佳實施例之詳細說明
[多層電路板]
一多層電路板的構造將會配合第1、2、3A和3B圖在下面作描述。
第1圖是為一實施例之多層電路板的剖視圖。第2圖是為一實施例之第一電路板10的平面圖，而且它描繪在第1圖中之第一電路板10的第二表面10B，一中間絕緣層30是接合到該第二表面10B。要了解的是第1圖描繪沿著在第2圖中之線I-I的剖視圖。
如在第1和2圖中所示，該多層電路板包括該第一電路板10、一第二電路板20、該用於把該第一與第二電路板10和20連接在一起的中間絕緣層30、一用於把該第一和第二電路板10和20之對應之第二岸面13b彼此電氣連接的岸面連接部份40、及一玻纖切除部份50(見第3B圖)。由於該等第一和第二電路板10和20基本上具有相同構造，後面的描述是僅關於該第一電路板10。
該第一電路板10是藉由堆疊一佈線層11與一絕緣層12來形成之所謂的多層佈線板。在這實施例中，雖然該第一電路板10包括三個佈線層11和三個絕緣層12，堆疊層的數目未受限制為如此之例子。絕緣層12的材料未受限定為特定一者。例如，一種藉由以加入有矽土填充物(silica filler)之FR4(Flame Retardant Type 4)基液態樹脂浸漬玻纖布來得到的材料是在這實施例中使用。例如，該玻纖布是依據IPC(Institute For Interconnecting and Packaging Electronics Circuits)標準#1078來被提供作為一布。
該第一電路板10包括數個電鍍貫孔13。該等電鍍貫孔 13是各被形成穿透該三個絕緣層12及到達該第一電路板10的第一表面10A和第二表面10B。
該電鍍貫孔13包括一形成於該第一表面10A上的第一岸面13a、一形成於該第二表面10B上的第二岸面13b、一穿透該三個絕緣層12並且使該第一和第二岸面13a和13b彼此電氣連接的介層孔13c、及一填充該介層孔13c的樹脂部份13d。
該第一岸面13a是為該多層電路板之供連接到外部用的一電極而且是連接到一半導體裝置之電子組件的端子，例如。該第二岸面13b是經由一岸面連接部份40(於稍後作描述)來電氣連接到該第二電路板20的第二岸面13b。該等第一和第二岸面13a和13b當從上面看時是各被形成成一圓形形狀。在這實施例中，該等第一和第二岸面13a和13b中之每一者的厚度是與佈線層11的厚度相同而且是被設定為大約40 μm到80 μm。
該第一岸面13a、該第二岸面13b、和該介層孔13c是藉著，例如，電鍍來被連續地形成。該第一岸面13a、該第二岸面13b、和該介層孔13c的材料未受限定為特定之一者。例如，在這實施例中一金屬材料，像是Cu般，是被使用。
該介層孔13c是由一個穿透該三個絕緣層12之孔的內表面形成。該樹脂部份13d到達該第一和第二岸面13a和13b。樹脂部份13的材料未被限定為特定之一者。例如，環氧樹脂是可以被使用。
此外，一剛性(全覆蓋)圖案14是配置在該第一電路板10 的第二表面10B上。該剛性圖案14是為，例如，電源圖案、接地圖案、虛置圖案(dummy pattern)等等的通稱。該剛性圖案14具有一比至少該等第一和第二岸面13a和13b之面積較大的面積。在這實施例中，該剛性圖案14的厚度是與該第二岸面13b的厚度相同而且是設定為大約40 μm至80 μm。
在後面的描述中，在該第一電路板10中之一配置有剛性圖案14的區域是被稱為一第一區域R1，而在該第一電路板10中之一配置有第二岸面13b的區域是被稱為一第二區域R2。
該中間絕緣層30包括一樹脂元件31和一埋藏於該樹脂元件31內的玻纖布32。樹脂元件31的材料未受限定為特定之一者，只要該材料是為具有低流動性的熱固性樹脂即可。與用於絕緣層12相同的樹脂，即，藉由以加入有矽土填充物(圖中未示)之FR4基液態樹脂浸漬玻纖布來得到的材料，是在這實施例中被使用。該玻纖布32是藉由把數條玻璃纖維織入一布內來被形成。該玻纖布32的厚度未受限定為特定之一者，但是在這實施例中，例如，是被設定為大約45 μm。
在該第一區域R1中之中間絕緣層30的厚度在第一與第二電路板10與20之平面方向上，即，在與第二表面10B平行的方向上，是均稱的。在該第二區域R2中之中間絕緣層30的厚度在一形成有第二岸面13b的位置與一未形成有第二岸面13b的位置之間是不同的。換句話說，該中間絕緣層30在形成有第二岸面13b之位置處的厚度是比該中間絕緣層 30在未形成有第二岸面13b之位置處的厚度小一個為該第二岸面13b之厚度兩倍的值。然而，要注意的是，該中間絕緣層30的密度(g/mm3)在第一與第二電路板10與20的平面方向上於整個第一與第二區域R1與R2是均稱的。
第3A和3B圖是為一實施例之岸面連接部份40與玻纖切除部份50的剖視圖。
如在第3A圖中所示，該岸面連接部份40使該第一電路板10的第二岸面13b與該第二電路板20的第二岸面13b彼此機械地與電氣地連接。該岸面連接部份40是與一形成在該中間絕緣層30之連接孔H1(稍後作描述)之內表面緊密接觸下被形成成一柱形狀。該岸面連接部份40具有一個比該第二岸面13b之直徑小的直徑，而且它是連接到該第二岸面13b的中央表面部份。該岸面連接部份40的材料未受限定為特定之一者。例如，一低熔點金屬，例如，焊錫，是在這實施例中被使用。焊錫的材料未受限定為特定之一者。例如，錫、鉍、與銅的合金是在這實施例中被使用。
如在第3B圖中所示，該玻纖切除部份50是為一個在它那裡該中間絕緣層30之樹脂元件31填充一形成於該中間絕緣層30之玻纖布32中之切口(cutout)32a的部份。該切口32a具有一個至少比在玻璃纖維間之間隙尺寸，即，玻纖布32的網眼尺寸，大的內直徑。要注意的是，該玻纖切除部份50相當於一個形成有調節孔H2(於稍後作描述)的部份。
因此，在該第一和第二電路板10和20之對應的第二岸面13b是透過岸面連接部份40來彼此機械地與電氣地連接 下，該第一和第二電路板10和20構成一多層電路板。
[多層電路板的製造步驟]
該多層電路板的製造步驟將會配合第4A至10圖來在下面作描述。
第4A至7B圖是為說明一實施例之多層電路板之製造步驟的說明圖。
如在第4A圖中所示，一黏著片60被準備。該黏著片60包括一成一片狀的預浸材61，及分別黏貼到該預浸材61之兩表面的第一和第二薄膜62a和62b。該黏著片60的第一薄膜62a然後是被剝除，如由箭頭所示一樣，藉此該預浸材61被曝露。
該預浸材61變成該多層電路板的中間絕緣層30。該預浸材61的材料不受限定為特定之一者。與用於絕緣層12相同的樹脂，即，依據IPC標準#1078藉由以加入有矽土填充物之FR4基液態樹脂浸漬玻纖布63來得到的材料，是在這實施例中被使用。該玻纖布63變成該多層電路板的玻纖布32。
該預浸材61的厚度不受限定為特定之一者，但在這實施例中是，例如，被設定成大約85 μm。該玻纖布63不受限定為特定之一者，但在這實施例中是，例如，被設定成大約45 μm。
該黏著片60可以具有一個孔洞，形成在該第一電路板10上的定位標記(圖中未示)是經由該孔洞被曝露。一種形成該曝露定位標記之孔洞的方法未被限定為特定之一者。該孔洞是可以，例如，藉由鑽孔來被形成。
該第一和第二薄膜62a和62b不僅作用如用於保護預浸材61的保護薄膜，且也作為用於印刷的印刷模板片(於稍後作描述)。該等第一和第二薄膜62a和62b的材料不受限定為特定之一者。例如，在這實施例中PET(Polyethylene Terephthalate)是被使用。該等第一和第二薄膜62a和62b中之每一者的厚度不受限定為特定之一者，但是在這實施例中是，例如，被設定為大約38 μm。
接著，如在第4B圖中所示，已剝掉第一薄膜62a的該黏著片60是置於該第一電路板10的第二表面10B上以致於該預浸材61是與該第二表面10B接觸。
然後，該第一電路板10與該黏著片60是進入一壓合室(press-bonding chamber)，而且該壓合室是被減壓。當該壓合室的內部到達一預定真空程度時，該黏著片60是在加熱與加壓下被壓合到該第一電路板10的第二表面10B。
在那時，該預浸材61的液態樹脂被引致流到在相鄰之第二岸面13b之間的間隙15內。因此，在第二區域R2內之預浸材61的厚度是對應於流入間隙15內之液態樹脂的量而有某程度上的減少。結果，在第二區域R2內之預浸材61的厚度變成比在第一區域R1內之預浸材61的厚度小。該預浸材61的表面端視第二岸面13b的形狀而定會變成波浪形。壓合條件未受限定為特定之一者。例如，0.5MPa的壓力、100℃的溫度、與180秒的壓合時間是被設定為壓合條件。
接著，如在第5A圖中所示，數個連接孔H1是形成於在第二區域R2內的黏著片60上。該等連接孔H1被形成到達對 應的第二岸面13b以致於該等第二岸面13b是分別經由該等連接孔H1來露出。該連接孔H1的形狀未受限定為特定之一者。在這實施例中，當從上面觀看時，該連接孔H1的形狀是為，例如，圓形。該連接孔H1的直徑未受限定為特定之一者，只要是比第二岸面13b的直徑小即可。
一種形成連接孔H1的方法未受限定為特定之一者。藉著雷射加工的環鋸(Trepanning)是在這實施例中被使用。例如，一二氧化碳氣體雷射會被使用作為雷射。作為雷射加工條件，雷射光束的點直徑是設定成□200 μm，而雷射輸出是設定成4 mJ。
在雷射加工中，形成於第一電路板10上的定位標記(圖中未示)可以用來決定雷射光束的照射位置。此外，當殘渣出現在連接孔H1內時，該殘渣是可以，例如，藉由使該殘渣曝露於電漿來被移除。
接著，如在第5B圖中所示，錫膏70填充該等連接孔H1中之每一者。例如，印刷製程可以被用作一種施加錫膏70的方法。在這實施例中，該連接孔H1是在以在黏著片60上的第二薄膜62b作為印刷模板片下藉著使用刮刀S來填充有錫膏70。當所供應之錫膏70的量是要增加時，一金屬光罩可以被額外地使用。作為另一例子，填充製程(dispensing process)是可以被使用取代印刷製程。
如在第9A圖中所示，藉由揉捏很多焊錫粒子71與液態樹脂72來得到的錫膏70是呈膏狀狀態。焊錫粒子71和液態樹脂72是以大約1：1的容積比率彼此混合在一起。錫膏70的 黏度未受限定為特定之一者。在這實施例中，透過液態樹脂72的最佳化，該錫膏70的黏度是設定成一個在印刷製程中所需的值，即，大約200 Pa．S。
焊錫粒子71的材料未受限定為特定之一者。例如，一種包含錫、鉍、與銅的低熔點金屬是在這實施例中被使用。液態樹脂的材料未受限定為特定之一者。與在預浸材61中所使用之相同的液態樹脂是可以被使用。
接著，如在第6圖中所示，數個調節孔H2是形成於在第一區域R1內的黏著片60。於整個第一區域R1上該等調節孔H2是以均稱密度配置。該等調節孔H2被形成到達該剛性圖案14以致於該剛性圖案14是經由該等調節孔H2曝露。此外，如在第8A圖中所示，黏著片60的玻纖布63被曝露在調節孔H2中之每一者的內表面。調節孔H2的形狀未受限定為特定之一者。在這實施例中，當從上面觀看時，調節孔H2的形狀是為，例如，圓形。調節孔H2的數目和尺寸是端視第一電路板10之第二岸面13b的面積、數量、和密度來計算出來。在這實施例中，調節孔H2的直徑在黏著片60的表面側是設定成700 μm而在黏著片60之接近第一電路板10的背側是設定成600 μm。
一種形成調節孔H2的方法未受限定為特定之一者。藉著雷射加工的環鋸是在這實施例中使用。例如，一種二氧化碳氣體雷射可以被使用作為雷射。作為雷射加工條件，雷射光束的點直徑是設定成□200 μm，而雷射輸出是設定成4 mJ。
在雷射加工中，形成於第一電路板10上的定位標記(圖中未示)可以用來決定雷射光束的照射位置。此外，當殘渣出現在調節孔H2內時，殘渣可以，例如，藉由使殘渣曝露於電漿來被移去。
接著，如在第7圖中所示，在黏著片60上的第二薄膜62b被剝離以致於該預浸材61被曝露。由於該第二薄膜62b的剝離，於印刷之後填充連接孔H1的錫膏70變成從預浸材61之表面突出相當於第二薄膜62b之厚度之某種程度的狀態。
具有與第一電路板10相同之結構的第二電路板20然後是置於該黏著片60的預浸材61上以致於該第二表面10B是與該預浸材61接觸。其後，該等第一和第二電路板10和20以及該預浸材61被送入該壓合室，而且該壓合室被減壓。當該壓合室的內部到達預定程度的真空時，該第二電路板20是在加熱和加壓之下被壓合至該預浸材61。結果，該等第一和第二電路板10和20是彼此連接。
在那時，於第一區域R1內的預浸材61是經由該等第一和第二電路板10和20來被壓迫，藉此致使預浸材61的液態樹脂流入調節孔H2。因此，如在第8B圖中所示，該等調節孔H2是填充有從預浸材61流入的液態樹脂，藉此在第一區域R1內之預浸材61的厚度是減少相當於調節孔H2之容積的某程度。調節孔H2的尺寸和密度被決定以致於第一區域R1之每單位面積之調節孔H2的容積是與第二區域R2之每單位面積之間隙15的容積相同。據此，在第一區域R1內之預浸材61的厚度變成與在第二區域R2內之預浸材61的厚度 相同。因此，在第二區域R2內的預浸材61是在與壓迫在第一區域R1內之預浸材61之壓力相同的壓力下被壓迫。
當在第二區域R1內的預浸材61被壓迫時，在錫適70內的液態樹脂72被致使從連接孔H1的內表面擴散到預浸材61。然而，在錫膏70中之焊錫粒子71的擴散是被加入到預浸材61的矽土填充物阻礎，而且該等焊錫粒子71餘留在連接孔H1內。
換句話說，如在第9B圖中所示，在該等連接孔H1中之每一者內之焊錫粒子71的密度(數目/mm3)是增加而在焊錫粒子71之間的空間是縮減。據此，當該等焊錫粒子71是在第一和第二電路板10和20的加熱與加壓下被熔化時，如在第9C圖中所示，在沒有包括斷開之下，大量的焊錫粒子凝結來形成連續地從第一電路板10之第二岸面13b延伸到第二電路板20之第二岸面13b的該岸面連接部份40。結果，第一電路板10的第二岸面13b和第二電路板20的第二岸面13b是藉著該等岸面連接部份40來機械地與電氣地彼此連接。該多層電路板是因此被完成。
壓合該等第一和第二電路板10和20的條件未受限定為特定之一者。在這實施例中，3至5 MPa的壓力、180℃到200℃的加熱溫度、以及2至3小時的加壓時間是被設定為壓合條件。該加熱溫度可以是以，例如，3℃/分鐘的速度上升。
[例子]
當一包括調節孔的第一預浸材S1與一未包括調節孔的第二預浸材S2被使用時，於在第一與第二電路板彼此連接 之前與之後之間之岸面-至-岸面空間上的改變是在下面作比較。在這[例子]中，於該第一電路板之表面上層疊該第一預浸材S1或該第二預浸材S2之後，該第二電路板是在該第一預浸材S1或該第二預浸材S2介於其間之下連接到該第一電路板。
假設該等第一與第二預浸材S1與S2中之每一者的平面尺寸是為510 mm x 610 mm，而緊在層疊該第一電路板之後該等第一與第二預浸材S1與S2中之每一者的厚度是為110 μm。此外，形成於第一預浸材S1之調節孔的直徑是為□600 μm至□700 μm，而該等調節孔的數目是為100,000。於彼此連接第一與第二電路板之時施加的壓力是為3 MPa。
由於在以上所述之條件下進行實驗，在使用第一預浸材S1的情況中該岸面-至-岸面空間(或者預浸材的厚度)是為大約60 μm，而在使用第二預浸材S2的情況中該岸面-至-岸面空間(或者預浸材的厚度)是為大約70 μm。因此證明該岸面-至-岸面空間是藉由在預浸材形成數個調節孔來縮減。
由於以上所述的實施例，該數個調節孔H2是形成於在配置有剛性圖案14之第一區域R1內的預浸材61。因此，當在第一區域R1內的預浸材61被壓迫時，預浸材61的液態樹脂被致使流入調節孔H2，而預浸材61的厚度是對應地縮減。
因此，在第一區域R1內之預浸材61的厚度能夠被造成與在第二區域R2內之預浸材61的厚度相同。因此，在第二區域R2內的預浸材61也能夠被適足地壓迫，而填充在連接孔H1內的錫膏70能夠被壓縮。
更特別地，填充於連接孔H1內之錫膏70的液態樹脂72被致使擴散到該預浸材61，而在連接孔H1內之焊錫粒子71的密度(數目/mm3)是增加。因此，當該等焊錫粒子71熔化時，它們是更易於凝結成一金屬塊(即，岸面連接部份40)。換句話說，要抑制當在焊錫粒子71之間之空間是大時會被產生的凝結故陣是有可能的。因此，在第一電路板10之第二岸面13b至第二電路板20之第二岸面13b之間之連接上的可靠度能夠被提升。此外，由於該等岸面連接部份40中之每一者的橫截面是加大，流過岸面連接部份40的可允許電流能夠被增加。
此外，由於該剛性圖案14作用如一加工擋止薄膜，縱使在雷射加工被使用作為形成調節孔H2的方法，該第一電路板10能夠被維持免於毀損。
此外，由於以上所述的實施例，連接孔H1與調節孔H2是在把黏著片60接合到第一電路板10之後形成於該黏著片60。因此，縱使黏著片60的形狀在黏著片60接合到第一電路板10時被改變，連接孔H1與調節孔H2的位置不偏離。
在以上所述的實施例中，連接孔H1與調節孔H2是形成於該已接合到第一電路板10的黏著片60。然而，該黏著片60可以被夾置在烤板(baked plates)之間，而且在形成連接孔H1與調節孔H2於黏著片60以及烤板上之後，該黏著片60，包括該等烤板，可以被接合到該第一電路板10。當連接孔H1與調節孔H2是藉著鑽孔來被形成時，數個黏著片60可以置於另一者上，而該等連接孔H1與該等調節孔H2可以 在同一時間被形成通過該數個黏著片60。
於此中所述的所有例子和條件語言是傾向於為了幫助讀者了解本發明及由發明人所提供之促進工藝之概念的教育用途，並不是把本發明限制為該等特定例子和條件，且在說明書中之該等例子的組織也不是涉及本發明之優劣的展示。雖然本發明的實施例業已詳細地作描述，應要了解的是，在沒有離開本發明的精神與範疇之下，對於本發明之實施例之各式各樣的改變、替換、與變化是能夠完成。
10‧‧‧第一電路板
10A‧‧‧第一表面
10B‧‧‧第二表面
11‧‧‧佈線層
12‧‧‧絕緣層
13‧‧‧貫孔
13a‧‧‧第一岸面
13b‧‧‧第二岸面
13c‧‧‧介層孔
13d‧‧‧樹脂部份
14‧‧‧剛性圖案
20‧‧‧第二電路板
30‧‧‧中間絕緣層
32‧‧‧玻纖布
32a‧‧‧切口
40‧‧‧岸面連接部份
50‧‧‧玻璃切除部份
60‧‧‧黏著片
61‧‧‧預浸材
62a‧‧‧第一薄膜
62b‧‧‧第二薄膜
63‧‧‧玻纖布
70‧‧‧錫膏
71‧‧‧焊錫粒子
72‧‧‧液態樹脂
H1‧‧‧孔
H2‧‧‧孔
R1‧‧‧第一區域
R2‧‧‧第二區域
S1‧‧‧第一預浸材
S2‧‧‧第二預浸材
第1圖是為一實施例之多層電路板的剖視圖；第2圖是為一實施例之第一電路板的平面圖；第3A和3B圖是為一實施例之一岸面連接部份與一玻纖切除部份的剖視圖；第4A和4B圖是為說明一實施例之多層電路板之製造步驟的說明圖；第5A和5B圖是為說明一實施例之多層電路板之製造步驟的說明圖；第6圖是為說明一實施例之多層電路板之製造步驟的說明圖；第7圖是為說明一實施例之多層電路板之製造步驟的說明圖；第8A和8B圖是為說明在一實施例中之玻纖切除部份之改變的說明圖；第9A、9B和9C圖是為說明在一實施例中之岸面連接部 份之改變的說明圖；及第10圖是為一描繪在一餘留銅比率與一在板間之間隙之間之關係的圖表。
10‧‧‧第一電路板
20‧‧‧第二電路板
30‧‧‧中間絕緣層
10A‧‧‧第一表面
10B‧‧‧第二表面
11‧‧‧佈線層
12‧‧‧絕緣層
13‧‧‧貫孔
13a‧‧‧第一岸面
13b‧‧‧第二岸面
13c‧‧‧介層孔
13d‧‧‧樹脂部份
14‧‧‧剛性圖案
40‧‧‧岸面連接部份
R1‧‧‧第一區域
R2‧‧‧第二區域

Claims (7)

  1. 一種製造多層電路板的方法，該方法包含以下步驟：形成一預浸材於一包括一第一區域與一第二區域之第一電路板的一表面上，在該第一區域是形成有一電鍍孔而在該第二區域是形成有一剛性圖案，該預浸材具有一到達該電鍍孔的第一孔和一到達該剛性圖案的第二孔；以導電膏填充該第一孔；及在以導電膏填充該第一孔之後把一第二電路板壓在該預浸材上俾可使該第一電路板與該第二電路板彼此層疊。
  2. 如申請專利範圍第1項所述之製造多層電路板的方法，其中，形成該預浸材之步驟包含：把一預浸材材料接合到該第一電路板的表面；在接合該預浸材材料之後形成該第一孔在該預浸材材料中；及在以導電膏填充該第一孔之後形成該第二孔於該預浸材材料中。
  3. 如申請專利範圍第1項所述之製造多層電路板的方法，其中，形成該預浸材之步驟包含：把一預浸材材料接合到該第一電路板的該表面；及在接合該預浸材材料之後形成該第一孔和該第二孔於該預浸材材料中。
  4. 如申請專利範圍第1項所述之製造多層電路板的方法， 其中，該預浸材包括一到達該第二孔之一內表面的絕緣纖維布。
  5. 如申請專利範圍第2項所述之製造多層電路板的方法，其中，該預浸材包括：一樹脂材料；及一在該樹脂材料中的絕緣纖維布，且其中，該第二孔的形成會切開該絕緣纖維布。
  6. 如申請專利範圍第1項所述之製造多層電路板的方法，其中，該電鍍孔包括一個從該第一電路板之該表面突起的圖案部份，該圖案部份是比該剛性圖案小。
  7. 一種多層電路板，包含：一包括一第一區域與一第二區域的第一電路板，在該第一區域形成有一電鍍孔，而在該第二區域形成有一剛性圖案；一設置於該第一電路板上且具有一到達該電鍍孔之孔的絕緣層；一設置於該絕緣層上的第二電路板；及一設置於該孔內且使該第一電路板與該第二電路板彼此電氣地連接的導電元件，其中，該絕緣層包括一樹脂材料，及一在該樹脂材料中的絕緣纖維布，該絕緣纖維布在一個對應於該剛性圖案的位置具有一個比該絕緣纖維布之網眼大的孔。
TW101114514A 2011-06-24 2012-04-24 製造多層電路板的方法及多層電路板 TW201301967A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011141232A JP2013008880A (ja) 2011-06-24 2011-06-24 積層回路基板の製造方法及び積層回路基板

Publications (1)

Publication Number Publication Date
TW201301967A true TW201301967A (zh) 2013-01-01

Family

ID=47360763

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101114514A TW201301967A (zh) 2011-06-24 2012-04-24 製造多層電路板的方法及多層電路板

Country Status (5)

Country Link
US (1) US20120325533A1 (zh)
JP (1) JP2013008880A (zh)
KR (1) KR20130007415A (zh)
CN (1) CN102843876A (zh)
TW (1) TW201301967A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608779B (zh) * 2016-04-20 2017-12-11 中華精測科技股份有限公司 高密度互連多層電路板及其製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6088724B2 (ja) * 2010-08-31 2017-03-01 ユニ・チャーム株式会社 吸収体の製造装置、及び通気性部材の製造方法
US9288917B2 (en) * 2013-11-07 2016-03-15 Unimicron Technology Corp. Manufacturing method for multi-layer circuit board
JP6383252B2 (ja) * 2014-10-30 2018-08-29 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
CN104538314B (zh) * 2014-12-29 2017-08-11 华进半导体封装先导技术研发中心有限公司 三层封装基板及封装芯片的制作方法及三层封装基板
CN104768326B (zh) * 2015-03-31 2017-11-24 华为技术有限公司 印刷电路板及印刷电路板制造方法
US10002839B2 (en) * 2016-08-29 2018-06-19 Via Alliance Semiconductor Co., Ltd. Electronic structure, and electronic structure array
KR101858186B1 (ko) * 2016-12-26 2018-05-15 주식회사 카펙발레오 차량용 토크 컨버터
CN107155266B (zh) * 2017-06-20 2020-10-23 广州兴森快捷电路科技有限公司 Z向互连线路板及其制作方法
CN107257603B (zh) 2017-06-20 2019-11-08 广州兴森快捷电路科技有限公司 孔连接层的制作方法、线路板的制作方法及线路板
CN107864555B (zh) * 2017-12-09 2024-02-09 中国电子科技集团公司第四十三研究所 一种柔性电路板
CN110165442B (zh) * 2018-02-12 2020-11-03 泰达电子股份有限公司 金属块焊接柱组合及其应用的电源模块
CN111385981A (zh) * 2018-12-29 2020-07-07 深南电路股份有限公司 多样化装配印刷线路板及制造方法
TWI706705B (zh) * 2019-06-21 2020-10-01 唐虞企業股份有限公司 電路板及其製造方法
EP4040926A1 (en) 2021-02-09 2022-08-10 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carriers connected by staggered interconnect elements
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment
WO2024129054A1 (en) * 2022-12-12 2024-06-20 Harbor Electronics, Inc. Via bond attachment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4043115B2 (ja) * 1998-09-24 2008-02-06 イビデン株式会社 多数個取り多層プリント配線板
DE60027141T2 (de) * 1999-10-26 2006-12-28 Ibiden Co., Ltd., Ogaki Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte
JP4742485B2 (ja) * 2003-03-24 2011-08-10 富士通株式会社 多層プリント配線板及びその製造方法
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
EP1753279B1 (en) * 2004-10-08 2013-02-20 Panasonic Corporation Multilayer circuit board manufacturing method
JP4797742B2 (ja) * 2006-03-28 2011-10-19 パナソニック株式会社 多層配線基板とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608779B (zh) * 2016-04-20 2017-12-11 中華精測科技股份有限公司 高密度互連多層電路板及其製造方法

Also Published As

Publication number Publication date
US20120325533A1 (en) 2012-12-27
JP2013008880A (ja) 2013-01-10
CN102843876A (zh) 2012-12-26
KR20130007415A (ko) 2013-01-18

Similar Documents

Publication Publication Date Title
TW201301967A (zh) 製造多層電路板的方法及多層電路板
JP3407737B2 (ja) 多層基板の製造方法およびその製造方法によって形成される多層基板
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US8677612B2 (en) Method for manufacturing flex-rigid wiring board
JP2003023250A (ja) 多層基板のおよびその製造方法
US20130168148A1 (en) Multilayer printed wiring board and method of manufacturing same
TWI622332B (zh) 軟硬複合線路板
WO2013065099A1 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
TWI538582B (zh) 多層電路板及其製作方法
US12036776B2 (en) Resin multilayer substrate and method for manufacturing resin multilayer substrate
TWI777958B (zh) 多層線路板的製造方法
JP5095952B2 (ja) 多層配線基板及びその製造方法
JP2012089568A (ja) 有機多層基板及びその製造方法
WO2020121813A1 (ja) 樹脂基板、電子機器、および樹脂基板の製造方法
JP5516830B2 (ja) 部品内蔵樹脂基板
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP4824972B2 (ja) 回路配線基板及びその製造方法
JP2008016651A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法。
JP2007129017A (ja) 多層配線基板用基材、多層配線基板及びその製造方法
JP2008258358A (ja) リジッドフレキ基板とその製造方法
US11910540B2 (en) Circuit board with solder mask on internal copper pad
JP4968616B2 (ja) 多層プリント配線板の製造方法
JP2011228471A (ja) 多層基板とその製造方法
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器