DE69837110T2 - Mehrschichtige leiterplatte - Google Patents

Mehrschichtige leiterplatte Download PDF

Info

Publication number
DE69837110T2
DE69837110T2 DE69837110T DE69837110T DE69837110T2 DE 69837110 T2 DE69837110 T2 DE 69837110T2 DE 69837110 T DE69837110 T DE 69837110T DE 69837110 T DE69837110 T DE 69837110T DE 69837110 T2 DE69837110 T2 DE 69837110T2
Authority
DE
Germany
Prior art keywords
via hole
layer
multilayer printed
resin insulating
interlayer resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69837110T
Other languages
English (en)
Other versions
DE69837110D1 (de
Inventor
Ogaki-Kita-Kojou Seiji Ibi-gun SHIRAI
Ogaki-kita-kojou Kenichi Ibi-gun SHIMADA
Ogaki-Kita-Kojou Motoo Ibi-gun ASAI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of DE69837110D1 publication Critical patent/DE69837110D1/de
Application granted granted Critical
Publication of DE69837110T2 publication Critical patent/DE69837110T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

  • Technischer Bereich
  • Die vorliegende Erfindung betrifft eine mehrschichtige Leiterplatte mit einer gefüllte Durchkontaktierungsstruktur, in der ein oberes Durchkontaktierungsloch direkt über einem unteren Durchkontaktierungsloch ausgebildet ist.
  • Hintergrundtechnik
  • Die sogenannte mehrschichtige Aufbauleiterplatte besteht aus einem Durchkontaktierungsloch 650, das eine untere Leiterschaltung 634 und eine obere Leiterschaltung 652 miteinander verbindet. Das Durchkontaktierungsloch 650 wird derart ausgebildet, daß eine metallisierte dünne Schicht 648 auf der inneren Oberfläche einer Öffnung 642 erzeugt wird, welche in einer Zwischenlagen-Harzisolierschicht 640 ausgebildet ist. Der innere Abschnitt der metallisierten Schicht 648 zum Ausbilden des Durchkontaktierungslochs 650 wird mit Harz 660a gefüllt, um eine obere Zwischenlagen-Harzisolierschicht 660 zu bilden. Wenn daher, wie in der Zeichnung durch eine gestrichelte Linie gezeigt, ein Durchkontaktierungsloch über dem Durchkontaktierungsloch 650 ausgebildet wird, verhindert das unter der metallisierten Schicht 648 eingeschlossene Harz 660a die leichte Einrichtung einer Verbindung zwischen den zwei Durchkontaktierungslöchern.
  • Wenn daher ein Durchkontaktierungsloch auf einem unteren Durchkontaktierungsloch gebildet wird, das heißt, wenn ein Durchkontaktierungsloch direkt mit einem anderen Durchkontaktierungsloch verbunden wird, ohne daß eine Verdrahtung eingefügt wird, um die Dichte zu erhöhen, wird eine sogenannte gefüllte Durchkontaktierungsstruktur verwendet, um die mehrschichtige Leiterplatte zu bilden. Wie in 21(I) gezeigt, wird die gefüllte Durchkontaktierungsstruktur derart gebildet, daß eine Öffnung 542 in der Zwischenlagen-Harzisolierschicht 540 mit einer Metallisierung 548 gefüllt wird. Das vorangehende Verfahren wurde von dem Anmelder der vorliegenden Erfindung in JP-2-188992 , JP-3-3298 und JP-7-34048 offenbart. Das Dokument JP-A-09116266 offenbart ebenfalls eine mehrschichtige Leiterplatte mit einem auf einem unteren Durchkontaktierungsloch ausgebildeten Durchkontaktierungsloch.
  • Ein Verfahren zum Ausbilden eines Durchkontaktierungslochs auf einem anderen Durchkontaktierungsloch wird nun unter Bezug auf 20(B) bis 21(I) beschrieben.
  • Zuerst werden die oberen und unteren Oberflächen eines Substrats 530 mit einer Oberfläche, auf der eine Leiterschaltung 534 ausgebildet wurde, mit Harz 540 beschichtet, um eine untere Zwischenlagen-Harzisolierschicht zu erzeugen (siehe 20(B)). In dem Harz 540 wird dann eine Öffnung 542 zum Bilden eines Durchkontaktierungslochs gebildet (siehe 20(C)). Danach wird eine stromlos metallisierte Schicht 544 gleichmäßig auf der Oberfläche des Substrats 530 abgeschieden, und dann wird eine Resist-Schicht 546 ausgebildet (siehe 20(D)). Dies wird fortgesetzt, indem eine galvanisch aufgebrachte Schicht 548 auf einem Abschnitt abgeschieden wird, in dem die Resist-Schicht 546 nicht ausgebildet ist. Auf diese Weise werden ein Durchkontaktierungsloch 550 und eine Leiterschaltung 552 ausgebildet (siehe 20(E)). Die Resist-Schicht 546 und die stromlos metallisierte Schicht 544 unter der Resist-Schicht 546 werden dann getrennt. Danach wird die Oberfläche des Substrats 530 mit Harz 560 beschichtet, das die obere Zwischenlagen-Harzisolierschicht wird (siehe 21(F)). Darauf folgt Fotoätzen, das durchgeführt wird, um in Vorbereitung für ein oberes Durchkontaktierungsloch in der Zwischenlagen-Harzisolierschicht 560 eine Öffnung 562 zu machen (siehe 21(G)). Dann wird eine stromlos metallisierte Schicht 546 gleichmäßig auf der Oberfläche des Substrats 530 abgeschieden, und dann wird eine Resist-Schicht 566 ausgebildet. Eine galvanisch aufgebrachte Schicht 568 wird dann in dem Abschnitt, in dem die Resist-Schicht 566 nicht ausgebildet ist, gleichmäßig abgeschieden (siehe 21(H)). Schließlich werden die Resist-Schicht 566 und die stromlos metallisierte Schicht 564 unter der Resist-Schicht getrennt, so daß ein Durchkontaktierungsloch 570 und eine Leiterschaltung 572 ausgebildet werden (siehe 21(I))
  • Die mit dem weiter oben erwähnten Herstellungsverfahren hergestellte mehrschichtige Leiterplatte neigt jedoch zu einer nicht zufriedenstellenden Zuverlässigkeit der zwischen dem unteren Durchkontaktierungsloch 550 und dem oberen Durchkontaktierungsloch 570 aufgebauten Verbindung. Der Erfinder der vorliegenden Erfindung hat den Grund für diese nicht zufriedenstellende Zuverlässigkeit untersucht, was zu der Entdeckung führte, daß in dem mittleren Abschnitt des Durchkontaktierungslochs 550, wie in 20(E) gezeigt, eine Vertiefung 550a gebildet wird, wenn die galvanisch aufgebrachte Schicht 548 in der Öffnung 542 abgeschieden wird, die in der Zwischenlagen-Harzisolierschicht 540 ausgebildet ist. Das heißt, wenn Harz 560, das zu der oberen Zwischenlagen-Harzisolierschicht ausgebildet wird, auf den Abschnitt über dem Durchkontaktierungsloch 550 aufgetragen wurde, sind die Dicke h1 des Harzes 560 in der Durchkontaktierungsvertiefung 550a und die Dicke h2 des Abschnitts abgesehen von der Vertiefung 550a, wie in 21(F) gezeigt, voneinander verschieden. Wenn die Öffnung 562 zum Ausbilden des Durchkontaktierungslochs durch Fotoätzen in der Zwischenlagen-Harzisolierschicht 560 ausgebildet wird, bleibt, wie in 21(G) gezeigt, eine kleine Menge des Harzes 560a in der Vertiefung 550a zurück. Das heißt, das Harz 560a isoliert, wie in 21(I) gezeigt, die Verbindung. Das Ergebnis davon ist, daß die zufriedenstellende Zuverlässigkeit der Verbindung zwischen dem unteren Durchkontaktierungsloch 550 und dem oberen Durchkontaktierungsloch 570 nicht verwirklicht werden kann.
  • Neben Harz 560a in der Vertiefung 550a wurde eine andere Erscheinung festgestellt, daß aufgrund der von der oxidierten Schicht verursachten Delle die Zuverlässigkeit der Verbindung zwischen dem unteren Durchkontaktierungsloch 550 und dem oberen Durchkontaktierungsloch 570 verschlechtert ist. Das heißt, wenn das Durchkontaktierungsloch 550 unter Verwendung der galvanisch aufgebrachten Schicht 548 ausgebildet wird, wird, wie in 20(E) gezeigt, eine oxidierte Schicht auf der Oberfläche des unteren Durchkontaktierungslochs 550 gebildet. Wie in 21(J) gezeigt, übt die Zwischenlagen- Harzisolierschicht 560, die eine Wärmekontraktion wiederholt, Spannung in einer Richtung aus, was bewirkt, daß das untere Durchkontaktierungsloch 50 und das obere Durchkontaktierungsloch 70 voneinander getrennt werden. Wenn an der Grenzfläche zwischen dem unteren Durchkontaktierungsloch 550 und dem oberen Durchkontaktierungsloch 570, das heißt, auf der Oberfläche des unteren Durchkontaktierungslochs 550 eine oxidierte Schicht gebildet wird, werden die Oberfläche des unteren Durchkontaktierungslochs 550 und die untere Oberfläche des oberen Durchkontaktierungslochs 570 voneinander getrennt. Als ein Ergebnis wird die elektrische Verbindung zwischen dem unteren Durchkontaktierungsloch 550 und dem oberen Durchkontaktierungsloch 570 unterbrochen.
  • Die gefüllte mehrschichtige Leiterplatte hat ein anderes Problem. Da Vertiefungen 550a und 570a in den oberen Oberflächen der Durchkontaktierungslöcher 550 und 570 gebildet werden, welche jeweils die weiter oben erwähnte gefüllte Durchkontaktierungsstruktur, wie in 21(J) gezeigt haben, wird die Glattheit der Oberfläche des Substrats verschlechtert. Daher wird die Montagezuverlässigkeit, die erforderlich ist, wenn ein IC-Chip oder ähnliches montiert wird, manchmal verschlechtert. Um die Glattheit des Substrats zu verbessern, hat der Anmelder der vorliegenden Erfindung, um das weiter oben erwähnte Problem zu bewältigen, ein Verfahren zum Glätten der oberen Oberflächen der Durchkontaktierungslöcher entdeckt. Das heißt, die oberen Oberflächen des unteren Durchkontaktierungslochs 550 und des oberen Durchkontaktierungslochs 570 werden abgeflacht, so daß das Substrat geglättet wird. 22(E) ist eine entlang der in 22(D) gezeigten Linie E-E genommene horizontale Querschnittansicht, das heißt, 22(E) zeigt eine in der Zwischenlagen-Harzisolierschicht 540 ausgebildete Leiterschicht. 22(D) ist eine entlang der in 22(E) gezeigten Linie D-D genommene vertikale Querschnittansicht.
  • Wenn die obere Oberfläche des Durchkontaktierungslochs abgeflacht wird, wird die obere Zwischenlagen-Harzisolierschicht 560 über der ebenen Schicht 553, wie in 22(E) gezeigt, erhöht, wie in 22(D) gezeigt. Daher war etabliert, daß eine Substratoberfläche in einer mehrschichtigen Leiterplatte, in der ein Leitungsmuster 552 und eine ebene Schicht 553 zusammentreffen, nicht abgeflacht werden kann.
  • Der Grund, warum die obere Schicht der ebenen Schicht 553 erhöht wird, wird nun unter Bezug auf 22(A), 22(3), 22(C) und 22(D), die ein Herstellungsverfahren für die Herstellung einer mehrschichtigen Leiterplatte zeigt, dargestellt. Wie in 22(A) gezeigt, sind sowohl das Leitungsmuster 552 als auch die ebene Schicht 553, wie weiter oben unter Bezug auf 22(E) beschrieben, auf der oberen Oberfläche der unteren Zwischenlagen-Harzisolierschicht 540 ausgebildet. Um die obere Zwischenlagen-Harzisolierschicht, wie in 22(3) gezeigt, auszubilden, wird die Oberfläche des Substrats mit Harz 560 beschichtet, das unter Verwendung eines Walzenbeschichters oder ähnlichem zu einer Zwischenlagen-Harzisolierschicht geformt wird. Die Dicke des oberen Abschnitts der ebenen Schicht 553 wird jedoch unerwünschterweise vergrößert, selbst wenn das Harz dazu gebracht wird, eine gleichmäßige Dicke zu haben. Der Grund dafür wird nun betrachtet. Harz wird zwischen das Leitungsmuster 552 und das Durchkontaktierungsloch 550A eingeführt (siehe 22E). Dadurch wird ermöglicht, daß der Abschnitt um das Leitungsmuster 552 und das Durchkontaktierungsloch 550A, das mit dem Leitungsmuster verbunden ist, abgeflacht werden. Da das Harz 560 jedoch nicht von dem Abschnitt über der ebenen Schicht 553 entlassen werden kann, wird die Zwischenlagen-Harzisolierschicht unerwünscherweise ausgedehnt.
  • Dann wird in dem Harz 560 eine Öffnung 562 zum Ausbilden des oberen Durchkontaktierungslochs gemacht. Wie in 22(D) gezeigt, wird die Öffnung 542 dann mit einer Metallisierung 568 gefüllt, so daß ein oberes Durchkontaktierungsloch 570 ausgebildet wird.
  • Die mehrschichtige Leiterplatte, welche die Durchkontaktierungslöcher mit der abgeflachten oberen Oberflächenstruktur, wie in 22(D) gezeigt, enthält, hat einen Defekt in der Hinsicht, daß die Zwischenlagen-Harzisolierschicht 560 sich leicht abtrennt. Die aus Harz gefertigte Zwischenlagen-Harzisolierschicht 560 hat ein hervorragendes Haftvermögen bezüglich der aus Harz gefertigten unteren Zwischenlagen-Harzisolierschicht 540. Die Zwischenlagen-Harzisolierschicht 560 hat jedoch ein unzureichendes Haftvermögen in Bezug auf das Leitungsmuster 552, das Durchkontaktierungsloch 550A und die ebene Schicht 553, die aus Metallmaterialien gefertigt sind. Da die obere Zwischenlagen-Harzisolierschicht 560 in dem Abschnitt um das Leitungsmuster 552 und das Durchkontaktierungsloch 550B herum direkt in Kontakt mit der unteren Zwischenlagen-Harzisolierschicht 540 ist, kann in starker Haftkontakt erzielt werden. In der ebenen Schicht 553 kann die obere Zwischenlagen-Harzisolierschicht 560 nicht in direkten Kontakt mit der unteren Zwischenlagen-Harzisolierschicht 540 gebracht werden, was zu einem unzureichenden Haftvermögen führt. Auf diese Weise wird die Trennung der Zwischenlagen-Harzisolierschicht 560 herbeigeführt. Die unter Bezug auf 21(J) beschriebene mehrschichtige Leiterplatte hat dieses Trennungsproblem nicht. Es kann überlegt werden, daß der Grund dafür in der Vertiefung in dem Durchkontaktierungsloch liegt, die in der ebenen Schicht gebildet wird. Die Vertiefung soll eine Verankerungswirkung für die Zwischenlagen-Harzisolierschicht haben.
  • Auf der Oberfläche einer gedruckten Leiterplatte, wie etwa einem Baugruppensubstrat, werden Lotbumps erzeugt, um eine elektrische Verbindung mit einem elektronischen Element, wie etwa einem IC-Chip, der montiert wird, aufzubauen. Lotbumps werden auf der Leiterschaltung auf der Oberfläche des Substrats aufgebaut. Außerdem werden manchmal Lotbumps auf dem Durchkontaktierungsloch erzeugt, um zum Beispiel den Integrationsgrad zu erhöhen. Ein Verfahren zum Ausbilden von Lotbumps auf einer mehrschichtigen Leiterplatte wird nun unter Bezug auf 23 beschrieben.
  • 23(A) zeigt den Querschnitt einer herkömmlichen mehrschichtigen Leiterplatte 510. Die mehrschichtige Leiterplatte hat ein eine Struktur, die Leiterschaltungen 534, 552 und 572 aufweist, die durch mehrere Zwischenlagen-Harzisolierschichten 540 und 560 auf den oberen und unteren Schichten eines Kernsubstrats 530 ausgebildet sind. Eine Öffnung 562 für das Durchkontaktierungsloch wird in der äußersten Zwischenlagen-Harzisolierschicht 560 gefertigt. Dann wird mit einer Kupfermetallisierung ein Durchkontaktierungsloch 570 in der Öffnung 562 ausgebildet. Das Durchkontaktierungsloch 570 stellt die Verbindung zu der unteren Leiterschaltung 552 her, die unter Zwischenlagen-Harzisolierschicht 560 ausgebildet ist. Resists 580 mit Öffnungen 581, die jeweils einen vorbestimmten Durchmesser haben, werden in der äußersten Zwischenlagen-Harzisolierschicht 560 ausgebildet.
  • Wenn auf der mehrschichtigen Leiterplatte 510 Lotbumps aufgebaut werden, wird, wie in 23(3) gezeigt, eine Metallmaske 598 auf der mehrschichtigen Leiterplatte 510 angeordnet. Danach wird Lötpaste auf die Oberflächen der Öffnungen 581 in dem Galvano-Resist 580 gedruckt. Die Metallmaske 598 hat Öffnungen 598a und 598b, die an Positionen ausgebildet sind, die den Positionen der in dem Galvano-Resist 580 ausgebildeten Öffnungen 581 entsprechen. Die dem Durchkontaktierungsloch 570 entsprechende Öffnung 598b hat einen relativ großen Durchmesser, während die der Leiterschaltung 572 entsprechende Öffnung 598a einen relativ kleinen Durchmesser hat. Als ein Ergebnis kann Lötpaste in einer größeren Menge auf die Oberfläche des Durchkontaktierungslochs 570 gedruckt werden.
  • Nachdem Lötpaste aufgedruckt wurde, läßt man die mehrschichtige Leiterplatte 510 einen Heizofen durchlaufen. Auf diese Weise wird ermöglicht, daß die Lötpaste aufschmilzt, so daß, wie in 23(C) gezeigt, Lotbumps 588 ausgebildet werden. Danach werden Fließmittel, die während des Reflow-Prozesses aus dem Lot fließen, gereinigt. Ein IC-Chip 590 wird dann in einer derartigen Weise auf die mehrschichtige Leiterplatte 510 montiert, daß die Lötkontaktflecken 592 des IC-Chips den an die mehrschichtige Leiterplatte 510 angrenzenden Lotbumps 588 entsprechen. Danach läßt man die mehrschichtige Leiterplatte 510 einen Heizofen durchlaufen, so daß die Lötkontaktflecken 588 geschmolzen werden. Auf diese Weise werden die mehrschichtige Leiterplatte 510 und der IC-Chip 590 elektrisch miteinander verbunden. Zu diesem Zeitpunkt wird ermöglicht, daß die Fließmittel, die während des Reflow-Prozesses aus dem Lot fließen konnten, gereinigt werden.
  • Die weiter oben erwähnte mehrschichtige Leiterplatte hat sich jedoch in der Hinsicht als mangelhaft erwiesen, daß nicht immer eine richtige Verbindung mit einem IC-Chip hergestellt werden kann. Das heißt, die Höhe h3 der auf dem ver tieften Durchkontaktierungsloch 570 ausgebildeten Lotbumps 588 und die Höhe h4 der auf der flachen Leiterschaltung 572 ausgebildeten Lotbumps 588 kann, wie in 23(C) gezeigt, nicht leicht gleich gemacht werden. Daher kann, wie in 23(D) gezeigt, nicht jeder der an die mehrschichtige Leiterplatte 510 angrenzenden Lotbumps 588 richtig mit den an den IC-Chip 590 angrenzenden Lötkontaktflecken 592 verbunden werden.
  • Außerdem muß die Metallmaske Öffnungen 598a und 598b mit verschiedenen Durchmessern haben, die an Positionen ausgebildet sind, die, wie unter Bezug auf 23(B) beschrieben, den Positionen der in dem Galvano-Resist 580 ausgebildeten Öffnungen 581 entsprechen. Daher kann eine Anpassung nicht leicht durchgeführt werden. Wie weiter oben beschrieben, läßt man Lot zum Zwecke der Ausbildung von Lotbumps aufschmelzen, und dann wird die Verbindung zwischen den Lotbumps auf der mehrschichtigen Leiterplatte und den Lötkontaktflecken auf dem IC-Chip aufgebaut, indem der Reflow-Prozeß durchgeführt wird. Schließlich müssen die aus dem Lot abfließenden Fließmittel gereinigt werden. Da das Durchkontaktierungsloch 570 mit Lot gefüllt wurde, wird die Menge an Lot vergrößert, was dazu führt, daß die Sickermenge an Fließmittel ebenfalls vergrößert wird. Daher bleiben, selbst nachdem das Reinigungsverfahren abgeschlossen wurde, Fließmittel zurück, was bewirkt, daß manchmal Kurzschlüsse der Verdrahtung auftreten. Neben den weiter oben erwähnten Schwächen wird die mehrschichtige Leiterplatte 510 manchmal gewölbt, wenn der Reflow-Prozeß durchgeführt wird. In diesem Fall verschlechtert sich manchmal die Montagezuverlässigkeit des IC-Chips 190.
  • Um den weiter oben erwähnten Fehlern entgegenzuwirken, ist es eine Aufgabe der vorliegenden Erfindung, eine mehrschichtige Leiterplatte mit einer gefüllten Durchkontaktierungsstruktur bereitzustellen, die eine hervorragende Zuverlässigkeit der Verbindung zwischen Durchkontaktierungslöchern zeigt.
  • Eine andere Aufgabe der vorliegenden Erfindung ist es, eine mehrschichtige Leiterplatte bereitzustellen, bei der die Oberfläche eines Substrats abgeflacht werden kann und die fähig ist, die Ablösung der Zwischenlagen-Harzisolierschicht zu verhindern.
  • Eine andere Aufgabe der vorliegenden Erfindung ist es, eine mehrschichtige Leiterplatte mit hervorragender Zuverlässigkeit der Verbindung mit Lotbumps zur Verfügung zu stellen.
  • Offenbarung der Erfindung
  • Um die bereits erwähnten Ziele zu erreichen, stellt die vorliegende Erfindung eine mehrschichtige Leiterplatte zur Verfügung, die Zwischenlagen-Harzisolierschichten und Leiterschaltungen aufweist, die derart hergestellt werden, daß die Zwischenlagen-Harzisolierschichten und die Leiterschaltungen abwechselnd gestapelt werden, wobei in einer unteren Zwischenlagen-Harzisolierschicht eine Öffnung gebildet wird, die mit einer Metallisierungsschicht gefüllt wird, so daß ein unteres Durchkontaktierungsloch mit einer flachen Oberfläche ausgebildet wird und ein oberes Durchkontaktierungsloch über einer groben Schicht ausgebildet wird, die auf einer Oberfläche des unteren Durchkontaktierungslochs ausgebildet ist.
  • Die vorliegende Erfindung ist in einer Weise aufgebaut, die Restharz vermeidet. Dies wird ermöglicht, indem das Durchkontaktierungsloch eine flache Oberfläche hat, wenn die Öffnung zum Bilden des oberen Durchkontaktierungslochs in der Zwischenlagen-Harzisolierschicht ausgebildet wird. Daher kann die Zuverlässigkeit der Verbindung zwischen dem unteren Durchkontaktierungsloch und dem oberen Durchkontaktierungsloch aufrechterhalten werden. Da das untere Durchkontaktierungsloch die flache Oberfläche hat, können die Glattheit und die Flachheit der mehrschichtigen Leiterplatte selbst dann aufrechterhalten werden, wenn dem unteren Durchkontaktierungsloch ein oberes Durchkontaktierungsloch überlagert wird.
  • Eines der Merkmale der vorliegenden Erfindung ist, daß die Oberfläche des unteren Durchkontaktierungslochs einem Aufrauhungsprozeß unterzogen wird. Daher kann, selbst wenn eine oxidierte Schicht auf der vorhergehenden Oberfläche angeordnet wird, die Zuverlässigkeit der Verbindung zwischen dem unteren Durchkontaktierungsloch und dem oberen Durchkontaktierungsloch aufrechterhalten werden.
  • Ein anderer Aspekt der vorliegenden Erfindung ist, daß die seitliche Oberfläche der Öffnung in der unteren Zwischenlagen-Harzisolierschicht einem Aufrauhungsprozeß unterzogen wird, was zu einem verbesserten Haftvermögen an dem in der Öffnung erzeugten Durchkontaktierungsloch führt.
  • In Verbindung mit dem Obigen unterzieht die vorliegende Erfindung die Oberflächen des oberen Durchkontaktierungslochs und der Leiterschaltung dem Aufrauhungsprozeß. Daher kann das Haftvermögen zwischen dem oberen Durchkontaktierungsloch und den Lötkontaktflecken auf der Leiterschaltung oder einer Zwischenlagen-Harzisolierschicht verbessert werden.
  • In Bezug auf die vorliegende Erfindung ist die untere Zwischenlagen-Harzisolierschicht aus einem zusammengesetzten Material aus thermoplastischem Harz und wärmeaushärtendem Harz hergestellt oder weist hauptsächlich thermoplastisches Harz auf, das eine hohe Zähigkeit aufweist. Die Haltbarkeit dieser neuen Harzzusammensetzung verhindert das Auftreten von Rissen in der Zwischenlagen-Harzisolierschicht, selbst wenn die Öffnung in der Zwischenlagen-Harzisolierschicht mit einer Metallisierung für ein Durchkontaktierungsloch beschichtet wird.
  • Gemäß eines anderen Aspekts der vorliegenden Erfindung ist das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht größer als 1. Das heißt, die Tiefe der Öffnung für das Durchkontaktierungsloch ist relativ zu dem Durchmesser der Öffnung nicht zu groß. Daher kann in dem Prozeß des Ausbildens des Durchkontaktierungslochs unter Verwendung eines Metallisierungsprozesses ausreichend Metallisierungslösung in die Öffnung eingeführt werden. Außerdem ist das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht 4 oder weniger. Das heißt, der Durchmesser der Öffnung für das Durchkontaktierungsloch ist relativ zu der Tiefe der Öffnung nicht zu groß. Daher ermöglicht eine Anpassung der Metallisierungsdauer, daß die Oberfläche des Durchkontaktierungslochs abgeflacht und geglättet wird.
  • Um den obigen Zweck zu erreichen, stellt die vorliegende Erfindung eine mehrschichtige Leiterplatte zur Verfügung, die aus Zwischenlagen-Harzisolierschichten und Leiterschaltun gen besteht, die derart hergestellt werden, daß die Zwischenlagen-Harzisolierschichten und die Leiterschaltungen abwechselnd gestapelt werden, wobei in einer unteren Zwischenlagen-Harzisolierschicht eine Öffnung gebildet wird. Die Öffnung wird mit einer Metallisierungsschicht gefüllt, so daß ein unteres Durchkontaktierungsloch gebildet wird, und über einer groben Schicht, die auf der Oberfläche des unteren Durchkontaktierungslochs gebildet wird, ein oberes Durchkontaktierungsloch gebildet wird.
  • Gemäß eines anderen Aspekts der vorliegenden Erfindung werden das untere Durchkontaktierungsloch und das obere Durchkontaktierungsloch durch eine aufgerauhte Schicht, die auf der Oberfläche des unteren Durchkontaktierungslochs gebildet wird, verbunden. Daher kann, selbst wenn eine oxidierte Schicht auf der Oberfläche des unteren Durchkontaktierungslochs angeordnet wird, die Zuverlässigkeit der Verbindung zwischen dem unteren Durchkontaktierungsloch und dem oberen Durchkontaktierungsloch aufrechterhalten werden.
  • Außerdem hat die vorliegende Erfindung eine Vertiefung, die in dem mittleren Abschnitt des unteren Durchkontaktierungslochs ausgebildet ist. Folglich wird eine grobe Schicht derart ausgebildet, daß sie senkrecht zu der Vertiefung ist, wodurch ermöglicht wird, daß das untere Durchkontaktierungsloch und das obere Durchkontaktierungsloch fest miteinander verbunden werden. Die Zuverlässigkeit der Verbindung zwischen dem unteren Durchkontaktierungsloch und dem oberen Durchkontaktierungsloch kann auf diese Weise aufrechterhalten werden.
  • In Verbindung mit dem Obigen wird die seitliche Oberfläche der Öffnung der unteren Zwischenlagen-Harzisolierschicht einem Aufrauhungsprozeß unterzogen. Daher kann das Haftvermögen mit dem in der Öffnung ausgebildeten Durchkontaktierungsloch verbessert werden.
  • Gemäß eines anderen Aspekts der vorliegenden Erfindung werden die Oberflächen des oberen Durchkontaktierungslochs und der Leiterschaltung dem Aufrauhungsprozeß unterzogen. Daher kann das Haftvermögen zwischen dem oberen Durchkontaktierungsloch und den Lötkontaktflecken, die auf einer Leiterschaltung oder einer Zwischenlagen-Harzisolierschicht ausgebildet sind, verbessert werden.
  • Die vorliegende Erfindung hat eine untere Zwischenlagen-Harzisolierschicht, die aus einem zusammengesetzten Material aus thermoplastischem Harz und wärmeaushärtendem Harz gefertigt ist oder hauptsächlich aus thermoplastischem Harz, das eine hohe Zähigkeit hat, gefertigt ist. Selbst wenn die Öffnung in der Zwischenlagen-Harzisolierschicht mit der Metallisierung für ein Durchkontaktierungsloch gefüllt wird, tritt daher nicht ohne weiteres ein Riß in der Zwischenlagen-Harzisolierschicht auf.
  • Gemäß eines anderen Aspekts der vorliegenden Erfindung ist das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht größer als 1. Das heißt, die Tiefe der Öffnung für die Bildung des Durchkontaktierungslochs ist relativ zu dem Durchmesser der Öffnung nicht zu groß. Daher kann während des Metallisierungsprozesses, der zum Ausbilden des Durchkontaktierungslochs verwendet wird, ausreichend Metallisierungslösung in die Öffnung eingeführt werden. Daher kann das Durchkontaktierungsloch durch den Metallisierungsprozeß wirksam ausgebildet werden.
  • Um den obigen Zweck zu erreichen, stellt die vorliegende Erfindung eine mehrschichtige Leiterplatte zur Verfügung, die aufweist: Zwischenlagen-Harzisolierschichten; und Leiterschaltungen, die derart hergestellt werden, daß die Zwischenlagen-Harzisolierschichten und die Leiterschaltungen abwechselnd gestapelt werden, wobei mindestens eine der Leiterschichten eine ebene Schicht hat, die ein Leitungsmuster aufweist, das mit dem unteren Durchkontaktierungsloch verbunden ist. Das mit dem Leitungsmuster verbundene Durchkontaktierungsloch wird mit einer Metallisierungsschicht gefüllt, so daß die Oberfläche des Durchkontaktierungslochs abgeflacht wird, und das Durchkontaktierungsloch in der ebenen Schicht wird mit einer Metallisierungsschicht gefüllt, die ermöglicht, daß in der Oberfläche des in der ebenen Schicht ausgebildeten Durchkontaktierungslochs eine Vertiefung ausgebildet wird.
  • Die vorliegende Erfindung ist derart aufgebaut, daß eine Vertiefung für das in der ebenen Schicht ausgebildete Durch kontaktierungsloch bereitgestellt wird. Die Vertiefung dient als eine Verankerung, um das Haftvermögen zwischen der ebenen Schicht und der oberen Zwischenlagen-Harzisolierschicht zu verbessern. Daher kann die Trennung der Zwischenlagen-Harzisolierschicht verhindert werden. Wenn in dem Herstellungsverfahren das Harz zur Bildung der Zwischenlagen-Harzisolierschichten über der ebenen Schicht aufgebracht wird, wird das Harz in die Vertiefung des in der ebenen Schicht ausgebildeten Durchkontaktierungslochs entlassen. Als ein Ergebnis kann die Oberfläche der Zwischenlagen-Harzisolierschicht, das heißt die Oberfläche der mehrschichtigen Leiterplatte abgeflacht werden. Auf diese Weise kann die Montagezuverlässigkeit, wenn ein IC-Chip oder ähnliches montiert wird, verbessert werden. Da das Durchkontaktierungsloch, das mit dem Leitungsmuster verbunden wird, eine flache Oberfläche hat, kann die Glattheit und Flachheit der mehrschichtigen Leiterplatte aufrechterhalten werden, selbst wenn dem Durchkontaktierungsloch, das mit dem Leitungsmuster verbunden ist, das Durchkontaktierungsloch überlagert wird.
  • Gemäß eines anderen Aspekts der vorliegenden Erfindung wird die seitliche Oberfläche der Öffnung der Zwischenlagen-Harzisolierschicht einem Aufrauhungsprozeß unterzogen. Daher kann das Haftvermögen mit dem in der Öffnung ausgebildeten Durchkontaktierungsloch verbessert werden.
  • Ein anderes Merkmal der vorliegenden Erfindung betrifft die Oberfläche der ebenen Schicht einschließlich des Durchkontaktierungslochs, die einem Aufrauhungsprozeß unterzogen werden. Daher wird die Zuverlässigkeit der Verbindung zwischen der Oberfläche und der oberen Zwischenlagen-Harzisolierschicht nicht beeinflußt.
  • Gemäß noch eines anderen Aspekts der vorliegenden Erfindung ist die Vertiefung, die für das in der ebenen Schicht ausgebildete Durchkontaktierungsloch vorgesehen wird, 5 μm oder größer. Daher kann eine zufriedenstellende Verankerungswirkung erzielt werden, die ermöglicht, daß das Haftvermögen zwischen der ebenen Schicht und der oberen Zwischenlagen-Harzisolierschicht verbessert wird. Als ein Ergebnis kann die Trennung der Zwischenlagen-Harzisolierschicht verhindert werden. Wenn wäh rend des Herstellungsverfahrens Harz zum Ausbilden der Zwischenlagen-Harzisolierschicht über der ebenen Schicht aufgebracht wird, kann das Harz in die Vertiefung entlassen werden, die für das in der ebenen Schicht ausgebildete Durchkontaktierungsloch vorgesehen ist. Als ein Ergebnis kann die vorhergehende Zwischenlagen-Harzisolierschicht abgeflacht werden. Die Tiefe des in der ebenen Schicht angeordneten Durchkontaktierungslochs, die 50 μm oder kleiner ist, ermöglicht, daß die Oberfläche des Durchkontaktierungslochs, die mit dem Leitungsmuster verbunden ist, abgeflacht wird.
  • Gemäß eines anderen Aspekts der vorliegenden Erfindung ist die Fläche der ebenen Schicht 0,01 dm2 bis 10 dm2. Daher kann auf der Oberfläche der Metallisierung, die in dem in der ebenen Schicht angeordneten Durchkontaktierungsloch eingeschlossen ist, eine Vertiefung ausgebildet werden. Außerdem kann die Oberfläche der in dem mit dem Leitungsmuster verbundenen Durchkontaktierungsloch eingeschlossenen Metallisierung abgeflacht werden.
  • Um den obigen Zweck zu erreichen, stellt die vorliegende Erfindung eine mehrschichtige Leiterplatte zur Verfügung, die Zwischenlagen-Harzisolierschichten und Leiterschaltungen aufweist und die derart hergestellt wird, daß die Zwischenlagen-Harzisolierschichten und Leiterschaltungen abwechselnd gestapelt werden. Die mehrschichtige Leiterplatte weist Lotbumps auf, die auf einer Leiterschaltung ausgebildet sind, welche auf der äußersten Zwischenlagen-Harzisolierschicht ausgebildet ist, und Lotbumps, die auf einem Durchkontaktierungsloch ausgebildet sind, das unter der Verwendung einer eingeschlossenen Metallisierungsschicht in einer Öffnung gebildet werden, welche in der äußersten Zwischenlagen-Harzisolierschicht ausgebildet ist.
  • In der vorliegenden Erfindung ist eine Metallisierungsschicht in der für das Durchkontaktierungsloch gefertigten Öffnung eingeschlossen. Auf diese Weise wird die Höhe der Oberfläche des Durchkontaktierungsloch gleich gemacht wie die Höhe der Leiterschaltung, auf der Lotbumps ausgebildet werden. Wenn daher Lötpaste in den gleichen Mengen auf das Durchkontaktierungsloch und die Leiterschaltung gedruckt wird, können die Höhen der auf dem Durchkontaktierungsloch ausgebildeten Lotbumps und der auf der Leitschaltung ausgebildeten Lotbumps gleich gemacht werden, was zu einer Verbesserung der Zuverlässigkeit der Verbindung der Lotbumps führt.
  • Gemäß eines anderen Aspekts der vorliegenden Erfindung wird in dem mittleren Abschnitt des Durchkontaktierungslochs eine Vertiefung ausgebildet. Daher können das Durchkontaktierungsloch und die Lotbumps fest miteinander verbunden werden, wobei die Zuverlässigkeit der Lotbumps verbessert wird.
  • Neben dem Obigen wird die seitliche Oberfläche der äußersten Zwischenlagen-Harzisolierschicht einem Aufrauhungsprozeß unterzogen, der ermöglicht, daß das Haftvermögen an dem in der Öffnung ausgebildeten Durchkontaktierungsloch verbessert wird.
  • Gemäß eines anderen Aspekts der vorliegenden Erfindung werden die Oberflächen des Durchkontaktierungslochs und der Leiterschaltung dem Aufrauhungsprozeß unterzogen. Daher kann das Haftvermögen zwischen dem Durchkontaktierungsloch, der Leiterschaltung und darauf ausgebildeten Lotbumps verbessert werden.
  • Danach werden Lotbumps mit Edelmetall auf der Oberfläche des durch Einschließen der Metallisierung gebildeten Durchkontaktierungslochs ausgebildet. Daher wird zwischen der Oberfläche des aus Kupfer oder ähnlichem gefertigten Durchkontaktierungslochs und den Lotbumps keine oxidierte Schicht gebildet. Auf diese Weise kann das Haftvermögen zwischen dem Durchkontaktierungsloch und den Lotbumps verbessert werden.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Querschnittansicht, die eine mehrschichtige Leiterplatte gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 bis 6 sind Diagramme, die ein Herstellungsverfahren für die mehrschichtige Leiterplatte gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen;
  • 7 ist eine Querschnittansicht, die eine mehrschichtige Leiterplatte gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
  • 8 bis 10 sind Diagramme, die ein Herstellungsverfahren für die mehrschichtige Leiterplatte gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigen;
  • 11 ist eine Querschnittansicht, die eine mehrschichtige Leiterplatte gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
  • 12 ist eine entlang der in 11 gezeigten Linie B-B genommene horizontale Querschnittansicht;
  • 13 bis 16 sind Diagramme, die ein Herstellungsverfahren für die mehrschichtige Leiterplatte gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigen;
  • 17 ist eine Querschnittansicht, die eine mehrschichtige Leiterplatte gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
  • 18 ist ein Diagramm, das ein Herstellungsverfahren für die mehrschichtige Leiterplatte gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigt;
  • 19 ist eine Querschnittansicht, die eine mehrschichtige Leiterplatte gemäß einer Modifikation der vierten Ausführungsform der vorliegenden Erfindung zeigt;
  • 20(A) ist eine Querschnittansicht, die eine herkömmliche mehrschichtige Leiterplatte zeigt; 20(B), 20(C), 20(D), 20(E) sind Diagramme, die ein Herstellungsverfahren für eine herkömmliche mehrschichtige Leiterplatte zeigen;
  • 21(F), 21(G), 21(H), 21(I), 21(J) sind Diagramme, die ein Verfahren zur Herstellung der herkömmlichen mehrschichtigen Leiterplatte zeigen;
  • 22(A), 22(B), 22(C), 22(D) sind Diagramme, die ein Verfahren zur Herstellung einer herkömmlichen mehrschichtigen Leiterplatte zeigen, 22(E) ist eine E-E-Querschnittansicht von 22(D); und
  • 23(A), 23(B), 23(C), 23(D) sind Diagramme, die ein Herstellungsverfahren für eine herkömmliche mehrschichtige Leiterplatte zeigen.
  • Beste Technik zum Implementieren der Erfindung
  • Der Aufbau einer mehrschichtigen Leiterplatte gemäß einer ersten Ausführungsform der vorliegenden Erfindung wird nun unter Bezug auf 1 beschrieben, die den Querschnitt einer mehrschichtigen Leiterplatte zeigt. Die in der Abbildung gezeigte mehrschichtige Leiterplatte ist auf ihrer oberen Oberfläche mit Lotbumps 88U zum Anschließen der Lotbumps einer (nicht dargestellten) IC und auf ihrer unteren Oberfläche mit Lotbumps 88D zum Anschließen von Lotbumps einer (nicht dargestellten) Hauptplatine versehen. Die Lotbumps 88U und 88D werden verwendet, um Signale zwischen der IC und der Hauptplatine zu leiten.
  • Auf der Ober- und Unterseite der oberen Schicht einer Kernplatte 30 einer mehrschichtigen Leiterplatte 10 werden Innenschicht-Kupfermuster 34 und 34 ausgebildet. Diese werden als Erdungsschichten (die hier erwähnte obere Schicht bedeutet jeweils eine auf der oberen Oberfläche ausgebildete Schicht und einer auf der unteren Oberfläche der Platte 30 ausgebildete Schicht). In der oberen Schicht des Innenschicht-Kupfermusters 34 wird eine Leiterschaltung 52 erzeugt, um mit der unteren Zwischenlagen-Harzisolierschicht 40 eine Signalleitung einzurichten. Außerdem wird in der Zwischenlagen-Harzisolierschicht 40 ein unteres Durchkontaktierungsloch 50 ausgebildet. In der oberen Schicht der Leiterschaltung 52 und des unteren Durchkontaktierungslochs 50 wird mit einer oberen Zwischenlagen-Harzisolierschicht 60 und einem oberen Durchkontaktierungsloch 70 in der oberen Zwischenlagen-Harzisolierschicht 60 eine äußerste Leiterschaltung 72 erzeugt.
  • Auf der Oberseite der Leiterschaltung 72 und des oberen Durchkontaktierungslochs 70 werden Lötkontaktflecken 86U zur Lagerung der Lotbumps 88U gebildet. Jeder Lötkontaktfleck 86U auf der IC-Seite wird derart ausgebildet, daß er 133 μm Durchmesser hat. Andererseits werden auf der Unterseite der Leiterschaltung 72 und dem (nicht gezeigten) oberen Durchkontaktierungsloch Lötkontaktflecken 86D zur Lagerung der Lotbumps 88D ausgebildet. Jeder Lötkontaktflecken 86D auf der Seite der Hauptplatine wird derart ausgebildet, daß er 600 μm Durchmesser hat.
  • In der mehrschichtigen Leiterplatte 10 hat das untere Durchkontaktierungsloch 50 eine flache Oberfläche. Daher kann die Zuverlässigkeit der Verbindung zwischen dem unteren Durch kontaktierungsloch 50 und dem oberen Durchkontaktierungsloch 70 aufrechterhalten werden. Auf diese Weise kann die Glattheit der Oberfläche der mehrschichtigen Leiterplatte aufrechterhalten werden. In der unter Bezug auf 21(I) beschriebenen herkömmlichen mehrschichtigen Leiterplatte mit der gefüllten Durchkontaktierungsstruktur wird in dem unteren Durchkontaktierungsloch 150 eine Vertiefung 150a ausgebildet. Daher wird in der Vertiefung 150a Harz 160a, das ein Isoliermaterial ist, hinterlassen. Auf diese Weise verschlechtert sich die Zuverlässigkeit der Verbindung zwischen dem unteren Durchkontaktierungsloch 150 und dem oberen Durchkontaktierungsloch 170. Andererseits hat die mehrschichtige Leiterplatte 10 gemäß dieser Ausführungsform eine Struktur, in der das untere Durchkontaktierungsloch 50, wie in 1 gezeigt, eine flache Oberfläche hat. Daher wird zwischen das untere Durchkontaktierungsloch 50 und das obere Durchkontaktierungsloch 70 kein Harz eingefügt. Auf diese Weise kann die Zuverlässigkeit der Verbindung aufrechterhalten werden. In der in 21(I) gezeigten herkömmlichen mehrschichtigen Leiterplatte verschlechtert eine Vertiefung 170a, die in dem oberen Durchkontaktierungsloch 170 ausgebildet wird, die Glattheit des Substrats. Da die Oberfläche des Substrats der mehrschichtigen Leiterplatte 10 gemäß dieser Ausführungsform abgeflacht und geglättet werden kann, kann die Montagezuverlässigkeit eines auf die mehrschichtige Leiterplatte (ein Baugruppensubstrat) montierten IC-Chips verbessert werden.
  • Aufgrund der Differenz zwischen dem Wärmeausdehnungskoeffizienten eines Durchkontaktierungslochs 50 aus Kupfer und dem der aus Harz gefertigten Zwischenlagen-Harzisolierschicht 40 mit dem Durchkontaktierungsloch 50 wird eine große Spannung auferlegt, wenn eine Wärmekontraktion stattfindet. Unter Bezug auf ein in 20(A) dargestelltes herkömmliches Durchkontaktierungsloch 250, das derart aufgebaut ist, daß es mit Harz 260a gefüllt werden soll, kann Spannung aus dem Harz 260a in der Kupfermetallisierung 248 abgebaut werden. Die mehrschichtige Leiterplatte 10 gemäß dieser Ausführungsform, die einen Aufbau hat, in dem die Öffnungen 42 und 62 der Zwischenlagen-Harzisolierschichten 40 und 60 mit galvanisch aufgebrachtem Kupfer 48 und 68 für die Durchkontaktierungslöcher gefüllt sind, können die Spannung nicht in den inneren Abschnitt entlassen. Daher hat die mehrschichtige Leiterplatte 10 einen Aufbau, der ermöglicht, daß die untere Zwischenlagen-Harzisolierschicht 40 und die obere Zwischenlagen-Harzisolierschicht 60 aus einem zusammengesetzten Material aus thermoplastischem Harz, das eine hohe Zähigkeit hat, und wärmeaushärtenden Harz gefertigt wird, wodurch das Auftreten von Rissen verhindert wird. Obwohl in dieser Ausführungsform eine Kombination aus thermoplastischem Harz und wärmeaushärtendem Harz verwendet wird, kann hauptsächlich thermoplastisches Harz, wie etwa Fluorharz, mit einer großen Zähigkeit verwendet werden, um die Zwischenlagen-Harzisolierschichten 40 und 60 zu bilden.
  • Wie in 1 gezeigt, wird eine durch einen Aufrauhungsprozeß gebildete grobe Schicht 58 auf der Oberfläche des unteren Durchkontaktierungslochs 50 bereitgestellt, das heißt, die grobe Schicht 58 wird für die Grenzfläche zwischen dem unteren Durchkontaktierungsloch 50 und dem oberen Durchkontaktierungsloch 70 bereitgestellt. Daher werden die zwei Durchkontaktierungslöcher 50 und 70 fest miteinander verbunden. Als ein Ergebnis wird auf der Oberfläche des unteren Durchkontaktierungslochs 50 eine oxidierte Schicht gebildet. Selbst wenn aufgrund der Wärmekontraktion der Zwischenlagen-Harzisolierschicht 60 in einer Richtung, in der das untere Durchkontaktierungsloch 50 und das obere Durchkontaktierungsloch 70 voneinander getrennt werden, eine Spannung auferlegt wird, wird die Zuverlässigkeit der Verbindung zwischen dem unteren Durchkontaktierungsloch 50 und dem oberen Durchkontaktierungsloch 70 nicht beeinflußt. Da die seitlichen Oberflächen 42a und 62a der Öffnungen 42 und 62 der unteren Zwischenlagen-Harzisolierschicht 40 und der oberen Zwischenlagen-Harzisolierschicht 60, wie in der Zeichnung gezeigt, dem Aufrauhungsprozeß unterzogen werden, kann das Haftvermögen zwischen den Durchkontaktierungslöchern 50 und 70, die in den Öffnungen 42 und 62 ausgebildet sind, verbessert werden. Die Oberflächen des oberen Durchkontaktierungslochs 70 und der Leiterschaltungen 72 und 52 werden dem Aufrauhungsprozeß unterzogen, was bewirkt, daß grobe Schichten 78 und 58 gebildet werden. Daher kann das Haftvermögen an dem oberen Durchkontaktierungsloch 70 und den auf der Leiterschaltung 72 ausgebildeten Lötkontaktflecken 86U verbessert werden. Außerdem kann das Haftvermögen mit dem Haftmittel 60 für die stromlose Metallisierung, die auf der Leiterschaltung 52 ausgebildet wird, verbessert werden.
  • Das Verfahren zur Herstellung des in 1 gezeigten Baugruppensubstrats wird nun unter Bezug auf 2 bis 6 beschrieben.
    • (1) Eine verkupferte Laminatplatte 30A wird erhalten, indem zuerst 18 μm Kupferfolie 32 auf beide Oberflächen einer Platte 30 aus Glasepoxidharz oder BT-(Bismaleimid-Triazin-) Harz mit einer Dicke von 1 mm auflaminiert werden (Prozeß (A) in 2). Danach wird das verkupferte Laminat 30A für die Musterbildung geätzt, um dadurch Innenschicht-Kupfermuster 34 auf beiden Oberflächen der Platte 30 zu bilden (Prozeß (B) in 2).
  • Das Substrat 30 mit dem darauf ausgebildeten inneren Kupfermuster 34 wird mit Wasser gereinigt, und dann wird das innere Kupfermuster 34 getrocknet. Dann wird das Substrat 30 in eine stromlose Metallisierungslösung eingetaucht, die aus 8 g/l Kupfersulfat, 0,6 g/l Nickelsulfat, 15 g/l Zitronensäure, 29 g/l Natriumhypophosphit, 31 g/l Borsäure und 0,1 g/l oberflächenaktivem Mittel zusammengesetzt ist und einen pH-Wert von 9 hat. Auf diese Weise wird auf der Oberfläche des inneren Kupfermusters 34 eine grobe Schicht 38 mit einer Dicke von 3 μm, die Kupfer, Nickel und Phosphor aufweist, ausgebildet (Prozeß (C) in 2). Dann wird das Substrat 30 mit Wasser gereinigt und dann eine Stunde lang bei 50°C in ein stromloses Zinnaustausch-Metallisierungsbad eingetaucht, das 0,1 Mol/l Zinn-Borfluorid und 1,0 Mol/l Thioharnstofflösung aufweist. Dadurch wird eine Zinnschicht (nicht gezeigt) mit einer Dicke von 0,3 μm auf der groben Schicht ausgebildet.
  • Es ist möglich, die Oberfläche des Substrats durch Aufbringen von Harz auf die Oberfläche des Substrats 30 zu nivellieren. In diesem Fall wird die Platte 30 nach dem Ausbilden der Innenschicht-Kupfermuster 34 in Wasser gewaschen und getrocknet. Dann wird die Platte mit einer Oxidation-Reduktion behandelt, wobei NaOH (10 g/l), NaClO2 (40 g/l) und Na3PO4 (6 g/l) als Oxidationsbadmittel (Schwärzungsbadmittel) verwendet werden und NaOH (10 g/l) und BaBH4 (6 g/l) als Reduktionsmittel verwendet werden, um dadurch eine rauhe Schicht auf der Oberfläche jedes der Innenschicht-Kupfermuster 34 zu bilden.
  • Ein Harzfüllstoff wird unter Verwendung der folgenden Ausgangsmaterialzusammensetzungen hergestellt.
  • [Harzzusammensetzung (1)]
  • Diese Zusammensetzung (1) offenbart sich durch Mischen und Verrühren von 100 Gewichtsteilen eines Bisphenol-F-Epoxidmonomers (YL983U mit einem Molekulargewicht von 310, Vuka Shell), 170 Gewichtsteilen von sphärischen SiO2-Partikeln (CRS 1101-CE, Admatec, die maximale Partikelgröße sollte die Dicke des später zu beschreibenden Innenschicht-Kupfermusters (15 μm) sein) mit einem mittleren Durchmesser von 1,6 μm, wenn ihre Oberfläche mit Silan-Haftvermittler beschichtet ist, und 1,5 Gewichtsteilen eines Nivellierungs- oder Ausgleichsmittels (PERENOL S4, SANNOPCO); danach Einstellen der Viskosität der Mischung von 49000 cps bei 23 ±1°C.
  • [Härtungsmittelzusammensetzung (2)]
  • 6,5 Gewichtsteile eines Imidazol-Härtungsmittels (2E4MZ-CN, Shikoku Chemicals).
  • Der weiter oben aufgebaute Harzfüllstoff wird innerhalb von 24 Stunden nach der Herstellung unter Verwendung einer Walzenbeschichtungsvorrichtung auf beide Oberflächen der Platte 30 aufgebracht, um einen Abstand zwischen den Leiterschaltungen (Innenschicht-Kupfermuster) 34 zu füllen. Der Füllstoff wird 20 Minuten lang bei 70°C getrocknet.
  • Dann wird eine Oberfläche der Platte 30 unter Verwendung eines Bandschleifers und eines #600-Bandschleifpapiers (Sankyo Rikagaku) geschliffen, um den Harzfüllstoff 40 vollständig von den Oberflächen beider Innenschicht-Kupfermuster 34 zu entfernen. Danach wird die Oberfläche der Platte 30 geschwabbelt, um durch das Bandschleifen verursachte Kratzer zu entfernen. Danach wird der Harzfüllstoff 40 jeweils eine Stunde lang durch Ausheizen bei 100°C, drei Stunden lang bei 120°C, eine Stunde lang bei 150°C und sieben Stunden lang bei 180°C ausgehärtet.
  • Nach dem Ausbilden der Leiterschaltungen 34 wird die Platte 30 für das weiche Ätzen mit einem Alkali entfettet und dann mit einer aus Palladiumchlorid und einer organischen Säure bestehenden Katalysatorlösung behandelt, um dadurch einen Pd-Katalysator beizumischen. Dann wird der Katalysator aktiviert, und die Platte 30 wird in eine stromlose Metallisierungslösung eingetaucht, die aus 3,2 × 10–2 Mol/l Kupfersulfat, 3,9 × 10–3 Mol/l Nickelsulfat, 5,4 × 10–2 Mol/l Komplexbildner, 3,3 × 10–1 Mol/l Natriumhypophosphit, 5,0 × 10–1 Mol/l Borsäure, 0,1 g/l eines oberflächenaktiven Stoffes (Surfynol 465, Nissin Chemical) mit dem pH-Wert = 9 besteht. Eine Minute später wird die Platte 30 sowohl in die vertikale als auch die horizontale Richtung alle vier Sekunden einmal vibrieren gelassen, um auf diese Weise eine aus Cu-Ni-P bestehende nadellegierungsartige Überzugsschicht und eine rauhe Schicht auf den Oberflächen jeder der Leiterschaltungen 34 auszubilden.
  • Außerdem wird auf der Oberfläche der rauhen Schicht durch eine Cu-Sn-Verdrängungsreaktion unter Bedingungen mit 0,1 Mol/l Borzinndifluorid, 1,0 Mol/l Thioharnstoff, bei 35°C und einem pH-Wert = 1,2 eine (nicht dargestellte) Sn-Schicht mit 0,3 μm Dicke ausgebildet. Durch den obigen Prozeß kann die Oberfläche des Substrats nivelliert werden.
  • Die Erklärung für die Herstellung des Baugruppensubstrats wird nun fortgesetzt.
    • (2) Die Ausgangsmaterialzusammensetzungen, die nach B verwendet werden, um den Zwischenlagen-Harzisolator anzupassen, werden verrührt und vermischt, um dadurch einen Zwischenlagen-Harzisolator (für untere Schichten) zu erhalten. Die Viskosität der Schicht wird dann auf 1,5 Pa·s eingestellt.
  • Die Ausgangsmaterialzusammensetzungen, die verwendet werden, um nach A ein Bindematerial für das stromlose Metallisieren herzustellen, werden dann verrührt und vermischt, um dadurch eine Bindemittellösung (für die obere Schicht) für das stromlose Metallisieren zu erhalten. Die Viskosität der Lösung wird dann auf 7 Pa·s eingestellt.
  • A. Grundmaterialzusammensetzungen für die Herstellung eines Bindematerials für das stromlose Metallisieren (Bindermaterial für obere Schicht)
  • [Harzzusammensetzung (1)]
  • Diese Harzzusammensetzung wird erhalten durch Vermischen und Rühren von 35 Gewichtsteilen einer Harzlösung, die erhalten wurde, indem 25% mit Akryl abgewandeltes Cresol-Novolac-Epoxidharz (mit einem Molekulargewicht von 2500, Nippon Kayaku) in DMDG mit einer Konzentration von 80 Gewichtsprozent, 3,15 Gewichtsteilen eines lichtempfindlichen Monomers (Aronix M315, Toagosei), 0,5 Gewichtsteilen Antischaummittel (S-65, Sannopco) und 3,6 Gewichtsteilen NMP gelöst wurden.
  • [Harzzusammensetzung (2)]
  • Diese Harzzusammensetzung wird erhalten durch Vermischen von 12 Gewichtsteilen Polyethersulfon (PES), 7,2 Gewichtsteilen Epoxidharzpartikel (Polymerpol, Sanyo Chemical Industries) mit einem mittleren Durchmesser von 1,0 μm und 3,09 Gewichtsteilen der gleichen Epoxidharzpartikel mit einem mittleren Durchmesser von 0,5 μm; dann Hinzufügen von 30 Gewichtsteilen NMP zu der Mischung und Verrühren unter Verwendung einer Perlenmühle.
  • [Härtungsmittelzusammensetzung (3)]
  • Die Härtugsmittelzusammensetzung wird erhalten durch Vermischen und Verrühren von 2 Gewichtsteilen eines Imidazol-Aushärtungsmittels (2E4MZOCN, Shikoku Chemicals), 2 Gewichtsteilen eines Photoinitiators (Irugacure I-907, Ciba Geigy), 0,2 Gewichtsteilen eines Photosensitizers (DETX-S, Nippon Kayaku) und 1,5 Gewichtsteilen NMP.
  • B. Grundmaterialzusammensetzungen für die Herstellung des Zwischenlagen-Harzisoliermaterials (Bindematerial für untere Schicht)
  • [Harzzusammensetzung (1)]
  • Diese Harzzusammensetzung (1) wird hergestellt durch Vermischen und Verrühren von 35 Gewichtsteilen einer Harz lösung, die erhalten wurde, indem 25% Akrylmaterial aus Cresol-Novolac-Epoxidharz (mit einem Molekulargewicht von 2500, Nihon Kayaku) in DMDG mit einer Konzentration von 80 Gewichtsprozent, 4 Gewichtsteile eines lichtempfindlichen Monomers (Aronix M315, Toagosei), 0,5 Gewichtsteile Antischaummittel (S-65, Sannopco) und 3,6 Gewichtsteile NMP gelöst wurden.
  • [Harzzusammensetzung (2)]
  • Diese Harzzusammensetzung (2) wird erhalten, indem 12 Gewichtsteile Polyethersulfon (PES) und 14,49 Gewichtsteile Epoxidharzpartikel (Polymerpol, Sanyo Chemical Industries) mit einem mittleren Durchmesser von 0,5 μm vermischt und dann 30 Gewichtsteile NMP zu der Mischung hinzugefügt werden und die Mischung unter Verwendung einer Perlenmühle verrührt wird.
  • [Härtungsmittelzusammensetzung (3)]
  • Diese Härtungsmittelzusammensetzung (3) wird erhalten, indem 2 Gewichtsteile eines Imidazol-Aushärtungsmittels (2E4MZ OCN, Shikoku Chemicals), 2 Gewichtsteile eines Photoinitiators (Irugacure I-907, Ciba Geigy), 0,2 Gewichtsteile eines Photosensitizers (DETX-S, Nippon Kayaku) und 1,5 Gewichtsteile NMP vermischt und verrührt werden.
    • (3) Beide Oberflächen der Platte werden innerhalb von 24 Stunden nach der Herstellung der Lösung unter Verwendung einer Walzenbeschichtungsvorrichtung mit dem in (2) erhaltenen Zwischenlagen-Harzisoliermaterial (für untere Schichten) mit einer Viskosität von 1,5 Pa·s beschichtet. Dann wird die Platte 20 Minuten lang horizontal stehen gelassen und dann 30 Minuten lang bei 60°C getrocknet (vorgebacken). Danach wird die Platte innerhalb von 24 Stunden nach der Herstellung der Lösung mit einer in (2) erhaltenen empfindlichen Bindungslösung 46 (für die oberen Schichten) mit einer Viskosität von 7 Pa·s beschichtet, woraufhin die Platte 20 Minuten lang horizontal stehen gelassen wird. Dann wird die Platte 30 Minuten lang bei 60°C getrocknet (vorgebacken), um dadurch die Zwischenlagen- Harzisolierschichten 40 mit 35 μm Dicke zu bilden (Prozeß (D) in 2).
  • Ein (nicht dargestellter) Fotomaskenfilm, der mit gedruckten schwarzen Kreisen mit bestimmtem Durchmesser versehen ist, wird fest an jede Oberfläche der Platte 30 geklebt, auf der jeweils die Zwischenlagen-Harzisolierschichten 40 ausgebildet sind, dann unter Verwendung einer Quecksilberhochdrucklampe mit 500 mJ/cm2 belichtet. Dann wird zum Entwickeln eine DMTG-Lösung auf die schwarzen Kreise gesprüht. Außerdem wird die Platte 30 unter Verwendung einer Quecksilberhochdrucklampe mit 3000 mJ/cm2 belichtet, dann eine Stunde lang auf 100°C (Nachbacken) und 5 Stunden lang auf 150°C erwärmt, um dadurch eine Zwischenlagen-Harzisolierschicht mit 20 μm Dicke zu bilden. Die Schicht wird auf diese Weise mit Öffnungen mit 60 μm Durchmesser (Öffnungen für Durchkontaktierungslöcher 42: unten 61 μm, oben 67 μm) versehen, welche eine hervorragende Abmessungsgenauigkeit haben, welche gleichwertig wie ein Fotomaskenfilm wirkt (Prozeß (E) in 3). Die (nicht dargestellte) verzinnte Schicht liegt in jeder der Öffnungen 42, die als Durchkontaktierungslöcher verwendet werden sollen, teilweise frei.
    • (4) Die Platte 30, welche die Öffnungen 42 enthält, wird dann 2 Minuten lang in Chromsäure getaucht, um dadurch Epoxidharz zu aufzulösen und von der Oberfläche der Zwischenlagen-Harzisolierschicht 40 zu entfernen und eine rauhe Oberfläche (Rauhigkeitstiefe 4 μm) zu erzeugen. Die rauhe Oberfläche wird auch auf den seitlichen Oberflächen 42a der Öffnungen 42 erzeugt (Prozeß (F) in 3). Danach wird die Platte 30 in eine neutrale Lösung (Shipley) getaucht, dann mit Wasser gewaschen.
  • Ein Palladiumkatalysator (Atotech) wird somit auf die aufgerauhte Oberfläche der Platte 30 aufgebracht, um Katalysatorkerne auf der Oberfläche der Zwischenlagen-Harzisolierschicht 40 ebenso wie den inneren Wandoberflächen jeder der Durchkontaktierungslochöffnungen 42 zu befestigen.
    • (5) Die Platte wird dann in eine stromlose Kupfermetallisierungswasserlösung mit der nachstehenden Zusammensetzung eingetaucht, um eine stromlos metallisierte Kupferschicht 44 mit einer Dicke von 0,6 μm auf der gesamten rauhen Oberfläche auszubilden (Prozeß (G) in 3).
    [Stromlose Metallisierungslösung]
    EDTA 150 g/l
    Kupfersulfat 20 g/l
    HCHO 30 ml/l
    NaOH 40 g/l
    α,α'-Bipyridyl 80 mg/l
    Polyethylenglykol (PEG) 0,10 g/l
    • (6) Ein kommerziell erhältlicher lichtempfindlicher Trockenfilm wird auf der in (5) gebildeten stromlos metallisierten Kupferschicht 44 befestigt, dann wird eine Maske auf der Schicht angeordnet, um eine Belichtung mit 100 mJ/cm2 durchzuführen und unter Verwendung von 0,8%-igem Natrium zu entwickeln, so daß ein Galvano-Resist 46 mit einer Dicke von 20 μm, L/S = 25 μm/25 μm erhalten wird (Prozeß (H) in 3).
    • (7) Danach wird eine galvanisch aufgebrachte Kupfermetallisierung auf den Abschnitt aufgebracht, in dem der Resist nicht ausgebildet ist, so daß eine galvanisch aufgebrachte Kupferschicht 48 mit einer Dicke von 20 μm abgeschieden wird. Auf diese Weise wird die Öffnung 42 mit der Metallisierungsschicht (in 4 gezeigter Prozeß (I)) gefüllt.
    Lösungsbedingungen
    Kupfersulfatpentahydrat: 60 g/l
    Schwefelsäure: 190 g/l
    Chlorionen: 40 ppm
    Nivellierungsmittel
    (HL, hergestellt von Attech) 40 ml/l
    Glanzmittel
    (UV, hergestellt von Attech) 0,5 ml/l
    Betriebsbedingungen
    Blasenbildung: 3,00 l/Minute
    Elektrische Stromdichte: 0,5 A/dm2
    Elektrischer Stromsollwert: 0,18 A
    Dauer des Metallisierungsprozesses: 130 Minuten
    • (8) Der Galvano-Resist 46 wird mit 5%-igem KOH getrennt und entfernt, dann wird die stromlos verkupferte Schicht 44 unter dem Galvano-Resist 46 mit einer Ätzbehandlung unter Verwendung einer Mischlösung aus Schwefelsäure und Wasserstoffperoxid gelöst und entfernt, um dadurch Leiterschaltungen 52 mit einer jeweiligen Dicke von 18 μm ebenso wie Durchkontaktierungslöcher 50 zu bilden, die jeweils aus einer stromlos verkupferten Schicht 44 und einer galvanisch verkupferten Schicht 48 bestehen (Prozeß (J) in 4).
  • Im Vergleich zu der herkömmlichen galvanischen Kupfermetallisierung ist das Herstellungsverfahren gemäß der ersten Ausführungsform derart aufgebaut, daß die Menge des Nivellierungsmittels zum Glätten und Abflachen der metallisierten Oberfläche erhöht wird, die Menge des Glanzmittels, um die metallisierte Oberfläche glänzend zu machen, verringert wird, der elektrische Stromsollwert verringert wird und die Dauer, während der das Metallisieren durchgeführt wird, verlängert wird. Das heißt, das galvanische Metallisieren wird für lange Zeit mit einem kleinen elektrischen Strom durchgeführt, so daß die Oberfläche des Durchkontaktierungslochs 50 geglättet und abgeflacht wird.
  • In dieser Ausführungsform wird das Verhältnis des Durchmessers des Durchkontaktierungslochs (Durchmesser der Öffnung 42: 67 μm) und der Dicke (20 μm) der Zwischenlagen-Harzisolierschicht 40 auf 3,35 festgelegt. Wenn das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht 1 oder weniger ist, ist die Tiefe relativ zu dem Durchmesser der Öffnung 42 zu groß, um zu ermöglichen, daß die Metallisierungslösung während des vorhergehenden Metallisierungsprozesses ausreichend in die Öffnung 42 eingeführt wird. In diesem Fall kann der Metallisierungsprozeß nicht wirksam durchgeführt werden. Wenn das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht größer als 4 ist, ist der Durchmesser der Öffnung zum Bilden des Durchkontaktierungslochs relativ zu der Tiefe zu groß. Wenn die Metallisierungsdauer nicht beträchtlich verlängert wird, wird daher in dem mittleren Abschnitt eine Vertiefung gebildet. In diesem Fall kann die Oberfläche des Durchkontaktierungslochs nicht geglättet und abgeflacht werden. Daher wird bevorzugt, daß das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht größer als 1 und nicht größer als 4 ist.
  • Es wird bevorzugt, daß die Dicke der Leiterschaltung 52 40 μm oder kleiner, idealerweise 20 μm oder kleiner ist. Der Grund dafür wird nun dargestellt. Die Dicke der Leiterschaltung 52 ist durch die Dicke des Galvano-Resist 46 bestimmt. Wenn die Dicke des Galvano-Resist größer als 40 μm ist, verschlechtert sich die Auflösung übermäßig, so daß er von der erforderlichen Form abweicht.
    • (9) Dann wird unter Verwendung des vorher erwähnten Prozesses (2) eine grobe Schicht 58 auf der Leiterschaltung 52 und dem Durchkontaktierungsloch 50 des Baugruppensubstrats 30 offenbart (Prozeß (K) in 4).
    • (10) Die Schritte (2) bis (8) werden wiederholt, so daß eine weitere obere Leiterschaltung gebildet wird. Mit anderen Worten werden beide Oberflächen der Platte 30 mit Bindematerial für die stromlose Metallisierung beschichtet und horizontal stehen gelassen und dann getrocknet. Danach wird ein Fotomaskenfilm fest an beiden Oberflächen der Platte 30 angebracht, dann belichtet und entwickelt, um die Dicke (20 μm) der mit Öffnungen (Durchkontaktierungslöcher 62) versehenen Zwischenlagen-Harzisolierschicht 60 zu bilden (Prozeß (L) in 4). Die Oberfläche der Zwischenlagen-Harzisolierschicht 60 wird dann aufgerauht. Danach wird auf der aufgerauhten Oberfläche der Platte 30 eine stromlos verkupferte Schicht 64 gebildet (Prozeß (M) in 5). Darauf folgt die Bildung eines Galvano-Resist 66 auf der stromlos verkupferten Schicht 64, dann die Bildung einer galvanisch aufgebrachten Kupferschicht 68 auf dem Abschnitt der Schicht 66 ohne Resistüberzug (Prozeß (N) in 5). Der Galvano-Resist 66 wird entfernt, und die stromlos metallisierte Schicht 64 unter dem Galvano-Resist 66 wird aufgelöst und entfernt, um dadurch Leiterschaltungen 72 ebenso wie obere Durchkontaktierungslöcher 70 zu bilden (Prozeß (O) in 5). Dann wird auf den Oberflächen der Leiterschaltungen 72 und der oberen Durchkontaktierungslöcher 70 eine aufgerauhte Schicht 78 ausgebildet, dann ist die Leiterplatte abgeschlossen (Prozeß (P) in 6).
    • (11) Danach werden auf dem weiter oben erwähnten Baugruppensubstrat Lotbumps ausgebildet. Die Galvano-Resist-Zusammensetzung wird nun erklärt.
  • Die Galvano-Resist-Zusammensetzung wird erhalten, indem 46,67 g eines lichtempfindlichen Oligomers (Molekulargewicht 4000), das durch Ausbilden von 50% Epoxidgruppen aus 60 Gew.-% Cresol-Novolac-Epoxidharz (Nippon Kayaku), das in DMDG (Diethylenglykol-Dimethylether) gelöst ist, in eine Acrylstruktur erhalten wird, 15,0 g von 80 Gew.-% Bisphenol-A-Epoxidharz (Epicoat 1001, hergestellt von Yuka Shell), das in Methylethylketon gelöst ist, 1,6 g eines Imidazol-Aushärtungsmittels (2E4MZ-CN, Shikoku Chemicals Corp.), 3 g eines mehrwertigen Acrylmonomers, das ein lichtempfindliches Monomer ist (R604, Nippon Kayaku), 1,5 g des gleichem mehrwertigen Acrylmonomers (DPE6A, Kyoeisha Chemical) und 0,71 g eines Dispergier-Antischaummittels (S-65, hergestellt von Sannopco) miteinander vermischt und dann 2 g Benzophenon (Kanto Chemical), das als Photoinitiator verwendet wird, und 0,2 g Michlers Keton (Kanto Chemical), das als Photosensitizer verwendet wird, zu der Mischung hinzugefügt werden und die Viskosität auf 2,0 Pa·s bei 25°C eingestellt wird.
    • (12) Beide Oberflächen der in (10) hergestellten Platte 30 werden in einer Dicke von 45 μm mit der obigen Galvano-Resist-Zusammensetzung beschichtet. Die Platte 30 wird dann 20 Minuten lang bei 70°C, dann 30 Minuten lang bei 70°C getrocknet. Danach wird ein (nicht dargestellter) Fotomaskenfilm, auf den Kreise (Maskierungsmuster) gezeichnet sind, mit 5 mm Dicke jeweils schnell an beiden Oberflächen der Platte 30 befestigt, dann mit einem Ultraviolettstrahl mit 1000 mJ/cm2 belichtet und mit DMTG entwickelt. Außerdem wird die Platte 30 1 Stunde lang bei 80°C, 1 Stunde lang bei 100°C, 1 Stunde lang bei 120°C und 3 Stunden lang bei 150°C gehärtet, um dadurch eine Galvano-Resist-Schicht (20 μm dick) 80 zu bilden, die mit einer Öffnung 81 für jeden Lötkontaktflecken (einschließlich dem Durchkontaktierungsloch und seinem Kontaktrand) versehen ist (Prozeß (Q) in 6). Der Durchmesser der Öffnung des Kontaktflecks 81 auf der Oberseite (Öffnung) wird mit 133 μm hergestellt, und der Kontaktfleck 81 auf der Unterseite (Öffnung) wird mit 600 μm hergestellt.
    • (13) Danach wird das Substrat 30 20 Minuten lang in eine stromlose Nickelmetallisierungslösung mit dem pH-Wert = 4,5 getaucht, um in der Öffnung 81 eine vernickelte Schicht 82 mit 5 μm Dicke zu bilden. Die stromlose Nickelmetallisierungslösung besteht aus 2,31 × 10–1 Mol/l Nickelchlorid, 2,8 × 10–1 Mol/l Natriumhypophosphit und 1,85 × 10–1 Mol/l Natriumcitrat. Die Platte 30 wird dann für 7 Minuten und 20 Sekunden bei 80°C in eine stromlose Goldmetallisierungslösung getaucht, um auf der vernickelten Schicht 81 eine vergoldete Schicht 84 mit 0,03 μm Dicke zu bilden, so daß auf der Oberseite Lötkontaktflecken 86U (133 μm Durchmesser) und auf der Unterseite Lötkontaktflecken 86D (600 μm Durchmesser) gebildet werden (Prozeß (R) in 6). Die stromlose Goldmetallisierungslösung besteht aus 4,1 × 10–2 Mol/l Gold-Kalium-Cyanid, 1,87 × 10–1 Mol/l Ammoniakchlorid, 1,16 × 10–1 Mol/l Natriumcitrat und 1,7 × 10–1 Mol/l Natriumhypophosphit.
    • (14) Eine Metallmaske (40 μm dick: nicht dargestellt) mit Öffnungen (160 μm Durchmesser) wird auf der Platte eingepaßt, und Lötpaste (mittlerer Partikeldurchmesser 20 μm) wird auf die Lötkontaktflecken 86U der Oberseite in die Öffnungen 81 der Galvano-Resist-Schicht 80 ebenso wie auf die Lötkontaktflecken 86D der Unterseite in die Öffnungen 81 der Galvano-Resist-Schicht 80 gedruckt. Zu dieser Zeit wird Lötpaste bei 200°C aufgeschmolzen, um dadurch Lotbumps (Lotkörper) 88U (133 μm Durchmesser) auf den Lötkontaktflecken 86U der Oberseite und gleichzeitig Lotbumps (Lotkörper) 88D (600 μm Durchmesser) auf den Lötkontaktflecken 86D der Unterseite zu bilden. Dies schließt das Herstellungsverfahren für den Lotbump ab (siehe 1).
  • Wie weiter oben beschrieben, ermöglicht es die mehrschichtige Leiterplatte gemäß der ersten Ausführungsform, daß die Durchkontaktierungslöcher ohne jegliche Verdrahtung direkt miteinander verbunden werden. Dadurch wird die Dichte erhöht. Wenn das untere Durchkontaktierungsloch und das obere Durchkontaktierungsloch miteinander verbunden sind, kann die Zuverläs sigkeit der Verbindung zwischen den oberen und unteren Durchkontaktierungslöchern aufrechterhalten werden, weil das untere Durchkontaktierungsloch eine flache Oberfläche hat und kein Harz auf der Oberfläche des Durchkontaktierungslochs übrig ist, um die Verbindung zu blockieren. Da das untere Durchkontaktierungsloch eine flache Oberfläche hat, kann die Glattheit und Flachheit der mehrschichtigen Leiterplatte, selbst wenn ein oberes Durchkontaktierungsloch überlagert wird, aufrechterhalten werden.
  • Der Aufbau einer mehrschichtigen Leiterplatte gemäß der zweiten Ausführungsform der vorliegenden Erfindung wird nun unter Bezug auf 7, die eine Querschnittansicht ist, welche eine mehrschichtige Leiterplatte zeigt, beschrieben. Die in der Darstellung gezeigte mehrschichtige Leiterplatte 200 ist als eine Baugruppenplatte konzipiert.
  • Innenschicht-Kupfermuster 34 und 34, die als Erdungsschichten verwendet werden, werden auf den oberen Schichten der Ober- und Unterseite der Kernplatte 30 der mehrschichtigen Leiterplatte 200 ausgebildet. In der oberen Schicht des Innenschicht-Kupfermusters 34 wird mit der unteren Zwischenlagen-Harzisolierschicht 40 dazwischen eine Leiterschaltung 52 für den Aufbau einer Signalleitung ausgebildet. Außerdem wird ein Durchkontaktierungsloch 50 durch die Zwischenlagen-Harzisolierschicht 40 ausgebildet. In der oberen Schicht der Leiterschaltung 52 und des unteren Durchkontaktierungslochs 50 wird eine äußerste Leiterschaltung 72 erzeugt. Diese Schaltung enthält eine obere Zwischenlagen-Harzisolierschicht 60 und ein oberes Durchkontaktierungsloch 70 in der oberen Zwischenlagen-Harzisolierschicht 60.
  • Auf der Oberseite der Leiterschaltung 72 und des oberen Durchkontaktierungslochs 70 werden Lötkontaktflecken 86U zum Halten der Lotbumps 88U ausgebildet. Jeder Lötanschlußfleck 86U auf der IC-Seite wird derart ausgebildet, daß er 133 μm Durchmesser hat. Auf der Unterseite der Leiterschaltung 72 und des (nicht abgebildeten) oberen Durchkontaktierungslochs werden Lötkontaktflecken 86D zum Halten von Lotbumps 88D ausgebildet. Jeder Lötkontaktfleck 86D auf der Seite der Hauptplatine wird derart ausgebildet, daß er 600 μm Durchmesser hat.
  • Die mehrschichtige Leiterplatte gemäß der zweiten Ausführungsform hat einen Aufbau, der eine durch einen Aufrauhungsprozeß ausgebildete grobe Schicht 58 enthält, die auf der Oberfläche des unteren Durchkontaktierungslochs 50 angeordnet ist. Das heißt, die grobe Schicht 58 wird für die Grenzfläche zwischen dem unteren Durchkontaktierungsloch 50 und dem oberen Durchkontaktierungsloch 70 vorgesehen. Daher können die zwei Durchkontaktierungslöcher 50 und 70 fest miteinander verbunden werden. Eine oxidierte Schicht wird folglich auf der Oberfläche des unteren Durchkontaktierungslochs 50 gebildet. Selbst wenn eine Spannung in eine Richtung auferlegt wird, in der das untere Durchkontaktierungsloch 50 und das obere Durchkontaktierungsloch 70 durch eine Delle infolge der Wärmekontraktion der Zwischenlagen-Harzisolierschicht 60 voneinander getrennt werden, kann die Zuverlässigkeit der Verbindung zwischen dem unteren Durchkontaktierungsloch 50 und dem oberen Durchkontaktierungsloch 70 aufrechterhalten werden. Außerdem wird in dem mittleren Abschnitt des unteren Durchkontaktierungslochs 50 eine Vertiefung 50a ausgebildet. Außerdem wird eine grobe Schicht 58 derart ausgebildet, daß sie senkrecht zu der gekrümmten Oberfläche der Vertiefung 50a ist. Daher können das untere Durchkontaktierungsloch 50 und das obere Durchkontaktierungsloch 70 selbst dann fest miteinander verbunden werden, wenn in einer vertikalen Richtung eine Spannung auferlegt wird, wie in der Zeichnung dargestellt, in der das untere Durchkontaktierungsloch 50 und das obere Durchkontaktierungsloch voneinander getrennt werden. Als ein Ergebnis kann die Verbindung zwischen dem unteren Durchkontaktierungsloch 50 und dem oberen Durchkontaktierungsloch 70 aufrechterhalten werden. Die seitlichen Oberflächen 42a und 62a der Öffnungen 42 und 62 der unteren Zwischenlagen-Harzisolierschicht 40 und der oberen Zwischenlagen-Harzisolierschicht 60 werden, wie in der Zeichnung gezeigt, den Aufrauhungsprozessen unterzogen. Daher kann das Haftvermögen an den Durchkontaktierungslöchern 50 und 70, die in den Öffnungen 42 und 62 ausgebildet werden, verbessert werden. Die Tiefe der Vertiefung 50a kann derart eingerichtet werden, daß die Vertiefung die Öffnung 62 der oberen Zwischenlagen-Harzisolierschicht 60 nicht erreicht und sie in nerhalb der Dicke der Leiterschaltung 72 liegt. Daher liegt die Tiefe innerhalb von 0,5-30 μm.
  • Ein große Spannung wird zwischen das untere Durchkontaktierungsloch 50 aus Kupfer und die Zwischenlagen-Harzisolierschicht 40, in der das untere Durchkontaktierungsloch 50 ausgebildet wurde und die aus Harz gefertigt ist, angelegt. Diese Spannung ergibt sich aus der Differenz der Wärmeausdehnungskoeffizienten zwischen dem Durchkontaktierungsloch 50 und der Zwischenlagen-Harzisolierschicht 40. Das unter Bezug auf 20(A) beschriebene herkömmliche Durchkontaktierungsloch 250 mit einem Aufbau, in dem der innere Abschnitt mit Harz 260a gefüllt ist, ist fähig, die Spannung in dem Harz 260a und der Kupfermetallisierung 248 abzubauen. Die mehrschichtige Leiterplatte 200 gemäß dieser Ausführungsform hat jedoch den Aufbau, in dem die Öffnungen 42 und 62 der Zwischenlagen-Harzisolierschichten 40 und 60 mit dem galvanisch aufgebrachten Kupfer 48 und 68 für die Durchkontaktierungslöcher gefüllt sind. Daher kann die Spannung nicht in den inneren Abschnitt entlassen werden. Folglich hat die mehrschichtige Leiterplatte 200 einen Aufbau, in dem sowohl die untere Zwischenlagen-Harzisolierschicht 40 als auch die obere Zwischenlagen-Harzisolierschicht 60 aus einem zusammengesetzten Material aus thermoplastischem Harz mit einer hohen Zähigkeit und wärmeaushärtendem Harz gefertigt sind. Folglich kann das Auftreten von Rissen verhindert werden. Obwohl in dieser Ausführungsform ein zusammengesetztes Material aus thermoplastischem Harz und wärmeaushärtendem Harz verwendet wird, kann hauptsächlich thermoplastisches Harz, wie etwa Fluorharz, mit einer hohen Zähigkeit verwendet werden, um die Zwischenlagen-Harzisolierschichten 40 und 60 auszubilden.
  • Außerdem werden die Oberflächen des oberen Durchkontaktierungslochs 70 und der Leiterschaltungen 72 und 52 dem Aufrauhungsprozeß unterzogen, in dem grobe Schichten 78 und 58 gebildet werden. Das Ergebnis ist, daß das Haftvermögen an dem oberen Durchkontaktierungsloch 70 und den auf der Leiterschaltung 72 ausgebildeten Lötkontaktflecken 86U und das an dem Haftmittel 60 für die auf der Leiterschaltung 52 ausgebildete stromlose Metallisierung verbessert werden können.
  • Das Verfahren zur Herstellung der in 7 gezeigten mehrschichtigen Leiterplatte wird nun unter Bezug auf 8 bis 10 beschrieben. Da die Schritte (1) bis (6) zur Herstellung der mehrschichtigen Leiterplatte gemäß der zweiten Ausführungsform ähnlich denen gemäß der ersten Ausführungsform sind, die unter Bezug auf 2 und 3 beschrieben wurden, werden die gleichen Schritte aus der Beschreibung weggelassen.
    • (7) Der Abschnitt in der Nähe des Substrats 30, in dem in dem in 3 gezeigten Schritt (H) ein Galvano-Resist 46 ausgebildet wurde, wird, wo kein Resist ist, unter den folgenden Bedingungen einer galvanischen Kupfermetallisierung unterzogen, so daß eine grobe Schicht 58 mit einer Dicke von 20 μm abgeschieden werden kann. Der innere Abschnitt der Öffnung 42 wird mit der metallisierten Schicht gefüllt (Prozeß (I) in 8).
    Lösungsbedingungen
    Kupfersulfatpentahydrat: 60 g/l
    Schwefelsäure: 190 g/l
    Chlorionen: 40 ppm
    Nivellierungsmittel
    (HL, hergestellt von Attech) 40 ml/l
    Glanzmittel
    (UV, hergestellt von Attech) 0,5 ml/l
    Betriebsbedingungen
    Blasenbildung: 3,00 l/Minute
    Elektrische Stromdichte: 0,5 A/dm2
    Elektrischer Stromsollwert: 0,18 A
    Dauer des Metallisierungsprozesses: 100 Minuten
  • Das Herstellungsverfahren gemäß dieser Ausführungsform wird derart aufgebaut, daß der galvanische Metallisierungsprozeß in einer derartigen Weise durchgeführt wird, daß in dem mittleren Abschnitt der galvanisch aufgebrachten Kupferschicht 48 eine Vertiefung 50a ausgebildet wird, die zum Bilden des Durchkontaktierungslochs 50 verwendet wird.
    • (8) Der Galvano-Resist 46 wird unter Verwendung einer 5%-igen KOH-Lösung getrennt und entfernt, und dann wird die stromlos metallisierte Kupferschicht 44 unter dem Galvano-Resist 46 durch Durchführen eines Ätzprozesses, der eine Mischlösung aus Schwefelsäure und Wasserstoffperoxid verwendet, gelöst und entfernt. Auf diese Weise werden eine Leiterschaltung 52, die aus der stromlos metallisierten Kupferschicht 44 und der galvanisch aufgebrachten Kupferschicht 48 besteht, mit einer Dicke von etwa 15 μm und das Durchkontaktierungsloch 50 gebildet (Prozeß (J) in 8).
  • In dieser Ausführungsform ist das Verhältnis des Durchmessers des Durchkontaktierungslochs (Durchmesser der Öffnung 42: 67 μm) und der Dicke (20 μm) der Zwischenlagen-Harzisolierschicht 40 auf 3,35 festgelegt. Wenn das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht 1 oder weniger ist, ist die Tiefe relativ zu dem Durchmesser der Öffnung 42 zu groß, um zu ermöglichen, daß in dem vorangehenden Metallisierungsprozeß ausreichend Metallisierungslösung in die Öffnung 42 eingeführt wird. In diesem Fall kann der Metallisierungsprozeß nicht wirksam durchgeführt werden. Wenn das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht größer als 4 ist, ist der Durchmesser der Öffnung zur Bildung des Durchkontaktierungslochs relativ zu der Tiefe zu groß. Daher wird bevorzugt, daß das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht größer als 1 und nicht größer als 4 ist.
  • Es wird bevorzugt, daß die Dicke der Leiterschaltung 52 40 μm oder kleiner, idealerweise 20 μm oder kleiner ist. Der Grund dafür wird nun beschrieben. Die Dicke der Leiterschaltung 52 wird durch die Dicke des Galvano-Resist 46 bestimmt. Wenn die Dicke des Galvano-Resist größer als 40 μm ist, verschlechtert sich die Auflösung übermäßig, wodurch die erforderliche Form verformt wird.
    • (9) Die grobe Schicht 58 für die Leiterschaltung 52 des Substrats 30 und das untere Durchkontaktierungsloch 50 wird ähnlich dem obigen Schritt (2) (Prozeß (K) in 8) bereitgestellt. Die grobe Schicht 58 wird derart ausgebildet, daß sie senkrecht zu der gekrümmten Oberfläche der Aussparung 50a ist, die in dem mittleren Abschnitt des Durchkontaktierungslochs 50 vorhanden ist.
    • (10) Die Schritte (2) bis (8) werden wiederholt, so daß eine weitere obere Leiterschaltung gebildet wird. Beide Oberflächen der Platte 30 werden mit Bindematerial für die stromlose Metallisierung belichtet und horizontal stehen gelassen und dann getrocknet. Darauf folgt, daß ein Fotomaskenfilm fest an beiden Oberflächen der Platte 30 befestigt, dann belichtet und entwickelt wird, um eine Dicke (20 μm) der mit Öffnungen (Durchkontaktierungslöcher 62) versehenen Zwischenlagen-Harzisolierschicht 60 (Prozeß (L) in 8) bereitzustellen. Die Oberfläche der Zwischenlagen-Harzisolierschicht 60 wird dann aufgerauht. Danach wird eine stromlos metallisierte Kupferschicht 64 auf der aufgerauhten Oberfläche der Platte 30 angeordnet (Prozeß (M) in 9). Darauf folgt die Bildung eines Galvano-Resist 66 auf der stromlos verkupferten Schicht 64, dann die Bildung einer galvanisch aufgebrachten Kupferschicht 68 auf dem nicht mit dem Resist beschichteten Abschnitt der Schicht 66 (Prozeß (N) in 9). Der Galvano-Resist 66 wird entfernt, und die stromlos metallisierte Schicht 64 unter dem Galvano-Resist 66 gelöst und entfernt, um Leiterschaltungen 72 ebenso wie obere Durchkontaktierungslöcher 70 auszubilden (Prozeß (O) in 9). Dann wird auf den Oberflächen der Leiterschaltungen 72 und der oberen Durchkontaktierungslöcher 70 eine aufgerauhte Schicht 78 ausgebildet, dann ist die Leiterplatte abgeschlossen (Prozeß (P) in 10).
    • (11) Dann werden auf dem weiter oben erwähnten Baugruppensubstrat nach dem gleichen Prozeß wie in der ersten Ausführungsform Lotbumps ausgebildet (Prozeß (Q), (R) in 10).
  • Die mehrschichtige Leiterplatte, die wie in 7 gezeigt aufgebaut ist, wurde von dem Erfinder der vorliegenden Erfindung Wärmetests und Wärmezyklustests unterzogen. Die Ergebnisse werden nun beschrieben. Ein Erwärmungsprozeß wurde 48 Stunden lang bei 128°C durchgeführt, und dann wurde durch die Beobachtung des Querschnitts mit einem Lichtmikroskop bestimmt, ob das untere Durchkontaktierungsloch 50 und das obere Durchkontaktierungsloch 70 voneinander getrennt waren oder nicht.
  • Als Ergebnis wurde keine Trennung beobachtet. Ebenso wurden Wärmezyklen von –55°C bis 125°C 1000 mal wiederholt, dann wurde das Lichtmikroskop verwendet, um den Querschnitt zu beobachten. Als Ergebnis wurde keine Trennung beobachtet. Die Ergebnisse der weiter oben erwähnten Tests machen es möglich, zu bestätigen, daß die mehrschichtige Leiterplatte gemäß dieser Ausführungsform mit dem Aufbau, in dem eine grobe Schicht 58 dazwischen gefügt wird, ermöglicht, daß das untere Durchkontaktierungsloch 50 und das obere Durchkontaktierungsloch 70 fest miteinander verbunden werden.
  • Wie weiter oben beschrieben, hat die mehrschichtige Leiterplatte gemäß der zweiten Ausführungsform den Aufbau, in dem die Durchkontaktierungslöcher ohne Verdrahtung direkt miteinander verbunden werden. Daher kann die Dichte erhöht werden. Wenn das untere Durchkontaktierungsloch und das obere Durchkontaktierungsloch miteinander verbunden werden, wird die auf der Oberfläche des unteren Durchkontaktierungslochs ausgebildete grobe Schicht dazwischen eingefügt. Daher kann die Zuverlässigkeit der Verbindung zwischen den oberen und unteren Durchkontaktierungslöchern aufrechterhalten werden.
  • Der Aufbau einer mehrschichtigen Leiterplatte gemäß der dritten Ausführungsform der vorliegenden Erfindung wird nun unter Bezug auf 11 und 12 beschrieben. 11 zeigt den Querschnitt der mehrschichtigen Leiterplatte 300 gemäß der dritten Ausführungsform. Die mehrschichtige Leiterplatte 300 ist als ein Baugruppensubstrat konzipiert.
  • Auf der Oberseite der oberen Schicht der Kernplatte 30 einer mehrschichtigen Leiterplatte 300 werden Innenschicht-Kupfermuster 34 ausgebildet, die als Erdungsschichten verwendet werden. Eine Draufsicht einer Zwischenlagen-Harzisolierschicht 40 auf dem Innenschicht-Kupfermuster 34, d.h. eine entlang der Linie B-B in 11 genommene Querschnittansicht ist in 12 gezeigt. Eine entlang der Linie A-A genommene senkrechte Querschnittansicht entspricht 11. Als Leiterschicht auf der Zwischenlagen-Harzisolierschicht 40 werden, wie in 12 gezeigt, eine Leiterschaltung 52 zum Ausbilden einer Signalleitung, ein mit der Leiterschaltung 52 verbundenes Durchkontaktierungsloch 50B, eine ebene Schicht 53 und ein in der ebenen Schicht 53 eingerichtetes Durchkontaktierungsloch 50B ausgebildet. Wie in 11 dargestellt, sind das Durchkontaktierungsloch 50A und das Durchkontaktierungsloch 50B durch die Zwischenlagen-Harzisolierschicht 40 mit dem unteren Innenschicht-Kupfermuster 34 verbunden. Die Oberfläche (obere Oberfläche) des mit der Leiterschaltung 52 verbundenen Durchkontaktierungslochs 50B ist flach. Eine Vertiefung 50a wird in dem mittleren Abschnitt des in der ebenen Schicht 53 vorhandenen Durchkontaktierungslochs 50A ausgebildet. In der oberen Schicht der Leiterschaltung 52 und der ebenen Schicht 53 wird eine äußerste Leiterschaltung 72 mit einer oberen Zwischenlagen-Harzisolierschicht 60 und einem oberen Durchkontaktierungsloch 70 durch die obere Zwischenlagen-Harzisolierschicht 60 gebildet. Das obere Durchkontaktierungsloch 70 wird direkt auf dem unteren Durchkontaktierungsloch 50B angebracht. Auf der Oberseite der Leiterschaltung 72 und des oberen Durchkontaktierungslochs 70 werden Lötkontaktflecken 86U zum Halten von Lotbumps 88U ausgebildet. Jeder Lötkontaktfleck 86U auf der IC-Seite wird derart ausgebildet, daß er 133 μm Durchmesser hat.
  • Auf der Unterseite der oberen Schicht der Kernplatte 30 einer mehrschichtigen Leiterplatte 300 werden Innenschicht-Kupfermuster 34 ausgebildet, die als Erdungsschichten verwendet werden (die hier erwähnte obere Schicht meint jeweils die Schicht, die auf der oberen Oberfläche ausgebildet ist und die Schicht, die auf der unteren Oberfläche der Platte 30 ausgebildet ist). Die obere Schicht der Zwischenlagen-Harzisolierschicht 40, die Leiterschaltung 52 zum Ausbilden einer Signalleitung und das mit der Leiterschaltung 52 verbundene Durchkontaktierungsloch 50B werden ausgebildet. In der oberen Schicht 52 der Leiterschaltung wird eine äußerste Leiterschaltung 72 mit einer oberen Zwischenlagen-Harzisolierschicht 60 und einem (nicht dargestellten) oberen Durchkontaktierungsloch ausgebildet. Auf der Oberseite der Leiterschaltung 72 und des (nicht dargestellten) Durchkontaktierungslochs werden Lötkontaktflecken 86D zum Halten von Lotbumps 88D ausgebildet. Jeder Lötkontaktfleck auf der Seite der Hauptplatine wird derart ausgebildet, daß er einen Durchmesser von 600 μm hat.
  • Da das untere Durchkontaktierungsloch 50 der mehrschichtigen Leiterplatte 300 eine flache Oberfläche hat, kann die Glattheit und Flachheit der Oberfläche der mehrschichtigen Leiterplatte, selbst wenn ein oberes Durchkontaktierungsloch 70 angeschlossen wird, aufrechterhalten werden. In der unter Bezug auf 21(I) beschriebenen herkömmlichen mehrschichtigen Leiterplatte mit der gefüllten Durchkontaktierungsstruktur wird in dem unteren Durchkontaktierungsloch 150 eine Vertiefung 150a ausgebildet, und in dem oberen Durchkontaktierungsloch 170 wird eine Vertiefung 170a ausgebildet, wodurch die Glattheit und Flachheit des Substrats verschlechtert wird. Die mehrschichtige Leiterplatte 300 gemäß dieser Ausführungsform macht es möglich, die Oberfläche des Substrats zu glätten und abzuflachen. Daher kann die Montagezuverlässigkeit eines IC-Chips, wenn er auf die mehrschichtige Leiterplatte (ein Baugruppensubstrat) montiert wird, verbessert werden.
  • Wenn während des (später zu beschreibenden) Herstellungsverfahrens außerdem Harz zum Ausbilden der Zwischenlagen-Harzisolierschicht 60 über der ebenen Schicht 53 aufgebracht wird, kann das Harz in den inneren Abschnitt der Vertiefung 50a in dem Durchkontaktierungsloch 50A in der ebenen Schicht 53 entlassen werden. Daher unterscheidet sich diese Ausführungsform von der unter Bezug auf 22(P) beschriebenen herkömmlichen mehrschichtigen Leiterplatte in der Hinsicht, daß die Dicke der Zwischenlagen-Harzisolierschicht 60 über dem Leitungsmuster 52 und der ebenen Schicht 53 vereinheitlicht werden kann. Daher kann die Oberfläche der mehrschichtigen Leiterplatte abgeflacht werden.
  • Da die als eine Verankerung dienende Vertiefung 50a in dem Durchkontaktierungsloch 50A ausgebildet wird, das in der ebenen Schicht 53 ausgebildet ist, kann das Haftvermögen zwischen der ebenen Schicht 53 und der oberen Zwischenlagen-Harzisolierschicht 60 verbessert werden. Daher kann die Trennung (Ablösung) verhindert werden. Insbesondere wird die durch den Aufrauhungsprozeß gebildete grobe Schicht 58 auf der Oberfläche der ebenen Schicht 53 einschließlich des Durchkontaktierungslochs ausgebildet, so daß das Haftvermögen an der oberen Zwischenlagen-Harzisolierschicht 60 verbessert wird.
  • Die seitlichen Oberflächen 42a und 62a der Öffnungen 42 und 62 der unteren Zwischenlagen-Harzisolierschicht 40 und der oberen Zwischenlagen-Harzisolierschicht 60 werden, wie in der Zeichnung gezeigt, dem Aufrauhungsprozeß unterzogen. Daher kann das Haftvermögen an den in den Öffnungen 42 und 62 ausgebildeten Durchkontaktierungslöchern 50 und 70 verbessert werden.
  • Es wird bevorzugt, daß die Tiefe der Aussparung 50a in dem Durchkontaktierungsloch 50A, das in dem inneren Abschnitt der ebenen Schicht 53 der mehrschichtigen Leiterplatte gemäß dieser Ausführungsform bereitgestellt wird, 5 μm oder mehr ist. Wenn die Tiefe nicht geringer als 5 μm ist, kann eine ausreichende Verankerungswirkung erzielt werden. Auf diese Weise kann das Haftvermögen zwischen der ebenen Schicht und der oberen Zwischenlagen-Harzisolierschicht verbessert werden, so daß die Zwischenlagen-Harzisolierschicht 60 frei von jeglicher Ablösung ist. Wenn während des (später zu beschreibenden) Herstellungsverfahrens Harz zum Ausbilden der oberen Zwischenlagen-Harzisolierschicht 60 über der ebenen Schicht 53 aufgebracht wird, kann Harz in ausreichender Menge in die Vertiefung 50a des Durchkontaktierungslochs 50A in der ebenen Schicht 53 entlassen werden. Auf diese Weise kann die vorangehende Zwischenlagen-Harzisolierschicht abgeflacht werden. Es wird bevorzugt, daß die Tiefe der Vertiefung 50a 50 μm oder weniger ist. Wenn die Tiefe 50 μm oder weniger ist, kann die Oberfläche des Durchkontaktierungslochs 50B, das mit dem Leitungsmuster 52 verbunden ist, abgeflacht werden.
  • Das Verfahren zur Herstellung des in 11 gezeigten Baugruppensubstrats (der mehrschichtigen Leiterplatte) 300 wird unter Bezug auf 13 bis 16 beschrieben. Um die Darstellungen zu vereinfachen, zeigen 13 bis 16 nur einen Abschnitt, der in 11 von einer gestrichelten Linie umgeben ist. Da die Schritte (1) bis (6) zur Herstellung der mehrschichtigen Leiterplatte gemäß der dritten Ausführungsform ähnlich denen gemäß der unter Bezug auf 2 und 3 beschriebenen ersten Ausführungsform sind, werden die gleichen Schritte aus der Beschreibung weggelassen.
    • (7) Ein Abschnitt des Substrats 30 mit dem in 3 gezeigten in Schritt (H) ausgebildeten Galvano-Resist 46, wird in welchem kein Resist ausgebildet ist, unter den folgenden Bedingungen einer galvanischen Kupfermetallisierung unterzogen, so daß eine grobe Schicht 48 mit einer Dicke von 15 μm abgeschieden wird. Auf diese Weise wird der innere Abschnitt der Öffnung 42 mit einer metallisierten Schicht gefüllt (Prozeß (I) in 13).
    Lösungsbedingungen
    Kupfersulfatpentahydrat: 60 g/l
    Schwefelsäure: 190 g/l
    Chlorionen: 40 ppm
    Nivellierungsmittel
    (HL, hergestellt von Attech) 40 ml/l
    Glanzmittel
    (UV, hergestellt von Attech) 0,5 ml/l
    Betriebsbedingungen
    Blasenbildung: 3,00 l/Minute
    Elektrische Stromdichte: 0,5 A/dm2
    Elektrischer Stromsollwert: 0,18 A
    Dauer des Metallisierungsprozesses: 100 Minuten
    • (8) Der Galvano-Resist 46 wird unter Verwendung einer 5%-igen KOH-Lösung getrennt und entfernt, und dann wird die stromlos metallisierte Kupferschicht 44 unter dem Galvano-Resist 46 durch Durchführen eines Ätzprozesses, der eine Mischlösung aus Schwefelsäure und Wasserstoffperoxid verwendet, gelöst und entfernt. Auf diese Weise werden eine Leiterschaltung 52, die aus der stromlos metallisierten Kupferschicht 44 und der galvanisch aufgebrachten Kupferschicht 48 besteht, mit einer Dicke von etwa 15 μm und das Durchkontaktierungsloch 50 gebildet (Prozeß (J) in 13).
  • Im Vergleich zu der herkömmlichen galvanisch aufgebrachten Kupfermetallisierung ist das Herstellungsverfahren in dieser Ausführungsform derart aufgebaut, daß die Menge des Nivellierungsmittels zum Glätten und Abflachen der metallisierten Oberfläche erhöht wird; die Menge des Glanzmittels um die me tallisierte Oberfläche glänzend zu machen, verringert wird, der elektrische Sollstrom verringert wird, und die Dauer, für die die Metallisierung durchgeführt wird, verlängert wird. Das heißt, die galvanische Metallisierung wird für eine lange Zeit mit einem kleinen elektrischen Strom durchgeführt, so daß die Oberfläche des Durchkontaktierungslochs 50B (siehe 12), das mit dem Leitungsmuster 52 verbunden ist, geglättet und abgeflacht wird. Außerdem wird in dem mittleren Abschnitt der Oberfläche des Durchkontaktierungslochs 50A in der ebenen Schicht 53 eine Vertiefung 50a gebildet. Es wird bevorzugt, daß die ebene Schicht 53 gemäß der dritten Ausführungsform 0,01 dm2 bis 10 dm2 ist. Auf diese Weise wird es möglich, daß eine Vertiefung in der Oberfläche der metallisierten Schicht ausgebildet werden kann, mit der das in der ebenen Schicht bereitgestellte Durchkontaktierungsloch gefüllt ist. Außerdem kann die metallisierte Oberfläche des gefüllten Durchkontaktierungslochs, das mit dem Leitungsmuster verbunden ist, abgeflacht werden.
  • In dieser Ausführungsform ist das Verhältnis des Durchmessers des Durchkontaktierungslochs (Durchmesser der Öffnung 42: 67 μm) und der Dicke (20 μm) der Zwischenlagen-Harzisolierschicht auf 3,35 festgelegt. Wenn das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht 1 oder weniger ist, ist die Tiefe relativ zu dem Durchmesser der Öffnung 42 zu groß, um zu ermöglichen, daß die Metallisierungslösung in dem vorangehenden Metallisierungsprozeß ausreichend in die Öffnung 42 eingeführt wird. In diesem Fall kann der Metallisierungsprozeß nicht wirksam durchgeführt werden. Wenn das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht größer als 4 ist, ist der Durchmesser der Öffnung zum Ausbilden des Durchkontaktierungslochs relativ zu der Tiefe zu groß, was bewirkt, daß eine Vertiefung in der Mitte ausgebildet wird, folglich kann keine flache Oberfläche erzielt werden. Daher wird bevorzugt, daß das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht größer als 1 und nicht größer als 4 ist.
  • Es wird auch bevorzugt, daß die Dicke der Leiterschaltung 52 und der ebenen Schicht 53 60 μm oder weniger, Idealerweise 20 μm oder weniger ist. Der Grund dafür wird nun beschrieben. Die Dicke der Leiterschaltung 52 und der ebenen Schicht 53 ist durch die Dicke des Galvano-Resist 46 bestimmt.
  • Wenn die Dicke des Galvano-Resist größer als 60 μm ist, verschlechtert sich die Auflösung übermäßig, so daß er sich von der erforderlichen Form verformt.
    • (9) Danach wird unter Verwendung des gleichen Prozesses, wie in Schritt (2) weiter oben beschrieben, die grobe Schicht 58 für die Leiterschaltung 52, die ebene Schicht 53 und das Durchkontaktierungsloch 50 des Substrats 30 bereitgestellt (Prozeß (K) in 13).
    • (10) Die Schritte (2) bis (8) werden wiederholt, so daß ein weiteres oberes Leitungsmuster gebildet wird. Das heißt, die zwei Seiten des Substrats 30 werden mit einem Haftmittel 60 für die stromlose Metallisierung überzogen, und dann wird das Substrat 30 horizontal stehen gelassen. Darauf folgt das Trocknen des Substrats 30 (in 14 gezeigter Prozeß (L1)). Wenn die obere Schicht der ebenen Schicht 53, wie weiter oben beschrieben, mit dem Harz überzogen wird, kann das Harz in die Vertiefung 50a des Durchkontaktierungslochs 50A in der ebenen Schicht entlassen werden. Daher wird es ermöglicht, die Dicke des Harzes 60 über der Leiterschaltung 52, von der das Harz in den angrenzenden Abschnitt entlassen werden kann, und des Harzes über der ebenen Schicht 53, von der das Harz nicht in den angrenzenden Abschnitt entlassen werden kann, zu vereinheitlichen.
  • Danach wird ein Fotomaskenfilm fest an beiden Oberflächen der Platte 30 angebracht, dann belichtet und entwickelt, um die Dicke (20 μm) der mit Öffnungen (Durchkontaktierungslöcher 62) versehenen Zwischenlagen-Harzisolierschicht 60 zu bilden (Prozeß (L2) in 14). Die Oberfläche der Zwischenlagen-Harzisolierschicht 60 wird dann aufgerauht, um eine grobe Schicht (4 μm Tiefe: Prozeß (L3) in 14). Eine grobe Schicht wird auch auf der seitlichen Oberfläche 62a der Öffnung 62 gebildet. Danach wird auf der aufgerauhten Ober fläche der Platte 30 eine stromlos verkupferte Schicht 64 gebildet (Prozeß (M) in 15). Darauf folgt die Bildung eines Galvano-Resist 66 auf der stromlos verkupferten Schicht 64, dann die Bildung einer galvanisch aufgebrachten Kupferschicht 68 auf dem Abschnitt der Schicht 66 ohne Resistüberzug (Prozeß (N) in 15). Der Galvano-Resist 66 wird entfernt, und die stromlos metallisierte Schicht 64 unter dem Galvano-Resist 66 wird aufgelöst und entfernt, um dadurch Leiterschaltungen 72 ebenso wie obere Durchkontaktierungslöcher 70 zu bilden (Prozeß (O) in 15). Dann wird auf den Oberflächen der Leiterschaltungen 72 und der oberen Durchkontaktierungslöcher 70 eine aufgerauhte Schicht 78 gebildet, dann ist die Leiterplatte abgeschlossen (Prozeß (P) in 16).
    • (11) Wie gemäß der ersten Ausführungsform werden Lotbumps 88U (133 μm Durchmesser) auf dem weiter oben erwähnten Baugruppensubstrat ausgebildet, und Lotbumps 88D werden unter dem Substrat ausgebildet (Prozeß (Q), (R) in 16, siehe 11)
  • Die mehrschichtige Leiterplatte gemäß der dritten Ausführungsform wurde PCT-Tests und Wärmezyklustests unterzogen. Die Ergebnisse werden nun beschrieben. Die mehrschichtige Leiterplatte wurde einem PCT-Test unterzogen, in dem die mehrschichtige Leiterplatte 200 Stunden in einer Umgebung stehen gelassen wurde, in der der Druck der zweifache Atmosphärendruck war, die Temperatur 121°C war und die Feuchtigkeit 100% war. Als Ergebnis wurde keine Ablösung der Zwischenlagen-Harzisolierschicht beobachtet. Nachdem Wärmezyklen von –55°C bis 125°C 200 mal wiederholt wurden, wurde keine Ablösung der Zwischenlagen-Harzisolierschicht beobachtet. Das heißt, die mehrschichtige Leiterplatte gemäß dieser Ausführungsform hat einen Aufbau mit einer Vertiefung 50a in dem Durchkontaktierungsloch 50A, das, wie weiter oben beschrieben, in der ebenen Schicht 53 ist. Außerdem wird die Oberfläche der ebenen Schicht 53 dem Aufrauhungsprozeß unterzogen, so daß eine grobe Schicht 58 gebildet wird. Auf diese Weise kann das Haftvermögen zwischen der ebenen Schicht 53 und der Zwischenlagen-Harzisolierschicht 60 verbessert werden. Als ein Ergebnis kann die Trennung (Ablösung) der Zwischenlagen-Harzisolierschicht 60 vermieden werden.
  • Wie weiter oben beschrieben, hat das Baugruppensubstrat gemäß der dritten Ausführungsform einen Aufbau, der eine Vertiefung in dem Durchkontaktierungsloch in der ebenen Schicht hat. Die Vertiefung dient als eine Verankerung, um das Haftvermögen zwischen der ebenen Schicht und der oberen Zwischenlagen-Harzisolierschicht zu verbessern. Daher kann die Trennung der Zwischenlagen-Harzisolierschicht vermieden werden. Wenn in dem Herstellungserfahren Harz zum Bilden der Zwischenlagen-Harzisolierschicht über der ebenen Schicht aufgebracht wird, kann das Harz in die Vertiefung in dem Durchkontaktierungsloch in der ebenen Schicht entlassen werden. Als Ergebnis kann die Oberfläche der vorangehenden Zwischenlagen-Harzisolierschicht, das heißt die Oberfläche der Zwischenlagen-Harzisolierschicht, abgeflacht werden. Daher kann die Montagezuverlässigkeit, wenn ein IC-Chip oder ähnliches montiert wird, verbessert werden. Da das mit dem Leitungsmuster verbundene Durchkontaktierungsloch eine flache Oberfläche hat, kann die Glattheit und Flachheit der Oberfläche der mehrschichtigen Leiterplatte, selbst dann aufrechterhalten werden, wenn einem unteren Durchkontaktierungsloch ein oberes Durchkontaktierungsloch überlagert wird.
  • Der Aufbau der mehrschichtigen Leiterplatte gemäß der vierten Ausführungsform der vorliegenden Erfindung wird nun unter Bezug auf 18(U) und 17 beschrieben. 17, zeigt eine Querschnittansicht der Baugruppenplatte, und 18 zeigt das Baugruppensubstrat 400, das mit einem darauf montierten IC-Chip 90 versehen ist und an einer Hauptplatine 95 angebracht ist. Das in 18(U) gezeigte Baugruppensubstrat 400 ist auf seiner oberen Oberfläche mit Lotbumps 88U zum Verbinden mit Lötkontaktflecken 92 der IC 90 und auf seiner unteren Oberfläche mit Lotbumps 88D zum Verbinden mit Lötkontaktflecken 96 der Hauptplatine 95 versehen. Das Baugruppensubstrat 400 wird als ein Baugruppensubstrat verwendet, das Signale zwischen der IC 90 und der Hauptplatine 95 leitet.
  • Auf der oberen Schicht der Oberseite und der oberen Schicht der Unterseite der Kernplatte 30 einer mehrschichtigen Leiterplatte 400 werden Innenschicht-Kupfermuster 34 und 34 ausgebildet, die als Erdungsschichten verwendet werden (die hier erwähnte obere Schicht meint hier jeweils eine Schicht, die auf der oberen Oberfläche ausgebildet ist und eine Schicht, die auf der unteren Oberfläche der Platte 30 ausgebildet ist). In der oberen Schicht des Innenschicht-Kupfermusters 34 wird mit einer unteren Zwischenlagen-Harzisolierschicht 40 dazwischen eine Leiterschaltung 52 zum Ausbilden einer Signalleitung erzeugt. Außerdem wird durch die Zwischenlagen-Harzisolierschicht 40 ein unteres Durchkontaktierungsloch 50 ausgebildet. In der oberen Schicht der Leiterschaltung 52 und des unteren Durchkontaktierungslochs 50 werden eine äußerste Leiterschaltung 72 mit einer oberen Zwischenlagen-Harzisolierschicht 60 und ein oberes Durchkontaktierungsloch 70, das durch Füllen der Öffnung der oberen Zwischenlagen-Harzisolierschicht 60 mit Kupfermetallisierung gebildet wird, ausgebildet.
  • Auf der Oberseite der Leiterschaltung 72 und des oberen Durchkontaktierungslochs 70 werden Lötkontaktflecken 86U zum Halten von Lotbumps 88U ausgebildet. Jeder Lötkontaktfleck 86U auf der IC-Seite wird derart gefertigt, daß er 133 μm Durchmesser hat. Danach werden auf der Unterseite der Leiterschaltung 72 und des (nicht gezeigten) oberen Durchkontaktierungslochs Lötkontaktflecken 86D zum Halten von Lotbumps 88D ausgebildet. Jeder Lötkontaktflecken 86D auf der Hauptplatinenseite wird derart ausgebildet, daß er 600 μm Durchmesser hat. Die Lotbumps 88U, 88D werden in den Öffnungen (Kontaktflecken) 81 in der Galvano-Resist-Schicht 88 gebildet.
  • Die mehrschichtige Leiterplatte gemäß der vierten Ausführungsform hat einen Aufbau, der eine Öffnung 62 in der äußersten Zwischenlagen-Harzisolierschicht 60 enthält, die mit einer Metallisierung gefüllt wird, so daß ein Durchkontaktierungsloch 70 gebildet werden kann. Das obere Durchkontaktierungsloch 70 unterscheidet sich von dem vertiefungsförmigen Durchkontaktierungsloch 170 der unter Bezug auf 23(A) beschriebenen herkömmlichen mehrschichtigen Leiterplatte. Das heißt, die Höhe der Oberfläche des oberen Durchkontaktierungslochs 70 ist gleich wie die der Leiterschaltung 72, auf der die Lotbumps ausgebildet werden. Wenn daher Lötpaste in den gleichen Mengen auf das Durchkontaktierungsloch und die Leiterschaltung 72 gedruckt wird, kann die Höhe der auf dem oberen Durchkontaktierungsloch 70 ausgebildeten Lotbumps 88U und die der auf der Leiterschaltung 72 ausgebildeten Lotbumps 88U gleich gemacht werden. Wenn der IC-Chip 90 montiert wird, kann die Zuverlässigkeit der Verbindung zwischen den Lötkontaktflecken 92 des IC-Chip und den Lotbumps 88U der mehrschichtigen Leiterplatte 400 daher verbessert werden.
  • Da in dem mittleren Abschnitt des oberen Durchkontaktierungslochs 70 eine Vertiefung 70a gebildet wird, kann die Zuverlässigkeit der Verbindung zwischen dem oberen Durchkontaktierungsloch 70 und den Lotbumps 88U verbessert werden. Da die grobe Schicht 78 derart ausgebildet wird, daß sie senkrecht auf die gekrümmte Oberfläche der Vertiefung 70a ist, können das obere Durchkontaktierungsloch 70 und die Lotbumps 88U, selbst wenn den zwei Elementen eine Spannung aufgebürdet wird, wenn die Temperatur des IC-Chip 90 erhöht wurde, fest miteinander verbunden werden. Auf diese Weise kann die Zuverlässigkeit der Verbindung zwischen dem oberen Durchkontaktierungsloch 70 und den Lotbumps 88U verbessert werden. Da die seitliche Oberfläche 62a der Öffnung 62 der äußersten Zwischenlagen-Harzisolierschicht 60, wie in der Zeichnung gezeigt, dem Aufrauhungsprozeß unterzogen wird, kann das Haftvermögen an dem in der Öffnung 62 ausgebildeten Durchkontaktierungsloch 70 verbessert werden.
  • Wenn eine Wärmekontraktion stattfindet, wird aufgrund der Differenz zwischen den Wärmeausdehnungskoeffizienten des Durchkontaktierungslochs 70 aus Kupfer und dem der Zwischenlagen-Harzisolierschicht 60 mit dem Durchkontaktierungsloch 70 aus Harz eine große Spannung auferlegt. Daher hat die mehrschichtige Leiterplatte 400 einen Aufbau, in dem die äußerste Zwischenlagen-Harzisolierschicht 60 aus einem zusammengesetzten Material aus thermoplastischem Harz mit einer hohen Zähigkeit und wärmeaushärtendem Harz gefertigt ist. Auf diese Weise kann das Auftreten eines Risses aufgrund der Spannung verhindert werden. Obwohl in dieser Ausführungsform ein zusammengesetztes Material aus thermoplastischem Harz und wärmeaushärtendem Harz verwendet wird, kann hauptsächlich thermoplastisches Harz, wie etwa Fluorharz, mit einer hohen Zähigkeit verwendet werden, um die äußerste Zwischenlagen-Harzisolierschicht 60 zu bilden.
  • Da die Oberfläche der Leiterschaltung 72 dem Aufrauhungsprozeß unterzogen wird, so daß eine grobe Schicht 78 ausgebildet wird, kann das Haftvermögen an den auf der Leiterschaltung 72 ausgebildeten Lotbumps 88U verbessert werden. Außerdem werden eine vernickelte Schicht 82 und eine vergoldete Schicht (Edelmetallschicht) 84 auf der Oberfläche des oberen Durchkontaktierungslochs 70, das mit Kupfermetallisierung gefüllt ist, und der durch die Kupfermetallisierung ausgebildeten Leiterschaltung 72 ausgebildet. Daher wird keine oxidierte Schicht zwischen den Oberflächen des oberen Durchkontaktierungslochs 70, der Leiterschaltung 72 aus Kupfer und den Lotbumps 88U gebildet. Dies ermöglicht, daß das Haftvermögen zwischen dem Durchkontaktierungsloch, der Leiterschaltung und den Lotbumps verbessert wird. Da der Galvano-Resist 80 die Abschnitte des oberen Durchkontaktierungslochs 70 und der Leiterschaltung 72, abgesehen von dem Abschnitt, auf dem Lötkontaktflecken 86U ausgebildet wurden, bedeckt, schützt der Galvano-Resist 80 das Durchkontaktierungsloch 70 und die Leiterschaltung 72. Auf diese Weise kann die Gesamtfestigkeit des Substrats erhöht werden. Aufgrund von Ähnlichkeiten zwischen der Beschreibung, die für die Entwicklung der oberen Lotbumps 88U auf der mehrschichtigen Leiterplatte 400 gegeben wurde, wurde der Prozeß zum Erzeugen von unteren Lotbumps 88D weggelassen.
  • Das Verfahren zur Herstellung der in 17 gezeigten mehrschichtigen Leiterplatte wird nun unter Bezug auf 18 erklärt. Da die Schritte (1) bis (6) zur Herstellung der mehrschichtigen Leiterplatte gemäß der vierten Ausführungsform ähnlich denen der unter Bezug auf 2 und 3 beschriebenen ersten Ausführungsform sind und die Schritte (7) bis (10) zur Herstellung der mehrschichtigen Leiterplatte ähnlich denen gemäß der unter Bezug auf 8 bis 10 beschriebenen zweiten Ausführungsform sind, wird die Erklärung der Herstellungsschritte weggelassen.
  • In der mehrschichtigen Leiterplatte gemäß der vierten Ausführungsform wird die Metallisierung verwendet, um eine Vertiefung 70a in dem mittleren Abschnitt des galvanisch aufgebrachten Kupfers 70a zu bilden, um, wie in dem Prozeß (Q) in 10 gezeigt, wie gemäß der zweiten Ausführungsform, ein Durchkontaktierungsloch 70 auszubilden. Und grobe Schichten 78 werden auf der Oberfläche des oberen Durchkontaktierungslochs 70 und der Leiterschaltung 72 angeordnet. Auf diese Weise wird das Baugruppensubstrat abgeschlossen. Außerdem wird die grobe Schicht 78 derart ausgebildet, daß sie senkrecht auf die gekrümmte Oberfläche der Vertiefung 70a in dem mittleren Abschnitt des Durchkontaktierungslochs 70 ist.
  • In dieser vierten Ausführungsform wird das Verhältnis des Durchmessers des Durchkontaktierungslochs (Durchmesser der Öffnung 42: 67 μm) und der Dicke (20 μm) der äußersten Zwischenlagen-Harzisolierschicht 40 auf 3,35 festgelegt. Wenn das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht 1 oder weniger ist, ist die Tiefe relativ zu dem Durchmesser der Öffnung 62 zu groß, um zu ermöglichen, daß in dem vorangehenden Metallisierungsprozeß ausreichend Metallisierungslösung in die Öffnung 62 eingeführt wird. In diesem Fall kann der Metallisierungsprozeß nicht wirksam durchgeführt werden. Wenn das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht größer als 4 ist, ist der Durchmesser der Öffnung zum Ausbilden des Durchkontaktierungslochs relativ zu der Tiefe zu groß. Daher wird bevorzugt, daß das Verhältnis des Durchmessers des Durchkontaktierungslochs und der Dicke der Zwischenlagen-Harzisolierschicht größer als 1 und nicht größer als 4 ist.
  • Es wird auch bevorzugt, daß die Dicke der Halbleiterschaltung 72 40 μm oder weniger, idealerweise 20 μm oder weniger ist. Der Grund dafür wird nun beschrieben. Die Dicke der Leiterschaltung 72 wird durch die Dicke des Galvano-Resist 66 bestimmt. Wenn die Dicke des Galvano-Resist größer als 40 μm ist, verschlechtert sich die Auflösung übermäßig, so daß er sich von der erforderlichen Form verformt.
    • (11) In Schritt (R) gemäß der in 10 gezeigten zweiten Ausführungsform werden auf der oberen Oberfläche des Substrats 30 Lötkontaktflecken 86U mit einem Durchmesser von 133 μm gebildet. Außerdem werden auf der unteren Oberfläche Lötkontaktflecken 86D mit einem Durchmesser von 600 μm ausgebildet. Dann wird in dem in 18 gezeigten Schritt (S) der Lotbump ausgebildet. Eine Metallmaske 98 mit einer Öffnung 98a und einer Dicke von 40 μm und einem Durchmesser von 160 μm wird angeordnet. Dann wird Lötpaste mit einer mittleren Partikelgröße von 20 μm auf die oberen Lötkontaktflecken 86U in der Öffnung 81 der Galvano-Resist-Schicht 80 gedruckt. Ebenso wird Lötpaste auf die unteren Lötkontaktflecken 86D gedruckt. Es ist auch notwendig, daß in dem Prozeß zum Aufducken der Lötpaste die Oberfläche des Durchkontaktierungslochs 70 in der gleichen Menge mit Lötpaste bedruckt wird wie die, die auf die Leiterschaltung 72 gedruckt wird. Daher können die Durchmesser aller Öffnungen 98a der Metallmaske 98 gleich gemacht werden. Künftig kann die Metallmaske 98 gemäß dieser Ausführungsform im Vergleich zu der Metallmaske 198 mit den Öffnungen 198a und 198b mit mehreren Durchmessern in der herkömmlichen mehrschichtigen Leiterplatte, die unter Bezug auf 23(B) beschrieben wurde, leicht ausgebildet werden.
  • Nachdem Lötpaste aufgedruckt wurde, läßt man das Substrat 30 bei 200°C aufschmelzen. Auf diese Weise werden Lotbumps 88U mit einem Durchmesser von 133 μm mit den oberen Lötkontaktflecken 86U verbunden. Außerdem werden Lotbumps 88D mit einem Durchmesser von 600 μm mit den unteren Lötkontaktflecken 86D verbunden. Auf diese Weise werden Lotbumps ausgebildet (Prozeß (T) in 18). Die Oberfläche der mehrschichtigen Leiterplatte 400 wird dann mit einem oberflächenaktiven Stoff gereinigt, so daß Fließmittel, die während des Reflow-Prozesses aus der Lötpaste fließen konnten, gereinigt werden.
  • Wenn der Prozeß zum Reinigen der Fließmittel durchgeführt wird, wird gemäß der unter Bezug auf 23(C) beschriebenen herkömmlichen mehrschichtigen Leiterplatte 110 in großen Mengen Lötpaste in das Durchkontaktierungsloch 170 eingeführt. Daher werden aus den Lotbumps in dem Durchkontaktierungsloch 170 in großen Mengen Fließmittel entlassen. Somit können die Fließmittel durch Reinigen nicht entfernt werden. Andererseits hat die mehrschichtige Leiterplatte 400 gemäß dieser Ausführungsform einen Aufbau, in dem, ähnlich der Oberfläche der Leiterschaltung 72, nur eine kleine Menge an Lötpaste auf das Durchkontaktierungsloch 70 gedruckt wird. Daher können Fließmittel durch Reinigen vollständig entfernt werden.
  • Die herkömmliche mehrschichtige Leiterplatte 510 wird übermäßig gewölbt, wenn der Reflow-Prozeß bei 200°C durchgeführt wird. Auf diese Weise wird die Genauigkeit beim Montieren eines IC-Chip verschlechtert. Andererseits ermöglicht es die mehrschichtige Leiterplatte 400 gemäß dieser Ausführungsform, den Grad der Wölbung, der während dem Reflow-Prozeß auftritt, zu verringern. Der Grund dafür wird nun beschrieben. Da die herkömmliche mehrschichtige Leiterplatte 510 einen Aufbau hat, in dem das Durchkontaktierungsloch 570 einen hohlen Aufbau hat, wird das Durchkontaktierungsloch verformt. Andererseits ist diese Ausführungsform derart aufgebaut, daß das Durchkontaktierungsloch 70 durch Einschließen von einer Kupfermetallisierung 68 ausgebildet wird. Daher kann in Betracht gezogen werden, daß das Durchkontaktierungsloch 70 nicht durch eine Wärmedelle verformt wird.
  • Schließlich wird ein IC-Chip 90 in einer derartigen Weise auf die mehrschichtige Leiterplatte 400 montiert, daß die Lötkontaktflecken 92 des IC-Chip 90 den zu der mehrschichtigen Leiterplatte angrenzenden Lotbumps 88U entsprechen. Dann wird die mehrschichtige Leiterplatte 400 einem Reflow-Prozeß in einem Heizofen unterzogen. Auf diese Weise wird der IC-Chip 90 mit der mehrschichtigen Leiterplatte 400 verbunden (siehe 18(U)). Dann wird in einen Abschnitt zwischen der mehrschichtigen Leiterplatte 400 und dem IC-Chip 90 eine Lösung eines oberflächenaktiven Stoffes eingespritzt, so daß Fließmittel, die aus der Lötpaste sickern konnten, als der Reflow-Prozeß durchgeführt wurde, durch Reinigen entfernt werden können.
  • Wenn der Prozeß zum Reinigen von Fließmitteln durchgeführt wird, muß die Lösung des oberflächenaktiven Stoffes in einen kleinen Raum zwischen der mehrschichtigen Leiterplatte 400 und dem IC-Chip eingespritzt werden. Daher hat die unter Bezug auf 23(D) beschriebene mehrschichtige Leiterplatte 510 die Schwierigkeit beim vollständigen Reinigen von Fließmitteln von den für das Durchkontaktierungsloch 170 bereitgestellten Lotbumps. Andererseits hat die mehrschichtige Leiterplatte 400 gemäß dieser Ausführungsform den Aufbau, in dem Lötpaste, ähnlich der Oberfläche der Leiterschaltung 72, nur in einer kleinen Menge auf das Durchkontaktierungsloch 70 gedruckt wird. Daher können Fließmittel durch Reinigen vollständig entfernt werden.
  • Nachdem der Reflow-Prozeß durchgeführt wurde, wird in einen Raum zwischen der mehrschichtigen Leiterplatte 400 und dem IC-Chip Harz eingeführt, so daß der Raum mit Harz verschlossen wird. Dann wird der gesamte Körper des IC-Chip 90 mit Harz bedeckt, das heißt, der IC-Chip 90 wird mit Harz umgossen (nicht gezeigt). Dann wird die mehrschichtige Leiterplatte, auf welcher der IC-Chip 90 montiert wurde, mit einer Hauptplatine 95 verbunden (siehe 18(U)).
  • 19 zeigt eine mehrschichtige Leiterplatte 401 gemäß der Modifikation der vierten Ausführungsform der vorliegenden Erfindung. Die mehrschichtige Leiterplatte 401 gemäß der unter Bezug auf 17 beschriebenen vierten Ausführungsform hat einen Aufbau, bei dem sowohl in dem in der unteren Zwischenlagen-Harzisolierschicht 40 ausgebildeten unteren Durchkontaktierungsloch 40 als auch in dem oberen Durchkontaktierungsloch 70, auf dem Lotbumps ausgebildet sind, eine Kupfermetallisierung eingeschlossen ist. Andererseits hat die mehrschichtige Leiterplatte gemäß dieser Modifikation einen Aufbau, in dem Harz, wie nach dem unter Bezug auf 23 beschriebenen herkömmlichen Aufbau, in dem unteren Durchkontaktierungsloch 50 eingeschlossen ist. Das obere Durchkontaktierungsloch 70 gemäß der vierten Ausführungsform hat in seinem mittleren Abschnitt eine Vertiefung 70a. Andererseits hat das obere Durchkontaktierungsloch 70 gemäß der Modifikation eine glatte und flache Oberfläche. Die vierte Ausführungsform hat einen Aufbau, in dem auf den oberen Oberflächen des oberen Durchkontaktierungslochs 70 und der Leiterschaltung 72 eine vergoldete Schicht 84 ausgebildet ist. Andererseits hat die Modifikation einen Aufbau, in dem eine Platinmetallisierungsschicht 84 ausgebildet ist. Auch die vorangehende Modifikation ist, ähnlich der vierten Ausführungsform, fähig, die Zuverlässigkeit der Verbindung der Lotbumps 88U und 88D zu verbessern.
  • Wie weiter oben beschrieben, macht die mehrschichtige Leiterplatte gemäß der vierten Ausführungsform, die einen Aufbau hat, in dem eine Metallisierung in der Öffnung eingeschlossen ist, die Höhe der Oberfläche des Durchkontaktierungslochs gleich wie die Höhe der Leiterschaltung, auf der die Lotbumps ausgebildet werden. Daher wird Lötpaste in gleichen Mengen auf das Durchkontaktierungsloch und die Leiterschaltung gedruckt, so daß die Höhen der auf dem Durchkontaktierungsloch ausgebildeten Lotbumps und der auf der Leiterschaltung ausgebildeten Lotbumps gleich gemacht werden. Als ein Ergebnis kann die Zuverlässigkeit der Verbindung der Lotbumps verbessert werden.
  • Obwohl die ersten bis vierten Ausführungsformen unter Bezug auf ein Baugruppensubstrat beschrieben wurden, das durch ein halbadditives Verfahren gebildet wird, kann der Aufbau der vorliegenden Erfindung auf ein Baugruppensubstrat angewendet werden, das durch ein vollständig additives Verfahren gebildet wird. Obwohl die weiter oben erwähnten Ausführungsformen unter Bezug auf ein Baugruppensubstrat einer mehrschichtigen Leiterplatte beschrieben wurden, kann der Aufbau der vorliegenden Erfindung natürlich auf eine andere mehrschichtige Leiterplatte als ein Baugruppensubstrat angewendet werden.

Claims (12)

  1. Mehrschichtige Leiterplatte, die aufweist: Zwischenlagen-Harzisolierschichten (40; 60); und Leiterschaltungen (34; 52; 72), so daß die Zwischenlagen-Harzisolierschichten (40; 60) und die Leiterschaltungen (34; 52; 72) abwechselnd geschichtet sind, wobei in einer unteren Zwischenlagen-Harzisolierschicht (40) eine Öffnung (42) ausgebildet ist, wobei diese Öffnung mit Metall gefüllt ist, so daß ein unteres Durchkontaktierungsloch (50) gebildet wird, und ein oberes Durchkontaktierungsloch (70) über einer groben Schicht (58) ausgebildet wird, die auf einer Oberfläche des unteren Durchkontaktierungslochs (50) ausgebildet ist.
  2. Mehrschichtige Leiterplatte nach Anspruch 1, wobei eine seitliche Oberfläche (42a) der Öffnung (42) der unteren Zwischenlagen-Harzisolierschicht (40) grob ist.
  3. Mehrschichtige Leiterplatte nach einem der Ansprüche 1 oder 2, wobei Oberflächen des oberen Durchkontaktierungslochs (70) und der Leiterschaltung (72) grob sind.
  4. Mehrschichtige Leiterplatte nach einem der Ansprüche 1 bis 3, wobei die untere Zwischenlagen-Harzisolierschicht (40) aus einem zusammengesetzten Material aus thermoplastischem Harz und wärmeaushärtendem Harz oder hauptsächlich aus einem thermoplastischen Harz gefertigt ist.
  5. Mehrschichtige Leiterplatte nach einem der Ansprüche 1 bis 4, wobei das untere Durchkontaktierungsloch (50) derart aufgebaut ist, daß ein Verhältnis eines Durchmessers des Durchkontaktierungslochs (50) zur Dicke der Zwischenlagen-Harz-Isolierschicht (40) höher als 1 ist.
  6. Mehrschichtige Leiterplatte nach einem der Ansprüche 1 bis 5, wobei in einem mittleren Abschnitt des unteren Durchkontaktierungslochs (50) eine Vertiefung (50A) ausgebildet ist.
  7. Mehrschichtige Leiterplatte nach einem der Ansprüche 1 bis 6, wobei das untere Durchkontaktierungsloch (50) derart aufgebaut ist, daß das Verhältnis eines Durchmessers des Durchkontaktierungslochs (50) zur Dicke der Zwischenlagen-Harzisolierschicht (40) höher als 1 und nicht höher als 4 ist.
  8. Mehrschichtige Leiterplatte nach Anspruch 1, wobei zumindest eine der Leiterschaltungen (34; 52; 72) eine ebene Schicht hat, die das Durchkontaktierungsloch (50A) und ein mit einem Durchkontaktierungsloch (50B) verbundenes Leitungsmuster umfasst, das mit dem Leitungsmuster verbundene Kontaktierungsloch (50B) mit Metall gefüllt ist, so daß die Oberfläche des Durchkontaktierungslochs (50B) abgeflacht ist, und das in der ebenen Schicht (53) ausgebildete Durchkontaktierungsloch (50A) mit Metall gefüllt ist und eine Vertiefung (50a) in der Oberfläche des in der ebenen Schicht (53) ausgebildeten Durchkontaktierungslochs (50A) ausgebildet ist.
  9. Mehrschichtige Leiterplatte nach Anspruch 8, wobei seitliche Oberflächen des mit dem Leitungsmuster verbundenen Durchkontaktierungslochs und eine Seite der Öffnung der Zwischenlagen-Harzisolierschicht, in der das Durchkontaktierungsloch in der ebenen Schicht gebildet ist, grob sind.
  10. Mehrschichtige Leiterplatte nach Anspruch 8 oder 9, wobei eine Oberfläche der ebenen Schicht mit dem Durchkontaktierungsloch (50A) grob ist.
  11. Mehrschichtige Leiterplatte nach einem der Ansprüche 8 bis 10, wobei die Tiefe der Vertiefung des in der ebenen Schicht ausgebildeten Durchkontaktierungslochs 5 μm bis 50 μm ist.
  12. Mehrschichtige Leiterplatte nach einem der Ansprüche 8 bis 11, wobei eine Fläche der ebenen Schicht 0,01 dm2 bis 10 dm2 ist.
DE69837110T 1997-12-29 1998-12-24 Mehrschichtige leiterplatte Expired - Lifetime DE69837110T2 (de)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP36924497 1997-12-29
JP36924297 1997-12-29
JP36924397 1997-12-29
JP36924297 1997-12-29
JP36924397 1997-12-29
JP36924497 1997-12-29
JP36924597 1997-12-29
JP36924597 1997-12-29
PCT/JP1998/005932 WO1999034655A1 (fr) 1997-12-29 1998-12-24 Tableau de connexions imprimees multicouche

Publications (2)

Publication Number Publication Date
DE69837110D1 DE69837110D1 (de) 2007-03-29
DE69837110T2 true DE69837110T2 (de) 2008-02-14

Family

ID=27480830

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69837110T Expired - Lifetime DE69837110T2 (de) 1997-12-29 1998-12-24 Mehrschichtige leiterplatte

Country Status (8)

Country Link
US (1) US6365843B1 (de)
EP (2) EP1778000B1 (de)
KR (1) KR100709513B1 (de)
CN (2) CN1192694C (de)
DE (1) DE69837110T2 (de)
MY (1) MY119533A (de)
TW (1) TW401726B (de)
WO (2) WO1999034654A1 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
EP1583407B1 (de) * 1998-02-26 2007-05-30 Ibiden Co., Ltd. Mehrschichtige Leiterplatte mit gefüllten Kontaktlöchern
SG86345A1 (en) 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
US6565954B2 (en) 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
EP1744609B1 (de) 1999-06-02 2012-12-12 Ibiden Co., Ltd. Gedruckte mehrlagige Schaltungsplatte und Verfahren zur Herstellung
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6876554B1 (en) 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
JP3450238B2 (ja) 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
GB2385466A (en) * 1999-11-04 2003-08-20 Nec Corp Flip-chip device having stress absorbing layers and contacts
US6706975B2 (en) * 2000-07-13 2004-03-16 Ngk Spark Plug Co., Ltd. Paste for filling throughhole and printed wiring board using same
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
JP3857042B2 (ja) * 2000-11-27 2006-12-13 富士通テン株式会社 基板構造
CN101848602B (zh) * 2001-03-14 2012-04-04 Ibiden股份有限公司 多层印刷电路板
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects
US7029529B2 (en) * 2002-09-19 2006-04-18 Applied Materials, Inc. Method and apparatus for metallization of large area substrates
JP3864927B2 (ja) * 2003-04-14 2007-01-10 ソニー株式会社 配線基板と回路モジュール
TWI268012B (en) * 2003-08-07 2006-12-01 Phoenix Prec Technology Corp Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same
US7326859B2 (en) * 2003-12-16 2008-02-05 Intel Corporation Printed circuit boards having pads for solder balls and methods for the implementation thereof
US7205483B2 (en) * 2004-03-19 2007-04-17 Matsushita Electric Industrial Co., Ltd. Flexible substrate having interlaminar junctions, and process for producing the same
JP2006080424A (ja) * 2004-09-13 2006-03-23 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
US7626829B2 (en) 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
TWI261329B (en) * 2005-03-09 2006-09-01 Phoenix Prec Technology Corp Conductive bump structure of circuit board and method for fabricating the same
WO2007052674A1 (ja) * 2005-11-02 2007-05-10 Ibiden Co., Ltd. 半導体装置用多層プリント配線板及びその製造方法
US7538429B2 (en) * 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
JP4840132B2 (ja) * 2006-12-26 2011-12-21 株式会社デンソー 多層基板の製造方法
JP5297083B2 (ja) * 2007-07-17 2013-09-25 新光電気工業株式会社 はんだバンプ形成方法
US7807560B2 (en) * 2007-07-17 2010-10-05 Shinko Electric Industries Co., Ltd. Solder bump forming method
USPP19906P2 (en) * 2007-10-31 2009-04-14 Tai-Ling Biotech Inc. Phalaenopsis plant named ‘Queen V6’
JP5233637B2 (ja) 2008-04-02 2013-07-10 日立金属株式会社 多層セラミック基板、及び電子部品
CN102076888B (zh) * 2008-06-24 2013-03-20 古河电气工业株式会社 电气电子部件用复合材料、其制造方法以及电气电子部件
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5627097B2 (ja) * 2009-10-07 2014-11-19 ルネサスエレクトロニクス株式会社 配線基板
JPWO2011058978A1 (ja) * 2009-11-10 2013-04-04 株式会社フジクラ 配線基板の製造方法
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
JP5566771B2 (ja) * 2010-05-18 2014-08-06 日本特殊陶業株式会社 多層配線基板
CN102958274A (zh) * 2011-08-24 2013-03-06 鸿富锦精密工业（深圳）有限公司 电路板
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP2015222753A (ja) * 2014-05-22 2015-12-10 イビデン株式会社 プリント配線板及びその製造方法
CN106206905B (zh) * 2015-04-29 2019-01-15 光宝光电(常州)有限公司 发光二极管封装结构
JP6311841B2 (ja) * 2015-08-05 2018-04-18 株式会社村田製作所 インダクタ部品およびその製造方法
KR20170038535A (ko) * 2015-09-30 2017-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2018100922A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 多層配線基板
CN106879173A (zh) * 2017-03-21 2017-06-20 新华三技术有限公司 一种印制电路板加工方法及印制电路板
US10461005B2 (en) * 2018-04-02 2019-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package
EP3709779A1 (de) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententräger und verfahren zur herstellung davon

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166598A (ja) * 1987-12-22 1989-06-30 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JPH0632386B2 (ja) * 1988-01-19 1994-04-27 イビデン株式会社 多層プリント配線板及びその製造方法
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
JPH0236591A (ja) * 1988-07-27 1990-02-06 Fujitsu Ltd 多層基板の製造方法
JPH0734505B2 (ja) * 1989-01-18 1995-04-12 イビデン株式会社 多層プリント配線板およびその製造方法
JP2753746B2 (ja) * 1989-11-06 1998-05-20 日本メクトロン株式会社 Ｉｃ搭載用可撓性回路基板及びその製造法
JPH05218645A (ja) 1992-02-05 1993-08-27 Ngk Insulators Ltd 薄膜多層配線基板の製造方法
US5517758A (en) * 1992-05-29 1996-05-21 Matsushita Electric Industrial Co., Ltd. Plating method and method for producing a multi-layered printed wiring board using the same
JPH06169175A (ja) * 1992-11-30 1994-06-14 Nec Corp 多層印刷配線板及びその製造方法
DE69407467T2 (de) * 1993-04-12 1998-04-16 Ibiden Co Ltd Harzzusammensetzungen und diese verwendende Leiterplatten
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
JPH06314883A (ja) * 1993-04-28 1994-11-08 Ibiden Co Ltd 多層プリント配線基板及びその製造方法
JPH0779078A (ja) * 1993-09-08 1995-03-20 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP3602565B2 (ja) * 1994-03-04 2004-12-15 イビデン株式会社 Ｉｃチップを搭載した多層プリント配線板及びそのための多層プリント配線板の製造方法
JPH07283539A (ja) * 1994-04-14 1995-10-27 Sony Corp ビルドアップ多層プリント配線板
DE69535768D1 (de) * 1994-12-01 2008-07-24 Ibiden Co Ltd Mehrschichtige leiterplatte und verfahren für deren herstellung
JP3101197B2 (ja) * 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
JPH08181436A (ja) * 1994-12-21 1996-07-12 Sumitomo Bakelite Co Ltd 感光性アディティブ接着剤を用いた多層プリント配線板の製造方法
JP3290041B2 (ja) 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
TW323432B (de) * 1995-04-28 1997-12-21 Victor Company Of Japan
SG65717A1 (en) * 1995-06-06 1999-06-22 Ibiden Co Ltd Printed circuit boards
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5637920A (en) * 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
JPH09116266A (ja) * 1995-10-17 1997-05-02 Fujitsu Ltd ビルドアップ配線板におけるヴィアの形成方法
JP3261314B2 (ja) * 1995-11-10 2002-02-25 イビデン株式会社 多層プリント配線板の製造方法および多層プリント配線板
JPH09199850A (ja) * 1996-01-16 1997-07-31 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US6217987B1 (en) * 1996-11-20 2001-04-17 Ibiden Co. Ltd. Solder resist composition and printed circuit boards
TW398165B (en) * 1997-03-03 2000-07-11 Hitachi Chemical Co Ltd Circuit boards using heat resistant resin for adhesive layers

Also Published As

Publication number Publication date
TW401726B (en) 2000-08-11
EP1778000B1 (de) 2012-03-07
EP1043922A1 (de) 2000-10-11
MY119533A (en) 2005-06-30
CN1620223A (zh) 2005-05-25
KR100709513B1 (ko) 2007-04-20
DE69837110D1 (de) 2007-03-29
WO1999034654A1 (fr) 1999-07-08
EP1778000A3 (de) 2007-07-25
CN1192694C (zh) 2005-03-09
CN1322796C (zh) 2007-06-20
CN1283380A (zh) 2001-02-07
EP1778000A2 (de) 2007-04-25
US6365843B1 (en) 2002-04-02
EP1043922B1 (de) 2007-02-14
WO1999034655A1 (fr) 1999-07-08
KR20010033667A (ko) 2001-04-25
EP1043922A4 (de) 2004-06-23

Similar Documents

Publication Publication Date Title
DE69837110T2 (de) Mehrschichtige leiterplatte
DE60031680T2 (de) Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
DE69934981T2 (de) Gedruckte leiterplatte und verfahren zur herstellung
DE60031949T2 (de) Gedruckte Leiterplatte und ihre Herstellung
DE60027141T2 (de) Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte
DE60128656T2 (de) Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
DE69938182T2 (de) Mehrschichtige leiterplatte und verfahren zu deren herstellung
DE69737317T2 (de) Mehrschichtige gedruckte Leiterplatte
DE602005001932T2 (de) Verfahren zur herstellung eines schaltungsträgers und verwendung des verfahrens
DE69936319T2 (de) Leitender verbindungsstift und baugruppenplatte
US6835895B1 (en) Printed wiring board and method for manufacturing the same
DE69636010T2 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
EP1667507B1 (de) Mehrschichtige Leiterplatte
DE102006050890B4 (de) Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen
DE69934674T2 (de) Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten
DE68926055T2 (de) Herstellungsverfahren einer mehrschichtigen Leiterplatte
DE69936235T2 (de) Mehrschichtige Leiterplatte mit gefüllten Kontaktlöchern
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
DE69811908T2 (de) Klebstoff zur stromlosen plattierung, ausgangszusammensetzung zur herstellung des klebstoffes zur stromlosen plattierung, und leiterplatte
DE69930970T2 (de) Mehrschichtige gedruckte leiterplatte und ihre herstellungsmethode
DE102020102367A1 (de) Komponententräger mit einer Durchgangsöffnung mit einer zusätzlichen Plattierungsstruktur zwischen Seitenwänden und einer plattierten Brückenstruktur
DE69637246T2 (de) Leiterplatte zur montage elektronischer bauelemente
DE102020102372A1 (de) Komponententräger mit Blindloch, das mit einem elektrisch leitfähigen Medium gefüllt ist und das eine Designregel für die Mindestdicke erfüllt
DE10120868A1 (de) Verbesserung der Struktur von integrierten Schaltkreisen
DE69426410T2 (de) Halbleitervorrichtung mit Lötstellen und Verfahren zur Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition