CN1322796C - 多层印刷布线板 - Google Patents

多层印刷布线板 Download PDF

Info

Publication number
CN1322796C
CN1322796C CNB200410100636XA CN200410100636A CN1322796C CN 1322796 C CN1322796 C CN 1322796C CN B200410100636X A CNB200410100636X A CN B200410100636XA CN 200410100636 A CN200410100636 A CN 200410100636A CN 1322796 C CN1322796 C CN 1322796C
Authority
CN
China
Prior art keywords
via hole
insulating layers
wiring board
resin insulating
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB200410100636XA
Other languages
English (en)
Other versions
CN1620223A (zh
Inventor
白井诚二
岛田宪一
浅井元雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN1620223A publication Critical patent/CN1620223A/zh
Application granted granted Critical
Publication of CN1322796C publication Critical patent/CN1322796C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Abstract

提供一种通路孔和通路孔之间连接的可靠性好的具有填充通路结构的多层印刷布线板。将电镀物48填充在下层层间树脂绝缘层40上设置的开口部42中，形成表面平坦的下层通路孔50。然后，在该下层通路孔50的上层层间树脂绝缘层60上设置开口62，形成下层通路孔70。这里，下层通路孔50的表面是平坦的，在该表面上不残留树脂，所以能确保下层通路孔50和上层通路孔70连接的可靠性。另外，由于下层通路孔50的表面是平坦的，所以即使重叠地形成上层通路孔70，也无损于多层印刷布线板表面的平滑性。

Description

多层印刷布线板
技术领域
本发明涉及在下层通路孔的正上方形成上层通路孔的具有填充通路结构的多层印刷布线板。
背景技术
如图20(A)所示，在所谓的组合多层印刷布线板中，利用通路孔650导电性地连接下层导体电路634和上层导体电路652。通过在层间树脂绝缘层640上穿通设置的开口部642的内表面上设置电镀膜648，形成该通路孔650。在形成该通路孔650的电镀层648的内侧，填充形成上层的层间树脂绝缘层660的树脂660a。因此，如图中的虚线所示，如果在该通路孔650的上层形成通路孔，则由于在电镀层648的内侧填充的树脂660a的影响，难以实现两个通路孔之间的连接。
因此，在通路孔上形成通路孔时，即，为了谋求高密度化，不通过布线而直接将通路孔连接到通路孔上时，如图21(I)所示，用电镀物548填充层间树脂绝缘层540上的开口部542，利用这种所谓的填充通路结构，形成多层印刷布线板。有关的技术公开发表在本申请人的特开平2-188992号、特开平3-3298号、特开平7-34048号中。
参照图20(B)～图21(I)，说明在该通路孔上形成通路孔的方法。
首先，在表面上形成了导体电路534的基板530的上下表面上涂敷形成下层层间树脂绝缘层用的树脂540(参照图20(B))。然后，在该层间树脂绝缘层540上形成用来形成通路孔的开口部542(参照图20(C))。接着，在基板530的表面上均匀地析出无电解电镀膜544后，形成抗蚀剂层566(参照图20(D))。然后，在该抗蚀剂层546的非形成部上析出电解电镀膜548，形成通路孔550及导体电路552(参照图20(E))。然后，将抗蚀剂层546及抗蚀剂层的下层无电解电镀膜544剥离后，在基板530的表面上涂敷构成上层层间树脂绝缘层的树脂560(参照图21(F))。然后，采用光刻法在该层间树脂绝缘层560上形成用来形成通路孔的开口部562(参照图21(G))。接着，在基板530的表面上均匀地析出无电解电镀膜564之后，形成抗蚀剂层566，在该抗蚀剂层566的非形成部上析出电解电镀膜568(参照图21(H))。最后，将抗蚀剂层566及抗蚀剂层的下层无电解电镀膜564剥离，制成上层通路孔570及导体电路572(参照图21(I))。
可是，在与上述的制造方法有关的多层印刷布线板中，下层通路孔550和上层通路孔570连接的可靠性低。本发明者研究了其原因，如图20(E)所示，在层间树脂绝缘层540上形成的开口部542上析出电解电镀物548时，能看到在通路孔550的中央部出现凹坑550a。即，在将构成上层层间树脂绝缘层的树脂560涂敷在图21(F)所示的该通路孔550上时，由于该凹坑550a上的树脂560的厚度h1和该凹坑550a以外的部位的厚度h2不同，所以如图21(G)所示，用光刻法在该层间树脂绝缘层560上形成了用来形成通路孔的开口部562时，在凹坑550a内留下了少许树脂560a。即，如图21(I)所示，由于该树脂560a的作用而被绝缘，可见下层通路孔550和上层通路孔570连接的可靠性低。
另外，还知道除了上述的凹坑550a内的树脂560a以外，还由于氧化被覆膜的作用，下层通路孔550和上层通路孔570连接的可靠性低。即，如图20(E)所示，利用电解电镀层548形成了下层通路孔550时，在该下层通路孔550的表面上形成氧化被覆膜。这时，如图21(J)所示，上层层间树脂绝缘层560反复进行热收缩时，沿着将该下层通路孔550和上层通路孔570拉开的方向施加应力。这时，如果在下层通路孔550和上层通路孔570的界面上、即在下层通路孔550的表面上形成氧化被覆膜，则该下层通路孔550的表面和上层通路孔570的下表面被分开，可知下层通路孔550和上层通路孔570的导电性连接被断开。
在填充通路结构的多层印刷布线板中还有问题。参照图21(J)，在上述的填充通路结构的通路孔550、570中，由于在上端面上形成凹坑550a、570a，所以损害了基板表面的平滑性，安装IC芯片等时会降低了安装的可靠性。对应于这样的课题，为了提高基板的平滑性，本申请人提出了使通路孔的上端面平滑的方案。即，如图22(D)所示，试验了通过使下层通路孔550和上层通路孔570的上端面平坦，来使基板平滑。这里，图22(E)表示沿图22(D)中的E-E线的横断面，即，表示在层间树脂绝缘层540上形成的导体层，图22(D)表示沿图22(E)中的D-D线的纵断面。
可是，即使使该通路孔的上表面平坦，但如图22(E)所示，在具有导体图形552和平面层553并存的导体层的多层印刷布线板中，如图22(D)所示，已经断定了由于平面层553的上侧层间树脂绝缘层560隆起，仍然不能使基板表面平坦。
参照表示该多层印刷布线板的制造工序的图22(A)、图22(B)、图22(C)、图22(D)，说明该平面层553的上层隆起的原因。如图22(A)所示，并参照图22(E)，如上所述在下层层间树脂绝缘层540的上表面上同时形成导体图形552及平面层553。这里，如图22(B)所示，为了形成上层层间树脂绝缘层，用滚涂器等在基板表面上涂敷构成层间树脂绝缘层的树脂560。这时，即使能使树脂560的厚度均匀，但平面层553的上侧厚度已变厚。作为上述的原因可以认为：在连接着导体图形552及导体图形552的通路孔550A(参照图22(E))的周围，由于树脂560进入该导体图形552和通路孔550A之间，所以该部分能平滑。与此相反，在平面层553上由于树脂560跑不掉，所以树脂(层间树脂绝缘层)膨胀。
接着，如图22(C)所示，在树脂560上形成用来形成上层通路孔的开口部562。然后，如图22(D)所示，通过将电镀物568填充在该开口部542中，形成上层通路孔570。
另外，在使通路孔的上端面平滑的图22(D)所示的多层印刷布线板中存在层间树脂绝缘层560容易剥离的课题。即，由树脂构成的层间树脂绝缘层560对由树脂构成的层间树脂绝缘层540的粘接性高，反之，对由金属构成的导体图形552、通路孔550A、平面层553的粘接性低。这里，在导体图形552及通路孔550B的周围，由于该上层层间树脂绝缘层560与下层层间树脂绝缘层540直接接触，所以牢固地粘接在一起。与此不同，在平面层553中由于该上层层间树脂绝缘层560不能接触下层层间树脂绝缘层540，所以在粘接性上出现问题，这成为层间树脂绝缘层560剥离的原因。另外，参照图21(J)，在上述的多层印刷布线板中不发生这样的剥离问题。可以认为这是因为在平面层上形成的通路孔上还形成凹坑，该凹坑对于层间树脂绝缘层来说起着固定作用。
另一方面，在组件基板等的印刷布线板的表面上设置焊锡凸点，以便与所安装的IC芯片等电子零件取得导电性连接。该焊锡凸点除了在基板表面上的导体电路上形成以外，出于提高集成度等目的，有时在通路孔上直接形成。参照图23说明在该印刷布线板上形成焊锡凸点的方法。
图23(A)表示现有技术的多层印刷布线板510的断面。该多层印刷布线板在心板530的上层及下层上使多个层间树脂绝缘层540、560介于中间形成导体电路534、552、572。在最外层的层间树脂绝缘层560上穿通设置通路孔用的开口部562，在该开口部562上形成由铜镀层构成的通路孔570。然后，利用该通路孔570，取得与层间树脂绝缘层560的下层的导体电路552的连接。在最外层的层间树脂绝缘层560上形成穿通设置规定直径的开口581的电镀抗蚀剂580。
这里，在该多层印刷布线板510上形成焊锡凸点时，如图23(B)所示，将金属掩模598置于多层印刷布线板510上，在电镀抗蚀剂580的各开口581、581、581上印刷焊膏。这里，与电镀抗蚀剂580的开口581的各个位置对应地在该金属掩模598上形成开口598a、598b。这里，与通路孔570对应的开口598b形成相对较大的直径，相反地，与导体电路572对应的开口598a形成相对较小的直径。因此，能向通路孔570一侧印刷更多的焊膏。
印刷焊膏后，使多层印刷布线板510通过加热炉，使焊膏反流，如图23(C)所示，形成焊锡凸点588。然后，洗净反流时从焊锡流出的焊剂。然后，如图23(D)所示，将IC芯片590置于多层印刷布线板510上，使该IC芯片590的焊锡区592与多层印刷布线板510一侧的焊锡凸点588对应，使其通过加热炉，使该焊锡区588熔融，取得多层印刷布线板510和IC芯片590的导电性连接。然后，洗净反流时从焊锡流出的焊剂。
可是，在上述的多层印刷布线板中，有时不能适当地取得与IC芯片的连接。即，如图23(C)所示，难以使在凹状的通路孔570上形成的焊锡凸点588的高度h3和在平板状的导体电路572上形成的焊锡凸点588的高度h4相同，所以如图23(D)所示，多层印刷布线板510一侧的焊锡区588中的某一个有时不能与IC芯片590一侧的焊锡区592适当地连接。
另外，参照图23(B)，如上所述，由于需要与电镀抗蚀剂580的开口581的各个位置对应地穿通设置直径不同的开口598a、598b，所以难以调整。另外，如上所述，为了形成焊锡凸点，在使焊锡反流后、以及在通过反流进行该焊锡凸点和IC芯片上的焊锡区的连接后，需要洗净来自焊锡的溶剂。可是，由于将焊锡填充在通路孔570内，所以焊锡量增大，渗出的焊剂的量也多，难以完全洗净。因此，洗净后也还有焊剂残余，成为布线短路等的原因。另外，上述反流时，多层印刷布线板510发生弯曲，往往降低了与IC芯片190之间安装的可靠性。
本发明就是为了解决上述的课题而完成的，其目的在于提供一种通路孔和通路孔之间连接的可靠性好的具有填充通路结构的多层印刷布线板。
本发明的目的在于提供一种能使基板表面形成得平坦，层间树脂绝缘层不发生裂纹(デラネ-ション)的多层印刷布线板。
本发明的目的在于提供一种焊锡凸点连接的可靠性好的多层印刷布线板。
发明的公开
为了达到上述目的，本发明是一种层间树脂绝缘层和导体电路交替重叠的多层印刷布线板，其技术特征在于：
在下层层间树脂绝缘层上设有开口部，电镀层被填充在该开口部中，形成表面平坦的下层通路孔，在该下层通路孔的上层一侧形成上层通路孔。
在本发明中，在下层通路孔的上层一侧的层间树脂绝缘层上形成用来形成上层通路孔的开口时，由于下层通路孔的表面是平坦的，所以不残留树脂。因此，能确保下层通路孔和上层通路孔连接的可靠性。另外，由于下层通路孔的表面平坦，所以即使重叠地形成上层通路孔，也无损于多层印刷布线板表面的平滑性。
在本发明的优选形态中，由于下层通路孔的表面进行了粗糙化处理，所以即使在该表面上形成氧化被覆膜，也能确保下层通路孔和上层通路孔连接的可靠性。
在本发明的优选形态中，由于下层层间树脂绝缘层的开口部的侧面进行了粗糙化处理，所以能提高与该开口部内形成的通路孔的紧密接触性。
在本发明的优选形态中，由于上层通路孔及导体电路的表面进行了粗糙化处理，所以能提高与该上层通路孔及在导体电路上形成的焊锡区或层间树脂绝缘层之间的紧密接触性。
在本发明的优选形态中，由于下层层间树脂绝缘层由热塑性树脂和热硬化性树脂的复合体构成或主要由热塑性树脂构成，韧性大，所以即使将通路孔用的电镀物填充在该层间树脂绝缘层的开口部中，在层间树脂绝缘层上也不会发生裂纹。
在本发明的优选形态中，通路孔直径与层间树脂绝缘层的厚度之比大于1。即，在通过电镀形成通路孔的工序中，由于形成通路孔的开口部的深度相对于开口直径不太深，所以电镀液能充分地进入该开口部内，能通过电镀有效地形成通路孔。另一方面，将通路孔直径与层间树脂绝缘层的厚度之比设定为4以下。即，在通过电镀形成通路孔的工序中，由于形成通路孔的开口部的开口直径相对于深度不太大，所以通过调整电镀时间，能使通路孔的表面形成得平滑。
为了达到上述目的，本发明是一种层间树脂绝缘层和导体电路交替重叠的多层印刷布线板，其技术特征在于：
在下层层间树脂绝缘层上设有开口部，电镀层被填充在该开口部中，形成下层通路孔，使该下层通路孔的表面粗糙层介于中间形成上层通路孔。
在本发明中，下层通路孔和上层通路孔由于使在下层通路孔的表面上形成的粗糙层介于中间连接起来，所以即使在该表面上形成氧化被覆膜，也能确保下层通路孔和上层通路孔连接的可靠性。
在本发明的优选形态中，由于在下层通路孔的中央部形成凹坑，所以与该凹坑垂直地设置粗糙层。因此，牢固地将下层通路孔和上层通路孔连接起来，能确保下层通路孔和上层通路孔连接的可靠性。
在本发明的优选形态中，由于下层层间树脂绝缘层的开口部的侧面进行了粗糙化处理，所以能提高与该开口部内形成的通路孔的紧密接触性。
在本发明的优选形态中，由于上层通路孔及导体电路的表面进行了粗糙化处理，所以能提高与该上层通路孔及在导体电路上形成的焊锡凸点或层间树脂绝缘层之间的紧密接触性。
在本发明的优选形态中，由于下层层间树脂绝缘层由热塑性树脂和热硬化性树脂的复合体构成或主要由热塑性树脂构成，韧性大，所以即使将通路孔用的电镀物填充在该层间树脂绝缘层的开口部中，在层间树脂绝缘层上也不会发生裂纹。
在本发明的优选形态中，通路孔直径与层间树脂绝缘层的厚度之比大于1。即，在通过电镀形成通路孔的工序中，由于形成通路孔的开口部的深度相对于开口直径不太深，所以电镀液能充分地进入该开口部内，能通过电镀有效地形成通路孔。
为了达到上述目的，本发明是一种层间树脂绝缘层和导体层交替重叠的多层印刷布线板，其技术特征在于：
上述导体层内的至少一层有平面层，该平面层内部有连接在通路孔上的导体图形和通路孔，
连接在上述导体图形上的通路孔被电镀层填充，表面形成得平坦，上述平面层内备有的通路孔被电镀层填充，在表面上形成凹坑。
在本发明中，由于在平面层内备有的通路孔上形成凹坑，该凹坑成为固定器，提高了平面层和上层层间树脂绝缘层的紧密接触性，所以该层间树脂绝缘层不容易发生剥离。另外，在制造工序中，涂敷形成平面层的上层层间树脂绝缘层的树脂时，能使树脂进入平面层的通路孔上的凹坑内，能使该层间树脂绝缘层即多层印刷布线板的表面形成得平坦。因此，安装IC芯片时能提高安装的可靠性。另外，由于连接在导体图形上的通路孔的表面平坦，所以即使在该通路孔的上层重叠地形成通路孔，也无损于多层印刷布线板表面的平滑性。
在本发明的优选形态中，由于层间树脂绝缘层的开口部的侧面进行了粗糙化处理，所以能提高与该开口部内形成的通路孔的紧密接触性。
在本发明的优选形态中，由于内部有通路孔的平面层的表面进行了粗糙化处理，所以能提高与上层层间树脂绝缘层的紧密接触性。
在本发明的优选形态中，由于平面层内备有的通路孔上的凹坑深度在5微米以上，所以具有充分的固定效果，能提高平面层和上层层间树脂绝缘层的紧密接触性，所以该层间树脂绝缘层不容易发生剥离。另外，在制造工序中，涂敷形成平面层的上层层间树脂绝缘层的树脂时，能使树脂进入该平面层的通路孔上的凹坑内，能使该层间树脂绝缘层形成得平坦。另一方面，由于平面层内备有的通路孔上的凹坑深度在50微米以下，所以能使连接在导体图形上的通路孔的表面平坦。
在本发明的优选形态中，由于平面层的面积为0.01～10dm2，所以能在该平面层内备有的通路孔被填充的电镀物表面上形成凹坑，同时能使连接在导体图形上的通路孔被填充的电镀物表面形成得平坦。
为了达到上述目的，本发明是一种层间树脂绝缘层和导体层交替重叠的多层印刷布线板，其技术特征在于备有：
在设置在最外层的层间树脂绝缘层上的导体电路上形成的焊锡凸点；以及
在穿通设置在该最外层的层间树脂绝缘层上的开口部中填充电镀层构成的通路孔上形成的焊锡凸点。
在本发明中，通过在开口部中填充电镀物，使通路孔的表面高度与形成焊锡凸点的导体电路的高度相等。因此，在通路孔和导体电路上印刷同等数量的焊膏，能使在该通路孔上形成的焊锡凸点和在导体电路上形成的焊锡凸点的高度相等。因此，能提高焊锡凸点连接的可靠性。
在本发明的优选形态中，由于在通路孔的中央部形成凹坑，所以能将通路孔和焊锡凸点牢固地连接起来，能提高焊锡凸点连接的可靠性。
在本发明的优选形态中，由于最外层的层间树脂绝缘层的开口部的侧面进行了粗糙化处理，所以能提高与该开口部内形成的通路孔的紧密接触性。
在本发明的优选形态中，由于通路孔及导体电路的表面进行了粗糙化处理，所以能提高与该通路孔及在导体电路上形成的焊锡凸点之间的紧密接触性。
在本发明的优选形态中，由于在填充电镀物构成的通路孔表面上使贵重金属介于中间形成焊锡凸点，所以在由铜等构成的通路孔表面和焊锡凸点之间不会形成氧化被覆膜，能提高通路孔和焊锡凸点的紧密接触性。
附图的简单说明
图1是表示本发明的第一实施形态的多层印刷布线板的剖面图。
图2～图6是表示发明的第一实施形态的多层印刷布线板的制造工序的图。
图7是表示本发明的第二实施形态的多层印刷布线板的剖面图。
图8～图10是表示发明的第二实施形态的多层印刷布线板的制造工序的图。
图11是表示本发明的第三实施形态的多层印刷布线板的剖面图。
图12是表示沿图11中的B-B线的横剖的剖面图。
图13～图16是表示本发明的第三实施形态的多层印刷布线板的制造工序的图。
图17是表示本发明的第四实施形态的多层印刷布线板的剖面图。
图18是表示发明的第四实施形态的多层印刷布线板的制造工序的图。
图19是表示本发明的第四实施形态的改变例的多层印刷布线板的剖面图。
图20(A)是与现有技术有关的多层印刷布线板的剖面图，图20(B)、图20(C)、图20(D)、图20(E)是表示与现有技术有关的多层印刷布线板的制造工序的图。
图21(F)、图21(G)、图21(H)、图21(I)、图21(J)是表示与现有技术有关的多层印刷布线板的制造工序的图。
图22(A)、图22(B)、图22(C)、图22(D)是表示与现有技术有关的多层印刷布线板的制造工序的图。图22(E)是表示沿图22(D)中的E-E线的剖面图。
图23(A)、图23(B)、图23(C)、图23(D)是表示与现有技术有关的多层印刷布线板的制造工序的图。
实施发明用的最佳形态
参照表示多层印刷布线板的剖面的图1，说明本发明的第一实施形态的多层印刷布线板的结构。图中示出的多层印刷布线板10在其上表面上设有与图中未示出的IC芯片上的凸点侧连接用的焊锡凸点88U，在其下面一侧配置着与图中未示出的母板上的凸点连接用的焊锡凸点88D，构成组件基板，该组件基板起着收发该IC芯片-母板之间的信号等的作用。
在多层印刷布线板10的心板30的上面一侧上层及下面一侧上层(这里，所谓上层是指以基板30为中心，上面就是指上侧，基板的下面就是指下侧)上形成成为接地层的内层铜图形34、34。另外，在内层铜图形34的上层使下层层间树脂绝缘层40介于中间，形成构成信号线的导体电路52，或者，贯通该层间树脂绝缘层40形成下层通路孔50。在下层通路孔50及导体电路52的上层使上层层间树脂绝缘层60介于中间，形成最外层的导体电路72、以及贯通该上层层间树脂绝缘层60的上层通路孔70。
在上面一侧的该导体电路72、上层通路孔70上形成支撑焊锡凸点88U的焊锡区86U。这里IC芯片一侧的焊锡区86U的直径为133微米。另一方面，在下面一侧的该导体电路72、在上层通路孔(图中未示出)上形成支撑焊锡凸点88D的焊锡区86D。这里母板一侧的焊锡区86D的直径为600微米。
在该多层印刷布线板10中，由于下层通路孔50的表面是平坦的，所以能确保下层通路孔50和上层通路孔70连接的可靠性，无损于多层印刷布线板表面的平滑性。即，参照图21(I)，在上述现有技术的填充通路结构的多层印刷布线板中，由于在下层通路孔150上出现凹坑150a，所以作为绝缘体的树脂160a残留在该凹坑150a中，降低了下层通路孔150和上层通路孔170连接的可靠性。与此不同，如图1所示，在本实施形态的多层印刷布线板10中，由于下层通路孔50的表面是平坦的，所以在下层通路孔50和上层通路孔70之间不存在树脂，能确保连接的可靠性。另外，在图21(I)所示的现有技术的多层印刷布线板中，由于在上层通路孔170上有凹坑170a，所以损害了基板的平滑性，但在本实施形态的多层印刷布线板10中，由于能使基板表面形成得平滑，所以能提高安装在该多层印刷布线板(组件基板)上的IC芯片的安装可靠性。
在由铜构成的通路孔50和在该通路孔50上形成的由树脂构成的层间树脂绝缘层40之间，由于两者的热胀系数不同，所以热收缩时施加大的应力。这里，参照图20(A)，在上述现有技术的在内侧填充树脂260a构成的通路孔250中，能使所发生的应力跑到电镀铜248内部的树脂260a一侧。与此不同，在本实施形态的多层印刷布线板10中，由于将通路孔用的电解电镀铜48、68填充在层间树脂绝缘层40、60的开口部42、62中，所以不会使应力跑到内侧。因此，在该多层印刷布线板10中，通过将韧性大的热塑性树脂和热硬化性树脂的复合体用于下层层间树脂绝缘层40及上层层间树脂绝缘层60，能防止由该应力引起的裂纹的发生。这里，虽然使用热塑性树脂和热硬化性树脂的复合体，但也能主要使用韧性大的氟树脂等热塑性树脂代替上述复合体来形成层间树脂绝缘层40、60。
另外，如图1所示，由于下层通路孔50的表面、即下层通路孔50和上层通路孔70的界面形成粗糙化处理过的粗糙层58，所以两者牢固地结合在一起。因此，在该下层通路孔50的表面上形成氧化被覆膜，即使由于层间树脂绝缘层60的热收缩，沿使下层通路孔50和上层通路孔70拉开的方向施加应力，也能确保下层通路孔50和上层通路孔70连接的可靠性。而且，如图所示，由于下层层间树脂绝缘层40及上层层间树脂绝缘层60的开口部42、62的侧面42a、62a进行了粗糙化处理，所以能提高与该开口部42、62内形成的通路孔50、70的紧密接触性。另外，由于上层通路孔70及导体电路72、52的表面进行了粗糙化处理，形成了粗糙层78、58，所以能提高与在该上层通路孔70、导体电路72上形成的焊锡区86U的紧密接触性，以及与在导体电路52上形成的层间树脂绝缘层60之间的紧密接触性。
接着，参照图2～图6说明图1所示的组件基板的制造工序。
(1)在厚度为1mm的由BT(ビスマレィミドトリァジン)树脂或环氧树脂玻璃构成的心板30的两面上重叠18微米的铜箔32，将这样构成的覆铜重叠板30A作为原材料(参照图2中的工序(A))。首先，通过对该覆铜重叠板30A进行图形刻蚀，在基板30的两面上形成内层铜图形(导体电路)34(参照图2中的工序(B))。
另外，对形成了内层铜图形34的基板30进行水洗，干燥后，浸渍在由硫酸铜8g/l、硫酸镍0.6g/l、柠檬酸15g/l、次磷酸钠29g/l、硼酸31g/l、表面活性剂0.1g/l构成的pH＝9的无电解电镀液中，在该内层铜图形34的表面上形成厚度为3微米的由铜-镍-磷构成的粗糙层38(参照图2中的工序(C))。对该基板30进行水洗，在50℃的由0.1mol/l硼氟化锡-1.0mol/l硫脲液构成的无电解锡置换电镀液中浸渍1小时，在粗糙层表面上设置0.3微米的锡层(图中未示出)。
另外，将树脂涂敷在基板30的表面上，也能谋求基板的平滑化。在此情况下，对形成了内层铜图形34的基板30(工序(B))进行水洗，干燥后，通过用NaOH(10g/l)、NaCl02(40g/l)、Na3PO4(6g/l)作为氧化液(黑化液)，用NaOH(10g/l)、NaBH4(6g/l)作为还原液的氧化-还原处理，在内层铜图形34的表面上设置粗糙层。
将下述的树脂填充剂调制用的原料组成物混合起来搅拌，获得树脂填充剂。
[树脂组成物①]
将下述物质混合起来搅拌：双酚F型环氧树脂单体(油化シェル制，分子量310，YL983U)重量比为100；表面上被覆了硅烷耦合剂的平均粒径1.6微米的SiO2球状微粒(ァドマテック制，CRS 1101-CE，这里，最大微粒的大小为后文所述的内层铜图形的厚度(15微米)以下)重量比为170；均化剂(サンノプコ制，ペレノ-ルS4)重量比为1.5，在23±1℃的温度下，将该混合物的黏度调整为45000～49000cps。
[硬化剂组成物②]
咪唑硬化剂(四国化成制，2E4MZ-CN)重量比为6.5。
在调制后24小时以内，通过用滚涂器将所获得的树脂填充剂涂敷在基板30的两面上，填充在导体电路(内层铜图形)34和导体电路34之间，在70℃的温度下加热干燥20分钟。
利用皮带喷砂机(它使用600号的皮带研磨纸(三共理化学制))对经过上述处理后的基板30的一面进行研磨，将内层铜图形34的表面上残留的树脂填充剂40研磨掉，其次，进行抛光研磨，以便将利用上述皮带喷砂机研磨时产生的伤痕除去。其次，在以下条件下进行加热处理：100℃加热1小时，120℃加热3小时，150℃加热1小时，180℃加热7小时，使树脂填充剂硬化。
对形成了导体电路的基板进行碱脱脂后，再进行软刻蚀，其次，用由氯化钯和有机酸构成的催化剂溶液进行处理，供给Pd催化剂，将该催化剂激活后，浸渍在如下构成的无电解电镀液中：硫酸铜3.2×10-2mol/l、硫酸镍3.9×10-3mol/l、络合剂5.4×10-2mol/l、次磷酸纳3.3×10-1mol/l、硼酸5.0×10-1mol/l、表面活性剂(日信化学工业制，サ-フィ-ル465)0.1g/l、PH＝9，浸渍1分钟后，按每4秒钟振动一次的比例，进行纵向振动及横向振动，在导体电路的表面上设置由Cu-Ni-P构成的针状合金被覆层和粗糙层。
另外，在氟硼酸锡0.lmol/l、硫脲1.0mol/l、温度35℃、PH＝1.2的条件下，进行Cu-Sn置换反应，在粗糙层的表面上设置厚度0.3微米的Sn层。因此，能使基板表面平滑。
接下来，继续说明制造工序。
(2)这里，对下述B项中的层间树脂绝缘剂调制用的原料组成物进行搅拌混合，将黏度调整为1.5pa·s，获得层间树脂绝缘剂(下层用)。
其次，对下述A项中的无电解电镀用粘接剂调制用的原料组成物进行搅拌混合，将黏度调整为7pa·s，获得无电解电镀用粘接剂溶液(上层用)。
A.无电解电镀用粘接剂调制用的原料组成物(上层用粘接剂)
[树脂组成物①]
对以下物质进行搅拌混合：将甲酚醛型环氧树脂(日本化药制，分子量2500)的25％丙烯化合物溶解在浓度为80wt％的DMDG中，取该溶解后的树脂液重量比为35；感光性单体(东亚合成制，ァロニックス M315)重量比为3.15；消泡剂(サンノプコ制，S-65)重量比为0.5；NMP重量比为3.6，获得树脂组成物①
[树脂组成物②]
对以下物质进行搅拌混合：聚醚磺(PES)重量比为12；平均粒径为1.0微米的环氧树脂微粒(三洋化成制，ポリマ-ポ-ル)重量比为7.2；平均粒径为0.5微米的环氧树脂微粒(三洋化成制，ポリマ-ポ-ル)重量比为3.09，混合后再添加重量比为30的NMP，用有孔颗粒研磨机(ビ-ズミル)搅拌混合，获得树脂组成物②。
[硬化剂组成物③]
对以下物质进行搅拌混合：咪唑硬化剂(四国化成制，2E4MZ-CN)重量比为2；光引发剂(チバガィギ-制，ィルガキュァI-907)重量比为2；光增感剂(日本化药制，DETX-S)重量比为0.2；NMP重量比为1.5，获得了硬化剂组成物③。
B.层间树脂绝缘剂调制用的原料组成物(下层用粘接剂)
[树脂组成物①]
对以下物质进行搅拌混合：将甲酚醛型环氧树脂(日本化药制，分子量2500)的25％丙烯化合物溶解在浓度为80wt％的DMDG中，取该溶解后的树脂液重量比为35；感光性单体(东亚合成制，ァロニツクス M315)重量比为4；消泡剂(サンノプコ制，S-65)重量比为0.5；NMP重量比为3.6，获得树脂组成物①
[树脂组成物②]
将聚醚磺(PES)重量比为12；平均粒径为0.5微米的环氧树脂微粒(三洋化成制，ポリマ-ポ-ル)重量比为14.49，混合后再添加重量比为30的NMP，用有孔颗粒研磨机(ビ-ズミル)搅拌混合，获得树脂组成物②。
[硬化剂组成物③]
对以下物质进行搅拌混合：咪唑硬化剂(四国化成制，2E4MZ-CN)重量比为2；光引发剂(チバガィギ-制，ィルガキュァI-907)重量比为2；光增感剂(日本化药制，DETX-S)重量比为0.2；NMP重量比为1.5，获得了硬化剂组成物③。
(3)在调制后24小时以内，用滚涂器将在上述(2)中获得的黏度为1.5pa·s的层间树脂绝缘剂(下层用)涂敷在上述基板的两面，在水平状态下放置20分钟后，在60℃的温度下干燥(预烘)30分钟，其次，在调制后24小时以内，涂敷在上述(2)中获得的黏度为7pa·s的感光性的粘接剂溶液(上层用)，在水平状态下放置20分钟，然后在60℃的温度下干燥(预烘)30分钟，形成厚度为35微米的层间树脂绝缘层40(参照图2中的工序(D))。
将印刷了规定直径的黑圆的光掩模薄膜粘贴在形成了下层层间树脂绝缘层40的基板30的两面上，用超高压水银灯在500mJ/cm2的条件下进行暴光。用DMDG溶液对它进行喷雾显像，再用超高压水银灯在3000mJ/cm2的条件下，对该基板进行暴光，在100℃的温度下加热处理1小时，然后在150℃的温度下加热处理(主烘)5小时，形成厚度为20微米的层间树脂绝缘层40，它具有比与光掩模薄膜相当的尺寸精度好的60微米孔径的开口(通路孔形成用开口部42：底部61微米，上部67微米)(参照图3中的工序(E))。另外，使构成通路孔的开口42局部地露出镀锡层(图中未示出)。
(4)使形成了开口部42的基板30在铬酸中浸渍2分钟，将层间树脂绝缘层40的表面上的环氧树脂微粒溶解除去，在该层间树脂绝缘层40的表面上形成深度为4微米的粗糙面。同样也能使开口部42内部的侧面42a形成该粗糙面(参照图2中的工序(F))。然后，浸渍在中和溶液(シプレィ社制)中后再进行水洗。
另外，将钯催化剂(ァトテック制)供给进行过粗糙化处理的该基板的表面，将催化剂核加在层间树脂绝缘层40的表面及通路孔用开口部42的内壁面上。
(5)将基板浸渍在如下组成的无电解铜电镀液中，在全部粗糙面上形成厚度为0.6微米的无电解铜电镀膜44(参照图2中的工序(G))。
[无电解电镀液]
EDTA                 150g/l
硫酸铜               20g/l
HCHO                 30ml/l
NaOH                 40g/l
α、α’-联二吡啶    80mg/l
PEG                  0.1g/l
(6)将市售的感光性干膜张贴在在上述(5)中形成的无电解铜电镀膜44上，放置掩膜，在100mJ/cm2的条件下进行暴光，用0.8％碳酸钠进行显像处理，设置厚度为20微米、L/S＝25/25微米的电镀抗蚀剂46(参照图2中的工序(H))。
(7)其次，在以下条件下，对抗蚀剂非形成部分进行电解铜电镀，析出厚度为20微米的电解铜电镀膜48，用该电镀膜填充开口部42内部(参照图4中的工序(I))。
溶液条件：硫酸铜·5水合物  60g/l
          硫酸             190g/l
          氯离子           40ppm
          均化剂(ァトテック制 HL)40ml/l
          光泽剂(ァトテツク制 UV)0.5ml/l
操作条件：起泡             3.00l/分
          电流密度         0.5A/dm2
          设定电流值       0.18A
          电镀时间         130分
(8)用5％的KOH将电镀抗蚀剂46剥离除去后，用硫酸和过氧化氢的混合液对该电镀抗蚀剂46下面的无电解电镀膜44进行刻蚀处理、溶解除去，形成由无电解电镀膜44和电解铜电镀膜48构成的厚度约为20微米的导体电路52及通路孔50(参照图4中的工序(J))。在第一实施形态的制造方法中，与按常规方法进行的电解铜电镀相比较，使电镀面平滑用的均化剂的分量增加，使电镀面带有光泽的光泽剂的分量减少，减小设定电流值，增加电镀时间，即，通过用小电流、长时间进行电解电镀，使通路孔50的表面平滑。
另外，在本实施形态中，通路孔直径(开口部42的开口直径：67微米)和层间树脂绝缘层40的厚度(20微米)之比设定为3.35。这里，通路孔直径和层间树脂绝缘层的厚度之比在1以下，在上述电镀工序中，如果深度相对于开口部42的开口直径过深，则电镀液不能充分地流入该开口部42内，不能有效地进行电镀。另一方面，如果通路孔直径与层间树脂绝缘层的厚度之比超过4，则由于形成通路孔的开口部的开口直径相对于深度过大，所以不仅电镀时间非常长，而且在中央产生凹坑，不能使通路孔的表面平滑。因此，最好使通路孔直径与层间树脂绝缘层的厚度之比大于1而小于4。
另外，导体电路52的厚度在20微米以下为好，最好在40微米以下。这是因为导体电路的厚度虽然由上述的电镀抗蚀剂46的厚度决定，但如果该光学性地形成的电镀抗蚀剂的厚度超过40微米，则分辨率低，难以构成所希望的形状。
(9)接着，与上述(2)一样，对基板30的导体电路52及通路孔50形成粗糙层58(参照图4中的工序(K))。
(10)通过反复执行上述(2)～(8)的工序，再形成上层导体电路。即，将无电解电镀用粘接剂涂敷在基板30的两面，以水平状态放置，进行干燥，然后粘贴光掩模薄膜，进行暴光·显像，形成具有通路孔形成用开口62的厚度为20微米的层间树脂绝缘层60(参照图4中的工序(L))。其次，在使该层间树脂绝缘层60的表面成为粗糙面后，在该表面粗糙化处理后的该基板30的表面上形成无电解铜电镀膜64(参照图5中的工序(M))。接着，将电镀抗蚀剂66设置在无电解铜电镀膜64上之后，在抗蚀剂非形成部分形成电解铜电镀膜68(参照图5中的工序(N))。然后，将电镀抗蚀剂66剥离除去后，将该电镀抗蚀剂66下面的无电解电镀膜64溶解除去，形成上层通路孔70及导体电路72(参照图5中的工序(0))。再在该上层通路孔70及导体电路72的表面上形成粗糙层78，制成组件基板(参照图5中的工序(P))。
(11)接着，在上述组件基板上形成焊锡凸点。首先，说明焊锡凸点用的焊料抗蚀剂组成物的调整方法。这里，将以下物质混合起来：使溶解在DMDG中的60％重量的甲酚醛型环氧树脂(日本化药制)的环氧基50％丙烯化后的带有感光性的低聚物(分子量4000)取46.67g；溶解在丁酮中的80重量％的双酚A型环氧树脂(油化シェル制，ェピコ-ト1001)15.0g；咪唑硬化剂(四国化成制，2E4MZ-CN)1.6g；作为感光性单体的高价丙烯单体(日本化药制，R604)3g；相同高价丙烯单体(共荣社化学制，DPE6A)1.5g，分散类消泡剂(サンノプコ制，S-65)0.71g，再在该混合物中添加作为光引发剂的苯酰苯(关东化学制)2g、作为光增感剂的米期勒氏酮(关东化学制)0.2g，获得在25℃时其黏度被调整为2.0Pa·s的焊料抗蚀剂组成物。
(12)将上述焊料抗蚀剂组成物涂敷在在上述(10)中获得的基板30的两面，其厚度为45微米。其次，进行在70℃的温度下干燥20分钟、在70℃的温度下干燥30分钟的干燥处理，然后紧密接触地放置描绘了圆图形(掩模图形)的厚度为5mm的光掩模薄膜(图中未示出)，用1000mJ/cm2的紫外线暴光，进行DMTG显像处理。然后再在80℃1小时、100℃1小时、120℃1小时、150℃3小时的条件下，进行加热处理，在焊锡区部分(包括通路孔及其接触区部分)形成了有开口(口径为200微米)81的焊料抗蚀剂层(厚度为20微米)80(参照图6中的工序(Q))。焊区部(开口)81的口径上面一侧为133微米，下面一侧为600微米。
(13)其次，将该基板浸渍在pH＝4.5的无电解镍电镀液中持续20分钟，该电镀液如下构成：氯化镍2.31×10-1mol/l、次磷酸钠2.8×10-1mol/l、柠檬酸纳1.85×10-1mol/l，在开口部81上形成了厚度为5微米的镀镍层82。再在80℃的条件下将该基板浸渍在无电解金电镀液中持续7分20秒，该无电解金电镀液如下构成：氰化金钾4.1×10-2mol/l、氯化铵1.87×10-1mol/l、柠檬酸纳1.16×10-1mol/l、次磷酸钠1.7×10-1mol/l，在镀镍层81上形成厚度为0.03微米的镀金层84，在上面形成直径为133微米的焊锡区86U，在下面形成直径为600微米的焊锡区86D(参照图6中的工序(R))。
(14)放置具有厚度为40微米、直径为160微米的开口部的金属掩模(图中未示出)，在焊料抗蚀剂层80的开口部81内的上面一侧的焊锡区86U上印刷平均粒径为20微米的焊膏，同样在下面一侧的焊锡区86D上印刷焊膏后，在200℃的温度下加热反流，从而将直径为133微米的焊锡凸点88U设置在上面一侧的焊锡区86U上，而将直径为600微米的焊锡凸点88D设置在下面一侧的焊锡区86D上，焊锡凸点的形成结束(参照图1)。
如上所述，在第一实施形态的多层印刷基板中，将通路孔直接连接在通路孔上，由于不通过布线进行连接，所以能实现高密度化。进行该下层通路孔和上层通路孔的连接时，由于下层通路孔的表面平坦，在该表面上没有残留的树脂，所以能确保上下层的通路孔连接的可靠性。另外，由于下层通路孔的表面平坦，所以即使重叠地形成上层通路孔，也无损于多层印刷布线板表面的平滑性。
接着，参照表示多层印刷布线板的断面的图7，说明本发明的第二实施形态的多层印刷布线板的结构。图中所示的多层印刷布线板200构成组件基板。
在多层印刷布线板200的心板30的上面一侧上层及下面一侧上层上形成成为接地层的内层铜图形34、34。另外，在内层铜图形34的上层使下层层间树脂绝缘层40介于中间，形成构成信号线的导体电路52，另外，贯通该层间树脂绝缘层40形成下层通路孔50。在下层通路孔50及导体电路52的上层使上层层间树脂绝缘层60介于中间，形成最外层的导体电路72、以及贯通该上层层间树脂绝缘层60的上层通路孔70。
在上面一侧的该导体电路72、上层通路孔70上形成支撑焊锡凸点88U的焊锡区86U。这里，IC芯片一侧的焊锡区86U的直径为133微米。另一方面，在下面一侧的该导体电路72、上层通路孔(图中未示出)上形成支撑焊锡凸点88D的焊锡区86D。这里，母板一侧的焊锡区86D的直径为600微米。
在第二实施形态的多层印刷布线板中，由于下层通路孔50的表面、即下层通路孔50和上层通路孔70的界面形成粗糙化处理过的粗糙层58，所以两者牢固地结合在一起。因此，在该下层通路孔50的表面上形成氧化被覆膜，即使由于层间树脂绝缘层60的热收缩，对下层通路孔50和上层通路孔70沿拉开的方向施加应力，也能确保下层通路孔50和上层通路孔70连接的可靠性。另外，在下层通路孔50的中央部形成凹坑50a，相对于该凹坑50a的曲面垂直地设有粗糙层58。因此，对应于加在下层通路孔50和上层通路孔70之间的沿着图中上下方向将两者剥离的应力，能将两者牢固地连接在一起，能维持下层通路孔50和上层通路孔70的连接。而且，如图中所示，由于下层层间树脂绝缘层40及上层层间树脂绝缘层60的开口部42、62的侧面42a、62a进行了粗糙化处理，所以能提高与该开口部42、62内形成的通路孔50、70的紧密接触性。这里，凹坑50a的深度未达到上层层间树脂绝缘层60上穿通设置的开口部62上，为导体电路72的厚度范围。因此，深度在0.5～30微米的范围内。
在由铜构成的通路孔50和在该通路孔50上形成的由树脂构成的层间树脂绝缘层40之间，由于两者的热账系数不同，所以热收缩时施加大的应力。这里，参照图20(A)，在上述现有技术的在内侧填充树脂260a构成的通路孔250中，能使所发生的应力跑到电镀铜248内部的树脂260a一侧。与此不同，在本实施形态的多层印刷布线板200中，由于将通路孔用的电解电镀铜48、68填充在层间树脂绝缘层40、60的开口部42、62中，所以不会使应力跑到内侧。因此，在该多层印刷布线板200中，通过将韧性大的热塑性树脂和热硬化性树脂的复合体用于下层层间树脂绝缘层40及上层层间树脂绝缘层60，能防止由该应力引起的裂纹的发生。这里，虽然使用热塑性树脂和热硬化性树脂的复合体，但也能主要使用韧性大的氟树脂等热塑性树脂代替上述复合体来形成层间树脂绝缘层40、60。
另外，由于上层通路孔70及导体电路72、52的表面进行了粗糙化处理，形成了粗糙层78、58，所以能提高与在该上层通路孔70、导体电路72上形成的焊锡区86U的紧密接触性，以及与在导体电路52上形成的层间树脂绝缘层60之间的紧密接触性。
接着，参照图8～图10说明图7所示的多层印刷布线板的制造工序。另外，该第二实施形态的多层印刷布线板的制造工序内的(1)～(6)与参照图2、图3说明的第一实施形态相同，所以省略说明及图示。
(7)在上述图3所示的的工序(H)中，对形成了抗蚀剂46的基板30来说，在以下条件下对抗蚀剂非形成部分进行电解铜电镀，析出厚度为20微米的电解铜电镀膜58，用该电镀膜填充开口部42内部(参照图8中的工序(I))。
溶液条件：硫酸铜·5水合物  60g/l
         硫酸             190g/l
         氯离子           40ppm
         均化剂(アトテック制 HL)40ml/l
         光泽剂(ァトテツク制 UV)0.5ml/l
操作条件：起泡             3.00l/分
          电流密度         0.5A/dm2
          设定电流值       0.18A
          电镀时间         100分
在本实施形态的制造方法中，进行电解电镀，以便在形成通路孔50的部位的电解铜电镀层48的中央部形成凹坑50a。
(8)用5％的KOH将电镀抗蚀剂46剥离除去后，用硫酸和过氧化氢的混合液对该电镀抗蚀剂46下面的无电解电镀膜44进行刻蚀处理、溶解除去，形成由无电解电镀膜44和电解铜电镀膜48构成的厚度约为15微米的导体电路52及通路孔50(参照图8中的工序(J))。在本实施形态中，通路孔直径(开口部42的开口直径：67微米)和层间树脂绝缘层40的厚度(20微米)之比设定为3.35。这里，通路孔直径和层间树脂绝缘层的厚度之比在1以下，在上述电镀工序中，如果深度相对于开口部42的开口直径过深，则电镀液不能充分地流入该开口部42内，不能有效地进行电镀。另一方面，如果通路孔直径与层间树脂绝缘层的厚度之比超过4，则由于形成通路孔的开口部的开口直径相对于深度过大。因此，最好使通路孔直径与层间树脂绝缘层的厚度之比大于1而小于4。
另外，导体电路52的厚度在20微米以下为好，最好在40微米以下。这是因为导体电路的厚度虽然由上述的电镀抗蚀剂46的厚度决定，但如果该光学性地形成的电镀抗蚀剂的厚度超过40微米，则分辨率低，难以构成所希望的形状。
(9)接着，与上述(2)一样，对基板30的导体电路52及通路孔50形成粗糙层58(参照图8中的工序(K))。该粗糙层58相对于通路孔50的中央的凹坑50a的曲面在该曲面上垂直地形成。
(10)通过反复执行上述(2)～(8)的工序，再形成上层导体电路。即，将无电解电镀用粘接剂涂敷在基板30的两面，以水平状态放置，进行干燥，然后粘贴光掩模薄膜，进行暴光·显像，形成具有通路孔形成用开口62的厚度为20微米的层间树脂绝缘层60(参照图8中的工序(L))。其次，在使该层间树脂绝缘层60的表面成为粗糙面后，在该表面粗糙化处理后的该基板30的表面上形成无电解铜电镀膜64(参照图9中的工序(M))。接着，将电镀抗蚀剂66设置在无电解铜电镀膜64上之后，在抗蚀剂非形成部分形成电解铜电镀膜68(参照图9中的工序(N))。然后，将电镀抗蚀剂66剥离除去后，将该电镀抗蚀剂66下面的无电解电镀膜64溶解除去，形成上层通路孔70及导体电路72(参照图9中的工序(0))。再在该上层通路孔70及导体电路72的表面上形成粗糙层78，制成组件基板(参照图10中的工序(P))。
(11)接着，与第一实施形态相同，在上述的组件基板上形成焊锡凸点(参照图10中的工序(Q)、工序(R))。
这里，说明本发明者对图7所示结构的多层印刷布线板进行加热试验及热循环试验的结果。在128℃的温度下加热48小时后，用光学显微镜观察了断面，看看在下层通路孔50和上层通路孔70之间有无剥离，结果表明未产生剥离。同样，用-55～125℃的温度反复进行了1000次热循环后，用光学显微镜进行了观察，结果表明在下层通路孔50和上层通路孔70之间未产生剥离。根据上述的试验结果，可知在本实施形态的多层印刷布线板中，由于使粗糙层58介于中间，所以能将下层通路孔50和上层通路孔70牢固地结合起来。
如上所述，在第二实施形态的多层印刷基板中，将通路孔直接连接在通路孔上，由于不通过布线进行连接，所以能实现高密度化。进行该下层通路孔和上层通路孔的连接时，由于使下层通路孔的表面上形成的粗糙层介于中间进行连接，所以能确保上下层通路孔连接的可靠性。
接着，参照图11及图12，说明本发明的第三实施形态的多层印刷布线板的结构。图11表示第三实施形态的多层印刷布线板300的断面。图中所示的多层印刷布线板300构成组件基板。
在多层印刷布线板300的心板30的上面一侧上层形成成为接地层的内层铜图形34。图12中示出了内层铜图形34的上层层间树脂绝缘层40的平面图、即沿图11中的B-B线的横断面。这里，沿图12中的A-A线的纵断面与图11相当。作为该层间树脂绝缘层40的上层导体层，如图12所示，形成构成信号线的导体图形52、连接在导体图形52上的通路孔50B、平面层53、以及设置在该平面层53内的通路孔50A。如图11所示，通路孔50A、50B贯通层间树脂绝缘层40，连接在下层的内层铜图形34上。这里，连接在导体图形52上的通路孔50B的表面(上端面)形成得平坦，另一方面，在平面层53内形成的通路孔50A的表面上形成凹坑50a。在该导体图形50及平面层53的上层上，使上层层间树脂绝缘层60介于中间，形成最外层的导体图形72、以及贯通该上层层间树脂绝缘层60的上层通路孔70。这里，在下层通路孔50B的正上方形成上层通路孔70。在上面一侧的该导体图形72、上层通路孔70上形成支持焊锡凸点88U的焊锡区86U。这里，IC芯片一侧的焊锡区86U的直径为133微米。
在多层印刷布线板300的心板30的下面一侧上层(这里，所谓上层是指以基板30为中心，上面就是指上侧，基板的下面就是指下侧)上形成成为接地层的内层铜图形34。在该内层铜图形34的上层形成的层间树脂绝缘层40的上层上，形成构成信号线的导体电路52、连接在导体电路52上的通路孔50B。在该导体图形52的上层上，使上层层间树脂绝缘层60介于中间，形成最外层的导体图形72、以及上层通路孔(图中未示出)。在下面一侧的该导体电路72、上层通路孔(图中未示出)上形成支撑焊锡凸点88D的焊锡区86D。这里母板一侧的焊锡区86D的直径为600微米。
在该多层印刷布线板300中，由于下层通路孔50的表面是平坦的，所以即使连接上层通路孔70，也无损于多层印刷布线板表面的平滑性。即，参照图21(I)，在上述现有技术的填充通路结构的多层印刷布线板中，由于在下层通路孔150上出现凹坑150a，另外，在上层通路孔170上出现凹坑170a，所以损害了基板的平滑性，但在本实施形态的多层印刷布线板300中，由于能使基板表面形成得平滑，所以能提高安装在该多层印刷布线板(组件基板)上的IC芯片的安装可靠性。
另外，在后文所述的制造工序中，将形成层间树脂绝缘层60的树脂涂敷在平面层53的上层时，能使树脂跑到平面层53的通路孔50A的凹坑50a内。因此，参照图22(P)，与上述现有技术的多层印刷布线板不同，在本实施形态中，由于在导体图形52的上侧、以及在平面层53的上侧，都能使层间树脂绝缘层60的厚度均匀，所以能平坦地形成多层印刷布线板的表面。
另外，由于在配置在平面层53上的通路孔50A上形成凹坑50a，该凹坑50a成为固定器，提高了平面层53和上层层间树脂绝缘层60的紧密接触性，所以不容易使该层间树脂绝缘层60剥离(デラネ-ション)。特别是在内部有该通路孔的平面层53的表面经过粗糙化处理，形成粗糙层58，提高了与上层层间树脂绝缘层60的紧密接触性。
而且，如图中所示，由于下层层间树脂绝缘层40及上层层间树脂绝缘层60的开口部42、62的侧面42a、62a进行了粗糙化处理，所以能提高与该开口部42、62内形成的通路孔50、70的紧密接触性。
在本实施形态的多层印刷布线板中，平面层53内备有的通路孔50A上的凹坑50a的深度最好在5微米以上。这是因为如果深度在5微米以上，则能充分地发挥固定器的作用，提高平面层和上层层间树脂绝缘层的紧密接触性，不会使该层间树脂绝缘层60剥离。另外，在后文所述的制造工序中，在涂敷形成该平面层53的上层层间树脂绝缘层60的树脂时，能使足够数量的树脂跑到该平面层53上的通路孔50A的凹坑50a内，能使该层间树脂绝缘层形成得平坦。另一方面，该凹坑50a的深度最好在50微米以下。这是因为如果在50微米以下，则能使连接导电图形52一侧的通路孔50B的表面平坦。
接着，参照图13～图16说明图11所示的组件基板(多层印刷布线板)300的制造工序。这里，为了图示的方便起见，图13～图16只表示图11中用虚线C包围的部位。另外，该第三实施形态的多层印刷布线板的制造工序内的(1)～(6)与参照图2、图3说明的第一实施形态相同，所以省略说明及图示。
(7)在上述图3所示的的工序(H)中，对形成了抗蚀剂46的基板30来说，在以下条件下对抗蚀剂非形成部分进行电解铜电镀，析出厚度为15微米的电解铜电镀膜48，用该电镀膜填充开口部42内(参照图13中的工序(I))。
溶液条件：硫酸铜·5水合物  60g/l
          硫酸             190g/l
        氯离子           40ppm
        均化剂(ァトテツク制 HL)40ml/l
        光泽剂(ァトテック制 UV)0.5ml/l
操作条件：起泡             3.00l/分
        电流密度         0.5A/dm2
        设定电流值       0.18A
        电镀时间         100分
(8)用5％的KOH将电镀抗蚀剂46剥离除去后，用硫酸和过氧化氢的混合液对该电镀抗蚀剂46下面的无电解电镀膜44进行刻蚀处理、溶解除去，形成由无电解电镀膜44和电解铜电镀膜48构成的厚度约为15微米的导电图形52(参照图11)、平面层53及通路孔50A、50B(参照图13中的工序(J))。在本实施形态的制造方法中，与按常规方法进行的电解铜电镀相比较，使电镀面平滑用的均化剂的分量增加，使电镀面带有光泽的光泽剂的分量减少，减小设定电流值，增加电镀时间，即，通过用小电流、长时间进行电解电镀，使连接在导电图形52上的通路孔50B(参照图12)的表面平滑，同时在平面层53内形成的通路孔50A的表面中央部上形成凹坑50a。另外，在第三实施形态中，平面层53的面积最好为0.01～10dm2。这是因为在该平面层内备有的通路孔的被填充的电镀表面上形成凹坑，同时能使连接在导体图形上的通路孔的被填充的电镀表面形成得平坦。
另外，在本实施形态中，通路孔直径(开口部42的开口直径：67微米)和层间树脂绝缘层40的厚度(20微米)之比设定为3.35。这里，通路孔直径和层间树脂绝缘层的厚度之比在1以下，在上述电镀工序中，如果深度相对于开口部42的开口直径过深，则电镀液不能充分地流入该开口部42内，不能有效地进行电镀。另一方面，如果通路孔直径与层间树脂绝缘层的厚度之比超过4，则由于形成通路孔的开口部的开口直径相对于深度过大，所以在中央出现凹坑，不能使通路孔的表面形成得平滑。因此，最好使通路孔直径与层间树脂绝缘层的厚度之比大于1而小于4。
另外，导电图形52及平面层53的厚度在20微米以下为好，最好在60微米以下。这是因为导电图形及平面层的厚度虽然由上述的电镀抗蚀剂46的厚度决定，但如果该光学性地形成的电镀抗蚀剂的厚度超过60微米，则分辨率低，难以构成所希望的形状。
(9)接着，与上述(2)一样，对基板30的导体图形52、平面层53及通路孔50，与上述(2)一样，形成粗糙层58(参照图13中的工序(K))。
(10)通过反复执行上述(2)～(8)的工序，再形成上层导体图形。即，将无电解电镀用粘接剂60涂敷在基板30的两面，以水平状态放置，进行干燥(参照图14中的工序(L1))。这时，如上所述，在将树脂涂敷在平面层53的上层时，能使树脂跑到平面层53的通路孔50A的凹坑50a内。因此，树脂跑到周围而获得的导体图形52的上侧、以及不能跑到周围的平面层53的上侧都能使树脂60的厚度均匀。
然后粘贴光掩模薄膜，进行暴光·显像，形成具有通路孔形成用开口62的厚度为20微米的层间树脂绝缘层60(参照图14中的工序(L2))。其次，在该层间树脂绝缘层60的表面上形成深度为4微米的粗糙层(参照图14中的工序(L3))。同样对开口部62内部的侧面62a也形成该粗糙面。在该表面粗糙化处理后的该基板30的表面上形成无电解铜电镀膜64(参照图15中的工序(M))。接着，将电镀抗蚀剂66设置在无电解铜电镀膜64上之后，在抗蚀剂非形成部分形成电解铜电镀膜68(参照图15中的工序(N))。然后，将电镀抗蚀剂66剥离除去后，将该电镀抗蚀剂66下面的无电解电镀膜64溶解除去，形成上层通路孔70及导体图形72(参照图15中的工序(O))。再在该上层通路孔70及导体图形72的表面上形成粗糙层78，制成组件基板(参照图16中的工序(P))。
(11)接着，与第一实施形态相同，在上述的组件基板的上面一侧形成直径为133微米的焊锡凸点88U，在下面一侧设置焊锡凸点88D(参照图16中的工序(Q)、工序(R)、以及图11)。
这里，说明对第三实施形态的多层印刷布线板进行PCT试验及热循环试验的结果。在两个气压、121℃、湿度为100％的环境下放置200小时，进行了PCT试验，其结果未观察到层间树脂绝缘层的剥离现象。另外，用-55～125℃的温度反复进行了200次热循环后，也未发生层间树脂绝缘层的剥离。即，在本实施形态的多层印刷布线板中，如上所述，在配置在平面层53上的通路孔50A上形成凹坑50a，另外，平面层53的表面进行了粗糙化处理而形成粗糙层58，提高了平面层53和层间树脂绝缘层60的紧密接触性。因此，不容易使层间树脂绝缘层60剥离(デラネ-ション)。
如上所述，在第三实施形态的组件基板中，由于在平面层内备有的通路孔上形成凹坑，该凹坑成为固定器，提高了平面层和上层层间树脂绝缘层的紧密接触性，所以在该层间树脂绝缘层上不容易发生剥离。另外，在制造工序中，在涂敷形成平面层的上层层间树脂绝缘层的树脂时，能使树脂跑到平面层上的通路孔的凹坑内，能使该层间树脂绝缘层、即多层印刷布线板的表面形成得平坦。因此，安装IC芯片等时能提高安装的可靠性。另一方面，由于连接在导体图形上的通路孔的表面平坦，所以即使将通路孔重叠在该通路孔的上层形成，也无损于多层印刷布线板表面的平滑性。
接着，参照图18(U)及图17，说明本发明的第四实施形态的多层印刷布线板的结构。图17表示多层印刷布线板的断面，图18(U)表示将IC芯片90安装在该多层印刷布线板400上、并置于母板95一侧的状态。图18(U)中所示的多层印刷布线板400在上表面设有与IC芯片90上的凸点92一侧连接用的焊锡凸点88U，在下表面一侧设有与母板95上的凸点96连接用的焊锡凸点88D，构成组件基板，该组件基板起着接收与发送该IC芯片90-母板95之间的信号等的作用。
如图17所示，在多层印刷布线板400的心板30的上面一侧上层及下面一侧上层(这里，所谓上层是指以基板30为中心，上面就是指上侧，基板的下面就是指下侧)上形成成为接地层的内层铜图形34、34。另外，在内层铜图形34的上层使下层层间树脂绝缘层40介于中间，形成构成信号线的导体电路52，或者，贯通该层间树脂绝缘层40形成下层通路孔50。在下层通路孔50及导体电路52的上层使最外层层间树脂绝缘层60介于中间，形成最外层的导体电路72、以及将电镀铜填充在该最外层层间树脂绝缘层60上形成的开口部62构成的上层通路孔70。
在上面一侧的该导体电路72、上层通路孔70上形成支撑焊锡凸点88U的焊锡区86U。这里IC芯片一侧的焊锡区86U的直径为133微米。另一方面，在下面一侧的该导体电路72、在上层通路孔(图中未示出)上形成支撑焊锡凸点88D的焊锡区86D。这里母板一侧的焊锡区86D的直径为600微米。在焊料抗蚀剂80的开口(焊区)81上形成该焊锡凸点88U、88D。
在第四实施形态的多层印刷布线板中，在最外层的层间树脂绝缘层60的开口部62填充电镀物，形成通路孔70。因此通路孔70与参照图23(A)说明的现有技术的多层印刷布线板上的凹状通路孔170不同，表面高度与形成焊锡凸点的导体电路72的高度相等。因此，如后文所述，通过在通路孔70和导体电路72上印刷相同量的焊膏，能使在该通路孔70上形成的焊锡凸点88U和在导体电路72上形成的焊锡凸点88U的高度相等。因此，如图18(U)所示，在放置IC芯片90时，能提高该IC芯片的焊锡区92和多层印刷布线板400上的焊锡凸点88U连接的可靠性。
另外，由于在通路孔70的中央部形成凹坑70a，所以能提高通路孔70和焊锡凸点88U连接的可靠性。特别是由于相对于该凹坑70a的曲面垂直地设有粗糙层78，所以伴随IC芯片90的温度的升高，对应于加在通路孔70和焊锡凸点88之间的应力，能将两者牢固地连接在一起，能提高通路孔70和焊锡凸点88U连接的可靠性。而且，如图中所示，由于最外层层间树脂绝缘层60的开口部62的侧面62a如图中所示进行了粗糙化处理，所以能提高与该开口部62内形成的通路孔70的紧密接触性。
在由铜构成的通路孔70和在该通路孔70上形成的由树脂构成的最外层层间树脂绝缘层60之间，由于两者的热账系数不同，所以热收缩时施加大的应力。因此，在该多层印刷布线板400中，通过将韧性大的热塑性树脂和热硬化性树脂的复合体用于最外层层间树脂绝缘层60，能防止由该应力引起的裂纹的发生。这里，虽然使用热塑性树脂和热硬化性树脂的复合体，但也能主要使用韧性大的氟树脂等热塑性树脂代替上述复合体来形成层间树脂绝缘层60。
另外，由于导体电路72的表面进行了粗糙化处理，形成了粗糙层78，所以能提高与在该导体电路72上形成的焊锡凸点88U的紧密接触性。另外，由于在填充电镀铜的通路孔70及由电镀铜构成的导体电路72的表面上形成镀镍层82及镀金层(贵金属层)84，使该镀金层84介于中间，形成焊锡凸点88U，所以在由铜等构成的通路孔70、导体电路72的表面和焊锡凸点88U之间不形成氧化被覆膜，能提高通路孔及导体电路和焊锡凸点的紧密接触性。另外，由于除了焊锡区86U以外，焊料抗蚀剂80覆盖着通路孔70及导体电路72，所以该焊料抗蚀剂80保护着通路孔70及导体电路72，能提高基板的整体强度。另外，在以上的说明中，虽然说明了多层印刷布线板400的上面一侧的焊锡凸点88U，但也能同样地形成下侧的焊锡凸点88D。
接着，参照图18说明图17所示的多层印刷布线板的制造工序。另外，该第四实施形态的多层印刷布线板的制造工序内的(1)～(6)与参照图2、图3说明的第一实施形态相同，(7)～(10)与参照图8～图10说明的第二实施形态相同，所以省略说明及图示。
另外，在第四实施形态的制造方法中，与第二实施形态相同，如图10中的工序(Q)所示进行电解电镀，以便在形成通路孔70的部位的电解电镀铜68的中央部产生凹坑70a。另外在该上层通路孔70及导体电路72的表面上形成粗糙层78，制成组件基板。这里，如上所述，粗糙层78相对于通路孔70中央的凹坑70a的曲面垂直地形成。
在第四实施形态中，通路孔直径(开口部62的开口直径：67微米)和最外层的层间树脂绝缘层60的厚度(20微米)之比设定为3.35。这里，通路孔直径和层间树脂绝缘层的厚度之比在1以下，在上述电镀工序中，如果深度相对于开口部62的开口直径过深，电镀液不能充分地流入该开口部62内，不能有效地进行电镀。另一方面，如果通路孔直径与层间树脂绝缘层的厚度之比超过4，则形成通路孔的开口部的开口直径相对于深度过大。因此，最好使通路孔直径与层间树脂绝缘层的厚度之比大于1而小于4。
另外，导体电路72的厚度在20微米以下为好，最好在40微米以下。这是因为导体电路的厚度虽然由上述的电镀抗蚀剂66的厚度决定，但如果该光学性地形成的电镀抗蚀剂的厚度超过40微米，则分辨率低，难以构成所希望的形状。
(11)如第二实施形态的图10中的工序(R)所示，在基板30上表面形成直径为133微米的焊锡区86U、在下表面形成直径为600微米的焊锡区86D之后，如图18中的工序(S)所示形成焊锡凸点。这里，放置厚度为40微米、具有直径为160微米的开口98a的金属掩模98，在焊料抗蚀剂层80的开口部81内的上面一侧的焊锡区86U上印刷平均粒径为20微米的焊膏，同样在下面一侧的焊锡区86D上印刷焊膏。在该焊膏的印刷工序中，由于在通路孔70上也印刷与导体电路72相同数量的焊膏，所以能使金属掩模98的开口98a的直径形成得完全相等。因此，与参照图23(B)说明的现有技术的备有形成多层印刷布线板用的多种直径的开口198a、198b的金属掩模198相比较，能容易地形成本实施形态的金属掩模98。
继焊膏的印刷之后，在200℃的温度下对基板30进行加热反流，将直径为133微米的焊锡凸点88U设置在上面一侧的焊锡区86U上，将直径为600微米的焊锡凸点88D设置在下面一侧的焊锡区86D上，焊锡凸点的形成结束(参照图18中的工序(T))。此后，用表面活性材料溶液清洗多层印刷布线板400的表面，将上述反流时从焊膏渗出的焊剂冲洗掉。
参照图23(C)，清洗焊剂时，在上述现有技术的多层印刷布线板110中，由于将多个焊膏插入通路孔170内，所以从通路孔170上形成的焊锡凸点流出的焊剂量多，难以完全将焊剂洗净。与此不同，在本实施形态的多层印刷布线板400中，由于在通路孔70上与导体电路72上一样也只印刷了少量的焊膏，所以能将焊剂完全洗净。
另外，在200℃的温度下反流时，现有技术的多层印刷布线板510发生很大的弯曲，降低了IC芯片的安装精度。与此不同，本实施形态的多层印刷布线板400反流时的弯曲小。推测其原因在于：现有技术的多层印刷布线板510由于通路孔570呈中空状态，所以该通路孔本身变形，与此不同，在本实施形态中，由于通路孔70填充了电镀铜68，所以通路孔70本身受热而不变形。
最后，将IC芯片90置于该多层印刷布线板400上，使IC芯片90的焊锡区92与多层印刷布线板一侧的焊锡凸点88U对应，在加热炉中进行反流，从而将IC芯片90安装在多层印刷布线板400上(参照图18(U))。此后，将表面活性材料溶液注入多层印刷布线板400和IC芯片90之间，将上述反流时从焊膏渗出的焊剂洗掉。
清洗焊剂时，参照图23(D)，由于必须将表面活性剂溶液注入多层印刷布线板400和IC芯片之间的狭窄空间，所以在上述现有技术的多层印刷布线板510中，难以将在通路孔170上形成的焊锡凸点的焊剂完全洗净。与此不同，在本实施形态的多层印刷布线板400中，由于在通路孔70上也与在导体电路72上相同都只印刷了少量的焊膏，所以能将焊剂完全洗净。
在该反流工序后，将树脂注入该多层印刷布线板400和IC芯片之间的空间，用树脂密封该空间，用树脂覆盖IC芯片90全体，进行树脂模制(图中未示出)。此后，将放置了IC芯片90的多层印刷布线板安装在母板95上(参照图18(U))。
图19表示本发明的第四实施形态的改变例的多层印刷布线板401.在参照图17说明的第四实施形态的多层印刷布线板中，不仅形成了焊锡凸点的上层通路孔70、而且在下层层间树脂绝缘层40上形成的下层通路孔40也用电镀铜填充。与此不同，在改变例的多层印刷布线板中，下层通路孔50与参照图23说明的现有技术一样，内部填充树脂。另外，在第四实施形态的上层通路孔70上，在中央形成凹坑70a，与此不同，改变例的上层通路孔70的表面呈平坦状态。另外，在第四实施形态中，在上层通路孔70及导体电路72的上表面作为贵金属层设置镀金层84，与此不同，在改变例中，形成电镀白金层84。在该改变例中也与第四实施形态一样，能提高焊锡凸点88U、88D连接的可靠性。
如上所述，在第四实施形态的多层印刷布线板中，通过将电镀物填充在开口部，使通路孔的表面高度与形成了焊锡凸点的导体电路的高度相等。因此，通过将同样数量的焊膏印刷在通路孔和导体电路上，能使该通路孔上形成的焊锡凸点和导体电路上形成的焊锡凸点的高度相等，所以能提高焊锡凸点连接的可靠性。
另外，在上述的第一至第四实施形态中，虽然举例示出了利用半添加法形成的组件基板，但本发明的结构也能应用于利用全添加法形成的组件基板。另外，在上述实施形态中，作为多层印刷布线板举出了组件基板的例，但不言而喻，本发明的结构也能应用于组件基板以外的多层印刷布线板。
另外，在本实施形态中，虽然通过电镀进行填充，但也能填充导电性膏剂来代替电镀。作为导电性膏剂，可以使用タツタ电线制DD膏剂(AE16001)。

Claims (6)

1.一种多层印刷布线板，它是由层间树脂绝缘层和导体电路交替重叠构成的，其特征在于备有：
在设置在最外层的层间树脂绝缘层上的导体电路上形成的焊锡凸点；以及
在穿通设置在该最外层的层间树脂绝缘层的开口部中填充铜构成的通路孔上形成的焊锡凸点。
2.根据权利要求1所述的多层印刷布线板，其特征在于：在上述通路孔的中央部形成凹坑。
3.根据权利要求1或2所述的多层印刷布线板，其特征在于：上述最外层的层间树脂绝缘层的开口部的侧面进行粗糙化处理。
4.根据权利要求1或2所述的多层印刷布线板，其特征在于：上述通路孔及上述最外层上的导体电路的表面进行粗糙化处理。
5.根据权利要求1～2中的任意一项所述的多层印刷布线板，其特征在于：在上述通路孔的表面上形成至少表面上具有贵金属层的金属层，在该贵金属上形成焊锡凸点。
6.一种多层印刷布线板，它是由层间树脂绝缘层和导体层交替重叠构成的，其特征在于：
在穿通设置在层间树脂绝缘层的开口部中填充铜构成的通路孔上形成焊锡凸点。
CNB200410100636XA 1997-12-29 1998-12-24 多层印刷布线板 Expired - Lifetime CN1322796C (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP369244/1997 1997-12-29
JP36924597 1997-12-29
JP369243/1997 1997-12-29
JP36924497 1997-12-29
JP369242/1997 1997-12-29
JP36924297 1997-12-29
JP369243/97 1997-12-29
JP369245/97 1997-12-29
JP369242/97 1997-12-29
JP36924397 1997-12-29
JP369245/1997 1997-12-29
JP369244/97 1997-12-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB988127679A Division CN1192694C (zh) 1997-12-29 1998-12-24 多层印刷布线板

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CNB2006101003676A Division CN100574561C (zh) 1997-12-29 1998-12-24 多层印刷布线板
CN200610100689A Division CN100584150C (zh) 1997-12-29 1998-12-24 多层印刷布线板

Publications (2)

Publication Number Publication Date
CN1620223A CN1620223A (zh) 2005-05-25
CN1322796C true CN1322796C (zh) 2007-06-20

Family

ID=27480830

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB200410100636XA Expired - Lifetime CN1322796C (zh) 1997-12-29 1998-12-24 多层印刷布线板
CNB988127679A Expired - Lifetime CN1192694C (zh) 1997-12-29 1998-12-24 多层印刷布线板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB988127679A Expired - Lifetime CN1192694C (zh) 1997-12-29 1998-12-24 多层印刷布线板

Country Status (8)

Country Link
US (1) US6365843B1 (zh)
EP (2) EP1778000B1 (zh)
KR (1) KR100709513B1 (zh)
CN (2) CN1322796C (zh)
DE (1) DE69837110T2 (zh)
MY (1) MY119533A (zh)
TW (1) TW401726B (zh)
WO (2) WO1999034654A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
DE69936892T2 (de) * 1998-02-26 2007-12-06 Ibiden Co., Ltd., Ogaki Mehrschichtige Leiterplatte mit gefüllten Kontaktlöchern
US6565954B2 (en) 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
SG86345A1 (en) 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
EP1194022B1 (en) 1999-06-02 2006-11-02 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
CN101232778B (zh) * 1999-09-02 2011-12-28 揖斐电株式会社 印刷布线板
CN100381026C (zh) 1999-09-02 2008-04-09 伊比登株式会社 印刷布线板及其制造方法
GB2385466A (en) * 1999-11-04 2003-08-20 Nec Corp Flip-chip device having stress absorbing layers and contacts
JP3450238B2 (ja) 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
TW575632B (en) * 2000-07-13 2004-02-11 Ngk Spark Plug Co Paste for filling throughhole and printed wiring board using same
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
JP3857042B2 (ja) * 2000-11-27 2006-12-13 富士通テン株式会社 基板構造
EP1809083B1 (en) * 2001-03-14 2009-11-04 Ibiden Co., Ltd. Multilayer printed circuit board
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects
US7029529B2 (en) * 2002-09-19 2006-04-18 Applied Materials, Inc. Method and apparatus for metallization of large area substrates
JP3864927B2 (ja) * 2003-04-14 2007-01-10 ソニー株式会社 配線基板と回路モジュール
TWI268012B (en) * 2003-08-07 2006-12-01 Phoenix Prec Technology Corp Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same
US7326859B2 (en) * 2003-12-16 2008-02-05 Intel Corporation Printed circuit boards having pads for solder balls and methods for the implementation thereof
US7205483B2 (en) * 2004-03-19 2007-04-17 Matsushita Electric Industrial Co., Ltd. Flexible substrate having interlaminar junctions, and process for producing the same
JP2006080424A (ja) * 2004-09-13 2006-03-23 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
TWI261329B (en) 2005-03-09 2006-09-01 Phoenix Prec Technology Corp Conductive bump structure of circuit board and method for fabricating the same
KR20080098692A (ko) * 2005-11-02 2008-11-11 이비덴 가부시키가이샤 반도체 장치용 다층 프린트 배선판 및 그 제조 방법
US7538429B2 (en) * 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
JP4840132B2 (ja) * 2006-12-26 2011-12-21 株式会社デンソー 多層基板の製造方法
US7807560B2 (en) * 2007-07-17 2010-10-05 Shinko Electric Industries Co., Ltd. Solder bump forming method
JP5297083B2 (ja) * 2007-07-17 2013-09-25 新光電気工業株式会社 はんだバンプ形成方法
USPP19906P2 (en) * 2007-10-31 2009-04-14 Tai-Ling Biotech Inc. Phalaenopsis plant named ‘Queen V6’
JP5233637B2 (ja) * 2008-04-02 2013-07-10 日立金属株式会社 多層セラミック基板、及び電子部品
WO2009157458A1 (ja) * 2008-06-24 2009-12-30 古河電気工業株式会社 電気電子部品用複合材料、その製造方法および電気電子部品
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5627097B2 (ja) * 2009-10-07 2014-11-19 ルネサスエレクトロニクス株式会社 配線基板
JPWO2011058978A1 (ja) * 2009-11-10 2013-04-04 株式会社フジクラ 配線基板の製造方法
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
JP5566771B2 (ja) * 2010-05-18 2014-08-06 日本特殊陶業株式会社 多層配線基板
CN102958274A (zh) * 2011-08-24 2013-03-06 鸿富锦精密工业（深圳）有限公司 电路板
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP2015222753A (ja) * 2014-05-22 2015-12-10 イビデン株式会社 プリント配線板及びその製造方法
CN106206905B (zh) * 2015-04-29 2019-01-15 光宝光电(常州)有限公司 发光二极管封装结构
CN107851501B (zh) * 2015-08-05 2020-01-07 株式会社村田制作所 电感元件及其制造方法
KR20170038535A (ko) * 2015-09-30 2017-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6497487B2 (ja) * 2016-12-02 2019-04-10 株式会社村田製作所 多層配線基板
CN106879173A (zh) * 2017-03-21 2017-06-20 新华三技术有限公司 一种印制电路板加工方法及印制电路板
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116266A (ja) * 1995-10-17 1997-05-02 Fujitsu Ltd ビルドアップ配線板におけるヴィアの形成方法
JPH09199850A (ja) * 1996-01-16 1997-07-31 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166598A (ja) * 1987-12-22 1989-06-30 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JPH0632386B2 (ja) * 1988-01-19 1994-04-27 イビデン株式会社 多層プリント配線板及びその製造方法
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
JPH0236591A (ja) 1988-07-27 1990-02-06 Fujitsu Ltd 多層基板の製造方法
JPH0734505B2 (ja) * 1989-01-18 1995-04-12 イビデン株式会社 多層プリント配線板およびその製造方法
JP2753746B2 (ja) * 1989-11-06 1998-05-20 日本メクトロン株式会社 Ｉｃ搭載用可撓性回路基板及びその製造法
JPH05218645A (ja) * 1992-02-05 1993-08-27 Ngk Insulators Ltd 薄膜多層配線基板の製造方法
US5517758A (en) * 1992-05-29 1996-05-21 Matsushita Electric Industrial Co., Ltd. Plating method and method for producing a multi-layered printed wiring board using the same
JPH06169175A (ja) * 1992-11-30 1994-06-14 Nec Corp 多層印刷配線板及びその製造方法
EP0620703B1 (en) * 1993-04-12 1997-12-29 Ibiden Co, Ltd. Resin compositions and printed circuit boards using the same
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
JPH06314883A (ja) * 1993-04-28 1994-11-08 Ibiden Co Ltd 多層プリント配線基板及びその製造方法
JPH0779078A (ja) * 1993-09-08 1995-03-20 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP3602565B2 (ja) * 1994-03-04 2004-12-15 イビデン株式会社 Ｉｃチップを搭載した多層プリント配線板及びそのための多層プリント配線板の製造方法
JPH07283539A (ja) * 1994-04-14 1995-10-27 Sony Corp ビルドアップ多層プリント配線板
JP3101197B2 (ja) * 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
CN1117512C (zh) * 1994-12-01 2003-08-06 揖斐电株式会社 多层印刷电路板及其制造方法
JPH08181436A (ja) * 1994-12-21 1996-07-12 Sumitomo Bakelite Co Ltd 感光性アディティブ接着剤を用いた多層プリント配線板の製造方法
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
TW323432B (zh) * 1995-04-28 1997-12-21 Victor Company Of Japan
WO1996039796A1 (fr) * 1995-06-06 1996-12-12 Ibiden Co., Ltd. Plaquette de circuit imprime
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5637920A (en) * 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
JP3261314B2 (ja) * 1995-11-10 2002-02-25 イビデン株式会社 多層プリント配線板の製造方法および多層プリント配線板
EP1796446B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
SG76530A1 (en) * 1997-03-03 2000-11-21 Hitachi Chemical Co Ltd Circuit boards using heat resistant resin for adhesive layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116266A (ja) * 1995-10-17 1997-05-02 Fujitsu Ltd ビルドアップ配線板におけるヴィアの形成方法
JPH09199850A (ja) * 1996-01-16 1997-07-31 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
EP1778000B1 (en) 2012-03-07
KR20010033667A (ko) 2001-04-25
CN1620223A (zh) 2005-05-25
DE69837110D1 (de) 2007-03-29
EP1778000A3 (en) 2007-07-25
EP1043922B1 (en) 2007-02-14
EP1043922A4 (en) 2004-06-23
EP1778000A2 (en) 2007-04-25
DE69837110T2 (de) 2008-02-14
CN1283380A (zh) 2001-02-07
TW401726B (en) 2000-08-11
MY119533A (en) 2005-06-30
CN1192694C (zh) 2005-03-09
US6365843B1 (en) 2002-04-02
WO1999034655A1 (fr) 1999-07-08
KR100709513B1 (ko) 2007-04-20
WO1999034654A1 (fr) 1999-07-08
EP1043922A1 (en) 2000-10-11

Similar Documents

Publication Publication Date Title
CN1322796C (zh) 多层印刷布线板
US6835895B1 (en) Printed wiring board and method for manufacturing the same
EP1667507B1 (en) A multilayer printed circuit board
CN1319157C (zh) 多层电路板和半导体装置
US6217987B1 (en) Solder resist composition and printed circuit boards
CN102084731B (zh) 印刷电路板及其制造方法
US8683685B2 (en) Method of manufacturing multilayer printed wiring board
WO1999060831A1 (en) Printed circuit board and method of production thereof
CN101911850B (zh) 多层印刷电路板的制造方法
CN101478861B (zh) 多层印刷电路板
CN100574561C (zh) 多层印刷布线板
JPH1154938A (ja) 多層配線基板
JP4282127B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP3152633B2 (ja) 多層プリント配線板およびその製造方法
JPH11251754A (ja) 多層プリント配線板
JPH1146066A (ja) 多層プリント配線板
JPH11284338A (ja) 多層プリント配線板の製造方法
JPH11251749A (ja) 多層プリント配線板
JP2001230554A (ja) 多層プリント配線板及びその製造方法
JPH11307938A (ja) コア基板、コア基板の製造方法及び多層プリント配線板
JP3617880B2 (ja) 多層プリント配線板の製造方法
JPH07336045A (ja) 基板の接続方法
JPH11163213A (ja) パッケージ基板
JP2007227959A (ja) 多層プリント配線板およびその製造方法
JP2000196224A (ja) 導体層のエッチング方法およびプリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070620

CX01 Expiry of patent term