JPH09116266A - ビルドアップ配線板におけるヴィアの形成方法 - Google Patents
ビルドアップ配線板におけるヴィアの形成方法Info
- Publication number
- JPH09116266A JPH09116266A JP26824695A JP26824695A JPH09116266A JP H09116266 A JPH09116266 A JP H09116266A JP 26824695 A JP26824695 A JP 26824695A JP 26824695 A JP26824695 A JP 26824695A JP H09116266 A JPH09116266 A JP H09116266A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating resin
- resin layer
- plating
- build
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】ビルドアップ配線板におけるヴィアの形成方法
に関し、ヴィアの直上にさらにヴィアを積層することを
目的とする。 【解決手段】配線層１上に絶縁樹脂層２を被覆した後、
前記絶縁樹脂層２に下層のヴィアパッド３に至るヴィア
ホール４を穿孔し、次いで、前記ヴィアホール４内にメ
ッキ塊５を成長させ、この後、メッキ塊５の表面を研磨
してヴィアパッド３を形成する工程を含んで構成され
る。
に関し、ヴィアの直上にさらにヴィアを積層することを
目的とする。 【解決手段】配線層１上に絶縁樹脂層２を被覆した後、
前記絶縁樹脂層２に下層のヴィアパッド３に至るヴィア
ホール４を穿孔し、次いで、前記ヴィアホール４内にメ
ッキ塊５を成長させ、この後、メッキ塊５の表面を研磨
してヴィアパッド３を形成する工程を含んで構成され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ビルドアップ配線
板におけるヴィアの形成方法に関するものである。
板におけるヴィアの形成方法に関するものである。
【０００２】
【従来の技術】ビルドアップ配線板の形成は、従来、図
３に示すように、表面に配線層１が形成された樹脂基板
１０の表層にエポキシ樹脂等からなる絶縁樹脂層２を被
覆した後、該絶縁樹脂層２に穿孔したヴィアホール４の
内壁に無電解メッキを施し、絶縁樹脂層２上にさらに配
線層１を形成する工程を所定回数繰り返すことにより行
われる。
３に示すように、表面に配線層１が形成された樹脂基板
１０の表層にエポキシ樹脂等からなる絶縁樹脂層２を被
覆した後、該絶縁樹脂層２に穿孔したヴィアホール４の
内壁に無電解メッキを施し、絶縁樹脂層２上にさらに配
線層１を形成する工程を所定回数繰り返すことにより行
われる。
【０００３】なお、図３において１１’は配線パタンを
示す。
示す。
【０００４】
【発明が解決しようとする課題】しかし、上述した従来
例においては、図３（ｂ）に示すように、ヴィアの直上
にヴィアを積層することが不可能で、一旦パタン１１を
ヴィアパッド３に引き出した後、該ヴィアパッド３上に
ヴィアを形成する必要が生じ、配線効率が低下するとと
もに、配線長も長くなるという欠点を有する。
例においては、図３（ｂ）に示すように、ヴィアの直上
にヴィアを積層することが不可能で、一旦パタン１１を
ヴィアパッド３に引き出した後、該ヴィアパッド３上に
ヴィアを形成する必要が生じ、配線効率が低下するとと
もに、配線長も長くなるという欠点を有する。
【０００５】本発明は、以上の欠点を解消すべくなされ
たもので、ヴィアの直上にさらにヴィアを積層すること
のできるビルドアップ配線板におけるヴィアの形成方法
を提供することを目的とする。
たもので、ヴィアの直上にさらにヴィアを積層すること
のできるビルドアップ配線板におけるヴィアの形成方法
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のヴィアの形成方
法は、配線層１上に絶縁樹脂層２を被覆した後、前記絶
縁樹脂層２に下層のヴィアパッド３に至るヴィアホール
４を穿孔し、次いで、前記ヴィアホール４内にメッキ塊
５を成長させ、この後、メッキ塊５の表面を研磨してヴ
ィアパッド３を形成する工程を含んで構成される。
法は、配線層１上に絶縁樹脂層２を被覆した後、前記絶
縁樹脂層２に下層のヴィアパッド３に至るヴィアホール
４を穿孔し、次いで、前記ヴィアホール４内にメッキ塊
５を成長させ、この後、メッキ塊５の表面を研磨してヴ
ィアパッド３を形成する工程を含んで構成される。
【０００７】ヴィアホール４をメッキ塊５により充填し
た後、メッキ塊５の表面を研磨することにより、該ヴィ
アホール４はそのままの状態でヴィアパッド３として機
能することとなり、その直上に上層の信号層との間を接
続するヴィアを形成することが可能となる。
た後、メッキ塊５の表面を研磨することにより、該ヴィ
アホール４はそのままの状態でヴィアパッド３として機
能することとなり、その直上に上層の信号層との間を接
続するヴィアを形成することが可能となる。
【０００８】請求項２記載の発明において、メッキ塊５
の形成工程に先立って、ヴィアホール４には無電解メッ
キ層６が形成される。ヴィアホール４の周壁等に無電解
メッキ層６を形成することにより、メッキ塊５は下層の
ヴィアパッド３上から成長するのみでなく、周壁部から
も成長するために、メッキ時間の短縮化が図られる。
の形成工程に先立って、ヴィアホール４には無電解メッ
キ層６が形成される。ヴィアホール４の周壁等に無電解
メッキ層６を形成することにより、メッキ塊５は下層の
ヴィアパッド３上から成長するのみでなく、周壁部から
も成長するために、メッキ時間の短縮化が図られる。
【０００９】請求項３記載の発明において、ヴィアホー
ル４は充填材７により埋められ、充填材７の表面に無電
解メッキ層８を形成してヴィアパッド３が形成される。
ル４は充填材７により埋められ、充填材７の表面に無電
解メッキ層８を形成してヴィアパッド３が形成される。
【００１０】
【発明の実施の形態】図１に本発明の実施の形態を示
す。図中１０はガラスエポキシ等の基体上にヴィアパッ
ド３を含む配線パターン（図示せず）を形成した樹脂基
板であり、先ず、上記樹脂基板１０上にエポキシ樹脂、
あるいはポリイミド樹脂等、絶縁性に優れた絶縁樹脂を
塗布し、さらにこれを固化して絶縁樹脂層２が形成され
る。
す。図中１０はガラスエポキシ等の基体上にヴィアパッ
ド３を含む配線パターン（図示せず）を形成した樹脂基
板であり、先ず、上記樹脂基板１０上にエポキシ樹脂、
あるいはポリイミド樹脂等、絶縁性に優れた絶縁樹脂を
塗布し、さらにこれを固化して絶縁樹脂層２が形成され
る。
【００１１】次に、図１（ａ）に示すように、上記絶縁
樹脂層２に、下層、すなわち樹脂基板１０表層のヴィア
パッド３に至るヴィアホール４を穿孔する。ヴィアホー
ル４の穿孔は、エッチングの他、レーザ加工による方法
等、種々の手段を採用することが可能である。
樹脂層２に、下層、すなわち樹脂基板１０表層のヴィア
パッド３に至るヴィアホール４を穿孔する。ヴィアホー
ル４の穿孔は、エッチングの他、レーザ加工による方法
等、種々の手段を採用することが可能である。
【００１２】次いで、図１（ｃ）に示すように、ヴィア
ホール４に電気銅メッキを施すことにより、該ヴィアホ
ール４内にメッキ塊５を充填する。メッキ塊５は、ヴィ
アホール４の底壁、すなわち下層のヴィアパッド３上に
積層されつつヴィアホール４内で成長するが、メッキ塊
５の形成工程に先立って、図１（ｂ）に示すように、少
なくともヴィアホール４の内壁に無電解メッキ層６を形
成すると、メッキ塊５がヴィアホール４の内壁をも起点
として成長するために、工程時間の短縮化が図られる。
ホール４に電気銅メッキを施すことにより、該ヴィアホ
ール４内にメッキ塊５を充填する。メッキ塊５は、ヴィ
アホール４の底壁、すなわち下層のヴィアパッド３上に
積層されつつヴィアホール４内で成長するが、メッキ塊
５の形成工程に先立って、図１（ｂ）に示すように、少
なくともヴィアホール４の内壁に無電解メッキ層６を形
成すると、メッキ塊５がヴィアホール４の内壁をも起点
として成長するために、工程時間の短縮化が図られる。
【００１３】メッキ塊５の形成工程は、メッキ塊５が絶
縁樹脂層２から突出するまで継続され、この後、メッキ
塊５は表層高さが絶縁樹脂層２上の配線パターン（図示
せず）とほぼ同一になるまで研磨される（図１（ｄ）参
照）。メッキ塊５を研磨して表層を平坦にすることによ
り、該部位はヴィアパッド３となり、絶縁樹脂層２上に
ヴィアパッド３、および配線パターンが形成されたビル
ドアップ１層１’が完成する。
縁樹脂層２から突出するまで継続され、この後、メッキ
塊５は表層高さが絶縁樹脂層２上の配線パターン（図示
せず）とほぼ同一になるまで研磨される（図１（ｄ）参
照）。メッキ塊５を研磨して表層を平坦にすることによ
り、該部位はヴィアパッド３となり、絶縁樹脂層２上に
ヴィアパッド３、および配線パターンが形成されたビル
ドアップ１層１’が完成する。
【００１４】以上の工程を所定回数繰り返すことによ
り、複数のビルドアップ層１’、１”・・が形成され、
このとき、図１（ｅ）に示すように、上層のヴィアは下
層のヴィアパッド３上に直接積層することが可能とな
り、配線の引き回し等が回避される。
り、複数のビルドアップ層１’、１”・・が形成され、
このとき、図１（ｅ）に示すように、上層のヴィアは下
層のヴィアパッド３上に直接積層することが可能とな
り、配線の引き回し等が回避される。
【００１５】図２に他の実施の形態を示す。この実施の
形態において、樹脂基板１０上には上述したと同様の工
程により絶縁樹脂層２が形成され、次いで、ヴィアホー
ル４が形成される。ヴィアホール４の内壁、下層のヴィ
アパッド３、および絶縁樹脂層２のヴィアホール４周辺
部には無電解銅メッキ層６が形成され（図２（ａ）参
照）、さらに、図２（ｂ）に示すように、該ヴィアホー
ル４内には樹脂材からなる充填材７が充填される。
形態において、樹脂基板１０上には上述したと同様の工
程により絶縁樹脂層２が形成され、次いで、ヴィアホー
ル４が形成される。ヴィアホール４の内壁、下層のヴィ
アパッド３、および絶縁樹脂層２のヴィアホール４周辺
部には無電解銅メッキ層６が形成され（図２（ａ）参
照）、さらに、図２（ｂ）に示すように、該ヴィアホー
ル４内には樹脂材からなる充填材７が充填される。
【００１６】充填材７の充填は、絶縁樹脂層２の表層の
ランド部６０が露出するように行われ、この後、ランド
部６０、および充填材７の表層に無電解銅メッキ層８が
形成される（図２（ｃ）参照）。
ランド部６０が露出するように行われ、この後、ランド
部６０、および充填材７の表層に無電解銅メッキ層８が
形成される（図２（ｃ）参照）。
【００１７】したがってこの実施の形態において、複数
層のビルドアップ層１’、１”・・を形成する場合に
は、図２（ｄ）に示すように、表層に無電解銅メッキ層
８が配置されたヴィアパッド３上にさらにヴィアを積層
すればよい。
層のビルドアップ層１’、１”・・を形成する場合に
は、図２（ｄ）に示すように、表層に無電解銅メッキ層
８が配置されたヴィアパッド３上にさらにヴィアを積層
すればよい。
【００１８】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ヴィアの直上に上層と接続するヴィアを形成
することができるために、配線長を短くすることがで
き、さらに、実装密度を向上させることができる。
によれば、ヴィアの直上に上層と接続するヴィアを形成
することができるために、配線長を短くすることがで
き、さらに、実装密度を向上させることができる。
【図１】本発明を示す図である。
【図２】本発明の他の実施の形態を示す図である。
【図３】従来例を示す図で、（ａ）は断面図、（ｂ）は
図３（ａ）の要部拡大図である。
図３（ａ）の要部拡大図である。
１ 配線層 ２ 絶縁樹脂層 ３ ヴィアパッド ４ ヴィアホール ５ メッキ塊 ６ 無電解メッキ層 ７ 充填材 ８ 無電解メッキ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯島 和彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石川 孝二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (3)
- 【請求項１】配線層上に絶縁樹脂層を被覆した後、前記
絶縁樹脂層に下層のヴィアパッドに至るヴィアホールを
穿孔し、 次いで、前記ヴィアホール内にメッキ塊を成長させ、 この後、メッキ塊の表面を研磨してヴィアパッドを形成
する工程を含むビルドアップ配線板におけるヴィアの形
成方法。 - 【請求項２】前記メッキ塊の形成工程に先立って、ヴィ
アホール内に無電解メッキ層を形成する請求項１記載の
ビルドアップ配線板におけるヴィアの形成方法。 - 【請求項３】配線層上に絶縁樹脂層を被覆し、 次いで、前記絶縁樹脂層に下層のヴィアパッドに至るヴ
ィアホールを穿孔し、 この後、前記ヴィアホールに無電解メッキ層を形成し、 さらに、ヴィアホール内に充填材を充填した後、該充填
材の表面に無電解メッキ層を形成してヴィアパッドを形
成する工程を含むビルドアップ配線板におけるヴィアの
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26824695A JPH09116266A (ja) | 1995-10-17 | 1995-10-17 | ビルドアップ配線板におけるヴィアの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26824695A JPH09116266A (ja) | 1995-10-17 | 1995-10-17 | ビルドアップ配線板におけるヴィアの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116266A true JPH09116266A (ja) | 1997-05-02 |
Family
ID=17455929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26824695A Withdrawn JPH09116266A (ja) | 1995-10-17 | 1995-10-17 | ビルドアップ配線板におけるヴィアの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09116266A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199854A (ja) * | 1996-01-23 | 1997-07-31 | Nec Corp | 多層配線基板、および多層配線基板の製造方法 |
| WO1999034654A1 (fr) * | 1997-12-29 | 1999-07-08 | Ibiden Co., Ltd. | Plaquette a circuits imprimes multicouche |
| JP2001291956A (ja) * | 2000-04-05 | 2001-10-19 | Ngk Spark Plug Co Ltd | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
| JP2005135453A (ja) * | 2003-10-28 | 2005-05-26 | Elpida Memory Inc | メモリシステム及びメモリモジュール |
-
1995
- 1995-10-17 JP JP26824695A patent/JPH09116266A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199854A (ja) * | 1996-01-23 | 1997-07-31 | Nec Corp | 多層配線基板、および多層配線基板の製造方法 |
| WO1999034654A1 (fr) * | 1997-12-29 | 1999-07-08 | Ibiden Co., Ltd. | Plaquette a circuits imprimes multicouche |
| EP1043922A1 (en) * | 1997-12-29 | 2000-10-11 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| EP1043922A4 (en) * | 1997-12-29 | 2004-06-23 | Ibiden Co Ltd | MULTI-LAYER PRINTED CONNECTION CHART |
| EP1778000A2 (en) * | 1997-12-29 | 2007-04-25 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| CN1322796C (zh) * | 1997-12-29 | 2007-06-20 | 伊比登株式会社 | 多层印刷布线板 |
| EP1778000A3 (en) * | 1997-12-29 | 2007-07-25 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP2001291956A (ja) * | 2000-04-05 | 2001-10-19 | Ngk Spark Plug Co Ltd | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
| JP2005135453A (ja) * | 2003-10-28 | 2005-05-26 | Elpida Memory Inc | メモリシステム及びメモリモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831833A (en) | Bear chip mounting printed circuit board and a method of manufacturing thereof by photoetching | |
| US5744758A (en) | Multilayer circuit board and process of production thereof | |
| JP6090295B2 (ja) | 埋め込みチップを作製する方法 | |
| US8277668B2 (en) | Methods of preparing printed circuit boards and packaging substrates of integrated circuit | |
| US6434819B1 (en) | Production of multilayer circuit board | |
| US6426011B1 (en) | Method of making a printed circuit board | |
| US9307651B2 (en) | Fabricating process of embedded circuit structure | |
| JP3031846B2 (ja) | スタック可能集積回路チップおよび電子モジュール | |
| WO1996002071A1 (en) | Packaged integrated circuit | |
| JPH09116267A (ja) | バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法 | |
| JP2015198246A (ja) | 埋め込みチップ | |
| US20050041398A1 (en) | Integrated circuit substrate having embedded back-side access conductors and vias | |
| US6340841B2 (en) | Build-up board package for semiconductor devices | |
| KR101831643B1 (ko) | 표면 상호 연결부 및 무전해 충진물을 포함하는 캐비티를 포함하는 패키지 기판 | |
| JP2006100789A (ja) | 電気配線構造の製作方法 | |
| JPH09116266A (ja) | ビルドアップ配線板におけるヴィアの形成方法 | |
| JP2006041029A (ja) | 配線基板及びその製造方法ならびに電子装置 | |
| JP3459380B2 (ja) | プリント配線板の製造方法及びマスク | |
| JP3674662B2 (ja) | 配線基板の製造方法 | |
| JP3838800B2 (ja) | 多層プリント配線板製造方法 | |
| JPH10335831A (ja) | 多層プリント配線板及び該製造方法 | |
| JPH10261868A (ja) | 多層印刷配線板の製造方法 | |
| JP2015213152A (ja) | ポリマーマトリクスを有するインターポーザのフレーム及び作製方法 | |
| US20010045407A1 (en) | Circuit board and a method for making the same | |
| JP2024103220A (ja) | プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |