JP3617880B2 - 多層プリント配線板の製造方法 - Google Patents
多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP3617880B2 JP3617880B2 JP21908096A JP21908096A JP3617880B2 JP 3617880 B2 JP3617880 B2 JP 3617880B2 JP 21908096 A JP21908096 A JP 21908096A JP 21908096 A JP21908096 A JP 21908096A JP 3617880 B2 JP3617880 B2 JP 3617880B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring pattern
- wiring board
- transfer
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacture Or Reproduction Of Printing Formes (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、加工基板、特にリードフレームを用いた半導体パッケージの製造に適した転写法により配線パターン層を形成した多層プリント配線板及びその製造方法に関する。
【０００２】
【従来の技術】
近年の電子機器のダウンサイジング化の高まり、半導体技術の飛躍的な発展による半導体パッケージの小型化、軽量化、多ピン化、ファインピッチ化、電子部品の極小化などが急速に進み、いわゆる高密度実装の時代に突入した。それに伴って、パッケージはスルーホール実装から面実装（ＳＭＴ）へ急速に移行している。
【０００３】
しかしながら、半導体パッケージの高機能化における最大の問題点はコストである。たとえ、いくら優れた性能を有する新規ＩＣパッケージでも高コストでは採用は覚束ない。
現在、新規ＩＣパッケージは、セラミックタイプ、フィルムタイプ、リードフレームタイプ等に分類される。これらの中でセラミックタイプやフィルムタイプは高コストの印象は否めないが、リードフレームタイプは従来と材料、技術、プロセス等はほとんど変わらないためコストの上昇は少なく、量産すれば現行品とほぼ同じコストで製造が可能である。
【０００４】
ところで、従来からプリント配線板の銅パターンの形成には、主としてサブトラクティブ法とアディティブ法とが用いられている。
サブトラクティブ法は、銅張り積層板に穴を開けた後に、穴の内部と表面に銅メッキを行い、フォトエッチングによりパターンを形成する方法である。このサブトラクティブ法は技術的に完成度が高く、またコストも安いが、銅箔の厚さ等による制約から微細パターンの形成は困難である。
一方、アディティブ法は無電解メッキ用の触媒を含有した積層板上の回路パターン形成部以外の部分にレジストを形成し、積層板の露出している部分に無電解銅メッキ等により回路パターンを形成する方法である。このアディティブ法は、微細パターンの形成が可能であるが、コスト、信頼性の面で難がある。
【０００５】
多層基板の場合には、上記の方法等で作製した片面あるいは両面のプリント配線板を、ガラス布にエポキシ樹脂等を含浸させた半硬化状態のプリプレグと一緒に加圧積層する方法が用いられている。この場合、プリプレグは各層の接着剤の役割をなし、層間の接続はスルーホールを作成し、内部に無電解メッキ等を施して行っている。
【０００６】
また、高密度実装の進展により、多層基板においては薄型、軽量化と、その一方で単位面積当りの高い配線能力が要求され、一層当たりの基板の薄型化、層間の接続や部品の搭載方法等に工夫がなされている。
【０００７】
しかしながら、上記のサブトラクティブ法により作製された両面プリント配線板を用いた多層基板の作製は、両面プリント配線板の穴形成のためのドリル加工の精度と、微細化限界の面から高密度化に限界があり、製造コストの低減も困難である。
【０００８】
一方、近年では上述のような要求を満たすものとして、基材上に導体パターン層と絶縁層とを順次積層するビルドアップ法を使用して作製される多層配線板が開発されている。この多層配線板は、銅メッキ層のフォトエッチングと感光性樹脂のパターニングを交互に行って作製されるため、高精細な配線と任意の位置での層間接続が可能となっている。
しかしながら、この方式では銅メッキとフォトエッチングを交互に複数回行うため、工程が煩雑となり、また、基板上に１層づつ積み上げる直列プロセスのため、中間工程でトラブルが発生すると、製品の再生が困難となり、製造コストの低減に支障を来している。
【０００９】
【発明が解決しようとする課題】
ＩＣパッケージを製造するためには、リードフレーム等の加工基板が使用されるが、リードフレームのほとんどがエッチングあるいはスタンパにより生産されているため、前記の他のタイプの新規ＩＣパッケージに比べて高密度化に劣る問題がある。上記のビルドアップ法を用いれば高密度化は可能であるが、コストが高くなることは避けられず、低コストで、高密度化された多層プリント配線板が求められている。
そこで、本発明は、リードフレーム等の加工基板を使用した高密度で、且つ低コストで製造可能な多層プリント配線板及びその製造方法を提供しようとするものである。
【００１０】
【課題を解決するための手段】
上記の目的は以下の本発明によって達成される。即ち、本発明は、導電性基板上に導電性層とその上に積層された絶縁性接着層とを有する配線パターン層を設けた転写用原版を複数作製し、次に、多層プリント配線板用の加工基板の一方の面に前記転写用原版を圧着し、前記転写用原版を剥離することにより該加工基板に配線パターン層を転写し、転写された配線パターン層上の次の該転写操作により配線パターン層の重なりが予定される部位に絶縁層を形成する操作を順次繰り返すことを特徴とする多層プリント配線板の製造方法である。
【００１１】
【発明の実施の形態】
次に発明の好ましい実施形態を挙げて本発明をさらに詳細に説明する。
転写用原版の作製過程の一例を示す図１に基づいて転写用原版の製造方法を説明する。
【００１２】
本発明の転写用原版における導電性基板は、少なくとも表面が導電性を有するものであればいずれでもよく、例えば、アルミニウム、銅、ニッケル、鉄、ステンレス、チタン等の導電性の金属板、あるいはガラス板、ポリエステル、ポリカーボネート、ポリイミド、ポリエチレン、アクリル樹脂等の高分子材料のフィルム等の絶縁性基板の表面に導電性薄膜を形成したもの等を使用することができる。このような導電性基板の厚さは特に制限されないが、通常、０．０５〜１．０ｍｍ程度が好ましい。
【００１３】
図１（Ａ）に示されるように、導電性基板１１の表面に公知の方法でフォトレジスト層１２を形成する。所定パターンのフォトマスクを介してフォトレジスト層１２に紫外線を照射し、露光・現像する。かくして、図１（Ｂ）に示されるように導電性基板１１の表面に所定パターンのマスクパターン層１２′及び非マスク部１１ａが形成される。
【００１４】
次いで、図１（Ｃ）に示されるように非マスク部１１ａに電着により導電性層２を形成する。電着による導電性層の形成は公知のメッキ法に従って行われ、導電性層を形成する材料は、電着法で導電性薄膜が形成されるものであれば特に制限はなく、例えば、銅、銀、金、ニッケル、クロム、亜鉛、錫あるいは白金等が挙げられる。また、電着に際しては、導電層の転写を容易にするために、予め、非マスク部に導電性を疎外しない剥離層を形成しておくことができる。
【００１５】
次の工程で、図１（Ｄ）に示されるように、上記の導電性層２の表面に電着法で絶縁性接着層３が形成される。電着法は、電着塗装として従来から用いられている方法が原形であり、通常、イオン性の高分子化合物等を含有する電着液を用いて行われる。本発明における電着は公知の電着法に従って行われる。
電着液に含有される絶縁性接着層を形成する材料は、常温あるいは加熱により粘着性及び／又は接着性を示す電着可能な物質であれば使用可能であり、例えば、イオン性高分子化合物が代表的である。
【００１６】
電着液に含有される絶縁性電着樹脂層を形成するイオン性材料としてのイオン性高分子化合物としては、例えば、天然系樹脂、アクリル系樹脂、ポリエステル系樹脂、アルキッド系樹脂、マレイン化油系樹脂、ポリブタジエン系樹脂、エポキシ系樹脂、ポリアミド系樹脂、ポリイミド系樹脂等が挙げられる。アニオン性高分子化合物はカルボキシル基等のアニオン性基を有するものが、カチオン性高分子化合物はアミノ基等のカチオン性基を有するものが用いられる。本発明においては、絶縁被膜に要求される性能に従って最適なイオン性高分子化合物を適宜選択すればよく、イオン性高分子化合物は特に制限されない。
また、生成する絶縁性電着樹脂層に粘着性を帯びさせるために、これらのイオン性高分子化合物とともにロジン系、テルペン系、石油樹脂系等の公知の粘着付与剤を使用することもできる。
【００１７】
上記の高分子化合物は、アルカリ性物質または酸性物質によって中和して水に可溶化された状態で、あるいは水分散状態で電着に供される。アニオン性高分子化合物は、例えば、トリメチルアミン、ジエチルアミン、ジメチルエタノールアミン等のアミン類、アンモニア、苛性カリ等の無機のアルカリで中和する。カチオン性高分子化合物は、例えば、酢酸、蟻酸、プロピオン酸、乳酸等の酸で中和する。
【００１８】
最後に、必要に応じ、以上の工程を経た導電性基板１１の表面のマスクパターン層１２′が除去される。マスクパターンはフォトレジストで形成されているので、露光後フォトレジスト用の通常の現像液を用いて溶解除去される。マスクパターンをポジ型フォトレジストで形成した場合には、マスクパターン層の除去の際に絶縁性接着層３が剥離されることが防止されるので、ポジ型フォトレジストの使用が好ましい。ポジ型フォトレジストの現像液としては、例えば、弱アルカリ性液が使用される。
以上の工程を経ることによって図１（Ｄ）に示される配線パターン層が形成された転写用原版１０が製造される。この図ではマスクパターン層は除去されていない。
【００１９】
次に、転写用原版を用いて配線パターン層を加工基板に転写する。図２に示される一例に基づいて説明する。本発明における加工基板は、例えば、リードフレーム、プリント基板等であり、リードフレーム材としては、４２アロイ、銅系アロイ（Ｃｕ−Ｆｅ系、Ｃｕ−Ｓｎ系、Ｃｕ−Ｎｉ系等）等が用いられ、プリント基板等の材料としてはエポキシ樹脂、ガラスエポキシ、ＢＴレジン、ポリイミド、アルミナセラミック等が用いられる。
加工基板１上に、上記の配線パターン層用の転写用原版１０を絶縁性接着層３が加工基板１に当接するように圧着する（図２（Ａ））。この圧着は、ローラ圧着、プレート圧着、真空圧着等、いずれの方法にしたがってもよい。また、絶縁性接着層が加熱により粘着性あるいは接着性を発現する絶縁性樹脂からなる場合には、熱圧着を行うこともできる。その後、図２（Ｂ）に示されるように転写用原版１０の基板１１を剥離することによって導電性層２とその下部に形成された絶縁性接着層３とからなる配線パターン層４が加工基板１上に形成される。
【００２０】
このように形成された第１層目の配線パターン層４上に次の転写操作で第２層目の導電性層６と絶縁性接着層７とからなる配線パターン層８を形成するが、その際、第１層目の配線パターン層４上の次の転写操作で積層される第２層目配線パターン層７とが重なり合う予定の部分に絶縁層５を形成する（図２（Ｃ））ことが層間の絶縁性を確実とするうえから好ましい。尚、重なり合う予定の部分とは、次工程で積層される配線パターン層が転写されれば、必然的に重なりを生じる箇所をいう。
このようにして、図２（Ｄ）に示されるように配線パターン層同士が重なり合う部位には絶縁性接着層７とさらに絶縁層５が設けられることによって配線パターン層間の絶縁がより確実となる。以下、上記の操作を繰り返すことによって多層プリント配線板が製造される。
【００２１】
絶縁層は、次の転写操作を行う転写用原版に上記と同様にして絶縁層を形成しておき、配線パターン層とともに転写する方法、あるいは、転写された配線パターン層上の該当部位に電着によって予め絶縁層を形成してから次の転写を行う方法等によって形成することができる。
絶縁層を形成する材料は、電着法により形成される膜によって絶縁性が確保されるものであれば、特に制限はないが、より好適な材料としてはポリイミド樹脂、エポキシ樹脂等が挙げられる。
【００２２】
以上のようにして、加工基板の一例として図３（Ａ）に示されるリードフレーム上に転写、形成された配線パターン層の例の部分拡大図を図３（Ｂ）及び（Ｃ）の（１）に示す。また、図３（Ｂ）及び（Ｃ）の（２）にはワイヤーボンディングされた状態を示している。
【００２３】
【実施例】
以下に実施例を挙げて本発明をさらに具体的に説明する。特に断りのない限り以下では部及び％は重量基準である。
【００２４】
実施例１
（１）転写用原版の作製
表面を研磨した０．１５ｍｍ厚さのＳＵＳ製導電性基板上にポジ型フォトレジスト（東京応化工業（株）製 ＰＭＥＲ Ｐ−ＡＲ９００）を約１０μｍの厚さに塗布し、乾燥させた。その後、所定のパターンを有するマスクを用い、密着露光、現像、水洗、乾燥を行い、転写用原版を得た。
【００２５】
（２）転写用原版における導電性層の形成
上記の導電性基板を無酸素銅電極と対向させて下記の組成のピロ燐酸銅めっき浴（ｐＨ８．６、液温５５℃）中に浸漬し、該導電性基板を直流電源の陽極に、該電極を陰極にそれぞれ接続し、３Ａ／ｄｍ２ の電流密度で５分間通電した。その結果、該導電性基板の該絶縁膜で覆われていない導電性基板の露出部に厚さ１０μｍの銅めっき薄膜からなる導電性層を形成させた。
【００２６】
ピロ燐酸銅めっき浴の組成
ピロ燐酸銅 ９４ｇ／リットル
ピロ燐酸カリウム ３４０ｇ／リットル
アンモニア水 ３ｇ／リットル
【００２７】
（３）転写用原版における絶縁性接着層の形成
（ｉ）電着液の調製
ビスフェノールＡのジグリシジルエーテル（エポキシ当量９１０）１０００部を攪拌下に７０℃に保ち、これにエチレングリコールモノエチルエーテル４６３部を溶解させ、さらにジエチルアミン８０．３部を加えて１００℃で２時間反応させ、アミンエポキシ付加物（Ａ）を得た。
一方、コロネートＬ（日本ポリウレタン（株）製 ポリイソシアネート：ＮＣＯ含有量１３％、不揮発分７５％）８７５部にジブチル錫ラウレート０．０５部を加えて５０℃に加熱し、２−エチルヘキサノール３９０部を加えて１２０℃で９０分間反応させた。得られた反応混合物をエチレングリコールモノエチルエーテル１３０部で希釈した（Ｂ）。
成分Ａ１０００部、成分Ｂ４００部からなる混合液を氷酢酸３０部で中和し、次いで、脱イオン水５７０部で希釈し、不揮発分５０％の樹脂液Ｃを調整した。
樹脂液Ｃ１２００．２部、脱イオン水５８３．３部及びジブチル錫ラウレート２．４部を混合して絶縁性接着層形成用電着液を調整した。
【００２８】
（ｉｉ）電着
（２）で作製した導電層を有する導電性基板を白金電極と対向させて上記の電着液中に浸漬し、該導電性基板を直流電源の陽極に、白金電極を陰極にそれぞれ接続し、５０Ｖの電圧で１分間の電着を行った。８０℃で１０分間乾燥して、剥離性導電層の上に厚さ２０μｍの絶縁性接着層が形成され転写用原版を得た。
【００２９】
（４）リードフレームへの転写
上記で得られた転写用原版を厚さ０．２ｍｍの４２アロイ材を用いたリードフレーム上に、８０℃、圧力１０ｋｇｆ／ｃｍ２ の条件で圧着し、剥離して転写を行ったところ、パターンは全て転写された。
また、転写後の導電性基板を用いて上記の（１）〜（４）による転写用部材の作製、転写を繰り返したが、いずれの場合も転写率に変化は見られず、導電性基板の再利用が可能であることが立証された。
【００３０】
【発明の効果】
以上の本発明によれば、低コストで高密度の加工基板を用いた多層プリント配線板が提供される。本発明の多層プリント配線板を用いて高密度ＩＣパッケージを低コストで製造することができる。また、転写によって配線パターン層を形成するので、従来のリードフレーム等の加工基板を使用した多層プリント配線板以上に配線の自由度を大きくすることができる。
【図面の簡単な説明】
【図１】本発明の転写用原版の製造過程説明する概略図である。
【図２】本発明の転写を説明する概略図である。
【図３】リードフレームへの転写を説明する概略図である。
【符号の説明】
１：加工基板
２，６：導電性層
３，７：絶縁性接着層
４：第１層目の配線パターン層
５：絶縁層
８：第２層目の配線パターン層
１１：導電性基板
１１ａ：非マスク層
１２：フォトレジスト層
１２′：マスクパターン層
【発明の属する技術分野】
本発明は、加工基板、特にリードフレームを用いた半導体パッケージの製造に適した転写法により配線パターン層を形成した多層プリント配線板及びその製造方法に関する。
【０００２】
【従来の技術】
近年の電子機器のダウンサイジング化の高まり、半導体技術の飛躍的な発展による半導体パッケージの小型化、軽量化、多ピン化、ファインピッチ化、電子部品の極小化などが急速に進み、いわゆる高密度実装の時代に突入した。それに伴って、パッケージはスルーホール実装から面実装（ＳＭＴ）へ急速に移行している。
【０００３】
しかしながら、半導体パッケージの高機能化における最大の問題点はコストである。たとえ、いくら優れた性能を有する新規ＩＣパッケージでも高コストでは採用は覚束ない。
現在、新規ＩＣパッケージは、セラミックタイプ、フィルムタイプ、リードフレームタイプ等に分類される。これらの中でセラミックタイプやフィルムタイプは高コストの印象は否めないが、リードフレームタイプは従来と材料、技術、プロセス等はほとんど変わらないためコストの上昇は少なく、量産すれば現行品とほぼ同じコストで製造が可能である。
【０００４】
ところで、従来からプリント配線板の銅パターンの形成には、主としてサブトラクティブ法とアディティブ法とが用いられている。
サブトラクティブ法は、銅張り積層板に穴を開けた後に、穴の内部と表面に銅メッキを行い、フォトエッチングによりパターンを形成する方法である。このサブトラクティブ法は技術的に完成度が高く、またコストも安いが、銅箔の厚さ等による制約から微細パターンの形成は困難である。
一方、アディティブ法は無電解メッキ用の触媒を含有した積層板上の回路パターン形成部以外の部分にレジストを形成し、積層板の露出している部分に無電解銅メッキ等により回路パターンを形成する方法である。このアディティブ法は、微細パターンの形成が可能であるが、コスト、信頼性の面で難がある。
【０００５】
多層基板の場合には、上記の方法等で作製した片面あるいは両面のプリント配線板を、ガラス布にエポキシ樹脂等を含浸させた半硬化状態のプリプレグと一緒に加圧積層する方法が用いられている。この場合、プリプレグは各層の接着剤の役割をなし、層間の接続はスルーホールを作成し、内部に無電解メッキ等を施して行っている。
【０００６】
また、高密度実装の進展により、多層基板においては薄型、軽量化と、その一方で単位面積当りの高い配線能力が要求され、一層当たりの基板の薄型化、層間の接続や部品の搭載方法等に工夫がなされている。
【０００７】
しかしながら、上記のサブトラクティブ法により作製された両面プリント配線板を用いた多層基板の作製は、両面プリント配線板の穴形成のためのドリル加工の精度と、微細化限界の面から高密度化に限界があり、製造コストの低減も困難である。
【０００８】
一方、近年では上述のような要求を満たすものとして、基材上に導体パターン層と絶縁層とを順次積層するビルドアップ法を使用して作製される多層配線板が開発されている。この多層配線板は、銅メッキ層のフォトエッチングと感光性樹脂のパターニングを交互に行って作製されるため、高精細な配線と任意の位置での層間接続が可能となっている。
しかしながら、この方式では銅メッキとフォトエッチングを交互に複数回行うため、工程が煩雑となり、また、基板上に１層づつ積み上げる直列プロセスのため、中間工程でトラブルが発生すると、製品の再生が困難となり、製造コストの低減に支障を来している。
【０００９】
【発明が解決しようとする課題】
ＩＣパッケージを製造するためには、リードフレーム等の加工基板が使用されるが、リードフレームのほとんどがエッチングあるいはスタンパにより生産されているため、前記の他のタイプの新規ＩＣパッケージに比べて高密度化に劣る問題がある。上記のビルドアップ法を用いれば高密度化は可能であるが、コストが高くなることは避けられず、低コストで、高密度化された多層プリント配線板が求められている。
そこで、本発明は、リードフレーム等の加工基板を使用した高密度で、且つ低コストで製造可能な多層プリント配線板及びその製造方法を提供しようとするものである。
【００１０】
【課題を解決するための手段】
上記の目的は以下の本発明によって達成される。即ち、本発明は、導電性基板上に導電性層とその上に積層された絶縁性接着層とを有する配線パターン層を設けた転写用原版を複数作製し、次に、多層プリント配線板用の加工基板の一方の面に前記転写用原版を圧着し、前記転写用原版を剥離することにより該加工基板に配線パターン層を転写し、転写された配線パターン層上の次の該転写操作により配線パターン層の重なりが予定される部位に絶縁層を形成する操作を順次繰り返すことを特徴とする多層プリント配線板の製造方法である。
【００１１】
【発明の実施の形態】
次に発明の好ましい実施形態を挙げて本発明をさらに詳細に説明する。
転写用原版の作製過程の一例を示す図１に基づいて転写用原版の製造方法を説明する。
【００１２】
本発明の転写用原版における導電性基板は、少なくとも表面が導電性を有するものであればいずれでもよく、例えば、アルミニウム、銅、ニッケル、鉄、ステンレス、チタン等の導電性の金属板、あるいはガラス板、ポリエステル、ポリカーボネート、ポリイミド、ポリエチレン、アクリル樹脂等の高分子材料のフィルム等の絶縁性基板の表面に導電性薄膜を形成したもの等を使用することができる。このような導電性基板の厚さは特に制限されないが、通常、０．０５〜１．０ｍｍ程度が好ましい。
【００１３】
図１（Ａ）に示されるように、導電性基板１１の表面に公知の方法でフォトレジスト層１２を形成する。所定パターンのフォトマスクを介してフォトレジスト層１２に紫外線を照射し、露光・現像する。かくして、図１（Ｂ）に示されるように導電性基板１１の表面に所定パターンのマスクパターン層１２′及び非マスク部１１ａが形成される。
【００１４】
次いで、図１（Ｃ）に示されるように非マスク部１１ａに電着により導電性層２を形成する。電着による導電性層の形成は公知のメッキ法に従って行われ、導電性層を形成する材料は、電着法で導電性薄膜が形成されるものであれば特に制限はなく、例えば、銅、銀、金、ニッケル、クロム、亜鉛、錫あるいは白金等が挙げられる。また、電着に際しては、導電層の転写を容易にするために、予め、非マスク部に導電性を疎外しない剥離層を形成しておくことができる。
【００１５】
次の工程で、図１（Ｄ）に示されるように、上記の導電性層２の表面に電着法で絶縁性接着層３が形成される。電着法は、電着塗装として従来から用いられている方法が原形であり、通常、イオン性の高分子化合物等を含有する電着液を用いて行われる。本発明における電着は公知の電着法に従って行われる。
電着液に含有される絶縁性接着層を形成する材料は、常温あるいは加熱により粘着性及び／又は接着性を示す電着可能な物質であれば使用可能であり、例えば、イオン性高分子化合物が代表的である。
【００１６】
電着液に含有される絶縁性電着樹脂層を形成するイオン性材料としてのイオン性高分子化合物としては、例えば、天然系樹脂、アクリル系樹脂、ポリエステル系樹脂、アルキッド系樹脂、マレイン化油系樹脂、ポリブタジエン系樹脂、エポキシ系樹脂、ポリアミド系樹脂、ポリイミド系樹脂等が挙げられる。アニオン性高分子化合物はカルボキシル基等のアニオン性基を有するものが、カチオン性高分子化合物はアミノ基等のカチオン性基を有するものが用いられる。本発明においては、絶縁被膜に要求される性能に従って最適なイオン性高分子化合物を適宜選択すればよく、イオン性高分子化合物は特に制限されない。
また、生成する絶縁性電着樹脂層に粘着性を帯びさせるために、これらのイオン性高分子化合物とともにロジン系、テルペン系、石油樹脂系等の公知の粘着付与剤を使用することもできる。
【００１７】
上記の高分子化合物は、アルカリ性物質または酸性物質によって中和して水に可溶化された状態で、あるいは水分散状態で電着に供される。アニオン性高分子化合物は、例えば、トリメチルアミン、ジエチルアミン、ジメチルエタノールアミン等のアミン類、アンモニア、苛性カリ等の無機のアルカリで中和する。カチオン性高分子化合物は、例えば、酢酸、蟻酸、プロピオン酸、乳酸等の酸で中和する。
【００１８】
最後に、必要に応じ、以上の工程を経た導電性基板１１の表面のマスクパターン層１２′が除去される。マスクパターンはフォトレジストで形成されているので、露光後フォトレジスト用の通常の現像液を用いて溶解除去される。マスクパターンをポジ型フォトレジストで形成した場合には、マスクパターン層の除去の際に絶縁性接着層３が剥離されることが防止されるので、ポジ型フォトレジストの使用が好ましい。ポジ型フォトレジストの現像液としては、例えば、弱アルカリ性液が使用される。
以上の工程を経ることによって図１（Ｄ）に示される配線パターン層が形成された転写用原版１０が製造される。この図ではマスクパターン層は除去されていない。
【００１９】
次に、転写用原版を用いて配線パターン層を加工基板に転写する。図２に示される一例に基づいて説明する。本発明における加工基板は、例えば、リードフレーム、プリント基板等であり、リードフレーム材としては、４２アロイ、銅系アロイ（Ｃｕ−Ｆｅ系、Ｃｕ−Ｓｎ系、Ｃｕ−Ｎｉ系等）等が用いられ、プリント基板等の材料としてはエポキシ樹脂、ガラスエポキシ、ＢＴレジン、ポリイミド、アルミナセラミック等が用いられる。
加工基板１上に、上記の配線パターン層用の転写用原版１０を絶縁性接着層３が加工基板１に当接するように圧着する（図２（Ａ））。この圧着は、ローラ圧着、プレート圧着、真空圧着等、いずれの方法にしたがってもよい。また、絶縁性接着層が加熱により粘着性あるいは接着性を発現する絶縁性樹脂からなる場合には、熱圧着を行うこともできる。その後、図２（Ｂ）に示されるように転写用原版１０の基板１１を剥離することによって導電性層２とその下部に形成された絶縁性接着層３とからなる配線パターン層４が加工基板１上に形成される。
【００２０】
このように形成された第１層目の配線パターン層４上に次の転写操作で第２層目の導電性層６と絶縁性接着層７とからなる配線パターン層８を形成するが、その際、第１層目の配線パターン層４上の次の転写操作で積層される第２層目配線パターン層７とが重なり合う予定の部分に絶縁層５を形成する（図２（Ｃ））ことが層間の絶縁性を確実とするうえから好ましい。尚、重なり合う予定の部分とは、次工程で積層される配線パターン層が転写されれば、必然的に重なりを生じる箇所をいう。
このようにして、図２（Ｄ）に示されるように配線パターン層同士が重なり合う部位には絶縁性接着層７とさらに絶縁層５が設けられることによって配線パターン層間の絶縁がより確実となる。以下、上記の操作を繰り返すことによって多層プリント配線板が製造される。
【００２１】
絶縁層は、次の転写操作を行う転写用原版に上記と同様にして絶縁層を形成しておき、配線パターン層とともに転写する方法、あるいは、転写された配線パターン層上の該当部位に電着によって予め絶縁層を形成してから次の転写を行う方法等によって形成することができる。
絶縁層を形成する材料は、電着法により形成される膜によって絶縁性が確保されるものであれば、特に制限はないが、より好適な材料としてはポリイミド樹脂、エポキシ樹脂等が挙げられる。
【００２２】
以上のようにして、加工基板の一例として図３（Ａ）に示されるリードフレーム上に転写、形成された配線パターン層の例の部分拡大図を図３（Ｂ）及び（Ｃ）の（１）に示す。また、図３（Ｂ）及び（Ｃ）の（２）にはワイヤーボンディングされた状態を示している。
【００２３】
【実施例】
以下に実施例を挙げて本発明をさらに具体的に説明する。特に断りのない限り以下では部及び％は重量基準である。
【００２４】
実施例１
（１）転写用原版の作製
表面を研磨した０．１５ｍｍ厚さのＳＵＳ製導電性基板上にポジ型フォトレジスト（東京応化工業（株）製 ＰＭＥＲ Ｐ−ＡＲ９００）を約１０μｍの厚さに塗布し、乾燥させた。その後、所定のパターンを有するマスクを用い、密着露光、現像、水洗、乾燥を行い、転写用原版を得た。
【００２５】
（２）転写用原版における導電性層の形成
上記の導電性基板を無酸素銅電極と対向させて下記の組成のピロ燐酸銅めっき浴（ｐＨ８．６、液温５５℃）中に浸漬し、該導電性基板を直流電源の陽極に、該電極を陰極にそれぞれ接続し、３Ａ／ｄｍ２ の電流密度で５分間通電した。その結果、該導電性基板の該絶縁膜で覆われていない導電性基板の露出部に厚さ１０μｍの銅めっき薄膜からなる導電性層を形成させた。
【００２６】
ピロ燐酸銅めっき浴の組成
ピロ燐酸銅 ９４ｇ／リットル
ピロ燐酸カリウム ３４０ｇ／リットル
アンモニア水 ３ｇ／リットル
【００２７】
（３）転写用原版における絶縁性接着層の形成
（ｉ）電着液の調製
ビスフェノールＡのジグリシジルエーテル（エポキシ当量９１０）１０００部を攪拌下に７０℃に保ち、これにエチレングリコールモノエチルエーテル４６３部を溶解させ、さらにジエチルアミン８０．３部を加えて１００℃で２時間反応させ、アミンエポキシ付加物（Ａ）を得た。
一方、コロネートＬ（日本ポリウレタン（株）製 ポリイソシアネート：ＮＣＯ含有量１３％、不揮発分７５％）８７５部にジブチル錫ラウレート０．０５部を加えて５０℃に加熱し、２−エチルヘキサノール３９０部を加えて１２０℃で９０分間反応させた。得られた反応混合物をエチレングリコールモノエチルエーテル１３０部で希釈した（Ｂ）。
成分Ａ１０００部、成分Ｂ４００部からなる混合液を氷酢酸３０部で中和し、次いで、脱イオン水５７０部で希釈し、不揮発分５０％の樹脂液Ｃを調整した。
樹脂液Ｃ１２００．２部、脱イオン水５８３．３部及びジブチル錫ラウレート２．４部を混合して絶縁性接着層形成用電着液を調整した。
【００２８】
（ｉｉ）電着
（２）で作製した導電層を有する導電性基板を白金電極と対向させて上記の電着液中に浸漬し、該導電性基板を直流電源の陽極に、白金電極を陰極にそれぞれ接続し、５０Ｖの電圧で１分間の電着を行った。８０℃で１０分間乾燥して、剥離性導電層の上に厚さ２０μｍの絶縁性接着層が形成され転写用原版を得た。
【００２９】
（４）リードフレームへの転写
上記で得られた転写用原版を厚さ０．２ｍｍの４２アロイ材を用いたリードフレーム上に、８０℃、圧力１０ｋｇｆ／ｃｍ２ の条件で圧着し、剥離して転写を行ったところ、パターンは全て転写された。
また、転写後の導電性基板を用いて上記の（１）〜（４）による転写用部材の作製、転写を繰り返したが、いずれの場合も転写率に変化は見られず、導電性基板の再利用が可能であることが立証された。
【００３０】
【発明の効果】
以上の本発明によれば、低コストで高密度の加工基板を用いた多層プリント配線板が提供される。本発明の多層プリント配線板を用いて高密度ＩＣパッケージを低コストで製造することができる。また、転写によって配線パターン層を形成するので、従来のリードフレーム等の加工基板を使用した多層プリント配線板以上に配線の自由度を大きくすることができる。
【図面の簡単な説明】
【図１】本発明の転写用原版の製造過程説明する概略図である。
【図２】本発明の転写を説明する概略図である。
【図３】リードフレームへの転写を説明する概略図である。
【符号の説明】
１：加工基板
２，６：導電性層
３，７：絶縁性接着層
４：第１層目の配線パターン層
５：絶縁層
８：第２層目の配線パターン層
１１：導電性基板
１１ａ：非マスク層
１２：フォトレジスト層
１２′：マスクパターン層
Claims (2)
- 導電性基板上に導電性層とその上に積層された絶縁性接着層とを有する配線パターン層を設けた転写用原版を複数作製し、次に、多層プリント配線板用の加工基板の一方の面に前記転写用原版を圧着し、前記転写用原版を剥離することにより該加工基板に配線パターン層を転写し、転写された配線パターン層上の次の該転写操作により配線パターン層の重なりが予定される部位に絶縁層を形成する操作を順次繰り返すことを特徴とする多層プリント配線板の製造方法。
- 該加工基板がリードフレームである請求項１に記載の多層プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21908096A JP3617880B2 (ja) | 1996-08-02 | 1996-08-02 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21908096A JP3617880B2 (ja) | 1996-08-02 | 1996-08-02 | 多層プリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050923A JPH1050923A (ja) | 1998-02-20 |
| JP3617880B2 true JP3617880B2 (ja) | 2005-02-09 |
Family
ID=16729955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21908096A Expired - Fee Related JP3617880B2 (ja) | 1996-08-02 | 1996-08-02 | 多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617880B2 (ja) |
-
1996
- 1996-08-02 JP JP21908096A patent/JP3617880B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1050923A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1319157C (zh) | 多层电路板和半导体装置 | |
| TWI392426B (zh) | A multilayer printed wiring board, and a multilayer printed wiring board | |
| KR100427794B1 (ko) | 다층 배선 기판의 제조 방법 | |
| EP3557957B1 (en) | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate | |
| JP2007165816A (ja) | プリント配線基板、その製造方法およびその使用方法 | |
| JP2006093650A (ja) | 無電解ニッケルメッキを用いたパッケージ基板の製造方法 | |
| US6515233B1 (en) | Method of producing flex circuit with selectively plated gold | |
| JP2007165810A (ja) | 多層プリント配線板およびその製造方法 | |
| US6383401B1 (en) | Method of producing flex circuit with selectively plated gold | |
| JP2000349435A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| WO2004073370A1 (ja) | 多層基板およびその製造方法 | |
| JP3617880B2 (ja) | 多層プリント配線板の製造方法 | |
| JP3735395B2 (ja) | 配線パターン層およびその製造方法 | |
| JP2002290048A (ja) | 多層回路基板におけるビア形成方法 | |
| JP2005217216A (ja) | 半導体装置用両面配線テープキャリアおよびその製造方法 | |
| JP3469620B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP4287000B2 (ja) | 多層配線基板とその製造方法 | |
| JPH11251754A (ja) | 多層プリント配線板 | |
| JP2919817B2 (ja) | プリント配線板の製造方法 | |
| JP3828205B2 (ja) | 転写用部材の製造方法及び転写用部材 | |
| JP2001203464A (ja) | ビルドアップ多層プリント配線板及びその製造方法 | |
| JPH10335779A (ja) | パターン形成方法 | |
| JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
| JPH1051140A (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 | |
| JP3265366B2 (ja) | 多層プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040420 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040518 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040817 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041105 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20071119 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091119 |
|
| LAPS | Cancellation because of no payment of annual fees |