WO1999034654A1 - Multilayer printed wiring board - Google Patents

Multilayer printed wiring board Download PDF

Info

Publication number
WO1999034654A1
WO1999034654A1 PCT/JP1998/005397 JP9805397W WO9934654A1 WO 1999034654 A1 WO1999034654 A1 WO 1999034654A1 JP 9805397 W JP9805397 W JP 9805397W WO 9934654 A1 WO9934654 A1 WO 9934654A1
Authority
WO
Grant status
Application
Patent type
Prior art keywords
layer
baiahoru
formed
wiring board
printed wiring
Prior art date
Application number
PCT/JP1998/005397
Other languages
English (en)
French (fr)
Inventor
Seiji Shirai
Kenichi Shimada
Motoo Asai
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Other shape and layout details not provided for in H05K2201/09009 - H05K2201/09209; Shape and layout details covering several of these groups
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions ; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Description

明 細 書 多層プリント配線板 技術分野

この発明は、 下層のバイァホールの直上に上層のバイァホールを形成するフ ィルドビア構造を有する多層プリント配線板に関するものである。 背景技術

いわゆるビルドアップ多層プリント配線板においては、 第 2 0図 (A) に示 すようにバイァホール 6 5 0によって、 下層の導体回路 6 3 4と上層の導体回 路 6 5 2とが電気的に接続されている。 該バイァホール 6 5 0は、 層間樹脂絶 縁層 6 4 0に穿設された開口部 6 4 2の内面にめっき膜 6 4 8を設けることに より形成されている。 このバイァホール 6 5 0を形成するめつき層 6 4 8の内 側には、 上層の層間樹脂絶縁層 6 6 0を形成する樹脂 6 6 0 aが充填されてい る。 このため、 該バイァホール 6 5 0の上層にバイァホ一ルを図中点線に示す ように形成すると、 めっき層 6 4 8の内側に充填された樹脂 6 6 0 aにより両 バイァホール間の接続が困難と成る。

このため、 バイァホールの上にバイァホールを形成する際、 即ち、 高密度化 を図るため、 配線を介さずバイァホールにバイァホ一ルを直接接続するときに は、 第 2 1図 (I ) に示すように層間樹脂絶縁層 5 4 0の開口部 5 4 2をめつ き 5 4 8にて充填するいわゆるフィルドビア構造により多層プリント配線板を 形成している。 係る技術が本出願人に係る特開平 2— 1 8 8 9 9 2号、 特開平 3— 3 2 9 8号、 特開平 7— 3 4 0 4 8号に開示されている。

このバイァホールの上にバイァホールを形成する方法について第 2 0図 ( B ) 〜第 2 1図 (I ) を参照して説明する。

先ず、 表面に導体回路 5 3 4を形成した基板 5 3 0の上下面に下層層間樹脂 絶縁層を形成する樹脂 5 4 0を塗布する (第 2 0図 (B ) 参照) 。 そして、 該 層間樹脂絶縁層 5 4 0にバイァホールを形成するための開口部 5 4 2を形成す る (第 2 0図 (C ) 参照) 。 引き続き、 基板 5 3 0の表面に均一に無電解めつ き膜 5 4 4を析出させた後に、 レジスト層 5 4 6を形成する (第 2 0図 (D ) 参照) 。 そして、 該レジスト層 5 4 6の非形成部に電解めつき膜 5 4 8を析出 させることで、 バイァホール 5 5 0及び導体回路 5 5 2を形成する (第 2 0図 ( E ) 参照) 。 その後、 レジスト層 5 4 6及びレジスト層の下層の無電解めつ き膜 5 4 4を剥離してから、 基板 5 3 0の表面に上層の層間樹脂絶縁層となる 樹脂 5 6 0を塗布する (第 2 1図 (F ) 参照) 。 そして、 フォトエッチングに より該層間樹脂絶縁層 5 6 0にバイァホールを形成するための開口部 5 6 2を 形成する (第 2 1図 (G) 参照) 。 引き続き、 基板 5 3 0の表面に均一に無電 解めつき膜 5 6 4を析出させた後に、 レジスト層 5 6 6を形成し、 該レジスト 形成 5 6 6の非形成部に電解めつき膜 5 6 8を析出させる (第 2 1図 (H) 参 照) 。 最後に、 レジスト層 5 6 6及びレジスト層の下層の無電解めつき膜 5 6 4を剥離することで、 上層バイァホール 5 7 0及び導体回路 5 7 2を完成する (第 2 1図 (I ) 参照) 。

しかしながら、 上述した製造方法に係る多層プリント配線板においては、 下 層のバイァホール 5 5 0と上層のバイァホール 5 7 0との接続信頼性が低かつ た。 この原因を本発明者が研究したところ、 第 2 0図 (E ) に示すように、 層 間樹脂絶縁層 5 4 0に形成された開口部 5 4 2に電解めつき 5 4 8を析出させ た際に、 バイァホール 5 5 0の中央部に窪み 5 5 0 aができるためであるとの 知見を得た。 即ち、 第 2 1図 (F ) に示すよう該バイァホール 5 5 0上に上層 の層間樹脂絶縁層と成る樹脂 5 6 0を塗布した際に、 該窪み 5 5 0 aの上の樹 脂 5 6 0の厚み h 1と、 該窪み 5 5 0 a以外の部位における厚み h 2とが異な るため、 第 2 1図 (G) に示すようにフォトエッチングにより該層間樹脂絶縁 層 5 6 0にバイァホールを形成するための開口部 5 6 2を形成した際に、 窪み 5 5 0 a内に榭脂 5 6 0 aが僅かに残る。 即ち、 第 2 1図 (I ) に示すように 該樹脂 5 6 0 aにより絶縁されるため、 下層バイァホール 5 5 0と上層バイァ ホール 5 7 0との接続信頼性が低下していることが分かった。

また、 上述した窪み 5 5 0 a内の樹脂 5 6 0 a以外にも酸化被膜により下層 のバイァホール 5 5 0と上層のバイァホール 5 7 0との接続信頼性が低下して いることが分かった。 即ち、 第 2 0図 (E ) に示すように電解めつき層 5 4 8 により下層バイァホール 5 5 0を形成した際に、 該下層バイァホール 5 5 0の 表面に酸化皮膜が形成される。 ここで、 第 2 1図 (J ) に示すように、 上層層 間樹脂絶縁層 5 6 0は、 熱収縮を繰り返す際に該下層バイァホール 5 0と上層 バイァホール 7 0とを引き離す方向に応力を加わえる。 この際に、 下層バイァ ホール 5 5 0と上層バイァホール 5 7 0との界面、 即ち、 下層バイァホール 5 5 0の表面に酸化皮膜が形成されていると、 該下層バイァホール 5 5 0の表面 と上層バイァホール 5 7 0の下面とが分断され、 下層バイァホール 5 5 0と上 層バイァホール 5 7 0との電気接続が断たれることが分かった。

フルドビア構造の多層プリント配線板に於いては更に問題がある。 第 2 1図 ( J ) を参照して上述したフィルドビア構造のバイァホール 5 5 0、 5 7 0に おいて、 上端面に窪み 5 5 0 a、 5 7 0 aができるため、 基板表面の平滑性が 損なわれ、 I Cチップ等を載置する際の実装信頼性が低下することがある。 係 る課題に対応し基板の平滑性を高めるため、 本出願人は、 バイァホールの上端 面を平滑にすることを案出した。 即ち、 第 2 2図 (D ) に示すように下層バイ ァホール 5 5 0と、 上層バイァホール 5 7 0との上端面を平坦にすることで、 基板を平滑化することを試みた。 ここで、 第 2 2図 (E ) は、 第 2 2図 (D ) の E— E横断面、 即ち、 層間樹脂絶縁層 5 4 0上に形成された導体層を示して おり、 第 2 2図 (D) は、 第 2 2図 (E ) の D— D線に沿った縦断面を示して いる。

しかし、 このバイァホールの上面を平坦にしても、 第 2 2図 (E ) 中に示す ように導体パターン 5 5 2とプレーン層 5 5 3とが併存する導体層を有する多 層プリント配線板においては、 第 2 2図 (D) に示すように、 プレーン層 5 5 3の上側の層間樹脂絶縁層 5 6 0が隆起するため、 やはり基板表面を平坦化で きないことが判明した。

このプレーン層 5 5 3の上層の隆起する理由について、 該多層プリント配線 板の製造工程を示す第 2 2図 (A) 、 第 2 2図 (B ) 、 第 2 2図 (C ) 、 第 2 2図 (D ) を参照して説明する。 第 2 2図 (A) に示すように、 下層層間樹脂 絶縁層 5 4 0の上面には、 第 2 2図 (E ) を参照して上述したように導体パ夕 —ン 5 5 2及びプレーン層 5 5 3が共に形成されている。 ここで、 第 2 2図 ( B ) に示すように上層の層間樹脂絶縁層を形成するために、 基板表面に層間 樹脂絶縁層となる樹脂 5 6 0をロールコ一夕等で塗布する。 この際に、 樹脂 5 6 0を均一の厚みとなるようにしても、 プレーン層 5 5 3の上側の厚みが厚く なった。 この理由として、 導体パターン 5 5 2及び導体パターン 5 5 2に接続 されるバイァホール 5 5 O A (第 2 2図 (E ) 参照) の周囲は、 該導体パター ン 5 5 2とバイァホール 5 5 O Aとの間に樹脂 5 6 0が入り込めるため、 該部 分は平滑にできる。 これに対して、 プレーン層 5 5 3の上は、 樹脂 5 6 0を逃 がすことができないため、樹脂(層間樹脂絶縁層)が膨らむものと考えられる。 引き続き、 第 2 2図 (C ) に示すように樹脂 5 6 0に上層のバイァホールを 形成するための開口部 5 6 2を形成する。 その後、 第 2 2図 (D ) に示すよう に該開口部 5 4 2にめつき 5 6 8を充填することにより、 上層バイァホール 5 7 0を形成する。

、更に、 バイァホールの上端面を平滑化した第 2 2図 (D ) に示す多層プリン ト配線板においては、層間樹脂絶縁層 5 6 0が剥離し易いという課題があった。 即ち、 樹脂から成る層間樹脂絶縁層 5 6 0は、 樹脂からなる層間樹脂絶縁層 5 4 0に対して接着性が高い反面、 金属からなる導体パターン 5 5 2、 バイァホ ール 5 5 0 A、 プレーン層 5 5 3に対しては接着性が低い。 ここで、 導体パタ ーン 5 5 2及びバイァホール 5 5 0 Bの周囲は、 該上層層間樹脂絶縁層 5 6 0 が、 下層の層間樹脂絶縁層 5 4 0と直接接触しているため、 強固に密着してい る。 これに対して、 プレーン層 5 5 3においては、該層間樹脂絶縁層 5 6 0が、 下層の層間樹脂絶縁層 5 4 0に接触することができないため、 接着性に問題を 生じ、 これが層間樹脂絶縁層 5 6 0の剥離の原因となっていた。 なお、 第 2 1 図 (J ) を参照して上述した多層プリント配線板においては、 係る剥離の問題 が生じない。 これはは、 プレーン層に形成されるバイァホールにも窪みが形成 さ、 該窪みが層間樹脂絶縁層に対してアンカ一効果を発揮するためと考えられ る。

一方、 パッケージ基板等のプリント配線板の表面には、 載置される I Cチッ プ等の電子部品と電気的に接続を取るために、 半田バンプが配設される。 この 半田バンプは、 基板表面の導体回路上に形成される他、 集積度を高める等の目 的から、 バイァホールに直接形成されることがある。 このプリント配線板への 半田バンプの形成について、 第 2 3図を参照して説明する。

第 2 3図 (A) は、 従来技術に係る多層プリント配線板 5 1 0の断面を示し ている。 該多層プリント配線板は、 コア基板 5 3 0の上層及び下層に複数の層 間樹脂絶縁層 5 4 0, 5 6 0を介在させて導体回路 5 3 4 , 5 5 2、 5 7 2を 形成してなる。 最外層の層問樹脂絶縁層 5 6 0には、 バイァホール用の開口部

5 6 2が穿設され、 該開口部 5 6 2には、 銅メツキからなるバイァホール 5 7 0が形成されている。 そして、 該バイァホール 5 7 0によって層間樹脂絶縁層

5 6 0の下層の導体回路 5 5 2との接続が取られている。 最外層の層間樹脂絶 縁層 5 6 0には、 所定径の開口 5 8 1の穿設されためっきレジスト 5 8 0が形 成されている。

ここで、 該多層プリント配線板 5 1 0に半田バンプを形成する際には、 第 2 3図 (B ) に示すように、 多層プリント配線板 5 1 0にメタルマスク 5 9 8を 載置し、 めっきレジスト 5 8 0の各開口 5 8 1、 5 8 1、 5 8 1に半田ぺ一ス トを印刷する。 ここで、 該メタルマスク 5 9 8には、 めっきレジスト 5 8 0の 開口 5 8 1の各位置に対応させて、開口 5 9 8 a、 5 9 8 bが形成されている。 ここで、 バイァホール 5 7 0に対応させた開口 5 9 8 bは、 相対的に大径に形 成され、 反対に、 導体回路 5 7 2に対応させた開口 5 9 8 aは、 相対的に小径 に形成されている。 これにより、 バイァホール 5 7 0側へより多くの半田ぺー ストを印刷できるようにしてある。

半田ペーストを印刷した後、 加熱炉に多層プリント配線板 5 1 0を通過させ ることにより、 半田ペーストをリフローし、 第 2 3図 (C) に示すように半田 バンプ 5 8 8を完成させる。 その後、 リフロー時に半田から流れ出したフラッ クスを洗浄する。 そして、 第 2 3図 (D) に示すように多層プリント配線板 5 1 0に I Cチップ 5 9 0を、 該 I Cチップ 5 9 0の半田パッド 5 9 2が多層プ リント配線板 5 1 0側の半田バンプ 5 8 8と対応するように載置し、 加熱炉を 通過させることで該半田パッド 5 8 8を溶融し、 多層プリント配線板 5 1 0と I Cチップ 5 9 0との電気接続を取る。 その後、 リフロー時に半田から流れ出 したフラックスを洗浄する。

しかしながら、 上述した多層プリント配線板においては、 I Cチップとの接 続が適正に取れないことがあった。 即ち、 第 2 3図 (C ) に示すように凹状の バイァホール 5 7 0上に形成される半田バンプ 5 8 8の高さ h 3と、 平板状の 導体回路 5 7 2上に形成される半田バンプ 5 8 8の高さ h 4とを同一にするこ とが困難なため、 第 2 3図 (D) に示すように、 多層プリント配線板 5 1 0側 の半田パッド 5 8 8のいずれかが I Cチップ 5 9 0側の半田パッド 5 9 2と適 切に接続できないことがあった。

また、 第 2 3図 (B ) を参照して上述したようにメタルマスクは、 径の異な る開口 5 9 8 a、 5 9 8 bを、 めっきレジスト 5 8 0の開口 5 8 1の各位置に 対応させて穿設する必要があるため、 調整が困難であった。 更に、 上述したよ うに半田バンプを形成するために半田をリフローした後、 及び、 該半田バンプ と I Cチップの半田パッドとの接続をリフローにより行った後に、 半田から出 たフラックスを洗浄する必要がある。 しかし、 バイァホール 5 7 0内へ半田を 充填させているため、 半田の量が増大し滲み出るフラックスの量が多くなり、 完全に洗浄することが難かった。 このため、 清浄後もフラックスが残留し、 配 線の短絡等の原因となることがあった。 また更に、 上記リフローの際に、 多層 プリン卜配線板 5 1 0に反りが発生し、 I Cチップ 1 9 0との間の実装信頼性 が低下することがあった。

本発明は、 上述した課題を解決するためになされたものであり、 その目的と するところは、 バイァホールとバイァホールとの間の接続信頼性に優れたフィ ルドビア構造を有する多層プリント配線板を提供することにある。

本発明の目的とするところは、 基板表面を平坦に形成し得ると共に層間樹脂 絶縁層のデラネーションの発生させない多層プリント配線板を提供することに ある。

本発明の目的とするところは、 半田バンプの接続信頼性に優れた多層プリン ト配線板を提供することにある。 発明の開示

上述した目的を達成するため本発明は、 層間樹脂絶縁層と導体回路とを交互 に積層してなる多層プリント配線板において、

下層の層間樹脂絶縁層には開口部が設けられ、 該開口部にはめつき層が充填 されて表面の平坦な下層バイァホールが形成され、 当該下層バイァホールの上 層側に上層バイァホールが形成されてなることを技術的特徴とする。

本発明においては、 下層バイァホールの上層側の層間樹脂絶縁層に上層バイ ァホールを形成するための開口を形成する際に、 下層バイァホールの表面が平 坦であるため、 樹脂の残ることがない。 このため、 下層バイァホールと上層バ ィァホールとの接続信頼性を確保できる。 更に、 下層バイァホールの表面が平 坦であるため、 上層バイァホールを重ねて形成しても、 多層プリント配線板の 表面の平滑性を損なうことがない。

本発明の好適な態様において、 下層バイァホールの表面は、 粗化処理されて いるため、 該表面に酸化皮膜が形成されたとしても、 下層バイァホールと上層 バイァホールとの接続信頼性を保つことができる。

本発明の好適な態様においては、 下層の層間樹脂絶縁層の開口部の側面が粗 化処理されているため、 該開口部内に形成されるバイァホールとの密着性を高 めることができる。

本発明の好適な態様においては、 上層バイァホール及び導体回路の表面が粗 化処理されているため、 該上層バイァホール及び導体回路の上に形成される半 田パッド或いは層間樹脂絶縁層との間の密着性を高めることができる。

本発明の好適な態様においては、 下層の層間樹脂絶縁層が、 熱可塑性樹脂と 熱硬化性樹脂の複合体又は主として熱可塑性樹脂からなり、 靱性が高いため、 該層間樹脂絶縁層の開口部にバイァホール用のめっきを充填しても、 層間樹脂 絶縁層にクラックが発生し難い。

本発明の好適な態様においては、 バイァホール径:層層間樹脂絶縁層の厚み の比が 1を越える。即ち、めっきによりバイァホールを形成する工程において、 バイァホールを形成する開口部は、 開口径に対して深みが深過ぎないので、 め つき液が該開口部内に十分に回り込み、 効率的にバイァホールをめつきにて形 成できる。 他方、 バイァホール径:層層間樹脂絶縁層の厚みの比は 4以下に設 定される。 即ち、 めっきによりバイァホールを形成する工程において、 バイァ ホールを形成する開口部の開口径が深みに対して広すぎないので、 めっき時間 を調整することで、 バイァホールの表面を平滑に形成することができる。

上述した目的を達成するため本発明は、 層間樹脂絶縁層と導体回路とを交互 に積層してなる多層プリント配線板において、

下層の層間樹脂絶縁層には開口部が設けられ、 該開口部にはめつき層が充填 されて下層バイァホールが形成され、 当該下層バイァホ一ルの表面の粗化層を 介して上層バイァホールが形成されてなることを技術的特徴とする。

本発明においては、 下層のバイァホールと上層のバイァホールとが、 下層バ ィァホールの表面に形成された粗化層を介して接続されているため、 該下層バ ィァホールの表面に酸化皮膜が形成されたとしても、 下層バイァホールと上層 バイァホールとの接続信頼性を保つことができる。

本発明の好適な態様において、 下層バイァホールの中央部に窪みが形成され ているため、 該窪みに垂直に粗化層が設けられている。 このため、 下層バイァ ホールと上層バイァホールとを強固に接続し、 下層バイァホールと上層バイァ ホールとの接続信頼性を保つことができる。

本発明の好適な態様においては、 下層の層間樹脂絶縁層の開口部の側面が粗 化処理されているため、 該開口部内に形成されるバイァホールとの密着性を高 めることができる。

本発明の好適な態様においては、 上層バイァホール及び導体回路の表面が粗 化処理されているため、 該上層バイァホール及び導体回路の上に形成される半 田パッド或いは層間樹脂絶縁層との間の密着性を高めることができる。

本発明の好適な態様においては、 下層の層間樹脂絶縁層が、 熱可塑性樹脂と 熱硬化性樹脂の複合体又は主として熱可塑性樹脂からなり、 靱性が高いため、 該層間樹脂絶縁層の開口部にバイァホール用のめっきを充填しても、 層間樹脂 絶縁層にクラックが発生し難い。

本発明の好適な態様においては、 バイァホール径:層層間樹脂絶縁層の厚み の比が 1を越える。即ち、めっきによりバイァホールを形成する工程において、 バイァホールを形成する開口部は、 開口径に対して深みが深過ぎないので、 め つき液が該開口部内に十分に回り込み、 効率的にバイァホールをめつきにて形 成できる。

上述した目的を達成するため本発明は、 層間樹脂絶縁層と導体層とを交互に 積層してなる多層プリント配線板において、

前記導体層の内の少なくとも 1層が、 バイァホールに接続される導体パ夕一 ンとバイァホールを内部に有するプレーン層とを有し、

前記導体パターンに接続されるバイァホールは、 めっき層が充填されて表面 が平坦に形成され、 前記プレーン層内に備えられたバイァホールは、 めっき層 が充填され表面に窪みが形成されていることを技術的特徴とする。

本発明においては、 プレーン層内に備えられたバイァホールに窪みが形成さ れており、 該窪みがァンカ一となってプレーン層と上層の層間樹脂絶縁層との 密着性を高めるため、 該層間樹脂絶縁層に剥離が生じ難い。 また、 製造工程に おいてプレーン層の上層の層間樹脂絶縁層を形成する樹脂を塗布する際に、 プ レーン層のバイァホールの窪み内へ樹脂を逃がすこができ、 当該層間樹脂絶縁 層、 即ち、 多層プリント配線板の表面を平坦に形成することができる。 このた め、 I Cチップ等を載置する際の実装信頼性を高めることが可能となる。他方、 導体パターンに接続されるバイァホールの表面が平坦であるため、 該バイァホ ールの上層にバイァホールを重ねて形成しても、 多層プリント配線板の表面の 平滑性を損なうことがない。

本発明の好適な態様においては、 層間樹脂絶縁層の開口部の側面が粗化処理 されているため、 該開口部内に形成されるバイァホールとの密着性を高めるこ とができる。

本発明の好適な態様において、 バイァホールを内部に有するプレーン層の表 面は、 粗化処理されているため、 上層の層間樹脂絶縁層との密着性を高めるこ とができる。

本発明の好適な態様においては、 プレーン層内に備えられるバイァホールの 窪みの深さは、 5 m以上であるため十分なアンカー効果を発揮し、 プレーン 層と上層の層間樹脂絶縁層との密着性を高め、 該層間樹脂絶縁層に剥離を生じ させない。 また、 製造工程において、 プレーン層の上層の層間樹脂絶縁層を形 成する樹脂を塗布する際に、 該プレーン層のバイァホールの窪み内へ樹脂を逃 がすことにより、 当該層間樹脂絶縁層を平坦に形成することができる。 他方、 プレーン層内に備えられたバイァホールの窪みの深さは、 5 0 /i m以下にする ことで、 導体パターンに接続されるバイァホールの表面を平坦にすることが可 能となる。

本発明の好適な態様において、 プレーン層の面積は、 0 . 0 1〜1 O d m2で あるため、 該プレーン層内に備えられたバイァホールの充填されためつき表面 に窪みを形成すると共に、 導体パターンに接続されるバイァホールの充填され ためつき表面を平坦に形成することが可能になる。 上述した目的を達成するため本発明は、 層間樹脂絶縁層と導体回路とを交互 に積層してなる多層プリント配線板において、

最外層の眉間樹脂絶縁層上に配設された導体回路上に形成された半田バンプ と、

該最外層の層間樹脂絶縁層に穿設された開口部にめっき層が充填されて成る バイァホール上に形成された半田バンプと、

を備えることを技術的特徴とする。

本発明においては、 開口部にめっきを充填することで、 バイァホールの表面 の高さを、半田バンプの形成される導体回路の高さと等しくしてある。従って、 バイァホールと導体回路とに同量の半田べ一ストを印刷することで、 当該バイ ァホールに形成される半田バンプと、 導体回路に形成される半田バンプとの高 さを等しくすることができる。 このため、 半田バンプの接続信頼性を高めるこ とができる。

本発明の好適な態様において、 バイァホールの中央部に窪みが形成されてい るため、 バイァホールと半田バンプとを強固に接続し、 半田バンプの接続信頼 性を高めることができる。

本発明の好適な態様においては、 最外層の層間樹脂絶縁層の開口部の側面が 粗化処理されているため、 該開口部内に形成されるバイァホールとの密着性を 高めることができる。

本発明の好適な態様においては、 バイァホール及び導体回路の表面が粗化処 理されているため、 該バイァホール及び導体回路の上に形成さた半田バンプと の間の密着性を高めることができる。

本発明の好適な態様においては、めっきを充填してなるバイァホール表面に、 貴金属を介して半田バンプが形成されているため、 銅等からなるバイァホール 表面と半田バンプとの間に、 酸化被膜が形成されず、 バイァホールと半田バン プとの密着性を高めることができる。

図面の簡単な説明

第 1図は、 本発明の第 1実施形態に係る多層プリント配線板を示す断面図で ある。

第 2図〜第 6図は、 本発明の第 1実施形態に係る多層プリント配線板の製造 工程を示す図である。

第 7図は、 本発明の第 2実施形態に係る多層プリント配線板を示す断面図で ある。

第 8図〜第 1 0図は、 本発明の第 2実施形態に係る多層プリント配線板の製 造工程を示す図である。

第 1 1図は、 本発明の第 3実施形態に係る多層プリント配線板を示す断面図 である。

第 1 2図は、 第 1 1図の B— B横断面を示す断面図である。

第 1 3図〜第 1 6図は、 本発明の第 3実施形態に係る多層プリント配線板の 製造工程を示す図である。

第 1 7図は、 本発明の第 4実施形態に係る多層プリント配線板を示す断面図 である。

第 1 8図は、 本発明の第 4実施形態に係る多層プリント配線板の製造工程を 示す図である。

第 1 9図は、 本発明の第 4実施形態の改変例に係る多層プリント配線板を示 す断面図である。

第 2 0図 (A) は、 従来技術に係る多層プリント配線板の断面図であり、 第 2 0図 (B ) 、 第 2 0図 (C) 、 第 2 0図 (D) 、 第 2 0図 (E ) は、 従来技 術に係る多層プリント配線板の製造工程を示す図である。

第 2 1図 (F ) 、 第 2 1図 (G) 、 第 2 1図 (H) 、 第 2 1図 (I ) 、 第 2 1図(J ) は、従来技術に係る多層プリント配線板の製造工程を示す図である。 第 2 2図 (A) 、 第 2 2図 (B ) 、 第 2 2図 (C) 、 第 2 2図 (D ) は、 従 来技術に係る多層プリント配線板の製造工程を示す図である。 第 2 2図 (E ) は、 第 2 2図 (D) の E— E断面を示す図である。

第 2 3図 (A) 、 第 2 3図 (B ) 、 第 2 3図 (C) 、 第 2 3図 (D) は、 従 来技術に係る多層プリント配線板の製造工程を示す図である。 発明を実施するための最良の形態 本発明の第 1実施形態に係る多層プリント配線板の構成について、 多層プリ ント配線板の断面を示す第 1図を参照して説明する。 図中に示す多層プリン卜 配線板 1 0は、 上面に図示しない I Cチップのバンプ側に接続するための半田 バンプ 8 8 Uが設けられ、 下面側に図示しないマザ一ボードのバンプに接続す るための半田バンプ 8 8 Dが配設され、 該 I Cチップ一マザ一ボード間の信号 等の受け渡しの役割を果たすパッケージ基板として構成されている。

多層プリント配線板 1 0のコア基板 3 0の上面側上層及び下面側上層 (ここ で、 上層とは基板 3 0を中心として上面については上側を、 基板の下面につい ては下側を意味する) には、 グランド層となる内層銅パターン 3 4、 3 4が形 成されている。 また、 内層銅パターン 3 4の上層には、 下層層間樹脂絶縁層 4 0を介在させて信号線を形成する導体回路 5 2、 又、 該層間樹脂絶縁層 4 0を 貫通して下層バイァホール 5 0が形成されている。 下層バイァホール 5 0及び 導体回路 5 2の上層には、 上層層間樹脂絶縁層 6 0を介して最外層の導体回路 7 2、 及び該上層層間樹脂絶縁層 6 0を貫通する上層バイァホール 7 0が形成 されている。

上面側の該導体回路 7 2、 上層バイァホール 7 0には半田バンプ 8 8 Uを支 持する半田パッド 8 6 Uが形成されている。 ここで、 I Cチップ側の半田パッ ド 8 6 Uは、 直径 1 3 3 mに形成されている。 他方、 下面側の該導体回路 7 2、 上層バイァホール (図示せず) には半田バンプ 8 8 Dを支持する半田パッ ド 8 6 Dが形成されている。 ここで、 マザ一ボード側の半田パッド 8 6 Dは、 直径 6 0 0 mに形成されている。

該多層プリント配線板 1 0においては、 下層バイァホール 5 0の表面が平坦 であるため、 下層バイァホール 5 0と上層バイァホールと 7 0の接続信頼性を 確保でき、 多層プリント配線板の表面の平滑性を損なうことがない。 即ち、 第 2 1図 (I ) を参照して上述した従来技術に係るフィルドビア構造の多層プリ ント配線板においては、下層バイァホール 1 5 0に窪み 1 5 0 aが出きるため、 該窪み 1 5 0 aに絶縁体である樹脂 1 6 0 aが残り、 下層バイァホ一ル 1 5 0 と上層バイァホール 1 7 0との接続信頼性を低下させていた。 これに対して、 第 1図中に示すように本実施形態の多層プリント配線板 1 0においては、 下層 バイァホール 5 0の表面が平坦であるため、 下層バイァホール 5 0と上層バイ ァホールと 7 0との間に樹脂が介在せず接続信頼性を確保できる。 また、 第 2 1図 (I ) に示す従来技術に係る多層プリント配線板においては、 上層バイァ ホール 1 7 0に窪み 1 7 0 aができるので、 基板の平滑性を損なわしめていた が、 本実施形態の多層プリント配線板 1 0では、 基板表面を平滑に形成するこ とができるため、 該多層プリント配線板 (パッケージ基板) に載置される I C チップの実装信頼性を高めることが可能となる。

銅からなるバイァホール 5 0と、 該バイァホール 5 0の形成された樹脂から なる層間樹脂絶縁層 4 0との間には、 両者の熱膨張率の違いから熱収縮の際に 大きな応力が加わる。 ここで、 第 2 0図 (A) を参照して上述した従来技術に 係る内側に樹脂 2 6 0 aを充填する構成のバイァホール 2 5 0においては、 発 生した応力を銅めつき 2 4 8内部の樹脂 2 6 0 a側へ逃がすことができた。 こ れに対して、 本実施形態の多層プリント配線板 1 0においては、 層間樹脂絶縁 層 4 0、 6 0の開口部 4 2、 6 2にバイァホール用の電解銅めつき 4 8、 6 8 を充填してあるため、 内側へ応力を逃がすことができない。 このため、 該多層 プリント配線板 1 0においては、 下層層間樹脂絶縁層 4 0及び上層層間樹脂絶 縁層 6 0に、靱性の高い熱可塑性樹脂と熱硬化性樹脂の複合体を用いることで、 該応力によるクラックの発生を防止している。 ここでは、 熱可塑性樹脂と熱硬 化性樹脂の複合体を用いているが、 この代わりに靱性の高いフッ素樹脂等の熱 可塑性樹脂を主に用いて層間樹脂絶縁層 4 0、 6 0を形成することも可能であ る。

また、 第 1図に示すように下層バイァホール 5 0の表面、 即ち、 下層バイァ ホール 5 0と上層バイァホール 7 0との界面は、 粗化処理された粗化層 5 8が 形成されているため、 両者は強固に接合している。 このため、 該下層バイァホ ール 5 0の表面に酸化皮膜が形成され、 層間樹脂絶縁層 6 0の熱収縮により該 下層バイァホール 5 0と上層バイァホール 7 0とを引き離す方向に応力が加わ つたとしても、 下層バイァホール 5 0と上層バイァホール 7 0との接続信頼性 を保つことができる。 そして、 下層層間樹脂絶縁層 4 0及び上層層間樹脂絶縁 層 6 0の開口部 4 2、 6 2の側面 4 2 a、 6 2 aは、 図中に示すように粗化処 理されているため、 該開口部 4 2、 6 2内に形成されるバイァホール 5 0、 7 0との密着性を高めることができる。 更に、 上層バイァホール 7 0及び導体回 路 72、 52の表面は粗化処理され、 粗化層 78、 58が形成されているため、 該上層バイァホール 70、 導体回路 72上に形成される半田パッド 86Uとの 密着性、 及び、 導体回路 52上に形成される層間樹脂絶縁層 60との間の密着 性を高めることができる。

引き続き、 第 1図に示すパッケージ基板の製造工程について第 2図〜第 6図 を参照して説明する。

(1) 厚さ lmmの BT (ビスマレイミドトリアジン) 樹脂またはガラスェポ キシ樹脂からなるコア基板 30の両面に 18 xmの銅箔 32がラミネートされ ている銅張積層板 3 OAを出発材料とする (第 2図の工程 (A) 参照) 。 まず、 この銅張積層板 3 OAをパターン状にエッチングすることにより、 基板 30の 両面に内層銅パターン (導体回路) 34を形成する (第 2図の工程(B)参照) 。 さらに、 内層銅パターン 34を形成した基板 30を、水洗いして乾燥した後、 硫酸銅 8 gZ 1、 硫酸ニッケル 0. 6 g/し クェン酸 1 5 gZし 次亜リン 酸ナトリウム 29 g// 1、 ホウ酸 3 l g/ 界面活性剤 0. 1 gZ 1からな る pH= 9の無電解めつき液に浸漬し、 該内層銅パターン 34の表面に厚さ 3 /xmの銅—ニッケル—リンからなる粗化層 38を形成する (第 2図の工程(C) 参照) 。 その基板 30を水洗いし、 0. lmo 1 / 1ホウふつ化スズー 1. 0 mo 1 / 1チォ尿素液からなる無電解スズ置換めつき浴に 50°Cで 1時間浸漬 し、 粗化層表面に 0. 3 ^mのスズ層 (図示せず) を設ける。

なお、 基板 30の表面に樹脂を塗布して、 基板の平滑化を図ることも可能で ある。 この場合には、 内層銅パターン 34を形成した基板 30 (工程 (B) ) を水洗いし、 乾燥した後、 酸化浴 (黒化浴) として、 NaOH (lOg/ 1) , aCIO 2 (40 g/ 1 ) , a3 P04 (6 g/ 1 ) 、 還元浴として、 NaOH (10g/ 1 ) , aBH4 (6 g/ l) を用いた酸化—還元処理により、 内層銅パターン 34表面に粗化 層を設ける。

下記の樹脂充填剤調製用の原料組成物を混合混練して樹脂充填剤を得る。 〔樹脂組成物①〕

ビスフエノール F型エポキシモノマー (油化シェル製、 分子量 310、 YL983U) 100重量部、 表面にシランカップリング剤がコーティングされた平均粒径 1.6 mの Si〇2 球状粒子 (アドマテック製、 CRS 1101_CE、 ここで、 最大粒子の 大きさは後述する内層銅パターンの厚み (15^m) 以下とする) 170重量部、 レべリング剤 (サンノプコ製、 ペレノール S 4) 1.5 重量部を攪拌混合するこ とにより、その混合物の粘度を 23土 1°Cで 45, 000〜49, OOOcpsに調整して得る。

〔硬化剤組成物②〕

イミダゾール硬化剤 (四国化成製、 2E4MZ- CN) 6.5 重量部。

得られた樹脂充填剤を、 調製後 24時間以内に基板 30の両面にロールコ一夕 を用いて塗布することにより、 導体回路 (内層銅パターン) 34と導体回路 3 4との間に充填し、 70°C, 20分間で加熱乾燥させる。

前記の処理を終えた基板 30の片面を、 #600 のベルト研磨紙 (三共理化学 製) を用いたベルトサンダー研磨により、 内層銅パターン 34の表面に樹脂充 填剤 40が残らないように研磨し、 次いで、 前記ベルトサンダー研磨による傷 を取り除くためのバフ研磨を行つう。 次いで、 100 で 1時間、 120 °Cで 3時 間、 150°Cで 1時間、 180°Cで 7時間の加熱処理を行って樹脂充填剤を硬化す る。

導体回路を形成した基板にアルカリ脱脂してソフトエッチングして、 次い で、 塩化パラジゥゥムと有機酸からなる触媒溶液で処理して、 Pd触媒を付与 し、 この触媒を活性化した後、 硫酸銅 3. 2x i 0—2mo l/ l、 硫酸ニッケ ル 3. 9 X 10 -3m o 1 /し 錯化剤 5. 4 X 10—2m o 1 / 1、 次亜りん酸 ナトリウム 3. 3 X 1 O—'mo 1 Z 1、 ホウ酸 5. O X I O mo l Zし 界 面活性剤 (日信化学工業製、 サーフィール 465) 0. l gZし PH=9か らなる無電解めつき液に浸積し、 浸漬 1分後に、 4秒当たり 1回に割合で縦、 および、 横振動させて、 導体回路の表面に Cu— N i—Pからなる針状合金の 被覆層と粗化層を設ける。

さらに、 ホウフっ化スズ 0. lmo 1 / 1、 チォ尿素 1. Omo l/ 1、 温 度 35° (:、 PH=1. 2の条件で Cu— Sn置換反応させ、 粗化層の表面に厚 さ 0. 3 mSn層を設る。 これにより、 基板表面を平滑化することも可能で ある。

引き続き、 製造工程の説明を続ける。

(2) ここで、 下記 Bの層間樹脂絶縁剤調製用の原料組成物を攪拌混合し、 粘 度 1.5 Pa - sに調整して層間樹脂絶縁剤 (下層用) を得る。 次いで、 下記 Aの無電解めつき用接着剤調製用の原料組成物を攪拌混合し、 粘度 7Pa ' sに調整して無電解めつき用接着剤溶液 (上層用) を得る。

A. 無電解めつき用接着剤調製用の原料組成物 (上層用接着剤)

〔樹脂組成物①〕

クレゾールノポラック型エポキシ樹脂 (日本化薬製、 分子量 2500) の 25%ァ クリル化物を 80wt%の濃度で DMDGに溶解させた樹脂液を 35重量部、 感光性 モノマー (東亜合成製、 ァロニックス M315 ) 3.15重量部、 消泡剤 (サンノブ コ製、 S— 65) 0.5 重量部、 NMP 3.6重量部を攪拌混合して得る。

〔樹脂組成物②〕

ポリエーテルスルフォン (PE S) 12重量部、 エポキシ樹脂粒子 (三洋化成 製、 ポリマーポール) の平均粒径 1. O mのものを 7.2重量部、 平均粒径 0.5 mのものを 3.09重量部、 を混合した後、 さらに NMP30重量部を添加し、 ビ ーズミルで攪拌混合して得る。

〔硬化剤組成物③〕

イミダゾ一ル硬化剤 (四国化成製、 2E4MZ- CN) 2重量部、 光開始剤 (チパガ ィギー製、ィルガキュア I一 907 ) 2重量部、光増感剤(日本化薬製、 DETX-S) 0.2 重量部、 NMP 1.5重量部を攪拌混合して得た。

B. 層間樹脂絶縁剤調製用の原料組成物 (下層用接着剤)

〔樹脂組成物①〕

クレゾ一ルノポラック型エポキシ樹脂 (日本化薬製、 分子量 2500) の 25%ァ クリル化物を 80wt%の濃度で DMDGに溶解させた樹脂液を 35重量部、 感光性 モノマー (東亜合成製、 ァロニックス M315 ) 4重量部、 消泡剤 (サンノプコ 製、 S— 65) 0.5 重量部、 NMP 3.6重量部を攪拌混合して得る。

〔樹脂組成物②〕

ポリエーテルスルフォン (PE S) 12重量部、 エポキシ樹脂粒子 (三洋化成 製、 ポリマーポール) の平均粒径 0.5 mのものを 14.49重量部、 を混合した 後、 さらに NMP30重量部を添加し、 ビーズミルで攪拌混合して得る。

〔硬化剤組成物③〕

イミダゾール硬化剤 (四国化成製、 2E4MZ- CN) 2重量部、 光開始剤 (チパガ ィギー製、ィルガキュア I一 907 ) 2重量部、光増感剤(日本化薬製、 DETX-S) 0.2 重量部、 NMP1.5 重量部を攪拌混合して得る。

(3) 前記の基板の両面に、 前記 (2) で得られた粘度 1.5Pa * sの層間樹脂 絶縁剤 (下層用) を調製後 24時間以内にロールコ一夕で塗布し、 水平状態で 20 分間放置してから、 60°Cで 30分の乾燥(プリべ一ク) を行い、次いで、前記(2) で得られた粘度 7Pa ' sの感光性の接着剤溶液 (上層用) を調製後 24時間以内 に塗布し、 水平状態で 20分間放置してから、 60°Cで 30分の乾燥 (プリべ一ク) を行い、 厚さ 35 imの層間樹脂絶縁層 40を形成する (第 2図の工程 (D) 参 照) 。

下層層間樹脂絶縁層 40を形成した基板 30の両面に、 所定径の黒円が印刷 されたフォトマスクフィルムを密着させ、 超高圧水銀灯により 50 Om J /c m2 で露光する。 これを DMDG溶液でスプレー現像し、 さらに、 当該基板を 超高圧水銀灯により 300 OmJZcm2 で露光し、 100°Cで 1時間、 その 後 150°Cで 5時間の加熱処理 (ポストべーク) をすることにより、 フォトマ スクフィルムに相当する寸法精度に優れた 6 Ο の開口 (バイァホール形 成用開口部 42 :底部 61 urn, 上部 67 urn) を有する厚さ 20 の層間 樹脂絶縁層 40を形成する (第 3図の工程 (E) 参照) 。 なお、 バイァホール となる開口 42には、 スズめっき層 (図示せず) を部分的に露出させた。

(4) 開口部 42が形成された基板 30を、 クロム酸に 2分間浸漬し、 層間樹 脂絶縁層 40の表面のエポキシ樹脂粒子を溶解除去することにより、 該層間樹 脂絶縁層 40の表面に深さ 4 m粗化面を形成する。 この粗化面は、 開口部 4 2内部の側面 42 aに対しても同様に形成される (第 3図の工程 (F) 参照) 。 その後、 中和溶液 (シプレイ社製) に浸漬してから水洗いする。

さらに、 粗面化処理した該基板の表面に、 パラジウム触媒 (アトテック製) を付与することにより、 層間樹脂絶縁層 40の表面およびバイァホール用開口 部 42の内壁面に触媒核を付ける。

(5)以下の組成の無電解銅めつき浴中に基板を浸漬して、粗面全体に厚さ 0. 6 mの無電解銅めつき膜 44を形成する (第 3図の工程 (G) 参照) 。

〔無電解めつき液〕

EDTA 150 g/ 1

硫酸銅 20 g/ 1 HCHO 3 Om 1 / 1

N aOH 40 g/ 1

a、 a' 一ビビリジル 80 mg/ 1

PEG 0. 1 g/ 1

(6) 上記 (5) で形成した無電解銅めつき膜 44上に市販の感光性ドライフ イルムを張り付け、 マスクを載置して、 100m Jノ cm2 で露光、 0. 8% 炭酸ナトリウムで現像処理し、 厚さ 20 mで、 5Z25 /xmのめ つきレジスト 46を設ける (第 3図の工程 (H) 参照) 。

(7) ついで、 レジスト非形成部分に以下の条件で電解銅めつきを施し、 厚さ 20 mの電解銅めつき膜 48を析出し、 該めっき膜により開口部 42内を充 填する (第 4図の工程 ( I) 参照) 。

液条件:硫酸銅 · 5水和物 60 g Z 1

硫酸 190 g Z 1

塩素イオン 40 p pm

レべリング剤 (アトテック製 HL) 40m l / l

光沢剤 (アトテック製 UV) 0. 5m 1 / 1

操作条件:バブリング 3. 00 1 Z分 電流密度 0. 5AZdm2 設定電流値 0. 1 8A めっき時間 1 30分

(8) めっきレジスト 46を 5 %KOHで剥離除去した後、 そのめつきレジス ト 46下の無電解めつき膜 44を硫酸と過酸化水素の混合液でエッチング処理 して溶解除去し、 無電解めつき膜 44と電解銅めつき膜 48からなる厚さ約 2 0 mの導体回路 52及びバイァホール 50を形成する (第 4図の工程 (J) 参照) 。 第 1実施形態の製造方法では、 定法による電解銅めつきと比較して、 めっき面を平滑化するためのレペリング剤の分量を増やし、 めっき面に光沢を 与える光沢剤の分量を減らし、 設定電流値を減らし、 めっき時間を長くし、 即 ち、 小電流で長時間かけて電解めつきを行うことで、 バイァホール 50の表面 を平滑にする。

また、 本実施形態では、 バイァホール径 (開口部 42の開口径: 67 m) と層層間樹脂絶縁層 40の厚み (20 m) との比が、 3. 35に設定してあ る。 ここで、 バイァホール径と層層間樹脂絶縁層の厚みとの比が 1以下では、 上記めつき工程において、 開口部 4 2の開口径に対して深みが深過ぎて、 めつ き液が該開口部 4 2内に十分に回り込めず、 効率的にめっきを行い得ない。 他 方、 バイァホール径:層層間樹脂絶縁層の厚みの比が 4を越えると、 バイァホ ールを形成する開口部の開口径が深みに対して広すぎるため、 めっき時間を非 常に長くしない限り、 中央に窪みができバイァホールの表面を平滑に形成する ことができない。 このため、 バイァホール径:層層間樹脂絶縁層の厚みの比は、 1を越え 4以下であることが望ましい。

また、 導電回路 5 2の厚みは 2 0 以下が好適で、 4 0 ^ m以下であるこ とが望ましい。 これは、 導電回路の厚みは、 上述しためっきレジスト 4 6の厚 みにより決まるが、 該光学的に形成されるめつきレジストの厚みが 4 0 mを 越えるようにすると、 解像度が低下して所望の形状が構成し難いからである。

( 9 ) 引き続き、 基板 3 0の導体回路 5 2及びバイァホール 5 0に対して、 上 記 (2 ) と同様にして粗化層 5 8を形成する (第 4図の工程 (K) 参照) 。

( 1 0 ) 上記 (2 ) 〜 (8 ) の工程を繰り返すことにより、 さらに上層の導体 回路を形成する。 即ち、 基板 3 0の両面に、 無電解めつき用接着剤を塗布し、 水平状態で放置してから乾燥を行い、 その後、 フォトマスクフィルムを密着さ せ、 露光 '現像し、 バイァホール形成用開口 6 2を有する厚さ 2 O i mの層間 樹脂絶縁層 6 0を形成する (第 4図の工程 (L ) 参照) 。 次に、 該層間樹脂絶 縁層 6 0の表面を粗面とした後、 該粗面化処理した該基板 3 0の表面に、 無電 解銅めつき膜 6 4を形成する (第 5図の工程 (M) 参照) 。 引き続き、 無電解 銅めつき膜 6 4上にめっきレジスト 6 6を設けた後、 レジスト非形成部分に電 解銅めつき膜 6 8を形成する (第 5図の工程 (N) ) 。 そして、 めっきレジス ト 6 6を剥離除去した後、 そのめつきレジスト 6 6下の無電解めつき膜 6 4を 溶解除去し上層バイァホール 7 0及び導体回路 7 2を形成する (第 5図の工程 (O) 参照) 。 さらに、 該上層バイァホール 7 0及び導体回路 7 2の表面に粗 化層 7 8を形成し、 パッケージ基板を完成する (第 6図の工程 (P ) 参照) 。

( 1 1 ) 引き続き、 上述したパッケージ基板にはんだバンプを形成する。先ず、 はんだバンプ用のソルダーレジスト組成物の調整について説明する。ここでは、 D MD Gに溶解させた 60重量%のクレゾ一ルノポラック型ェポキシ樹脂 (日本 化薬製) のエポキシ基 50%をアクリル化した感光性付与のオリゴマー (分子量 4000) を 46.67 g、 メチルェチルケトンに溶解させた 80重量%のビスフエノ一 ル A型エポキシ樹脂 (油化シェル製、 ェピコート 1001) 15.0g、 イミダゾール 硬化剤 (四国化成製、 2E4MZ- CN) 1.6 g、 感光性モノマ一である多価アクリル モノマー (日本化薬製、 R604 ) 3 g、 同じく多価アクリルモノマ一 (共栄社 化学製、 DPE6A ) 1.5g、 分散系消泡剤 (サンノプコ社製、 S— 65) 0.71gを 混合し、 さらにこの混合物に対して光開始剤としてのベンゾフヱノン (関東化 学製) を 2 g、 光増感剤としてのミヒラーケトン (関東化学製) を 0.2g加え て、 粘度を 25°Cで 2. OPa ' sに調整したソルダーレジスト組成物を得る。

(12) 前記 (1 0) で得られた基板 30両面に、 上記ソルダーレジスト組成 物を 45 xmの厚さで塗布した。 次いで、 70°Cで 20分間、 70°Cで 30分間の乾燥 処理を行った後、 円パターン (マスクパターン) が描画された厚さ 5誦のフォ トマスクフィルム (図示せず) を密着させて載置し、 lOOOmJZcm2 の紫外線で 露光し、 DMTG現像処理した。 そしてさらに、 80°Cで 1時間、 100°Cで 1時間、 120°Cで 1時間、 150°Cで 3時間の条件で加熱処理し、 はんだパッド部分 (バ ィァホールとそのランド部分を含む) に開口 (開口径 200 m) 8 1を有する ソルダ一レジスト層(厚み 20 /m) 80を形成した(第 6図の工程(Q)参照) 。 パッド部(開口) 8 1の開口径は上面側 1 33 m,下面側 600 である。

(1 3) 次に、 塩化ニッケル 2. Sixii^mo 1 /し 次亜リン酸ナトリウム 2.8 XlO-'mo 1 / 1 クェン酸ナトリウム Ι.δδΧΐΟ—'πιο 1 / 1、 からなる ρΗ =4. 5の無電解二ッケルめっき液に該基板 30を 20分間浸漬して、 開口部 8 1に厚さ 5 mのニッケルめっき層 82を形成した。 さらに、 その基板を、 シアン化金カリウム 4.1 Xl0"2mo 1 / K 塩化アンモニゥム 1.87 X 10- lm o 1 Zし クェン酸ナトリウム 1.16X10— 'mo 1 /し 次亜リン酸ナトリウム 1.7 XlO-'mo 1 Z 1からなる無電解金めつき液に 80°Cの条件で 7分 20秒間浸漬 して、 ニッケルめっき層 81上に厚さ 0.03 ΠΙの金めつき層 84を形成するこ とで、 上面に直径 133 の半田パッド 86Uを、 下面に直径 600 mの 半田パッド 86Dを形成する (第 6図の工程 (R) 参照) 。

(14)厚さ 40 ,直径 160 mの開口をもつメタルマスク (図示せず) を載置し、 ソルダ一レジスト層 80の開口部 8 1内の上面側半田パッド 86U に、 平均粒子径 20 / mの半田ペーストを印刷し、 同様に下面側の半田パッド 8 6 Dに半田べ一ストを印刷した後、 2 0 0 °Cで加熱リフローし、 上面側半田 パッド 8 6 Uに直径 1 3 3 mの半田バンプ 8 8 Uを、 下面側半田パッド 8 6 Dに直径 6 0 O x mの半田バンプ 8 8 Dを設け、 半田バンプの形成を完了する (第 1図参照) 。

以上説明したように第 1実施形態の多層プリント基板において、 バイァホー ルにバイァホールを直接接続し、 接続を配線を介さず行うため高密度化を達成 することができる。 この下層バイァホールと上層バイァホールとの接続する際 に、 下層バイァホールの表面が平坦であり、 該表面に樹脂が残らないため、 上 下層のバイァホールの接続信頼性を確保できる。 更に、 下層バイァホールの表 面が平坦であるため、 上層バイァホールを重ねて形成しても、 多層プリント配 線板の表面の平滑性を損なうことがない。

弓 Iき続き、本発明の第 2実施形態に係る多層プリント配線板の構成について、 多層プリント配線板の断面を示す第 7図を参照して説明する。 図中に示す多層 プリント配線板 2 0 0は、 パッケージ基板として構成されている。

多層プリント配線板 2 0 0のコア基板 3 0の上面側上層及び下面側上層には、 グランド層となる内層銅パターン 3 4、 3 4が形成されている。 また、 内層銅 パターン 3 4の上層には、 下層層間樹脂絶縁層 4 0を介在させて信号線を形成 する導体回路 5 2、 又、 該層間樹脂絶縁層 4 0を貫通して下層バイァホール 5 0が形成されている。 下層バイァホール 5 0及び導体回路 5 2の上層には、 上 層層間樹脂絶縁層 6 0を介して最外層の導体回路 7 2、 及び該上層層間樹脂絶 縁層 6 0を貫通する上層バイァホール 7 0が形成されている。

上面側の該導体回路 7 2、 上層バイァホール 7 0には半田バンプ 8 8 Uを支 持する半田パッド 8 6 Uが形成されている。 ここで、 I Cチップ側の半田パッ ド 8 6 Uは、 直径 1 3 3 /i mに形成されている。 他方、 下面側の該導体回路 7 2、 上層バイァホール (図示せず) には半田バンプ 8 8 Dを支持する半田パッ ド 8 6 Dが形成されている。 ここで、 マザ一ボード側の半田パッド 8 6 Dは、 直径 6 0 0 z mに形成されている。

第 2実施形態の多層プリント配線板においては、 下層バイァホール 5 0の表 面、 即ち、 下層バイァホール 5 0と上層バイァホール 7 0との界面は、 粗化処 理された粗化層 5 8が形成されているので、 両者は強固に接合している。 この ため、 該下層バイァホール 5 0の表面に酸化皮膜が形成され、 層間樹脂絶縁層 6 0の熱収縮により該下層バイァホール 5 0と上層バイァホール 7 0とを引き 離す方向に応力が加わったとしても、 下層バイァホール 5 0と上層バイァホー ル 7 0との接続信頼性を保つことができる。 更に、 下層バイァホール 5 0の中 央部に窪み 5 0 aが形成され、 該窪み 5 0 aの曲面に対して垂直に粗化層 5 8 が設けられている。 このため、 下層バイァホール 5 0と上層バイァホール 7 0 との間に加わる両者を剥離させる図中上下方向の応力に対して、 両者を強固に 接続し、 下層バイァホール 5 0と上層バイァホール 7 0との接続を維持するこ とができる。 そして、 下層層間樹脂絶縁層 4 0及び上層層間樹脂絶縁層 6 0の 開口部 4 2、 6 2の側面 4 2 a、 6 2 aは、 図中に示すように粗化処理されて いるため、 該開口部 4 2、 6 2内に形成されるバイァホール 5 0、 7 0との密 着性を高めることができる。

銅からなるバイァホール 5 0と、 該バイァホール 5 0の形成された樹脂から なる層間樹脂絶縁層 4 0との間には、 両者の熱膨張率の違いから熱収縮の際に 大きな応力が加わる。 ここで、 図 2 0 (A) を参照して上述した従来技術に係 る内側に樹脂 2 6 0 aを充填する構成のバイァホール 2 5 0においては、 発生 した応力を銅めつき 2 4 8内部の樹脂 2 6 0 a側へ逃がすことができた。 これ に対して、 本実施形態の多層プリント配線板 2 0 0においては、 層間樹脂絶縁 層 4 0、 6 0の開口部 4 2、 6 2にバイァホール用の電解銅めつき 4 8、 6 8 を充填してあるため、 内側へ応力を逃がすことができない。 このため、 該多層 プリント配線板 2 0 0においては、 下層層間樹脂絶縁層 4 0及び上層層間樹脂 絶縁層 6 0に、 靱性の高い熱可塑性樹脂と熱硬化性樹脂の複合体を用いること で、 該応力によるクラックの発生を防止している。 ここでは、 熱可塑性樹脂と 熱硬化性樹脂の複合体を用いているが、 この代わりに靱性の高いフッ素樹脂等 の熱可塑性樹脂を主に用いて層間樹脂絶縁層 4 0、 6 0を形成することも可能 である。

更に、上層バイァホール 7 0及び導体回路 7 2、 5 2の表面は粗化処理され、 粗化層 7 8、 5 8が形成されているため、 該上層バイァホール 7 0、 導体回路 7 2上に形成される半田パッド 8 6 Uとの密着性、 及び、 導体回路 5 2上に形 成される層間樹脂絶縁層 6 0との間の密着性を高めることができる。 引き続き、 第 7図に示す多層プリント配線板の製造工程について第 8図〜第 1 0を参照して説明する。 なお、 この第 2実施形態の多層プリント配線板の製 造工程の内の (1) 〜 (6) は、 第 2図、 第 3図を参照して上述した第 1実施 形態と同様であるため説明及び図示を省略する。

(7) 上記第 3図の工程(H) にてレジス卜 46を形成した基板 30に対して、 レジスト非形成部分に以下の条件で電解銅めつきを施し、 厚さ 20 mの電解 銅めつき膜 58を析出し、 該めっき膜により開口部 42内を充填する (第 8図 の工程 (I) 参照) 。

液条件:硫酸銅 · 5水和物 60 g Z 1

硫酸 190 g/ l

塩素イオン 40 ppm

レべリング剤 (アトテック製 HL) 40m l / l

光沢剤 (アトテック製 UV) 0. 5m 1 / 1

操作条件:パブリング 3. 00 1 /分 電流密度 0. 5 A/dm2 設定電流値 0. 18 A めっき時間 100分 本実施形態の製造方法では、 バイァホール 50を形成する部位の電解銅めつ き 48の中央部に窪み 50 aができるように電解めつきを行う。

(8) めっきレジスト 46を 5 %K〇Hで剥離除去した後、 そのめつきレジス ト 46下の無電解めつき膜 44を硫酸と過酸化水素の混合液でェッチング処理 して溶解除去し、 無電解めつき膜 44と電解銅めつき膜 48からなる厚さ約 1 5 mの導体回路 52及びバイァホール 50を形成する (第 8図の工程 (J ) 参照) 。

本実施形態では、 バイァホール径 (開口部 42の開口径: 67 am) と層層 間樹脂絶縁層 40の厚み (20 Aim) との比が、 3. 35に設定してある。 こ こで、 バイァホール径と層層間樹脂絶縁層の厚みとの比が 1以下では、 上記め つき工程において、 開口部 42の開口径に対して深みが深過ぎて、 めっき液が 該開口部 42内に十分に回り込めず、 効率的にめっきを行い得ない。 他方、 バ ィァホール径:層層間樹脂絶縁層の厚みの比が 4を越えると、 バイァホールを 形成する開口部の開口径が深みに対して広すぎる。このため、バイァホール径: 層層間樹脂絶縁層の厚みの比は、 1を越え 4以下であることが望ましい。 また、 導電回路 5 2の厚みは 2 0 m以下が好適で、 4 以下であるこ とが望ましい。 これは、 導電回路の厚みは、 上述しためっきレジスト 4 6の厚 みにより決まるが、 該光学的に形成されるめつきレジストの厚みが 4 0 mを 越えるようにすると、 解像度が低下して所望の形状が構成し難いからである。

( 9 ) 引き続き、 基板 3 0の導体回路 5 2及びバイァホール 5 0に対して、 上 記 (2 ) と同様にして粗化層 5 8を形成する (第 8図の工程 (K) 参照) 。 こ の粗化層 5 8は、 バイァホール 5 0の中央の窪み 5 0 aの曲面に対しては、 該 曲面に垂直に形成される。

( 1 0 ) 上記 (2 ) 〜 (8 ) の工程を繰り返すことにより、 さらに上層の導体 回路を形成する。 即ち、 基板 3 0の両面に、 無電解めつき用接着剤を塗布し、 水平状態で放置してから乾燥を行い、 その後、 フォトマスクフィルムを密着さ せ、 露光 '現像し、 バイァホール形成用開口 6 2を有する厚さ 2 の層間 樹脂絶縁層 6 0を形成する (第 8図の工程 (L ) 参照) 。 次に、 該層間樹脂絶 縁層 6 0の表面を粗面とした後、 該粗面化処理した該基板 3 0の表面に、 無電 解銅めつき膜 6 4を形成する (第 9図の工程 (M) 参照) 。 引き続き、 無電解 銅めつき膜 6 4上にめっきレジスト 6 6を設けた後、 レジスト非形成部分に電 解銅めつき膜 6 8を形成する (第 9図の工程 (N) 参照) 。 そして、 めっきレ ジスト 6 6を剥離除去した後、 そのめつきレジスト 6 6下の無電解めつき膜 6 4を溶解除去し上層バイァホール 7 0及び導体回路 7 2を形成する (第 9図の 工程 (〇) 参照) 。 さらに、 該上層バイァホール 7 0及び導体回路 7 2の表面 に粗化層 7 8を形成し、パッケージ基板を完成する (第 1 0の工程(P )参照)

( 1 1 ) 引き続き、 上述したパッケージ基板に第 1実施形態と同様にしてはん だバンプを形成する (第 1 0図の工程 (Q) 、 工程 (R) 参照) 。

ここで、 本発明者が第 7図に示す構造の多層プリント配線板について、 加熱 試験及びヒートサイクル試験を行った結果について説明する。 1 2 8 ° Cで 4 8時間加熱した後、 下層バイァホール 5 0と上層バイァホール 7 0との間の剥 離の有無について断面を光学顕微鏡で観察した結果、剥離が生じていなかった。 同様に、 — 5 5〜1 2 5 ° Cで 1 0 0 0回のヒートサイクルを繰り返した後、 光学顕微鏡で観察した結果、 下層バイァホール 5 0と上層バイァホール 7 0と の間で剥離が生じていなかった。 上記の試験結果から本実施形態の多層プリン ト配線板では、 粗化層 5 8を介在させることで、 下層バイァホール 5 0と上層 バイァホール 7 0とを強固に接合できることが判明した。

以上説明したように第 2実施形態の多層プリント基板において、 バイァホー ルにバイァホールを直接接続し、 接続を配線を介さず行うため高密度化を達成 することができる。 この下層バイァホールと上層バイァホールとの接続する際 に、下層バイァホールの表面に形成した粗化層を介在させて接続しているため、 上下層のバイァホールの接続信頼性を確保できる。

弓 Iき続き、本発明の第 3実施形態に係る多層プリント配線板の構成について、 第 1 1図及び第 1 2図を参照して説明する。 第 1 1図は、 第 3実施形態の多層 プリント配線板 3 0 0の断面を示している。 図中に示す多層プリント配線板 3 0 0は、 パッケージ基板として構成されている。

多層プリント配線板 3 0 0のコア基板 3 0の上面側上層には、 グランド層と なる内層銅パターン 3 4が形成されている。 内層銅パターン 3 4の上層の層間 樹脂絶縁層 4 0の平面図、 即ち、 第 1 1図の B— B横断面を第 1 2図に示す。 ここで、 第 1 2図の A— A線に沿った縦断面が第 1 1図に相当する。 該層間樹 脂絶縁層 4 0の上層の導体層として、 第 1 2図に示すように信号線を形成する 導体パターン 5 2、 導体パターン 5 2に接続されるバイァホール 5 0 B、 プレ ーン層 5 3、 及び、 該プレーン層 5 3内に設けられたバイァホール 5 O Aとが 形成されている。 第 1 1図に示すようにバイァホール 5 0 A、 5 0 Bは、 層間 樹脂絶縁層 4 0を貫通して下層の内層銅パターン 3 4に接続されている。 ここ で、 導体パターン 5 2に接続されるバイァホール 5 0 Bの表面 (上端面) は、 平坦に形成され、 一方、 プレーン層 5 3内に形成されたバイァホール 5 O Aの 表面には窪み 5 0 aが形成されている。 該導体パターン 5 2及びプレーン層 5 3の上層には、 上層層間樹脂絶縁層 6 0を介して最外層の導体パターン 7 2、 及び該上層層間樹脂絶縁層 6 0を貫通する上層バイァホール 7 0が形成されて いる。 ここで、 上層バイァホール 7 0は、 下層のバイァホール 5 0 Bの直上に 形成されている。 上面側の該導体パターン 7 2、 上層バイァホール 7 0には半 田バンプ 8 8 Uを支持する半田パッド 8 6 Uが形成されている。 ここで、 I C チップ側の半田パッド 8 6 Uは、 直径 1 3 3 mに形成されている。

多層プリント配線板 3 0 0のコア基板 3 0の下面側上層 (ここで、 上層とは 基板 3 0を中心として上面については上側を、 基板の下面については下側を意 味する) には、 グランド層となる内層銅パターン 3 4が形成されている。 該内 層銅パターン 3 4の上層に形成された層間樹脂絶縁層 4 0の上層には、 信号線 を形成する導体パターン 5 2、 導体パターン 5 2に接続されるバイァホール 5 0 Bが形成されている。 該導体パターン 5 2の上層には、 上層層間樹脂絶縁層 6 0を介して最外層の導体パターン 7 2、 及び、 上層バイァホール(図示せず) が形成されている。 下面側の該導体パターン 7 2、 上層バイァホール (図示せ ず) には半田バンプ 8 8 Dを支持する半田パッド 8 6 Dが形成されている。 こ こで、 マザ一ポ一ド側の半田パッド 8 6 Dは、 直径 6 0 0 At mに形成されてい る。

該多層プリント配線板 3 0 0においては、 下層バイァホール 5 0の表面が平 坦であるため、 上層のバイァホール 7 0が接続されても、 多層プリント配線板 の表面の平滑性を損なうことがない。 即ち、 第 2 1図 ( I ) を参照して上述し た従来技術に係るフィルドビア構造の多層プリント配線板においては、 下層バ ィァホール 1 5 0に窪み 1 5 0 aが、 また、 上層のバイァホ一ル 1 7 0に窪み 1 7 0 aが出きるため、 基板の平滑性を損なわしめていたが、 本実施形態の多 層プリント配線板 3 0 0では、 基板表面を平滑に形成することができるため、 該多層プリント配線板 (パッケージ基板) に載置される I Cチップの実装信頼 性を高めることが可能となる。

また、 後述する製造工程においてプレーン層 5 3の上層に層間樹脂絶縁層 6 0を形成する樹脂を塗布する際に、 プレーン層 5 3のバイァホール 5 O Aの窪 み 5 0 a内へ樹脂を逃がすこができる。 このため、 第 2 2図 (P ) を参照して 上述した従来技術の多層プリント配線板と異なり、 本実施形態では、 導体バタ ーン 5 2の上側も、 プレーン層 5 3の上側も層間樹脂絶縁層 6 0の厚みを均一 にできるため、多層プリント配線板の表面を平坦に形成することが可能となる。 更に、 プレーン層 5 3に配設されるバイァホ一ル 5 O Aに窪み 5 0 aが形成 されており、 該窪み 5 0 aがアンカ一となってプレーン層 5 3と上層の層間樹 脂絶縁層 6 0との密着性を高めるため、 該層間樹脂絶縁層 6 0に剥離 (デラネ ーシヨン) が生じ難い。 特に、 該バイァホールを内部に有するプレーン層 5 3 の表面は、 粗化処理され粗化層 5 8が形成され、 上層の層間樹脂絶縁層 6 0と の密着性が高められている。

そして、下層層間樹脂絶縁層 40及び上層層間樹脂絶縁層 60の開口部 42、 62の側面 42 a、 62 aは、 図中に示すように粗化処理されているため、 該 開口部 42、 62内に形成されるバイァホール 50、 70との密着性を高める ことができる。

本実施形態の多層プリント配線板においては、 プレーン層 53内に備えられ るバイァホール 5 OAの窪み 50 aの深さは、 5 m以上であることが望まし レ^ これは、 5 /zm以上の深さがあれば、 十分なアンカー効果を発揮し、 プレ —ン層と上層の層間樹脂絶縁層との密着性を高め、 該層間樹脂絶縁層 60に剥 離を生じさせないからである。 また、 後述する製造工程において、 プレーン 5 3層の上層の層間樹脂絶縁層 60を形成する樹脂を塗布する際に、 該プレーン 層 53のバイァホール 5 OAの窪み 50 a内へ十分な量の樹脂を逃がし、 当該 層間樹脂絶縁層を平坦に形成することができる。他方、該窪み 50 aの深さは、 50 m以下にすることが望ましい。 これは、 50/xm以下であれば、 導体パ ターン 52に接続される側のバイァホール 50Bの表面を平坦にすることが可 能となるからである。

引き続き、 第 1 1図に示すパッケージ基板 (多層プリント配線板) 300の 製造工程について第 13図〜第 16図を参照して説明する。 ここで、 図示の便 宜上、第 13図〜第 16図は、第 1 1図の鎖線 Cで囲む部位のみを表す。 なお、 この第 3実施形態の多層プリント配線板の製造工程の内の (1) 〜 (6) は、 第 2図、 第 3図を参照して上述した第 1実施形態と同様であるため説明及び図 示を省略する。

(7)上記第 3図の工程(H) にてレジスト 46を形成した基板 30に対して、 レジスト非形成部分に以下の条件で電解銅めつきを施し、 厚さ 15 mの電解 銅めつき膜 48を析出し、 該めっき膜により開口部 42内を充填する (第 13 図の工程 ( I ) 参照) 。

液条件:硫酸銅 · 5水和物 60 g/ 1

硫酸 190 g/ l

塩素イオン 40 ppm

レべリング剤 (アトテック製 HL) 40m 1 / 1 光沢剤 (アトテック製 UV) 0. 5m 1/ 1 操作条件:バブリング 3. 00 1ノ分 電流密度 0. 5A/dm2 設定電流値 0. 18 A めつき時間 100分

(8) めっきレジスト 46を 5%K〇Hで剥離除去した後、 そのめつきレジス 卜 46下の無電解めつき膜 44を硫酸と過酸化水素の混合液でエッチング処理 して溶解除去し、 無電解めつき膜 44と電解銅めつき膜 48からなる厚さ約 1 5 ΠΙの導体パターン 52 (第 1 1図参照) 、 プレーン層 53及びバイァホ一 ル 50A、 50Bを形成する (第 13図の工程 (J) 参照) 。 本実施形態の製 造方法では、 定法による電解銅めつきと比較して、 めっき面を平滑化するため のレべリング剤の分量を増やし、 めっき面に光沢を与える光沢剤の分量を減ら し、 設定電流値を減らし、 めっき時間を長くし、 即ち、 小電流で長時間かけて 電解めつきを行うことで、 導体パターン 52に接続されるバイァホール 50 B (第 12図参照) の表面を平滑にすると共に、 プレーン層 53内に形成される バイァホール 5 OAの表面中央部に窪み 50 aを形成する。 なお、 第 3実施形 態においては、 プレーン層 53の面積は、 0. 01〜 10 dm2 であることが 望ましい。 これは、 該プレーン層内に備えられたバイァホールの充填されため つき表面に窪みを形成すると共に、 導体パターンに接続されるバイァホールの 充填されためつき表面を平坦に形成することが可能になるからである。

また、 本実施形態では、 バイァホール径 (開口部 42の開口径: 67 m) と層層間樹脂絶縁層 40の厚み (20 m) との比が、 3. 35に設定してあ る。 ここで、 バイァホ一ル径と層層間樹脂絶縁層の厚みとの比が 1以下では、 上記めつき工程において、 開口部 42の開口径に対して深みが深過ぎて、 めつ き液が該開口部 42内に十分に回り込めず、 効率的にめっきを行い得ない。 他 方、 バイァホール径:層層間樹脂絶縁層の厚みの比が 4を越えると、 バイァホ —ルを形成する開口部の開口径が深みに対して広すぎるため、 中央に窪みがで きバイァホールの表面を平滑に形成することができない。 このため、 バイァホ ール径:層層間樹脂絶縁層の厚みの比は、 1を越え 4以下であることが望まし い。

また、導電パターン 52及びプレーン層 53の厚みは 20 m以下が好適で、 60 m以下であることが望ましい。 これは、 導電パターン及びプレーン層の 厚みは、 上述しためっきレジスト 46の厚みにより決まるが、 該光学的に形成 されるめっきレジストの厚みが 60 mを越えるようにすると、 解像度が低下 して所望の形状が構成し難いからである。

(9) 引き続き、 基板 30の導体パターン 52、 プレーン層 53及びバイァホ ール 50に対して、 上記 (2) と同様にして粗化層 58を形成する (第 1 3図 の工程 (K) 参照) 。

(10) 上記 (2) 〜 (8) の工程を繰り返すことにより、 さらに上層の導体 パターンを形成する。 即ち、 基板 30の両面に、 無電解めつき用接着剤 60を 塗布し、 水平状態で放置してから乾燥を行う (第 14図の工程 (L 1) 参照) 。 この際、 上述したようにプレーン層 53の上層に樹脂を塗布する際に、 プレー ン層 53のバイァホール 5 OAの窪み 50 a内へ樹脂を逃がすことができる。 このため、 周囲に樹脂を逃がし得る導体パターン 52の上側も、 周囲に逃がし 得ないプレーン層 53の上側も樹脂 60の厚みを均一にできる。

その後、 フォトマスクフィルムを密着させ、 露光 '現像し、 バイァホール形 成用開口 62を有する厚さ 20 /zmの層間樹脂絶縁層 60を形成する (第 14 図の工程 (L 2) 参照) 。 次に、 該層間樹脂絶縁層 60の表面に深さ 4 の 粗化層を形成する (第 14図の工程 (L 3) 参照) 。 この粗化面は、 開口部 6 2内部の側面 62 aに対しても同様に形成される。 該粗面化処理した該基板 3 0の表面に、 無電解銅めつき膜 64を形成する (第 15図の工程 (M) 参照) 。 引き続き、 無電解銅めつき膜 64上にめっきレジスト 66を設けた後、 レジス ト非形成部分に電解銅めつき膜 68を形成する (第 15図の工程 (N) 参照) 。 そして、 めっきレジスト 66を剥離除去した後、 そのめつきレジスト 66下の 無電解めつき膜 64を溶解除去し上層バイァホール 70及び導体パターン 72 を形成する (第 15図の工程 (O) 参照) 。 さらに、 該上層バイァホール 70 及び導体パターン 72の表面に粗化層 78を形成し、 パッケージ基板を完成す る (第 16図の工程 (P) 参照) 。

(11) 引き続き、 第 1実施形態と同様に上述したパッケージ基板の上面側に 直径 133 mの半田バンプ 88 Uを、下面側に半田バンプ 88 Dを設ける(第 16図の工程 (Q) 、 工程 (R) 、 第 11図参照) 。

ここで、 第 3実施形態の多層プリント配線板に対して、 PCT試験及びヒー トサイクル試験を行った結果について述べる。 多層プリント配線板を 2気圧、 1 2 1 ° C、 湿度 1 0 0 %の環境下で 2 0 0時間放置する P C T試験を行つた 結果、 層間樹脂絶縁層のデラミネーシヨンが観察されなかった。 また、 一 5 5 〜1 2 5 ° Cのヒートサイクルを 2 0 0回繰り返しても、 層間樹脂絶縁層のデ ラミネ一シヨンが発生しなかった。 即ち、 本実施形態の多層プリント配線板に おいては、 上述したようにプレーン層 5 3に配設されるバイァホール 5 O Aに 窪み 5 0 aが形成され、 また、 プレーン層 5 3の表面は、 粗化処理され粗化層 5 8が形成され、 プレーン層 5 3と層間樹脂絶縁層 6 0との密着性が高められ ている。 このため、 層間樹脂絶縁層 6 0に剥離(デラネ一シヨン) が生じ難い。 以上説明したように第 3実施形態のパッケージ基板において、 プレーン層内 に備えられたバイァホールに窪みが形成されており、 該窪みがアンカ一となつ てプレーン層と上層の層間樹脂絶縁層との密着性を高めるため、 該層間樹脂絶 縁層に剥離が生じ難い。 また、 製造工程においてプレーン層の上層の層間樹脂 絶縁層を形成する樹脂を塗布する際に、 プレーン層のバイァホールの窪み内へ 樹脂を逃がすこができ、 当該層間樹脂絶縁層、 即ち、 多層プリント配線板の表 面を平坦に形成することができる。 このため、 I Cチップ等を載置する際の実 装信頼性を高めることが可能となる。 他方、 導体パターンに接続されるバイァ ホールの表面が平坦であるため、 該バイァホールの上層にバイァホールを重ね て形成しても、 多層プリント配線板の表面の平滑性を損なうことがない。 引き続き、 本発明の第 4実施形態に係る多層プリント配線板の構成について 第 1 8図 (U) 及び第 1 7図を参照して説明する。 第 1 7図は、 多層プリント 配線板の断面を示し、 第 1 8図 (U) は、 該多層プリント配線板 4 0 0に I C チップ 9 0を取り付け、 マザ一ポ一ド 9 5側に載置した状態を示している。 第 1 8図 (U) 中に示す多層プリント配線板 4 0 0は、 上面に I Cチップ 9 0の バンプ 9 2側に接続するための半田バンプ 8 8 Uが設けられ、 下面側にマザ一 ポ一ド 9 5のバンプ 9 6に接続するための半田バンプ 8 8 Dが配設され、 該 I Cチップ 9 0一マザ一ポード 9 5間の信号等の受け渡しの役割を果たすパッケ —ジ基板として構成されている。

第 1 7図に示すように多層プリント配線板 4 0 0のコア基板 3 0の上面側上 層及び下面側上層 (ここで、 上層とは基板 3 0を中心として上面については上 側を、 基板の下面については下側を意味する) には、 グランド層となる内層銅 パターン 3 4、 3 4が形成されている。 また、 内層銅パターン 3 4の上層には、 下層層間樹脂絶縁層 4 0を介在させて信号線を形成する導体回路 5 2、 又、 該 層間樹脂絶縁層 4 0を貫通して下層バイァホール 5 0が形成されている。 下層 バイァホール 5 0及び導体回路 5 2の上層には、 最外層層間樹脂絶縁層 6 0を 介して最外層の導体回路 7 2、 及び該最外層層間樹脂絶縁層 6 0に形成された 開口部 6 2に銅めつきを充填してなる上層バイァホール 7 0が形成されている。 上面側の該導体回路 7 2、 上層バイァホール 7 0には、 半田バンプ 8 8 Uを 支持する半田パッド 8 6 Uが形成されている。 ここで、 I Cチップ側の半田パ ッド 8 6 Uは、 直径 1 3 3 mに形成されている。 他方、 下面側の該導体回路 7 2、 上層バイァホール (図示せず) には半田バンプ 8 8 Dを支持する半田パ ッド 8 6 Dが形成されている。 ここで、マザ一ボ一ド側の半田パッド 8 6 Dは、 直径 6 0 0 z mに形成されている。 該半田バンプ 8 8 U、 8 8 Dは、 ソルダー レジスト 8 0の開口 (パット部) 8 1に形成されている。

第 4実施形態の多層プリント配線板においては、 最外層の層間樹脂絶縁層 6 0の開口部 6 2にめつきが充填されバイァホール 7 0が形成されている。 この ためバイァホール 7 0が、 第 2 3図 (A) を参照して上述した従来技術に係る 多層プリント配線板の凹状バイァホール 1 7 0と異なり、 表面の高さが、 半田 バンプの形成される導体回路 7 2の高さと等しくなつている。 このため、 後述 するようにバイァホール 7 0と導体回路 7 2とに同量の半田ペーストを印刷す ることで、 当該バイァホール 7 0に形成される半田バンプ 8 8 Uと、 導体回路 7 2に形成される半田バンプ 8 8 Uとの高さを等しくすることができる。 この ため、 第 1 8図 (U) に示すように、 I Cチップ 9 0を載置する際に、 該 I C チップの半田パッド 9 2と、 多層プリント配線板 4 0 0の半田バンプ 8 8 Uと の接続信頼性を高めることができる。

更に、 バイァホール 7 0の中央部に窪み 7 0 aが形成されているため、 バイ ァホール 7 0と半田バンプ 8 8 Uとの接続信頼性を高めることができる。特に、 該窪み 7 0 aの曲面に対して垂直に粗化層 7 8が設けられているため、 I Cチ ップ 9 0の温度上昇に伴う、 バイァホール 7 0と半田バンプ 8 8との間に加わ る応力に対して両者を強固に接続し、 バイァホール 7 0と半田バンプ 8 8 Uと の接続信頼性を高めることができる。 そして、 最外層層間樹脂絶縁層 6 0の開 口部 6 2の側面 6 2 aは、 図中に示すように粗化処理されているため、 該開口 部 6 2内に形成されるバイァホール 7 0との密着性を高めることができる。 銅からなるバイァホール 7 0と、 該バイァホール 7 0の形成された樹脂から なる最外層層間樹脂絶縁層 6 0との間には、 両者の熱膨張率の違いから熱収縮 の際に大きな応力が加わる。 このため、 該多層プリント配線板 4 0 0において は、 最外層層間樹脂絶縁層 6 0に、 靱性の高い熱可塑性樹脂と熱硬化性樹脂の 複合体を用いることで、 該応力によるクラックの発生を防止している。 ここで は、 熱可塑性樹脂と熱硬化性樹脂の複合体を用いているが、 この代わりに靱性 の高いフッ素樹脂等の熱可塑性樹脂を主に用いて最外層層間樹脂絶縁層 6 0を 形成することも可能である。

更に、 導体回路 7 2の表面は粗化処理され、 粗化層 7 8が形成されているた め、 導体回路 7 2上に形成される半田バンプ 8 8 Uとの間の密着性を高めるこ とができる。 また、 銅めつきを充填してなるバイァホール 7 0及び銅めつきが ら成る導体回路 7 2の表面に、 ニッケルめっき層 8 2及び金めつき層 (貴金属 層) 8 4を形成し、 該金めっき層 8 4を介して半田バンプ 8 8 Uが形成されて いるため、 銅等からなるバイァホール 7 0、 導体回路 7 2表面と半田バンプ 8 8 Uとの間に、 酸化被膜が形成されず、 バイァホール及び導体回路と半田バン プとの密着性を高めることができる。 更に、 ソルダ一レジスト 8 0は、 バイァ ホール 7 0及び導体回路 7 2を、 半田パッド 8 6 U形成部を除き覆っているた め、 該ソルダーレジスト 8 0がバイァホール 7 0及び導体回路 7 2を保護し、 基板全体の強度を高めている。 なお、 上述した説明では、 多層プリント配線板 4 0 0の上面側の半田バンプ 8 8 Uについて説明したが、 下側の半田バンプ 8 8 Dについても、 同様に形成されている。

引き続き、 第 1 7図に示す多層プリント配線板の製造工程について第 1 8図 を参照して説明する。 なお、 この第 4実施形態の多層プリント配線板の製造ェ 程の内の (1 ) 〜 (6 ) は、 第 2図、 第 3図を参照して上述した第 1実施形態 と同様であり、 (7 ) 〜 (1 0 ) は、 第 8図〜第 1 0図を参照して上述した第 2実施形態と同様であるため説明及び図示を省略する。

なお、 第 4実施形態の製造方法では、 第 2実施形態と同様に、 第 1 0図のェ 程 (Q) に示すようにバイァホール 7 0を形成する部位の電解銅めつき 6 8の 中央部に窪み 7 0 aができるように電解めつきを行う。 さらに、 該上層バイァ ホール 7 0及び導体回路 7 2の表面に粗化層 7 8を形成し、 パッケージ基板を 完成する。 ここで、 粗化層 7 8は、 上述したようにバイァホール 7 0の中央の 窪み 7 0 aの曲面に対しては、 該曲面に垂直に形成される。

第 4実施形態では、 バイァホ一ル径 (開口部 6 2の開口径: 6 7 m) と最 外層の層層間樹脂絶縁層 6 0の厚み (2 0 /i m) との比が、 3 . 3 5に設定し てある。 ここで、 バイァホール径と層層間樹脂絶縁層の厚みとの比が 1以下で は、 上記めつき工程において、 開口部 6 2の開口径に対して深みが深過ぎて、 めっき液が該開口部 6 2内に十分に回り込めず、効率的にめっきを行い得ない。 他方、 バイァホール径:層層間樹脂絶縁層の厚みの比が 4を越えると、 バイァ ホールを形成する開口部の開口径が深みに対して広すぎる。 このため、 ノ ィァ ホール径:層層間樹脂絶縁層の厚みの比は、 1を越え 4以下であることが望ま しい。

また、 導電回路 7 2の厚みは 2 0 i m以下が好適で、 4 0 ^ m以下であるこ とが望ましい。 これは、 導電回路の厚みは、 上述しためっきレジスト 6 6の厚 みにより決まるが、 該光学的に形成されるめつきレジストの厚みが 4 0 / mを 越えるようにすると、 解像度が低下して所望の形状が構成し難いからである。

( 1 1 ) 第 2実施形態の第 1 0図の工程 (R) に示すように、 基板 3 0の上面 に直径 1 3 3 mの半田パッド 8 6 Uを、 下面に直径 6 0 0 mの半田パッド 8 6 Dを形成した後、 第 1 8図の工程 (S ) に示すように半田バンプを形成す る。 ここでは、 厚さ 4 0 m、 直径 1 6 0 mの開口 9 8 aを持つメタルマス ク 9 8を載置し、 ソルダ一レジスト層 8 0の開口部 8 1内の上面側半田パッド 8 6 Uに、 平均粒子径 2 0 mの半田ペーストを印刷し、 同様に下面側の半田 パッド 8 6 Dに半田ペーストを印刷する。 この半田べ一ストの印刷工程におい て、 バイァホール 7 0上も、 導体回路 7 2上と同量の半田ペーストを印刷すれ ばよいため、 メタルマスク 9 8の開口 9 8 aの径を全て等しく形成できる。 こ のため、 第 2 3図 (B ) を参照して上述した従来技術に係る多層プリント配線 板の形成用の複数種の径の開口 1 9 8 a、 1 9 8 bを備えるメタルマスク 1 9 8と比較して、 本実施形態のメタルマスク 9 8は容易に形成できる。 半田ペーストの印刷に続き、 基板 3 0を 2 0 0 °Cで加熱リフローし、 上面側 半田パッド 8 6 Uに直径 1 3 3 mの半田バンプ 8 8 Uを、 下面側半田パッド 8 6 Dに直径 6 0 0 の半田バンプ 8 8 Dを設け、 半田バンプの形成を完了 する (第 1 8図の工程 (T) 参照) 。 その後、 多層プリント配線板 4 0 0の表 面を、 界面活性材溶液にて洗浄し、 上記リフローの際に半田ペーストから染み 出たフラックスを洗い流す。

フラックス洗浄の際に、 第 2 3図 (C) を参照して上述した従来技術の多層 プリント配線板 1 1 0においては、 バイァホ一ル 1 7 0内へ多くの半田ペース トを揷入するため、 バイァホール 1 7 0に形成された半田バンプから出るフラ ックス量が多く、 完全にフラックスを洗浄することは難しかった。 これに対し て、 本実施形態の多層プリント配線板 4 0 0では、 バイァホ一ル 7 0上にも、 導体回路 7 2上と同様に少量の半田ペーストしか印刷していないため、 フラッ クスを完全に洗い流すことができる。

更に、 2 0 0 ° Cのリフローの際に、 従来技術の多層プリント配線板 5 1 0 は、 大きく反って、 I Cチップの実装精度が低下した。 これに対して、 本実施 形態の多層プリント配線板 4 0 0は、 リフローの際の反りが小さくなつた。 こ の理由として、 従来技術の多層プリント配線板 5 1 0は、 バイァホール 5 7 0 が中空になっているため、 該バイァホール自体が変形するのに対して、 本実施 形態では、 バイァホール 7 0が銅めつき 6 8を充填して成るため、 バイァホ一 ル 7 0自体が熱により変形することがないためであると推測される。

最後に、 該多層プリント配線板 4 0 0に I Cチップ 9 0を、 I Cチップ 9 0 の半田パッド 9 2が多層プリント配線板側の半田バンプ 8 8 Uに対応するよう に載置し、 加熱炉でリフローすることにより、 多層プリント配線板 4 0 0への I Cチップ 9 0の取り付けを行う (第 1 8図 (U) 参照) 。 その後、 多層プリ ント配線板 4 0 0と I Cチップ 9 0との間に、 界面活性材溶液を注入し、 上記 リフローの際に半田ペーストから染み出たフラックスを洗い流す。

フラックス洗浄の際に、 多層プリント配線板 4 0 0と I Cチップとの間の狭 い空間に界面活性剤溶液を注入しなければならないため、 第 2 3図 (D) を参 照して上述した従来技術の多層プリント配線板 5 1 0においては、 バイァホ一 ル 1 7 0に形成された半田バンプのフラックスを完全に洗浄することは難しか つた。 これに対して、 本実施形態の多層プリント配線板 4 0 0では、 バイァホ ール 7 0上にも、 導体回路 7 2上と同様に少量の半田ペーストしか印刷してい ないため、 フラックスを完全に洗い流すことができる。

このリフローの工程の後、 該多層プリント配線板 4 0 0と I Cチップとの間 の空間に樹脂を注入して、 当該空間を樹脂封止してから、 I Cチップ 9 0全体 を樹脂で覆い、 樹脂モールドする (図示せず) 。 その後、 I Cチップ 9 0を載 置した多層プリント配線板をマザ一ボード 9 5に取り付ける (第 1 8図 (U) 参照) 。

第 1 9図は、 本発明の第 4実施形態の改変例に係る多層プリント配線板 4 0 1を示している。 第 1 7図を参照して上述した第 4実施形態の多層プリント配 線板においては、 半田バンプの形成される上層バイァホール 7 0のみならず、 下層層間樹脂絶縁層 4 0に形成される下層バイァホール 4 0についても銅めつ きが充填されていた。 これに対して、改変例の多層プリント配線板においては、 下層バイァホール 5 0は、 第 2 3図を参照して上述した従来技術と同様に、 内 部に樹脂が充填されている。また、第 4実施形態の上層バイァホール 7 0には、 中央に窪み 7 0 aが形成されていたのに対して、 改変例の上層バイァホール 7 0の表面は平滑に形成されている。 更に、 第 4実施形態では、 上層バイァホ一 ル 7 0及び導体回路 7 2の上面に貴金属層として金めつき層 8 4が設けられて いたのに対して、 改変例では、 白金めつき層 8 4が形成されている。 この改変 例でも、 第 4実施形態と同様に、 半田バンプ 8 8 U、 8 8 Dの接続信頼性を高 めることができる。

以上説明したように第 4実施形態の多層プリント配線板において、 開口部に めっきを充填することで、 バイァホールの表面の高さを、 半田バンプの形成さ れる導体回路の高さと等しくしてある。 このため、 バイァホールと導体回路と に同量の半田べ一ストを印刷することで、 当該バイァホールに形成される半田 バンプと、 導体回路に形成される半田バンプとの高さを等しくすることができ るので、 半田バンプの接続信頼性を高めることが可能となる。

なお、 上述した第 1〜第 4実施形態では、 セミアディティブ法により形成す るパッケージ基板を例示したが、 本発明の構成は、 フルアディティブ法により 形成するパッケージ基板にも適用し得る。 また、 上述した実施形態では、 多層 プリント配線板としてパッケージ基板を例に挙げたが、 本発明の構成をパッケ —ジ基板以外の多層プリント配線板に好適に適用し得ることは言うまでもない。

Claims

請求の範囲
1 . 層間樹脂絶縁層と導体回路とを交互に積層してなる多層プリント配線板 において、
下層の層間樹脂絶縁層には開口部が設けられ、 該開口部にはめつき層が充填 されて表面の平坦な下層バイァホールが形成され、 当該下層バイァホールの上 層側に上層バイァホールが形成されてなることを特徴とする多層プリント配線 板。
2 . 前記下層バイァホールの前記表面は、 粗化処理されていることを特徴と する請求の範囲 1に記載の多層プリント配線板。
3 . 前記下層の層間樹脂絶縁層の開口部の側面が粗化処理されていることを 特徴とする請求の範囲 1又は 2の多層プリント配線板。
4 . 前記上層バイァホール及び前記導体回路の表面が粗化処理されているこ とを特徴とする請求の範囲 1〜 3のいずれか 1つに記載の多層プリント配線板。
5 . 前記下層の層間樹脂絶縁層は、 熱可塑性樹脂と熱硬化性樹脂の複合体又 は主として熱可塑性樹脂からなることを特徴とする請求の範囲 1〜 4のいずれ かに記載の多層プリント配線板。
6 . 記下層バイァホールは、 バイァホール径:層層間樹脂絶縁層の厚みの比 が 1を越え、 4以下に形成されていることを特徴とする請求の範囲 1〜5のい ずれかに記載の多層プリント配線板。
7 . 層間樹脂絶縁層と導体回路とを交互に積層してなる多層プリント配線板 において、
下層の層間樹脂絶縁層には開口部が設けられ、 該開口部にはめつき層が充填 されて下層バイァホールが形成され、 当該下層バイァホールの表面の粗化層を 介して上層バイァホールが形成されてなることを特徴とする多層プリント配線 板。
8 . 前記下層バイァホールの中央部には、 窪みが形成されていることを特徴 とする請求の範囲 7に記載の多層プリント配線板。
9 . 前記下層の層間樹脂絶縁層の開口部の側面が粗化処理されていることを 特徴とする請求の範囲 7又は 8の多層プリント配線板。
1 0 . 前記上層バイァホール及び前記導体回路の表面が粗化処理されている ことを特徴とする請求の範囲 7〜 9のいずれか 1つに記載の多層プリント配線 板。
1 1 . 前記下層の層間樹脂絶縁層は、 熱可塑性樹脂と熱硬化性樹脂の複合体 又は主として熱可塑性樹脂からなることを特徴とする請求の範囲 7〜 9のいず れかに記載の多層プリント配線板。
1 2 . 前記下層バイァホールは、 バイァホ一ル径:層層間樹脂絶縁層の厚み の比が 1を越えることを特徴とする請求の範囲 7又は 8に記載の多層プリント 配線板。
1 3 . 層間樹脂絶縁層と導体層とを交互に積層してなる多層プリント配線板 において、
前記導体層の内の少なくとも 1層が、 バイァホールに接続される導体パター ンとバイァホールを内部に有するプレーン層とを有し、
前記導体パターンに接続されるバイァホールは、 めっき層が充填されて表面 が平坦に形成され、 前記プレーン層内に備えられたバイァホールは、 めっき層 が充填され表面に窪みが形成されていることを特徴とする多層プリント配線板。
1 4 . 前記導体パターンに接続されるバイァホール、 及び、 前記プレーン層 内に備えられたバイァホールの形成される層間樹脂絶縁層の開口部の側面は、 粗化処理されていることを特徴とする請求の範囲 1 3の多層プリント配線板。
1 5 . 前記バイァホールを内部に有するプレーン層の表面は、 粗化処理され ていることを特徴とする請求の範囲 1 3又は 1 4に記載の多層プリント配線板。
1 6 · 前記プレーン層内に備えられたバイァホールの窪みの深さは、 5 m 〜5 0 mであることを特徴とする請求の範囲 1 3ないし請求の範囲 1 5のい ずれか 1つに記載の多層プリント配線板。
1 7 . 前記プレーン層の面積は、 0 . 0 1 d m2 〜 1 0 d m2 であることを 特徴とする請求の範囲 1 3ないし請求の範囲 1 6のいずれか 1つに記載の多層 プリント配線板。
1 8 . 層間樹脂絶縁層と導体回路とを交互に積層してなる多層プリント配線 板において、
最外層の層間樹脂絶縁層上に配設された導体回路上に形成された半田バンプ と、 該最外層の層間樹脂絶縁層に穿設された開口部にめっき層が充填されて成る バイァホール上に形成された半田バンプと、
を備えることを特徴とする多層プリント配線板。
1 9 . 前記バイァホールの中央部には、 窪みが形成されていることを特徴と する請求の範囲 1 8に記載の多層プリント配線板。
2 0 . 前記最外層の層間樹脂絶縁層の開口部の側面が粗化処理されているこ とを特徴とする請求の範囲 1 8又は 1 9の多層プリント配線板。
2 1 . 前記バイァホール及び前記最外層上の導体回路の表面が粗化処理され ていることを特徴とする請求の範囲 1 8〜2 0のいずれか 1つに記載の多層プ リント配線板。
2 2 . 前記バイァホールの表面には、 少なくとも表面に貴金属層を有する金 属層が形成され、 この貴金属の上に半田バンプが形成されていることを特徴と する請求の範囲 1 8〜 1 9のいずれかに記載の多層プリント配線板。
PCT/JP1998/005397 1997-12-29 1998-11-30 Multilayer printed wiring board WO1999034654A1 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP36924497 1997-12-29
JP36924297 1997-12-29
JP9/369243 1997-12-29
JP9/369242 1997-12-29
JP36924597 1997-12-29
JP36924397 1997-12-29
JP9/369244 1997-12-29
JP9/369245 1997-12-29

Publications (1)

Publication Number Publication Date
WO1999034654A1 true true WO1999034654A1 (en) 1999-07-08

Family

ID=27480830

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP1998/005397 WO1999034654A1 (en) 1997-12-29 1998-11-30 Multilayer printed wiring board
PCT/JP1998/005932 WO1999034655A1 (en) 1997-12-29 1998-12-24 Multilayer printed wiring board

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/005932 WO1999034655A1 (en) 1997-12-29 1998-12-24 Multilayer printed wiring board

Country Status (6)

Country Link
US (1) US6365843B1 (ja)
EP (2) EP1043922B1 (ja)
KR (1) KR100709513B1 (ja)
CN (2) CN1322796C (ja)
DE (1) DE69837110T2 (ja)
WO (2) WO1999034654A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
DE69936892T2 (de) 1998-02-26 2007-12-06 Ibiden Co., Ltd., Ogaki Mehrschichtige Leiterplatte mit gefüllten Kontaktlöchern
US6565954B2 (en) 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
WO2000076281A1 (fr) 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
US6876554B1 (en) 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
GB2385465A (en) * 1999-11-04 2003-08-20 Nec Corp Flip-chip stress aborbing layers and connections
JP3450238B2 (ja) 1999-11-04 2003-09-22 Necエレクトロニクス株式会社 半導体装置及びその製造方法
US6706975B2 (en) * 2000-07-13 2004-03-16 Ngk Spark Plug Co., Ltd. Paste for filling throughhole and printed wiring board using same
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
JP3857042B2 (ja) * 2000-11-27 2006-12-13 富士通テン株式会社 基板構造
EP1809083B1 (en) * 2001-03-14 2009-11-04 Ibiden Co., Ltd. Multilayer printed circuit board
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects
US7029529B2 (en) * 2002-09-19 2006-04-18 Applied Materials, Inc. Method and apparatus for metallization of large area substrates
JP3864927B2 (ja) 2003-04-14 2007-01-10 ソニー株式会社 配線基板と回路モジュール
US7326859B2 (en) * 2003-12-16 2008-02-05 Intel Corporation Printed circuit boards having pads for solder balls and methods for the implementation thereof
JP2006080424A (ja) * 2004-09-13 2006-03-23 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP5105168B2 (ja) 2005-11-02 2012-12-19 イビデン株式会社 多層プリント配線板
US7538429B2 (en) * 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
JP4840132B2 (ja) * 2006-12-26 2011-12-21 株式会社デンソー 多層基板の製造方法
US7807560B2 (en) * 2007-07-17 2010-10-05 Shinko Electric Industries Co., Ltd. Solder bump forming method
JP5297083B2 (ja) * 2007-07-17 2013-09-25 新光電気工業株式会社 はんだバンプ形成方法
USPP19906P2 (en) * 2007-10-31 2009-04-14 Tai-Ling Biotech Inc. Phalaenopsis plant named ‘Queen V6’
JP5233637B2 (ja) 2008-04-02 2013-07-10 日立金属株式会社 多層セラミック基板、及び電子部品
EP2298966A4 (en) 2008-06-24 2014-05-07 Furukawa Electric Co Ltd Composite material for electrical/electronic component, method for producing the same and electrical/electronic component
US20100032194A1 (en) 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5627097B2 (ja) * 2009-10-07 2014-11-19 ルネサスエレクトロニクス株式会社 配線基板
JPWO2011058978A1 (ja) * 2009-11-10 2013-04-04 株式会社フジクラ 配線基板の製造方法
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
JP5566771B2 (ja) * 2010-05-18 2014-08-06 日本特殊陶業株式会社 多層配線基板
CN102958274A (zh) * 2011-08-24 2013-03-06 鸿富锦精密工业(深圳)有限公司 电路板
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP2015222753A (ja) * 2014-05-22 2015-12-10 イビデン株式会社 プリント配線板及びその製造方法
CN106206905A (zh) * 2015-04-29 2016-12-07 光宝光电(常州)有限公司 发光二极管封装结构
KR20170038535A (ko) * 2015-09-30 2017-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
JPH0236591A (en) * 1988-07-27 1990-02-06 Fujitsu Ltd Manufacture of multilayer substrate
JPH0734505B2 (ja) * 1989-01-18 1995-04-12 イビデン株式会社 多層プリント配線板およびその製造方法
JP2753746B2 (ja) * 1989-11-06 1998-05-20 日本メクトロン株式会社 Ic搭載用可撓性回路基板及びその製造法
JPH05218645A (ja) 1992-02-05 1993-08-27 Ngk Insulators Ltd 薄膜多層配線基板の製造方法
US5517758A (en) * 1992-05-29 1996-05-21 Matsushita Electric Industrial Co., Ltd. Plating method and method for producing a multi-layered printed wiring board using the same
JPH06169175A (ja) * 1992-11-30 1994-06-14 Nec Corp 多層印刷配線板及びその製造方法
DE69407467D1 (de) * 1993-04-12 1998-02-05 Ibiden Co Ltd Harzzusammensetzungen und diese verwendende Leiterplatten
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
JPH0779078A (ja) * 1993-09-08 1995-03-20 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP3602565B2 (ja) * 1994-03-04 2004-12-15 イビデン株式会社 Icチップを搭載した多層プリント配線板及びそのための多層プリント配線板の製造方法
KR100269580B1 (ko) * 1994-12-01 2000-10-16 엔도 마사루 다층 프린트 배선판 및 그 제조방법(multilayer printed wiring board and process for producing the same)
JPH08181436A (ja) * 1994-12-21 1996-07-12 Sumitomo Bakelite Co Ltd 感光性アディティブ接着剤を用いた多層プリント配線板の製造方法
JP3290041B2 (ja) 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
US6291778B1 (en) * 1995-06-06 2001-09-18 Ibiden, Co., Ltd. Printed circuit boards
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5637920A (en) * 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
JPH09116266A (ja) * 1995-10-17 1997-05-02 Fujitsu Ltd ビルドアップ配線板におけるヴィアの形成方法
EP0844809B1 (en) * 1996-11-20 2011-08-17 Ibiden Co, Ltd. Solder resist composition and printed circuit boards

Also Published As

Publication number Publication date Type
KR100709513B1 (ko) 2007-04-20 grant
DE69837110D1 (de) 2007-03-29 grant
CN1283380A (zh) 2001-02-07 application
CN1620223A (zh) 2005-05-25 application
EP1778000A3 (en) 2007-07-25 application
EP1043922B1 (en) 2007-02-14 grant
EP1043922A1 (en) 2000-10-11 application
EP1778000B1 (en) 2012-03-07 grant
EP1778000A2 (en) 2007-04-25 application
CN1192694C (zh) 2005-03-09 grant
CN1322796C (zh) 2007-06-20 grant
KR20010033667A (ko) 2001-04-25 application
DE69837110T2 (de) 2008-02-14 grant
US6365843B1 (en) 2002-04-02 grant
WO1999034655A1 (en) 1999-07-08 application
EP1043922A4 (en) 2004-06-23 application

Similar Documents

Publication Publication Date Title
US6591495B2 (en) Manufacturing method of a multilayered printed circuit board having an opening made by a laser, and using electroless and electrolytic plating
US7691189B2 (en) Printed wiring board and its manufacturing method
US6261671B1 (en) Adhesive for electroless plating, feedstock composition for preparing adhesive for electroless plating, and printed wiring board
US6828510B1 (en) Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US6534723B1 (en) Multilayer printed-circuit board and semiconductor device
US6248428B1 (en) Adhesive for electroless plating, raw material composition for preparing adhesive for electroless plating and printed wiring board
EP0800336A1 (en) Resin filler and multilayer printed wiring board
US6376052B1 (en) Multilayer printed wiring board and its production process, resin composition for filling through-hole
US6217987B1 (en) Solder resist composition and printed circuit boards
US7178234B2 (en) Method of manufacturing multi-layer printed circuit board
US6762921B1 (en) Multilayer printed-circuit board and method of manufacture
US6365843B1 (en) Multilayer printed wiring board
US6242079B1 (en) Printed wiring board and method for manufacturing the same
US20030132025A1 (en) Printed circuit boards and method of producing the same
JP2000165046A (ja) 多層ビルドアップ配線板
JPH104254A (ja) プリント配線板の製造方法
JP2003008228A (ja) 多層プリント配線板およびその製造方法
JPH11172457A (ja) 無電解めっき用接着剤および多層プリント配線板
US20090218125A1 (en) Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP2005167141A (ja) プリント配線板の製造方法及び多層プリント配線板
JP2003023252A (ja) 多層プリント配線板
JP2002374066A (ja) 多層プリント配線板の製造方法
JPH10229272A (ja) プリント配線板
JP2000068650A (ja) 多層プリント配線板
JP2003023253A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase