CN112074098A - 印刷电路板 - Google Patents
印刷电路板 Download PDFInfo
- Publication number
- CN112074098A CN112074098A CN202010805254.6A CN202010805254A CN112074098A CN 112074098 A CN112074098 A CN 112074098A CN 202010805254 A CN202010805254 A CN 202010805254A CN 112074098 A CN112074098 A CN 112074098A
- Authority
- CN
- China
- Prior art keywords
- circuit pattern
- layer
- surface treatment
- treatment layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims abstract description 234
- 239000002335 surface treatment layer Substances 0.000 claims abstract description 201
- 238000007747 plating Methods 0.000 claims description 115
- 239000010931 gold Substances 0.000 claims description 64
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 24
- 229910052737 gold Inorganic materials 0.000 claims description 24
- 239000010949 copper Substances 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 45
- 238000000034 method Methods 0.000 description 39
- 239000000758 substrate Substances 0.000 description 19
- 239000011241 protective layer Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 14
- 229910052759 nickel Inorganic materials 0.000 description 14
- 238000009713 electroplating Methods 0.000 description 13
- 238000007772 electroless plating Methods 0.000 description 12
- 238000004381 surface treatment Methods 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 239000000654 additive Substances 0.000 description 6
- 229910001020 Au alloy Inorganic materials 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000002952 polymeric resin Substances 0.000 description 4
- 229920003002 synthetic resin Polymers 0.000 description 4
- 229920001169 thermoplastic Polymers 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 239000012041 precatalyst Substances 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/48—Electroplating: Baths therefor from solutions of gold
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
一种印刷电路板包括:绝缘层;在所述绝缘层上的电路图案;以及,在所述电路图案上的表面处理层。所述表面处理层包括具有比所述电路图案的顶表面的宽度更宽的宽度的底表面。
Description
本案是分案申请,其母案为于2015年9月2日(优先权日期:2015年7月15日)提交的发明名称为“印刷电路板及其制造方法”、申请号为201510558083.0的申请。
对于相关申请的交叉引用
本申请要求对于韩国专利申请No.10-2015-0100404(在2015年7月15日提交)在35U.S.C.119和35U.S.C.365下的优先权,该韩国专利申请由此通过引用被整体并入。
技术领域
本公开涉及一种印刷电路板,并且更具体地涉及下述印刷电路板及其制造方法,该印刷电路板包括:在其侧边的一部分中具有曲面的电路图案;以及,通过电镀形成的表面处理层。
背景技术
通过使用诸如铜(Cu)的导电材料在电绝缘基板上印刷电路线图案而形成的印刷电路板(PCB)表示这样一种板,电子组件紧靠地安装在该板上。也就是说,PCB表示下述电路板:其中,电子组件的安装位置是确定的,并且,电路图案印刷在平板的表面上且固定到该表面以将电子组件彼此连接,以便在平板上密集地安装各种类型的电子装置。
通常,对于在PCB上形成的电路图案的表面处理,已经使用有机可焊性保护(OSP),并且已经使用电解镍/金、电解镍/金钴合金或化学镀镍/钯/金。
在这种情况下,可以根据其使用目的来使用各种表面处理方案。例如,可以使用用于焊接、引线接合以及连接器的表面处理方案。
图1是示出根据相关技术的PCB的截面图。
参见图1(a)和1(b),PCB包括绝缘层10、电镀种子层20、电路图案30、保护层40、第一表面处理层50和第二表面处理层60。
图1(a)和1(b)示出了除了保护层40根据其使用的形状具有不同的结构的之外,绝缘层10、电镀种子层20、电路图案30、第一表面处理层50和第二表面处理层60具有相同的结构。
换句话说,在图1(a)中示出的保护层40在覆盖电路图案30的顶表面的至少一部分的同时覆盖绝缘层10的整个暴露表面,并且具有从第二表面处理层60的表面向上突出的形状。
在图1(b)中示出的保护层40仅作为堤防。因此,保护层40在保护层40不与电路图案30接触的状态下暴露绝缘层10的表面的至少一部分。
同时,根据相关技术的上文所述PCB包括用于电路图案30的表面处理的包括镍(Ni)的第一表面处理层50和包括金(Au)的第二表面处理层60。
在这种情况下,一般通过无电镀来形成第一表面处理层50和第二表面处理层60,因为用于电镀的种子层不独立地存在。
另外,为了通过电镀来形成第一和第二表面处理层50和60,必须另外形成电镀种子层。
然而,当形成该另外的种子层以便即使一般通过无电镀执行的PCB的表面处理也执行电镀时,可能会存在设计限制。
另外,PCB的表面处理实质上要求形成包括诸如Ni的金属的第一表面处理层50,用于包括Cu的电路图案30的扩散。
发明内容
本公开的实施例提供了一种印刷电路板及其制造方法,该印刷电路板具有使用当形成电路图案时使用的电镀种子层通过电镀形成的电路图案的表面处理层。
本公开的实施例提供了一种印刷电路板及其制造方法,该印刷电路板包括电路图案,该电路图案在其侧边的至少一部分中具有曲面。
本公开的实施例提供了一种印刷电路板及其制造方法,该印刷电路板包括表面处理层,该表面处理层形成在电路图案上,并且具有比电路图案的底表面的宽度更窄且比电路图案的顶表面的宽度更宽的宽度。
实施例的技术目的可以不限于上面的目的,并且从下面的描述中,实施例的其他技术目的将对本领域内的技术人员是显然的。
根据所述实施例,提供了一种印刷电路板,该印刷电路板包括绝缘层、在所述绝缘层上的电路图案和在所述电路图案上的表面处理层。所述表面处理层包括具有比所述电路图案的顶表面的宽度更宽的宽度的底表面。
而且,在所述电路图案中,其右上侧边和左上侧边的至少一个具有预定曲率。
另外,所述电路图案的所述顶表面的所述宽度比所述电路图案底表面的宽度更窄,并且所述电路图案的所述底表面包括与所述电路图案的所述顶表面垂直地重叠的第一区域和除了所述第一区域之外的第二区域。
另外,所述表面处理层包括金(Au)表面处理层,所述金(Au)表面处理层包括含金(Au)的金属材料,并且所述金(Au)表面处理层的底表面与所述电路图案的所述顶表面直接接触。
所述表面处理层的所述底表面具有比所述电路图案的底表面的宽度更窄的宽度。
而且,所述表面处理层包括与所述电路图案的所述顶表面接触的接触区域和不与所述电路图案的所述顶表面接触的非接触区域,所述电路图案的所述第二区域包括不与所述表面处理层的所述非接触区域垂直重叠的第三区域和与所述表面处理层的所述非接触区域垂直地重叠的第四区域,并且所述第三区域具有比所述第四区域的宽度更宽的宽度。
另外,所述第三区域的所述宽度比所述第四区域的所述宽度满足1.5至4.0的范围。
而且,另外包括在所述绝缘层和所述电路图案之间插入的电镀种子层,并且,所述电镀种子层作为用于所述电路图案和所述表面处理层的种子层。
另外,所述电路图案的左侧边和右侧边的至少一个包括大体垂直于所述电路图案的底表面的第一部分和从所述第一部分延伸并且具有预定曲率的曲面的第二部分。
另外,所述表面处理层的左区域或右区域分别从所述电路图案的左上侧边或右上侧边向外突出。
而且,另外包括在所述绝缘层上形成的保护层以覆盖所述绝缘层的表面的至少一部分。
同时,根据所述实施例,提供了一种制造印刷电路板的方法。所述方法包括:制备绝缘层,在所述绝缘层的顶表面上形成电镀种子层;通过对作为种子层的所述电镀种子层执行电镀来在所述绝缘层上形成电路图案;在所述电镀种子层上形成具有开口的掩模,以暴露所述电路图案的顶表面的至少一部分;通过对作为所述种子层的所述电镀种子层执行电镀来在所述电路图案上形成表面处理层,使得在所述开口的至少一部分中填充所述表面处理层;从所述电镀种子层去除所述掩模;并且,从所述绝缘层去除所述电镀种子层。
所述掩模包括干膜。
另外,所述掩模的所述开口具有比所述电路图案的所述顶表面的宽度更窄的宽度,并且,所述电路图案的所述顶表面的至少一部分被所述掩模覆盖。
另外,在去除所述电镀种子层之前存在的电路图案包括与所述表面处理层的底表面接触的第一顶表面和不与所述表面处理层的所述底表面接触的第二顶表面,并且当去除所述电镀种子层时,与所述电镀种子层一起去除所述电路图案的所述第二顶表面的一部分。
另外,在去除所述电镀种子层后存在的电路图案包括具有比所述表面处理层的所述底表面的宽度更窄的宽度的顶表面。
另外,在去除所述电镀种子层后存在的电路图案具有从所述第二顶表面延伸并且具有预定曲率的侧边。
而且,所述表面处理层包括金(Au)表面处理层,所述金(Au)表面处理层包括含金(Au)的金属材料,并且,所述金(Au)表面处理层的底表面与所述电路图案的所述顶表面直接接触。
另外,所述表面处理层的所述底表面具有比所述电路图案的所述底表面的宽度更窄的宽度。
而且,进一步包括下述步骤:在所述绝缘层上形成保护层以覆盖所述绝缘层的表面的至少一部分。
根据本公开的所述实施例,通过利用在所述电路图案中使用的可去除膜型材料和电镀种子层来形成所述表面处理层,使得可以选择性地使用电解表面处理和无电镀表面处理,而没有对于设计的限制。
根据本公开的所述实施例,使用当形成所述电路图案时使用的所述电镀种子层来形成包括Au的所述表面处理层,使得可以省略作为用于所述Au表面处理层的种子层的传统Ni表面处理层。因此,由于所述Ni表面处理层的省略,可以减小产品的厚度并降低产品成本。
另外,根据本公开的所述实施例,可以省略所述传统镍(Ni)表面处理层,并且,可以直接在所述电路图案上形成包括金(Au)的所述表面处理层,由此增大导电率,并且减小电阻。因此,可以改善RF特性。
另外,根据本公开的所述实施例,在所述电路图案上形成的所述表面处理层具有从所述电路图案的上侧边向外部突出的檐部结构,使得可以增大在所述电路图案上安装的组件的安装面积。因此,可以改善客户的可靠性。
在附图和下面的描述中阐述了一个或多个实施例的细节。其他特征从说明书和附图以及从权利要求将显而易见。
附图说明
图1是示出了根据相关技术的印刷电路板的截面图。
图2是示出根据本公开的第一实施例的印刷电路板的结构的截面图。
图3是详细示出图2的电路图案的截面图。
图4至图11是示出按照工艺步骤制造图2的印刷电路板的方法的截面图。
图12是示出根据本公开的第二实施例的印刷电路板的结构的截面图。
图13至图15是示出制造图12的印刷电路板的方法的截面图。
图16是示出根据本公开的第三实施例的印刷电路板的结构的截面图。
图17是示出根据本公开的第四实施例的印刷电路板的结构的截面图。
图18是示出根据本公开的第五实施例的印刷电路板的结构的截面图。
具体实施方式
以下,将参考附图详细描述本公开的实施例,以便本领域内的技术人员可以容易地使用实施例重复。然而,所述实施例可以有各种修改,并且本公开不限于此。
在下面的描述中,当预定部分“包括”预定元件时,该预定部分不排除其他元件,但是还可以包括其他组件,除非另外说明。
为了方便或清楚的目的,附图中示出的各层的厚度和大小可能被扩大、省略或示意性地绘制。另外,元件的大小并不能完全反映实际大小。贯穿附图,相同的附图标号将分配相同的元件。
在实施例的描述中,可以明白,当层、膜、区域或板被称为在另一个层、另一个膜、另一个区域或另一个板“上”时,它可以“直接地”在该另一个层、膜、区域或板上,或者也可以存在一个或多个中间层。同时,可以明白,当层、膜、区域或板被称为“直接地”在另一个层、另一个膜、另一个区域或另一个板“上”时,不存在任何中间层。
本公开提供了一种印刷电路板,其中,可以通过使用可去除的膜型材料和另外的种子层形成表面处理层来省略传统的Ni表面处理层,并且,当去除种子层时可以与种子层一起去除电路图案的顶表面的一部分。
图2是示出根据本公开的第一实施例的印刷电路板的结构的截面图。图3是详细示出图2的电路图案的截面图。
参见图2和图3,印刷电路板100包括绝缘层110、电镀种子层120、电路图案130和表面处理层140。
绝缘层110可以表示具有单个电路图案的印刷电路板100的支撑基板,并且表示在具有多个层压结构的印刷电路板中的具有一个电路图案130的绝缘层区域。
当绝缘层110表示构成多个层压结构的一个绝缘层时,可以在绝缘层110的顶和底表面上连续地形成多个电路图案。
绝缘层110可以构成绝缘板,并且可以包括热固性或热塑性聚合物基板、陶瓷基板、有机-无机复合基板或玻璃纤维浸渍基板。如果绝缘层110包括聚合树脂,则该绝缘层可以包括环氧绝缘树脂,或者可以包括聚酰亚胺基树脂。
绝缘层110在其上形成有电路图案130。
优选的是,当形成电路图案130时要使用的电镀种子层120形成在绝缘层110和电路图案130之间。
电镀种子层120的顶和底表面可以具有相同的宽度。
然后,在电镀种子层120上形成电路图案130。
与电镀种子层120不同,电路图案130可以以其中其顶和底表面具有互不相同的宽度的形状被形成。在这种情况下,电路图案130的底表面的宽度可以等于电镀种子层120的顶表面或底表面的宽度,并且电路图案130的顶表面的宽度可以比电路图案130的底表面的宽度更窄。
电镀种子层120和电路图案130可以由包括铜(Cu)并且具有导电性的金属形成。
可以通过作为制造印刷电路板的典型工艺的加成工艺、减成工艺、改良型半加成工艺(MSAP)或半加成工艺(SAP)来形成电路图案130,并且其细节将被省略。
虽然附图示出了在绝缘层110上形成了单个电路图案130,但是可以在绝缘层110的顶表面和底表面的至少一个上形成多个电路图案130,同时所述多个电路图案130彼此隔开。
以下,将参考图3更详细地描述电路图案130。电路图案130包括:第一部分131,其形成在电镀种子层120上以具有与电镀种子层120的顶表面接触的底表面;以及,第二部分132,其形成在第一部分131上以具有与表面处理层140的底表面接触的顶表面的至少一部分。
虽然电路图案130包括第一部分131和第二部分132,但是第一和第二部分131和132仅被提供来用于说明电路图案130的形状的目的。实际上,第一和第二部分131和132可以彼此整合为一个组件。
电路图案130的第一部分131的底表面与电镀种子层120的顶表面直接接触。
在这种情况下,电路图案130的第一部分131可以具有其中第一部分131的顶和底表面具有相同的宽度的形状。
另外,电路图案130的第二部分132在其底和顶表面处具有互不相同的宽度。
换句话说,在电路图案130的第二部分132中,顶表面的宽度比底表面的宽度更窄。因此,在纵长上以预定曲率形成第二部分132的侧边。
在这种情况下,电路图案130的第二部分132可以包括具有第一曲率的第一侧边和具有第二曲率的第二侧边。另外,第一侧边的第一曲率可以大体等于第二侧边的第二曲率。
因此,电路图案130具有左和右侧边。左和右侧边的每个包括大体垂直于主表面的第一部分和从第一部分延伸并且包括具有预定曲率的曲面的第二部分。
表面处理层140形成在电路图案130上以用于电路图案130的表面处理。
表面处理层140可以由包括金(Au)的金属或包括Au的合金形成。
当表面处理层140由包括Au的合金形成时,表面处理层140可以由包含钴(Co)的Au合金形成。在这种情况下,通过电镀来形成表面处理层140。
优选的是,通过对与当形成电路图案130时使用的电镀种子层相同的电镀种子层120执行电镀来形成表面处理层140。
在电路图案130上形成表面处理层140。因此,表面处理层140的底表面与电路图案130的顶表面直接接触。
在这种情况下,表面处理层140包括具有比电路图案130的顶表面的宽度更宽的宽度的底表面。
因此,表面处理层140的底表面包括与电路图案130的顶表面直接接触的第一底表面和不与电路图案130的顶表面接触的第二底表面。
在这种情况下,表面处理层140的第一底表面可以是表面处理层140的底表面的中心区域,并且表面处理层140的第二底表面可以是表面处理层140的左和右区域。
另外,表面处理层140可以具有其中顶表面的宽度等于底表面的宽度的形状。
同时,表面处理层140的顶和底表面可以具有比电路图案130的底表面的宽度更窄的宽度。
因此,如图2中所示,表面处理层140具有从电路图案130的上侧边向外突出的檐部结构。
如上所述,根据本公开,使用当形成电路图案130时使用的电镀种子层120来形成包括Au的表面处理层140,可以去掉作为金(Au)表面处理层的种子层的镍(Ni)表面处理层。
另外,如上所述,根据本公开,省略了传统的镍(Ni)表面处理层,并且,直接在电路图案130上形成包括金(Au)的表面处理层140,由此,增大导电率,并且减小电阻。因此,可以改善RF特性。
另外,如上所述,根据本公开,在电路图案130上形成的表面处理层140具有从电路图案130的上侧边向外突出的檐部结构,使得可以增大在电路图案上安装的组件的安装面积。因此,可以改善客户的可靠性。
以下,将更详细地描述电路图案130和表面处理层140之间的关系。
参见图2,电路图案130具有宽度互不相同的顶表面和底表面。在这种情况下,电路图案130的底表面具有第一宽度W1,并且电路图案130的顶表面具有比第一宽度W1更窄的第二宽度W2。
因此,电路图案130的底表面包括与电路图案130的顶表面垂直地重叠的第二区域和不与电路图案130的顶表面重叠的第一区域。
另外,在电路图案130上形成表面处理层140,并且表面处理层140的顶表面和底表面具有相同的第三宽度W3。
在这种情况下,第三宽度W3比第一宽度W1更窄,并且比第二宽度W2更宽。
因此,表面处理层140的底表面包括与电路图案130的顶表面接触的接触区域和在该接触区域之外的向电路图案130的顶表面外部突出并且不与电路图案130的顶表面接触的非接触区域。
在这种情况下,电路图案130的底表面可以具有比电路图案130的顶表面的宽度宽第四宽度W4的宽度。
也就是说,电路图案130的第一区域可以具有第四宽度W4。
在这种情况下,电路图案130的第一区域与表面处理层140的非接触区域部分地重叠。
换句话说,电路图案130的第一区域包括:第三区域,其不与表面处理层140的非接触区域垂直地重叠,并且具有第五宽度W5;以及,第四区域,其与表面处理层140的非接触区域垂直重叠,并且具有第六宽度W6。
在这种情况下,优选的是,第三区域的第五宽度W5比第四区域的第六宽度W6更宽。
更优选的是,第五宽度W5与第六宽度W6的比值在1.5至4.0的范围中。
换句话说,当第五宽度W5与第六宽度W6的比值小于1.5时,表面处理层140的非接触区域具有更宽的区域。在这种情况下,从电路图案130的顶表面向外部突出的表面处理层140的非接触区域具有不稳定的结构,使得非接触区域可能崩塌,由此引起电短路。
另外,当第五宽度W5与第六宽度W6的比值大于4.0时,表面处理层140的非接触区域具有更窄的区域。在这种情况下,由于表面处理层140的整个宽度变窄,安装区域可能会变窄。
因此,根据本公开,当如上所述形成具有檐部结构的表面处理层140时,第五宽度W5与第六宽度W6的比值满足1.5至4.0的范围。在这种情况下,第五宽度W5比第六宽度W6更宽,使得第五宽度W5具有范围从第六宽度W6的1.5倍至第六宽度W6的4倍的值。
以下,将参考图4至图11来详细描述制造在图2中示出的印刷电路板的制造方法。
图4至图11是示出按照工艺步骤制造图2的印刷电路板的方法的截面图。
参见图4,在制备绝缘层110之后,在绝缘层110上形成电镀种子层120。
可以通过使用包括Cu的金属对绝缘层110执行无电镀来形成电镀种子层120。
绝缘层110可以包括热固性或热塑性聚合物基板、陶瓷基板、有机-无机复合基板或玻璃纤维浸渍基板。如果绝缘层110包括聚合树脂,则该绝缘层110可以包括环氧绝缘树脂,或者可以包括聚酰亚胺基树脂。
可以通过对绝缘层110的表面执行典型的覆铜箔层压板(CCL)代替无电镀来形成电镀种子层120。
在这种情况下,当通过无电镀形成电镀种子层120时,向绝缘层110的顶表面施加表面粗糙度,使得可以平滑地执行无电镀。
可以以下述顺序来执行无电镀方案:去油工艺、软蚀刻工艺、预催化剂工艺、催化剂处理工艺、加速剂工艺、无电镀工艺和抗氧化处理工艺。另外,可以通过使用等离子体溅射金属粒子来形成电镀种子层120。
在这种情况下,在通过电镀工艺来形成电镀种子层120之前,可以另外执行从绝缘层110的表面去除污点的除污工艺。通过向绝缘层11的表面上施加表面粗糙度来执行该除污工艺以增强用于形成电镀种子层120的电镀动力。
其后,参见图5,在电镀种子层120上形成第一掩模125。在这种情况下,第一掩模125可以包括干膜。
在这种情况下,第一掩模125具有开口a,用于暴露电镀种子层120的顶表面的至少一部分。
在这种情况下,通过第一掩模125的开口a暴露的电镀种子层120的顶表面对应于用于电路图案130的区域。
换句话说,在电镀种子层120上形成第一掩模125,第一掩模125具有开口a,用于暴露在电镀种子层120的顶表面中的用于电路图案130的区域。
在这种情况下,可以形成第一掩模125以覆盖电镀种子层120的整个顶表面。因此,可以通过去除用于电路图案130的形成的电镀种子层120的一部分区域来形成开口a。
接着,参见图6,在电镀种子层120上形成电路图案130,使得在第一掩模125的开口a的至少一部分中填充电路图案130。
电路图案130可以通过下述方式在填充在第一掩模125的开口a的至少一部分中的同时被形成:使用导电材料(优选地为包括Cu的合金)对作为种子层的电镀种子层120执行电镀。
接着,参见图7,从电镀种子层120去除第一掩模125。
在这种情况下,在去除第一掩模125之后,第一掩模125的剩余部分可能余留在电镀种子层120的表面上。因此,可以执行去除第一掩模框125的剩余部分的另外的处理。
然后,参见图8,在电镀种子层120上形成第二掩模135。
在这种情况下,优选的是,第二掩模135可以包括具有强耐热性和易移除特性的干膜。
第二掩模135包括开口b,用于暴露电路图案130的顶表面。
在这种情况下,以比电路图案130的顶表面的宽度更窄的宽度来形成第二掩模135的开口b。
因此,通过第二掩模135来覆盖电路图案130的顶表面的至少一部分。优选的是,电路图案130的顶表面的中心区域通过第二掩模135的开口b暴露于外部,并且第二掩模135覆盖电路图案130的顶表面的边缘区域。
接着,参见图9,通过使用电镀种子层120和电路图案130两者作为种子层来在电路图案130上形成表面处理层140。
在这种情况下,以等于第二掩模135的开口b的宽度的宽度来形成表面处理层140。
表面处理层140可以由仅包括金(Au)的金属或包括Au的合金形成。
当表面处理层140由包括Au的合金形成时,表面处理层140可以由包含Co的Au合金形成。在这种情况下,可以通过无电镀来形成表面处理层140。
优选的是,通过对与当形成电路图案130时使用的电镀种子层相同的电镀种子层120执行电镀来形成表面处理层140。换句话说,当电镀种子层120与电路图案130连接使得在电镀种子层120和电路图案130之间出现短路时,通过电镀来形成表面处理层140。
在电路图案130上形成表面处理层140,使得表面处理层140的底表面与电路图案130的顶表面直接接触。
在这种情况下,在去除电镀种子层120之前存在的表面处理层140包括具有比电路图案130的顶表面的宽度更窄的宽度的顶和底表面。
因此,电路图案130的顶表面包括与表面处理层140接触的部分和不与表面处理层140接触的部分。
接着,参见图10,去除在电镀种子层120上形成的第二掩模135。
在这种情况下,如果与去除第一掩模框125的处理类似地去除第二掩模135,则可以执行另外的处理以去除在电镀种子层120上余留的第二掩模135的剩余部分。
其后,参见图11,执行下述处理:去除电镀种子层120的一部分,该部分形成在绝缘层110上并且没有电路图案130。
换句话说,在已经去除第二掩模135之后,执行去除在绝缘层110上形成的电镀种子层120的一部分的处理。在这种情况下,当执行去除电镀种子层120的处理时,因为电路图案130而不去除在电路图案130下形成的电镀种子层120的部分,而是仅选择性地去除没有电路图案130的电镀种子层120的部分。
在这种情况下,电路图案130的顶表面的边缘区域没有表面处理层140。因此,当执行去除电镀种子层120的形成在绝缘层110上并且没有电路图案130的部分的处理时,未被表面处理层140覆盖的电路图案130的顶表面的边缘区域也被去除了。
在这种情况下,仅去除未被表面处理层140覆盖的电路图案130的顶表面的部分。
因此,以与电路图案130的下部不同的预定曲率来去除电路图案130的上侧边。
所以,表面处理层140的底表面可以具有比电路图案130的顶表面的宽度更宽的宽度。
另外,因为去除上述电镀种子层120的处理,所以表面处理层140的底表面包括与电路图案130的顶表面直接接触的第一底表面和不与电路图案130的顶表面接触的第二底表面。
在这种情况下,表面处理层140的第一底表面可以是表面处理层140的底表面的中心区域,并且表面处理层140的第二底表面可以是表面处理层140的左和右区域。
同时,表面处理层140的顶和底表面可以具有比电路图案130的底表面的宽度更窄的宽度。
换句话说,在去除电镀种子层120的处理中去除电路图案130的上部的边缘区域时,可以将电路图案130划分为如上所述的第一部分131和第二部分132。
电路图案130的第一部分131的底表面与电镀种子层120的顶表面直接接触。
在这种情况下,电路图案130的第一部分131具有其中第一部分131的顶表面和底表面具有相同的宽度的形状。
另外,电路图案130的第二部分132具有其中顶表面和底表面具有互不相同的宽度的形状。
换句话说,在电路图案130的第二部分132中,顶表面的宽度比底表面的宽度更窄。因此,在纵长上以预定曲率来形成第二部分132的侧边。
在这种情况下,电路图案130的第二部分132可以包括具有第一曲率的第一侧边和具有第二曲率的第二侧边。另外,第一侧边的第一曲率可以大体上等于第二侧边的第二曲率。
所以,电路图案130具有左和右侧边,并且左和右侧边的每个包括大体垂直于主表面的第一部分和从第一部分延伸并且包括具有预定曲率的曲面的第二部分。
因此,如图2中所示,表面处理层140具有从电路图案130的上侧边向外突出的檐部结构。
如上所述,根据本公开,通过利用当形成电路图案130时使用的电镀种子层120来形成包括Au的表面处理层140,使得可以省略作为用于金(Au)表面处理层的种子层的镍(Ni)表面处理层。
另外,如上所述,根据本公开,省略了传统镍(Ni)表面处理层,并且,直接在电路图案130上形成包括金(Au)的表面处理层140,由此,增大导电率,并且减小电阻。因此,可以改善RF特性。
另外,如上所述,根据本公开,在电路图案130上形成的表面处理层140具有从电路图案130的上侧边向外突出的檐部结构,使得可以增大在电路图案上安装的组件的安装面积。因此,可以改善客户的可靠性。
图12是示出根据本公开的第二实施例的印刷电路板的结构的截面图。
参见图12,印刷电路板200包括绝缘层210、电镀种子层220、电路图案230和表面处理层240。
绝缘层210可以表示具有单个电路图案的印刷电路板100的支撑基板,并且表示在具有多个层压结构的印刷电路板中具有一个电路图案230的绝缘层区域。
绝缘层210可以构成绝缘板,并且可以包括热固性或热塑性聚合物基板、陶瓷基板、有机-无机复合基板或玻璃纤维浸渍基板。如果绝缘层210包括聚合树脂,则该绝缘层可以包括环氧绝缘树脂,或者可以包括聚酰亚胺基树脂。
在绝缘层210上形成电路图案230。
优选的是,用于形成电路图案230的电镀种子层120形成在绝缘层210和电路图案230之间。
电镀种子层220的顶和底表面可以具有相同的宽度。
另外,在电镀种子层220上形成电路图案230。
与电镀种子层220不同,电路图案230可以具有其中其顶和底表面具有互不相同的宽度的形状。在这种情况下,电路图案230的底表面的宽度可以等于电镀种子层220的顶表面或底表面的宽度。电路图案230的顶表面的宽度可以比电路图案230的底表面的宽度更窄。
电镀种子层220和电路图案230由包括Cu并且具有导电性的金属形成。
可以通过作为制造印刷电路板的典型工艺的加成工艺、减成工艺、改良型半加成工艺(MSAP)或半加成工艺(SAP)来形成电路图案230,并且其细节将被省略。
虽然附图示出了在绝缘层210上形成了单个电路图案230,但是可以在绝缘层210的顶表面和底表面的至少一个上形成多个电路图案230,同时该多个电路图案230彼此隔开预定距离。
在这种情况下,电路图案230可以具有与根据第一实施例的电路图案130的形状类似的形状。虽然根据第一实施例的电路图案130的两个侧边具有预定曲率,但是根据第二实施例的电路图案230仅在其右上侧边处具有预定曲率。
换句话说,电路图案230的左侧边大体上垂直于电路图案230的底表面,并且电路图案230的右侧边具有大体上垂直于电路图案230的底表面的部分和从该垂直部分延伸并且具有预定曲率的曲面部分。
表面处理层240形成在电路图案230上以执行电路图案230的表面处理。
表面处理层240可以由仅包括Au的金属或包括Au的合金形成。
当表面处理层240由包括Au的合金形成时,表面处理层240可以由包含Co的Au合金形成。在这种情况下,通过无电镀来形成表面处理层240。
优选的是,通过对与当形成电路图案230时使用的电镀种子层相同的电镀种子层220执行电镀来形成表面处理层240。
表面处理层240形成在电路图案230上以便表面处理层240的底表面与电路图案230的顶表面直接接触。
在这种情况下,表面处理层240包括具有比电路图案230的顶表面的宽度更宽的宽度的底表面。
因此,表面处理层240的底表面包括与电路图案230的顶表面直接接触的第一底表面和不与电路图案230的顶表面接触的第二底表面。
在这种情况下,表面处理层240的第一底表面可以包括表面处理层240的底表面的中心区域和左区域,并且,表面处理层240的第二底表面可以包括表面处理层240的右区域。
另外,表面处理层240可以具有其中其顶和底表面具有相同的宽度的形状。
同时,表面处理层240的顶和底表面两者可以具有比电路图案230的底表面的宽度更窄的宽度。
因此,与第一实施例不同,根据第二实施例的表面处理层240具有仅从电路图案230的上侧边向外突出的檐部结构。
如上所述,根据本公开,使用当形成电路图案230时使用的电镀种子层220来形成包括Au的表面处理层240,使得可以省略作为用于金(Au)表面处理层的种子层的镍(Ni)表面处理层。
另外,如上所述,根据本公开,省略了传统的镍(Ni)表面处理层,并且直接在电路图案130上形成了包括金(Au)的表面处理层140,由此,增大导电率,并且减小电阻。因此,可以改善RF特性。
另外,如上所述,根据本公开,形成在电路图案230上的表面处理层240具有从电路图案230的右上侧边向外突出的檐部结构,使得可以增大在电路图案230上安装的组件的安装面积。因此,可以改善客户的可靠性。
以下,将参考图13至图15来描述制造在图12中示出的印刷电路板的方法。
图13至15是示出按照工艺步骤制造在图12中示出的印刷电路板的方法的截面图。
首先,参见图13,在制备绝缘层210之后,在绝缘层210上形成电镀种子层220。
可以通过使用包括Cu的金属对绝缘层110执行无电镀来形成电镀种子层220。
绝缘层210可以包括热固性或热塑性聚合物基板、陶瓷基板、有机-无机复合基板或玻璃纤维浸渍基板。如果绝缘层210包括聚合树脂,则绝缘层210可以包括环氧绝缘树脂,或者可以包括聚酰亚胺基树脂。
接着,通过使用导电材料对作为种子层的电镀种子层220执行电镀来形成电路图案230,该导电材料优选地为包括Cu的合金。
其后,在电镀种子层220上形成掩模225。
在这种情况下,优选的是,掩模225可以包括具有强耐热性和易移除特性的干膜。
掩模225包括开口B,用于暴露电路图案230的顶表面。
掩模225的开口B的宽度比电路图案230的顶表面的宽度更窄。
因此,通过掩模225来覆盖电路图案230的顶表面的至少一部分。优选的是,电路图案230的顶表面的中心区域和左区域通过掩模225的开口B暴露于外部,并且,通过掩模225来覆盖电路图案230的顶表面的右边缘区域。
接着,参见图14,通过使用电镀种子层220和电路图案230作为种子层来在电路图案230上形成表面处理层240。
在这种情况下,表面处理层240具有与掩模225的开口B的宽度相等的宽度。
表面处理层240可以由仅包括Au的金属或包括Au的合金形成。
当表面处理层240由包括Au的合金形成时,表面处理层240可以由包含Co的Au合金来形成。在这种情况下,通过无电镀来形成表面处理层240。
优选的是,通过对与当形成电路图案230时使用的电镀种子层相同的电镀种子层220执行电镀来形成表面处理层240。换句话说,当电镀种子层220与电路图案230连接使得在电镀种子层220和电路图案230之间出现短路时,通过电镀形成表面处理层240。
在电路图案230上形成表面处理层240,使得表面处理层240的底表面与电路图案230的顶表面直接接触。
在这种情况下,在去除电镀种子层220之前存在的表面处理层240包括具有比电路图案230的顶表面的宽度更窄的宽度的顶和底表面。
因此,电路图案230的顶表面包括与表面处理层240接触的部分和不与表面处理层240接触的部分。
其后,参见图15,从电镀种子层220去除掩模225。
然后,执行去除电镀种子层220的一部分的处理,该部分形成在绝缘层210上并且没有电路图案230。
换句话说,在已经去除了掩膜225之后,执行去除形成在绝缘层210上并且没有电路图案230的电镀种子层220的一部分的处理。在这种情况下,当执行去除形成在绝缘层210上并且没有电路图案230的电镀种子层220的一部分的处理时,因为电路图案130而不去除形成在电路图案130下的电镀种子层120的一部分,而是仅选择性地去除没有电路图案130的电镀种子层220的一部分。
在这种情况下,电路图案230的顶表面的右边缘区域没有表面处理层240。因此,当执行去除电镀种子层220的处理时,也去除未被表面处理层240覆盖的电路图案230的顶表面的右边缘区域。
在这种情况下,仅去除未被表面处理层240覆盖的电路图案230的上部。
因此,未被表面处理层240覆盖的电路图案230的右上部具有与电路图案230的下部的曲率不同的预定曲率的侧边。
因此,表面处理层240的底表面具有比电路图案230的顶表面的宽度更宽的宽度。
表面处理层240的底表面包括与电路图案230的顶表面直接接触的第一底表面和由于去除电镀种子层220的处理而不与电路图案230的顶表面接触的第二底表面。
在这种情况下,表面处理层240的第一底表面可以包括表面处理层240的底表面的中心区域和左区域,并且表面处理层240的第二底表面可以包括表面处理层240的右区域。
同时,表面处理层240表面处理层240的顶和底表面可以具有比电路图案230的底表面的宽度更窄的宽度。
另外,电路图案230的右上侧边在纵长上以预定曲率被形成。
因此,如图12中所示,表面处理层240具有从电路图案230的右上侧边向外突出的檐部结构。
如上所述,根据本公开,使用当形成电路图案230时使用的电镀种子层220来形成包括Au的表面处理层240,使得可以省略作为用于金(Au)表面处理层的种子层的镍(Ni)表面处理层。
另外,如上所述,根据本公开,省略了传统镍(Ni)表面处理层,并且,包括金(Au)的表面处理层140直接形成在电路图案130上,由此增大导电率,并且减小电阻。因此,可以改善RF特性。
另外,如上所述,根据本公开,在电路图案230上形成的表面处理层240具有从电路图案230的上侧边向外突出的檐部结构,使得可以增大在电路图案上安装的组件的安装面积。因此,可以改善客户的可靠性。
图16是示出根据本公开的第三实施例的印刷电路板的结构的截面图。
参见图16,印刷电路板300包括绝缘层310、电镀种子层320、电路图案330和表面处理层340。
在这种情况下,因为绝缘层310和电镀种子层320与第一实施例和第二实施例的绝缘层和电镀种子层相同,所以将省略其细节。
另外,根据第二实施例的电路图案230包括具有预定曲率的右上侧边。
然而,根据本公开的第三实施例的电路图案330具有有着预定曲率的左上侧边,并且右侧边形成得与底表面大体垂直。
图17是示出根据本公开的第四实施例的印刷电路板400的截面图。
参见图17,印刷电路板400包括绝缘层410、电镀种子层420、电路图案430、表面处理层440和保护层450。
在这种情况下,因为绝缘层410、电镀种子层420、电路图案430和表面处理层440与在图2中示出的根据本公开第一实施例的印刷电路板的绝缘层、电镀种子层、电路图案和表面处理层相同,所以将省略其细节。
根据第四实施例的印刷电路板400还包括保护层450,其形成在绝缘层410上以覆盖绝缘层410的表面、电镀种子层420的侧边、电路图案430的侧边和表面处理层440的顶表面的一部分。
保护层450从表面处理层440的顶表面突出预定高度。
保护层450可以包括阻焊剂,保护绝缘层410的表面和形成在绝缘层410上的电路图案的表面处理层240的顶表面的至少一部分。
根据第四实施例的保护层450覆盖绝缘层410的暴露的整个表面。
图18是示出根据第五实施例的印刷电路板的截面图。
参见图18,印刷电路板500包括绝缘层510、电镀种子层520、电路图案530、表面处理层540和保护层550。
因为绝缘层510、电镀种子层520、电路图案530和表面处理层540与在图2中示出的根据本公开第一实施例的印刷电路板的绝缘层、电镀种子层、电路图案和表面处理层相同,所以将省略其细节。
根据第五实施例的印刷电路板500还包括保护层550,其形成在绝缘层510上以覆盖绝缘层510的表面的一部分。
保护层550形成在绝缘层510上,并且与电路图案530隔开预定距离。
保护层550可以包括阻焊剂,保护绝缘层510的表面,并且暴露形成在绝缘层510上的电路图案的表面处理层540的顶表面和绝缘层510的表面的一部分。
根据本公开的实施例,通过利用在电路图案中使用的可移除膜型材料和电镀种子层来形成表面处理层,使得可以选择性地使用电解表面处理和无电镀表面处理,而没有在设计上的限制。
根据本公开的实施例,使用当形成电路图案时使用的电镀种子层来形成包括Au的表面处理层,使得可以省略根据相关技术的作为用于Au表面处理层的种子层的Ni表面处理层。因此,可以减小产品的厚度,并且可以因为Ni表面处理层的省略而降低产品成本。
另外,根据本公开,省略了传统的镍(Ni)表面处理层,并且,包括金(Au)的表面处理层140直接形成在电路图案130上,由此增大导电率,并且减小电阻。因此,可以改善RF特性。
而且,根据本公开的实施例,形成在电路图案上的表面处理层具有从电路图案的上侧边向外突出的檐部结构,使得可以增大在电路图案上安装的组件的安装面积。因此,可以改善客户的可靠性。
在本说明书中对于“一个实施例”、“实施例”、“示例实施例”等的任何引用表示在本发明的至少一个实施例中包括结合实施例描述的特定特征、结构或特性。在本说明书中的各个位置中的这样的短语的出现不必然全部指的是同一实施例。而且,当结合任何实施例描述特定特征、结构或特性时,认为其在本领域内的技术人员结合其他实施例实现这样的特征、结构或特性的范围内。
虽然已经参考其多个说明性实施例而描述了实施例,但是应当明白,本领域内的技术人员可以设计落在本公开的精神和原理范围内的多种其他修改和实施例。更具体地,在本公开、附图和所附的权利要求的范围内的主组合布置的部件部分和/或布置中,各种改变和修改是可能的。除了在部件部分和/或布置中的改变和修改之外,替代使用对于本领域内的技术人员也是显然的。
Claims (20)
1.一种印刷电路板,包括:
绝缘层;
设置在所述绝缘层上并且包括铜(Cu)的电路图案;以及
设置在所述电路图案上并且包括金(Au)的表面处理层,
其中,所述表面处理层的底表面的宽度比所述电路图案的顶表面的宽度窄,
其中,所述表面处理层的所述底表面包括:
与所述电路图案进行物理接触的第一部分;以及
不与所述电路图案进行物理接触的第二部分,并且
其中,所述电路图案包括在所述电路图案的所述顶表面与侧表面之间的具有曲率的边界表面,并且
其中,所述边界表面具有凹曲面。
2.根据权利要求1所述的印刷电路板,其中,所述电路图案的侧表面的最上端位于比所述电路图案的所述顶表面低的高度处。
3.根据权利要求1所述的印刷电路板,其中,所述电路图案包括所述电路图案的所述顶表面和所述边界表面之间的拐点。
4.根据权利要求1所述的印刷电路板,其中,所述电路图案的最外部分位于比所述电路图案的内部部分低的高度处。
5.根据权利要求1所述的印刷电路板,其中,所述电路图案的内部部分的厚度大于所述电路图案的最外部分的厚度。
6.根据权利要求1所述的印刷电路板,其中,在与所述绝缘层的顶表面垂直的第一方向上测量的所述电路图案的所述边界表面的外部部分与所述绝缘层的顶表面之间的距离比在所述第一方向上测量的所述电路图案的所述边界表面的内部部分与所述绝缘层的所述顶表面之间的距离短。
7.根据权利要求1所述的印刷电路板,其中,所述表面处理层的所述底表面的宽度比所述电路图案的底表面的宽度窄。
8.根据权利要求1所述的印刷电路板,其中,所述表面处理层的所述第二部分悬浮在所述电路图案上。
9.根据权利要求1所述的印刷电路板,还包括:
设置在所述绝缘层与所述电路图案之间的电镀种子层,
其中,所述电镀种子层用作所述电路图案和所述表面处理层的种子层。
10.根据权利要求1所述的印刷电路板,其中,所述电路图案的所述边界表面设置在左方侧表面和右方侧表面中的至少一个上。
11.一种印刷电路板,包括:
绝缘层;
设置在所述绝缘层上的电镀种子层;
设置在所述电镀种子层上并且由铜(Cu)形成的电路图案层;以及
设置在所述电路图案层上并且由金(Au)形成的表面处理层,
其中,所述电路图案层包括:
与所述电镀种子层的顶表面接触的第一部分;以及
与所述第一部分的顶表面和所述表面处理层的底表面接触的第二部分,
其中,所述电路图案层的所述第二部分形成为使得所述第二部分的顶表面和底表面具有彼此不同的宽度,
其中,所述第二部分的左方侧和右方侧中的至少一个具有曲面,
其中,所述表面处理层的所述底表面包括:
与所述电路图案层的所述第二部分接触的第一底表面;以及
与所述电路图案层的所述第二部分的所述顶表面间隔开的第二底表面。
12.根据权利要求11所述的印刷电路板,其中,所述电镀种子层用作所述电路图案层和所述表面处理层的种子层。
13.根据权利要求11所述的印刷电路板,其中,所述第一部分的侧表面的一部分基本上垂直于所述第一部分的底表面。
14.根据权利要求11所述的印刷电路板,其中,所述表面处理层的左侧区域或右侧区域从所述电路图案层的所述第二部分向外突出。
15.根据权利要求11所述的印刷电路板,其中,所述电镀种子层由Cu形成。
16.根据权利要求11所述的印刷电路板,其中,所述表面处理层的所述底表面的宽度比所述第二部分的所述顶表面的宽度宽。
17.根据权利要求11所述的印刷电路板,其中,包括金(Au)的所述表面处理层的所述第一底表面与包括铜(Cu)的所述第二部分的所述顶表面直接进行物理接触。
18.根据权利要求11所述的印刷电路板,其中,所述电路图案层的所述第一部分包括:
与所述表面处理层在垂直方向上重叠的第一区域;以及
不与所述表面处理层在所述垂直方向上重叠的第二区域。
19.根据权利要求18所述的印刷电路板,其中,所述第一区域的宽度与所述第二区域的宽度之比值满足1.5至4.0的范围。
20.根据权利要求11所述的印刷板,其中,所述第一部分的底表面的宽度与所述第二部分的所述顶表面的宽度不同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010805254.6A CN112074098B (zh) | 2015-07-15 | 2015-09-02 | 印刷电路板 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2015-0100404 | 2015-07-15 | ||
KR1020150100404A KR102040605B1 (ko) | 2015-07-15 | 2015-07-15 | 인쇄회로기판 및 그의 제조 방법 |
CN202010805254.6A CN112074098B (zh) | 2015-07-15 | 2015-09-02 | 印刷电路板 |
CN201510558083.0A CN106358379B (zh) | 2015-07-15 | 2015-09-02 | 印刷电路板及其制造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510558083.0A Division CN106358379B (zh) | 2015-07-15 | 2015-09-02 | 印刷电路板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112074098A true CN112074098A (zh) | 2020-12-11 |
CN112074098B CN112074098B (zh) | 2023-12-15 |
Family
ID=53887017
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010805254.6A Active CN112074098B (zh) | 2015-07-15 | 2015-09-02 | 印刷电路板 |
CN201510558083.0A Active CN106358379B (zh) | 2015-07-15 | 2015-09-02 | 印刷电路板及其制造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510558083.0A Active CN106358379B (zh) | 2015-07-15 | 2015-09-02 | 印刷电路板及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (8) | US9686860B2 (zh) |
EP (1) | EP3119169A1 (zh) |
KR (1) | KR102040605B1 (zh) |
CN (2) | CN112074098B (zh) |
TW (1) | TWI699143B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9372589B2 (en) * | 2012-04-18 | 2016-06-21 | Facebook, Inc. | Structured information about nodes on a social networking system |
KR102326505B1 (ko) * | 2015-08-19 | 2021-11-16 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
JP7183582B2 (ja) * | 2018-06-19 | 2022-12-06 | 凸版印刷株式会社 | ガラス配線基板 |
CN110493971A (zh) * | 2019-08-22 | 2019-11-22 | 大连崇达电路有限公司 | 一种沉金与电金混合表面处理的线路板制作方法 |
KR20220109642A (ko) * | 2021-01-29 | 2022-08-05 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 패키지 기판 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5776663A (en) * | 1995-06-30 | 1998-07-07 | Daewoo Electronics Co., Ltd. | Method for electroplating a conductive layer on a substrate |
KR100674305B1 (ko) * | 2006-01-24 | 2007-01-24 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2011096721A (ja) * | 2009-10-27 | 2011-05-12 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
JP2012169597A (ja) * | 2011-01-26 | 2012-09-06 | Sumitomo Bakelite Co Ltd | プリント配線板およびプリント配線板の製造方法 |
KR20130070471A (ko) * | 2011-12-19 | 2013-06-27 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5134460A (en) | 1986-08-11 | 1992-07-28 | International Business Machines Corporation | Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding |
US5808360A (en) * | 1996-05-15 | 1998-09-15 | Micron Technology, Inc. | Microbump interconnect for bore semiconductor dice |
US7319265B1 (en) * | 2000-10-13 | 2008-01-15 | Bridge Semiconductor Corporation | Semiconductor chip assembly with precision-formed metal pillar |
JP2003203940A (ja) * | 2001-10-25 | 2003-07-18 | Seiko Epson Corp | 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器 |
DE10158809B4 (de) | 2001-11-30 | 2006-08-31 | Infineon Technologies Ag | Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn |
US6756294B1 (en) * | 2002-01-30 | 2004-06-29 | Taiwan Semiconductor Manufacturing Company | Method for improving bump reliability for flip chip devices |
US6596619B1 (en) * | 2002-05-17 | 2003-07-22 | Taiwan Semiconductor Manufacturing Company | Method for fabricating an under bump metallization structure |
JP4081052B2 (ja) | 2003-12-05 | 2008-04-23 | 三井金属鉱業株式会社 | プリント配線基板の製造法 |
US7473999B2 (en) | 2005-09-23 | 2009-01-06 | Megica Corporation | Semiconductor chip and process for forming the same |
US20070114674A1 (en) * | 2005-11-22 | 2007-05-24 | Brown Matthew R | Hybrid solder pad |
JP4813255B2 (ja) * | 2006-05-23 | 2011-11-09 | パナソニック株式会社 | 配線基板及びその製造方法ならびに半導体装置 |
US20080308307A1 (en) | 2007-06-12 | 2008-12-18 | Advanced Chip Engineering Technology Inc. | Trace structure and method for fabricating the same |
TWI412111B (zh) * | 2009-05-25 | 2013-10-11 | Unimicron Technology Corp | 電路板之電性連接結構及電路板裝置 |
WO2010140725A1 (ko) | 2009-06-05 | 2010-12-09 | (주)탑엔지니어링 | 박막 금속 전도선의 형성 방법 |
JP5502624B2 (ja) | 2010-07-08 | 2014-05-28 | 新光電気工業株式会社 | 配線基板の製造方法及び配線基板 |
KR20120031725A (ko) | 2010-09-27 | 2012-04-04 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
US8760882B2 (en) | 2010-11-18 | 2014-06-24 | Xintec Inc. | Wiring structure for improving crown-like defect and fabrication method thereof |
JPWO2012176392A1 (ja) | 2011-06-24 | 2015-02-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
KR20130041645A (ko) * | 2011-10-17 | 2013-04-25 | 삼성전기주식회사 | 인쇄회로기판 |
KR101255954B1 (ko) | 2011-12-22 | 2013-04-23 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
JP6157968B2 (ja) | 2013-07-25 | 2017-07-05 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
KR101330422B1 (ko) * | 2013-09-12 | 2013-11-20 | 이진숙 | 방열용액체의 누출 방지장치가 구비된 램프 |
-
2015
- 2015-07-15 KR KR1020150100404A patent/KR102040605B1/ko active IP Right Grant
- 2015-08-20 US US14/831,674 patent/US9686860B2/en active Active
- 2015-08-20 TW TW104127222A patent/TWI699143B/zh not_active IP Right Cessation
- 2015-08-20 EP EP15181783.0A patent/EP3119169A1/en active Pending
- 2015-09-02 CN CN202010805254.6A patent/CN112074098B/zh active Active
- 2015-09-02 CN CN201510558083.0A patent/CN106358379B/zh active Active
-
2017
- 2017-05-15 US US15/594,778 patent/US9913383B2/en active Active
-
2018
- 2018-01-24 US US15/878,701 patent/US10531569B2/en active Active
-
2019
- 2019-12-17 US US16/717,679 patent/US10798827B2/en active Active
-
2020
- 2020-08-28 US US17/005,522 patent/US11019731B2/en active Active
-
2021
- 2021-04-21 US US17/236,519 patent/US11297720B2/en active Active
-
2022
- 2022-03-01 US US17/653,054 patent/US11723153B2/en active Active
-
2023
- 2023-06-20 US US18/337,706 patent/US20230337370A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5776663A (en) * | 1995-06-30 | 1998-07-07 | Daewoo Electronics Co., Ltd. | Method for electroplating a conductive layer on a substrate |
KR100674305B1 (ko) * | 2006-01-24 | 2007-01-24 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2011096721A (ja) * | 2009-10-27 | 2011-05-12 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
JP2012169597A (ja) * | 2011-01-26 | 2012-09-06 | Sumitomo Bakelite Co Ltd | プリント配線板およびプリント配線板の製造方法 |
KR20130070471A (ko) * | 2011-12-19 | 2013-06-27 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20210243901A1 (en) | 2021-08-05 |
US20170251556A1 (en) | 2017-08-31 |
US20200146156A1 (en) | 2020-05-07 |
US9686860B2 (en) | 2017-06-20 |
CN112074098B (zh) | 2023-12-15 |
US9913383B2 (en) | 2018-03-06 |
US20170019992A1 (en) | 2017-01-19 |
US20200396846A1 (en) | 2020-12-17 |
US10798827B2 (en) | 2020-10-06 |
TWI699143B (zh) | 2020-07-11 |
TW201703592A (zh) | 2017-01-16 |
US20220240390A1 (en) | 2022-07-28 |
KR20170009046A (ko) | 2017-01-25 |
US11297720B2 (en) | 2022-04-05 |
CN106358379B (zh) | 2020-09-08 |
US11019731B2 (en) | 2021-05-25 |
EP3119169A1 (en) | 2017-01-18 |
KR102040605B1 (ko) | 2019-12-05 |
CN106358379A (zh) | 2017-01-25 |
US10531569B2 (en) | 2020-01-07 |
US20230337370A1 (en) | 2023-10-19 |
US11723153B2 (en) | 2023-08-08 |
US20180332714A1 (en) | 2018-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11723153B2 (en) | Printed circuit board and method of fabricating the same | |
EP2911484A2 (en) | Printed circuit board and method of fabricating the same | |
CN103687344A (zh) | 电路板制作方法 | |
KR102659691B1 (ko) | 회로기판 | |
KR102108433B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR102175534B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR102457304B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101189330B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101262587B1 (ko) | 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법 | |
KR20130013216A (ko) | 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법 | |
KR20130013215A (ko) | 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |