JP4353263B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP4353263B2
JP4353263B2 JP2007069190A JP2007069190A JP4353263B2 JP 4353263 B2 JP4353263 B2 JP 4353263B2 JP 2007069190 A JP2007069190 A JP 2007069190A JP 2007069190 A JP2007069190 A JP 2007069190A JP 4353263 B2 JP4353263 B2 JP 4353263B2
Authority
JP
Japan
Prior art keywords
wiring
bump
semiconductor device
base substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007069190A
Other languages
English (en)
Other versions
JP2008235359A (ja
Inventor
茂久 多次見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007069190A priority Critical patent/JP4353263B2/ja
Priority to US12/046,540 priority patent/US7811922B2/en
Publication of JP2008235359A publication Critical patent/JP2008235359A/ja
Application granted granted Critical
Publication of JP4353263B2 publication Critical patent/JP4353263B2/ja
Priority to US12/878,536 priority patent/US8120165B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体チップを配線基板に接合する半導体装置の製造方法及び半導体装置に関する。特に本発明は、非破壊で半導体チップと配線基板の接合の良否を判断することができる半導体装置の製造方法及び半導体装置に関する。
図５は、半導体チップ１１０を配線基板に搭載した半導体装置の構成を説明するための断面図である。本図に示す例において、配線基板のベース基板１２０上には、銅配線１２２が形成されている。銅配線１２２は、端部１２２ａを除いて保護樹脂層１２４によって被覆されている。銅配線１２２の端部１２２ａはメッキ層（図示せず）によって被覆されている。半導体チップ１１０のバンプ１１０ａは、端部１２２ａに形成されたメッキ層と共晶合金を形成することにより、銅配線１２２に接合している（例えば特許文献１参照）。
特開２００６−３４４７８０号公報（図４）
半導体チップのバンプと配線基板の配線の接合の良否を非破壊で検査することは、半導体装置の信頼性を向上させるために重要である。しかし、従来は、接合の良否を非破壊で検査することは難しかった。本発明は上記のような事情を考慮してなされたものであり、その目的は、非破壊で半導体チップと配線基板の接合の良否を判断することができる半導体装置の製造方法及び半導体装置を提供することにある。
上記課題を解決するため、本発明に係る半導体装置の製造方法は、表面がメッキ金属でメッキされた配線をベース基板上に有する配線基板を準備する工程と、
半導体チップの能動面に形成されたバンプを、前記配線基板の前記配線の端部に押し付けることにより、前記配線の端が前記ベース基板に接合した状態を維持しつつ、前記配線のうち前記バンプに当接している部分の周囲を、前記ベース基板から剥離させる工程と、
前記配線の端部に位置する前記メッキ金属を溶融させることにより、前記メッキ金属と前記バンプとで合金を形成して前記バンプと前記配線を接合し、かつ前記配線と前記ベース基板の間の空間に前記メッキ金属を浸透させる工程と、
前記配線と前記ベース基板の間の空間に浸透した前記メッキ金属の浸透面積、浸透幅、又は浸透長さが基準値以上の場合に、前記バンプと前記配線の接続が良好であると判断する工程とを具備する。
この半導体装置の製造方法によれば、非破壊で半導体チップと配線基板の接合の良否を判断することができる。
前記配線基板の前記基板上に形成され、前記配線の端部以外の領域を覆う保護層を具備している場合、前記配線のうち前記バンプに当接する部分から前記配線の先端までの距離は、４０μｍ以上であり、前記配線の厚さは１０μｍ以下であるのが好ましい。前記配線の端部に形成され、前記バンプが当接されるべき領域の近傍に位置する切欠部をさらに具備してもよい。前記配線が銅配線である場合、前記メッキ金属は例えばＳｎである。
本発明に係る半導体装置は、表面がメッキ金属でメッキされた配線を基板上に有する配線基板と、
前記配線基板に実装され、能動面にバンプを有する半導体チップと、
を具備し、
前記バンプは、前記配線に接合しており、
前記配線は、前記バンプと接合している部分の周囲に位置する切欠部を有する。
以下、図面を参照して本発明の実施形態について説明する。図１の各図は本発明の第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。本図に示す半導体装置の製造方法は、半導体チップのバンプを配線基板の配線に接合し、その後接合の良否を非破壊で検査するものである。
まず図１（Ａ）に示すように、ベース基板２０、配線２１及び保護樹脂層２２を有する配線基板を準備する。ベース基板２０は例えばフレキシブル基板であるが、リジッド基板であってもよいし、リジッドフレキシブル基板であってもよい。ベース基板２０の材質は特に限定されず、またベース基板２０の内部に配線層を有していてもよい。
配線２１はベース基板２０の上に形成されている。配線２１はベース基板２０に直接形成されていてもよいし、接着剤を介してベース基板２０に貼り付けられていてもよい。配線２１は、例えばＣｕ、Ｃｒ、Ｔｉ、Ｎｉ、Ｔｉ−Ｗのうちいずれかが単層又は複数層積層された構造である。配線２１の表面には、メッキ層２１ｂが形成されている。メッキ層２１ｂは、例えばＳｎであり、配線２１及び後述するバンプ双方と合金を形成する金属により形成されている。配線２１の厚さは、１０μｍ以下であるのが好ましい。このようにすると、後述する接合工程で端部２１ａの先端がベース基板２０から剥離することを抑制できる。なお配線２１は、配線２１となる金属層をベース基板２０の全面に形成し、その後金属層を選択的に除去することにより形成される。金属層の形成方法としては、例えばスパッタリング法により金属層を形成する方法、または金属箔を接着層を用いてベース基板２０に貼り付ける方法がある。
保護樹脂層２２は、配線２１のうち端部２１ａ以外の領域を被覆している。保護樹脂層２２は、例えばソルダーレジストである。
また配線基板は、吸湿していた水分を除去することを目的として、あらかじめ熱処理（プリキュア）が行われることがある。この熱処理工程で熱が過剰に加わると、メッキ層２１ｂと配線２１の合金化が進み、後述する接合工程で接合が不良になる。
次いで、半導体チップ１０をボンディングツール１に保持させ、半導体チップ１０の能動面を配線基板のベース基板２０のうち配線を有する面に対向させる。半導体チップ１０は、複数のパッド（図示せず）及びこれらパッド上それぞれに形成されたバンプ１２を能動面に有している。バンプ１２は、例えば金バンプである。半導体チップ１０の能動面をベース基板２０に対向させた状態において、配線２１の端部２１ａは、バンプ１２と対向している。配線基板のベース基板２０に対して垂直な方向から見た場合、端部２１ａの先端から、バンプ１２のうち端部２１ａの先端に最も近い部分までの距離Ｌは、４０μｍ以上あるのが好ましい。このようにすると、後述する接合工程で端部２１ａの先端がベース基板２０から剥離することを抑制できる。
次いで図１（Ｂ）に示すように、ボンディングツール１を配線基板に向けて移動し、半導体チップ１０のバンプ１２を配線基板の配線２１の端部２１ａ上に一定の力で押し付ける。このときの押し付け力は、例えば１０ｍｇｆ／μｍ２以上である。これにより配線２１の端部２１ａのうち、バンプ１２の周囲に位置する部分は剥離する。ただし、端部２１ａの先端はベース基板２０に接合したままである。
そして図１（Ｃ）に示すように、バンプ１２を端部２１ａに押し付けた状態で、これらに熱を加える。これにより、端部２１ａのメッキ層２１ｂは溶融する。溶融したメッキ層２１ｂの一部はバンプ１２及び配線２１の端部２１ａそれぞれと共晶合金を形成してフィレット２１ｃとなり、バンプ１２と端部２１ａを接合する。また溶融したメッキ層２１ｂの他の一部は、配線２１の端部２１ａとベース基板２０の剥離によって生じた空間に流入し、メッキ這い回り部２１ｄを形成する。
上記した水分除去のための熱処理工程（プリキュア工程）においてメッキ層２１ｂと配線２１の合金化が進んでいる場合、接合工程においてメッキ層２１ｂは溶融しないため、メッキ這い回り部２１ｄは形成されないか、又は形成された場合でも基準値未満になる。従って、メッキ這い回り部２１ｄの面積、幅又は長さが基準値以上である場合に、配線２１の端部２１ａとバンプ１２の接合が良好であると判断できる。なおメッキ這い回り部２１ｄの面積、幅又は長さは、光学顕微鏡を用いることにより非破壊で目視測定できる。
図２の各図は、メッキ這い回り部２１ｄの長さｋと、バンプ１２及び配線２１の接合性の良否を説明するための模式図である。図２（Ａ）に示すように、メッキ這い回り部２１ｄの面積が十分に大きい場合、例えばメッキ這い回り部２１ｄの長さｋが基準値以上になる。このような場合、配線２１の端部２１ａとバンプ１２の接合性は良好であると判断できる。
図２（Ｂ）は、メッキ這い回り部２１ｄがほとんどない場合を示している。このような場合、配線２１の端部２１ａとバンプ１２の接合強度は低く、接合性は不良であると判断できる。
図３は、図２に示したメッキ這い回り部２１ｄの長さｋと配線剥離率の相関の一例を示すグラフである。ｋ＝０の場合、ほぼすべてのサンプルにおいて、配線２１の端部２１ａとバンプ１２に剥離が生じていた。これに対し、ｋ＝１．４μｍの場合は、ほぼすべてのサンプルにおいて端部２１ａとバンプ１２で剥離は生じていなかった。このため、例えば図３の測定を行った条件では、ｋ≧１．４μｍの場合は配線２１の端部２１ａとバンプ１２の接合が良好であると判断できる。
以上、本発明の第１の実施形態によれば、半導体チップ１０のバンプ１２と配線基板の配線２１の端部２１ａを接合した後、バンプ１２と端部２１ａの接合部の周囲に形成されたメッキ這い回り部２１ｄの面積、幅又は長さを測定し、この測定結果が基準値以上であるか否かを判断することにより、バンプ１２と端部２１ａの接合が良好であるか否かを非破壊で検査することができる。バンプ１２と端部２１ａの接合が不良である場合、例えば水分除去のための熱処理工程で用いられる装置に異常が生じたと判断することができる。
図４は、本発明の第２の実施形態に係る半導体装置の製造方法を説明するための模式図である。本図は、配線２１の端部２１ａの平面形状を示している。本実施形態に係る半導体装置の製造方法は、端部２１ａが、バンプ１２と接合する部分の近傍に位置する切欠部２１ｅを有する点を除いて、第１の実施形態と同様である。切欠部２１ｅは、例えば金属層を選択的に除去して配線２１を形成する工程で形成される。
本実施形態によれば、第１の実施形態と同様の効果を得ることができる。また接合時に切欠部２１ｅに溶融したメッキ層２１ｂが集まりやすくなり、その結果フィレット２１ｃが大きくなって配線２１の端部２１ａとバンプ１２の接合強度が高くなる。
また、バンプ１２を端部２１ａに押し付け、端部２１ａのうちバンプ１２の周囲に位置する部分をベース基板２０から剥離させる際に、バンプ１２を押し付けることにより端部２１ａに生成した歪が端部２１ａの先端に伝播することを抑制できる。このため、端部２１ａの先端がベース基板２０から剥離することを抑制できる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
各図は第１の実施形態に係る半導体装置の製造方法を説明するための断面図。 各図はメッキ這い回り部２１ｄの長さｋとバンプ１２及び配線２１の接合性の良否を説明するための模式図。 メッキ這い回り部２１ｄの長さｋと配線剥離率の相関の一例を示すグラフ。 第２の実施形態に係る半導体装置の製造方法を説明するための模式図。 半導体チップ１１０を配線基板に搭載した半導体装置の構成を説明する断面図。
符号の説明
１…ボンディングツール、１０,１１０…半導体チップ、１２,１１０ａ…バンプ、２０,１２０…ベース基板、２１…配線、２１ａ…端部、２１ｂ…メッキ層、２１ｃ…フィレット、２１ｄ…メッキ這い回り部、２１ｅ…切欠部、２２,１２４…保護樹脂層、１２２…銅配線、１２２ａ…端部

Claims (5)

  1. 表面がメッキ金属でメッキされた配線をベース基板上に有する配線基板を準備する工程と、
    半導体チップの能動面に形成されたバンプを、前記配線基板の前記配線の端部に押し付けることにより、前記配線の端が前記ベース基板に接合した状態を維持しつつ、前記配線のうち前記バンプに当接している部分の周囲を、前記ベース基板から剥離させる工程と、
    前記配線の端部に位置する前記メッキ金属を溶融させることにより、前記メッキ金属と前記バンプとで合金を形成して前記バンプと前記配線を接合し、かつ前記配線と前記ベース基板の間の空間に前記メッキ金属を浸透させる工程と、
    前記配線と前記ベース基板の間の空間に浸透した前記メッキ金属の浸透面積、浸透幅、又は浸透長さが基準値以上の場合に、前記バンプと前記配線の接続が良好であると判断する工程と、
    を具備し、
    前記浸透面積、浸透幅、又は浸透長さは、光学顕微鏡を用いることにより非破壊で測定される半導体装置の製造方法。
  2. 前記ベース基板及び前記配線上に形成され、前記配線の端部以外の領域を覆う保護層を具備し、
    前記配線のうち前記バンプに当接する部分から前記配線の先端までの距離は、４０μｍ以上であり、
    前記配線の厚さは１０μｍ以下である請求項１に記載の半導体装置の製造方法。
  3. 前記配線の端部に形成され、前記バンプが当接されるべき領域の近傍に位置する切欠部をさらに具備する請求項１又は２に記載の半導体装置の製造方法。
  4. 前記配線は銅配線であり、前記メッキ金属はＳｎである請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. 表面がメッキ金属でメッキされた配線をベース基板上に有する配線基板と、
    前記配線基板に実装され、能動面にバンプを有する半導体チップと、
    を具備し、
    前記バンプは、前記配線に接合しており、
    前記配線は、前記バンプと接合している部分の周囲に位置する切欠部を有し、
    前記配線と前記ベース基板の間の空間には、前記メッキ金属が浸透している半導体装置。
JP2007069190A 2007-03-16 2007-03-16 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP4353263B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007069190A JP4353263B2 (ja) 2007-03-16 2007-03-16 半導体装置の製造方法及び半導体装置
US12/046,540 US7811922B2 (en) 2007-03-16 2008-03-12 Method for manufacturing semiconductor device
US12/878,536 US8120165B2 (en) 2007-03-16 2010-09-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007069190A JP4353263B2 (ja) 2007-03-16 2007-03-16 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2008235359A JP2008235359A (ja) 2008-10-02
JP4353263B2 true JP4353263B2 (ja) 2009-10-28

Family

ID=39761832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007069190A Expired - Fee Related JP4353263B2 (ja) 2007-03-16 2007-03-16 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (2) US7811922B2 (ja)
JP (1) JP4353263B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104570455B (zh) * 2014-12-19 2017-06-27 深圳市华星光电技术有限公司 一种液晶显示面板的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP4322508B2 (ja) * 2003-01-15 2009-09-02 新光電気工業株式会社 半導体装置の製造方法
JP4146826B2 (ja) * 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
US7041591B1 (en) * 2004-12-30 2006-05-09 Phoenix Precision Technology Corporation Method for fabricating semiconductor package substrate with plated metal layer over conductive pad
JP4784160B2 (ja) 2005-06-10 2011-10-05 凸版印刷株式会社 抵抗素子及び抵抗素子の抵抗値調整方法

Also Published As

Publication number Publication date
US20080224310A1 (en) 2008-09-18
US7811922B2 (en) 2010-10-12
US20110006420A1 (en) 2011-01-13
US8120165B2 (en) 2012-02-21
JP2008235359A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
KR100482721B1 (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기
KR101376265B1 (ko) 배선 기판 및 그 제조 방법
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JP4728782B2 (ja) 半導体装置およびその製造方法
JPH07302797A (ja) 半導体素子ならびにその製造および使用方法
KR101224935B1 (ko) 반도체 장치용 리드프레임
JP2006073825A (ja) 半導体装置及びその実装方法
JPH10270498A (ja) 電子装置の製造方法
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP4353263B2 (ja) 半導体装置の製造方法及び半導体装置
JP2010251631A (ja) 基板構造及び半導体装置
JP2001060760A (ja) 回路電極およびその形成方法
JP2000228006A (ja) ボンディングパットおよびバンプを用いた接合体、および磁気ヘッド装置
US20030148593A1 (en) Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure
JP4457893B2 (ja) 基板接合構造の接合信頼性調査方法
JP4438837B2 (ja) 破壊試験装置
JPH03218644A (ja) 回路基板の接続構造
JP2646329B2 (ja) 多層バンプ接続基板の製造方法
JP3664171B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP7075571B2 (ja) 半導体装置の製造方法および半導体装置用基板
JP2003297869A (ja) バンプ電極を備えている電子部品及びその製造方法
JP2001025862A (ja) アモルファス金属接合体の製造方法およびアモルファス金属接合体
JP3427807B2 (ja) 半導体装置及びそれを用いた電子機器
JPH1154553A (ja) バンプを有する電子部品及びその実装構造
JPH0653348A (ja) リードレスチップキャリア

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090720

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees