JP2014082488A - コア基板及びその製造方法並びにメタルビア用構造体 - Google Patents

コア基板及びその製造方法並びにメタルビア用構造体 Download PDF

Info

Publication number
JP2014082488A
JP2014082488A JP2013203231A JP2013203231A JP2014082488A JP 2014082488 A JP2014082488 A JP 2014082488A JP 2013203231 A JP2013203231 A JP 2013203231A JP 2013203231 A JP2013203231 A JP 2013203231A JP 2014082488 A JP2014082488 A JP 2014082488A
Authority
JP
Japan
Prior art keywords
metal
core substrate
insulating layer
cross
trapezoidal shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013203231A
Other languages
English (en)
Inventor
Jae Hoon Choi
チェ・ジェ・フン
Jong Kuk Hon
ホン・ジョン・クク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014082488A publication Critical patent/JP2014082488A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0014Shaping of the substrate, e.g. by moulding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】コア基板の製作時にメタル層にクリアランス領域と貫通ホール及び埋込みビアホールの2種ホールとを加工する必要がない、新規な構造のメタルビアを有するコア基板及びその製造方法、並びにメタルビア用構造体を提供する。
【解決手段】本発明のコア基板は、絶縁層30と、絶縁層30を貫いて、絶縁層30の上下表面から中間に行くほど幅が増加するように形成された複数のメタルビア15と、絶縁層30の上下表面に形成され、複数のメタルビア15に連結される導電層40とを含む。
【選択図】図1h

Description

本発明は、コア基板及びその製造方法並びにメタルビア用構造体に関し、特に、コア基板の製作時にメタル層にクリアランス領域や貫通ホール及び埋込みビアホールの2種のホールを加工する必要がない、新規な構造のメタルビアを有するコア基板及びその製造方法並びにメタルビア用構造体に関する。
電子部品の小型化、高密度化、薄型化に伴って、半導体パッケージ基板も薄型化、高機能化への研究が活発に行われている。最近、チップの高性能化による動作速度の増加によって、発熱の問題が深刻になっている。このような要求に応じるための最も普遍的な測定方法は、基板のコアに熱伝導度の優秀な銅(Cu)あるいは、アルミニウム(Al)、インバール(Invar)などのメタルを挿入してメタルコア基板を製作する技術である。このようなメタルの場合、熱膨張特性及び熱伝導度特性が非常に優秀なので、基板の熱膨張挙動を抑制すると共に防熱機能の働きを果たす。
図3a〜図3iは各々、従来のコア基板製造方法の各ステップを概略的に示す。図4aは、従来の製造方法によって製造されたコア基板の貫通ホールを示し、図4bは、従来の製造方法によって製造されたコア基板の埋め込みビアを概略的に示す。
従来、熱伝導度の性能を高めるため、コア基板の中間層に挿入されたメタル層10又はグランド層に繋がれた防熱ホール(thermal Via Hole)53を形成する必要がある。この場合、該グランド層に繋がれる防熱ホール53と基板の上下部を連結する電気的信号を有する貫通ホール(Through hole)51を形成する加工が別に行われる。また、ホールの形状が異なるため、めっき時にシームボイド(Seam void)51aやディンプル(Dimple)53aの問題が生じ、この問題はコア層10の厚さが厚いほどもっと大きく現われる。
従来のコア基板製造過程について説明する。図3aのメタル層10を銅(Cu)で形成する場合、図3bに示すように、1次積層によってメタル層10と絶縁材30aとを貼り合せる。絶縁材30aの外郭に銅箔層40が貼り合せられ、貫通ホール50aの加工のためのクリアランス(Clearance)を形成するためにメタル層10の上部にフォトレジスト20を貼り合せる。メタル層10’に連結されるホール53と連結されないホール51とを形成しなければならない場合、電気的連結を有するホール51の場合、メタル層10’と連結されないためクリアランスを形成しなければならない。そのため、図3cに示すように、メタル層10の上部のフォトレジスト20を露光してレジストパターン20を形成し、図3dに示すようにクリアランス領域をドリルあるいはエッチングによって形成する。クリアランス領域の形成によってメタル層パターン10’が,形成される。その後、図3eに示すようにブラックオキシド(Black Oxide)又はブラウンオキシド(Brown Oxide)処理をした後、絶縁層30b及び銅箔40を使ってから押圧し、メタルコア10’を有する3層基板構造の銅箔積層板(CCL)を製造する。
米国登録特許公報US6,976,415 B2(2005年12月20日公開)
また、図3に示すように、層間連結のために電気的連結を有する貫通ホール50aの加工時、CNC加工又はダイレクトCO2加工によってホール50aを形成する。また、図3hに示すように、防熱特性によってメタルコア層10’に連結されるホール50bは、メタルコア層10’によってCNC加工やダイレクトCO2加工が難しいので、BVH(Buried Via Hole)タイプで作るために一般的なCO2加工で作業する。図3iに示すように、ホールの加工後に、該ホールに対する充填めっきの場合、ホール形状が貫通ホール51と埋込みビアホール(BVH)53の二つの種類になっているため、メッキ条件の設定が難しくなる。また、パターンめっきを行う場合、スタックタイプ(Stack type)によって工程進行が難しいという不都合がある。
すなわち、従来の方式を利用する場合、メタルコア層10’に連結されるホール53と繋がれないホール51とを形成しなければならない場合、メタルコア層10’に連結されるホール53を設計しにくく、また2種の加工作業を行うため、工数も増加すると共に工程時間が増加するという不都合がある。
また、図4a及び図4bに示すように、貫通ホール51とBVH53の両方を同時にめっきしなければならないので、シームボイド51aやディンプル53aのようなメッキ不良が発生する恐れがある。
本発明は上記の問題点に鑑みて成されたものであって、コア基板の製作時にメタル層にクリアランス領域と貫通ホール及び埋込みビアホールの2種ホールとを加工する必要がない、新規な構造のメタルビアを有するコア基板及びその製造方法、並びにメタルビア用構造体を提供することに、その目的がある。
上記の目的を解決するために、本発明の第1の態様によれば、絶縁層と、該絶縁層を貫いて、該絶縁層の上下表面から中間に行くほど幅が増加するような複数のメタルビアと、前記絶縁層の上下表面に形成され、複数のメタルビアに連結される導電層とを含むコア基板が提供される。
一態様によれば、前記メタルビアは、上部の断面台形状と下部の断面逆台形状とが合された構造であって、断面台形状と断面逆台形状とが対称又は非対称構造を有する。
また、一態様によれば、前記メタルビア及び前記導電層は、銅材料から成る。
また一態様によれば、複数のメタルビアの一部は、コア基板の上下部に形成される回路パターンを電気的に連結する貫通ホールとして使われ、残りの一部又は全ては、防熱ホールとして使われる。
また、上記の目的を解決するために、本発明の第2の態様によれば、メタル層の両面をエッチングし、上下表面から中間に行くほど幅が増加するような複数のビア本体及び該複数のビア本体の中間を連結する連結プレートで構成されるメタルビア用構造体を形成するステップと、このメタルビア用構造体の下部に絶縁層を積層し、上部側でエッチングして連結プレートを除去し、複数のメタルビアを形成するステップと、前記連結プレートの除去された下部絶縁層積層体の上部に絶縁層を積層してコア基板を形成するステップとを含む、コア基板製造方法が提供される。
一態様によれば、前記メタルビア用構造体を形成するステップは、メタル層の上下部にレジストパターンを形成するステップと、該レジストパターンの形成されたメタル層の両面をエッチングし、複数のビア本体及び連結プレートを形成するステップとを含む。
また、一態様によれば、前記メタルビア用構造体を形成するステップにおいて、ビア本体が上部の断面台形状と下部の断面逆台形状とが合された形状になるように前記メタル層の両面をエッチングする。
また、一態様によれば、断面台形状の幅が断面逆台形状の幅より大きく形成される。
また、一態様によれば、断面台形状と断面逆台形状とが対称になる。
また、一態様によれば、前記複数のメタルビアを形成するステップは、前記メタルビア用構造体の下部に絶縁層を積層するステップと、該絶縁層が下部に積層された前記メタルビア用構造体のビア本体の上面にレジスト層を形成し、エッチングして連結プレートを除去し、複数のメタルビアを形成するステップとを含む。
また一態様によれば、前記コア基板を形成するステップは、前記連結プレートの除去された下部絶縁層積層体の上部に絶縁層を積層して上下部絶縁層積層体を形成するステップと、複数のメタルビアの上下面が現われるように上下部絶縁層積層体の上下表面を研磨するステップと、該研摩された積層体の上下表面に導電層を形成するステップとを含む。
また一態様によれば、前記導電層を形成するステップにおいては、スパッタリング、電解めっき、無電解メッキのうちのいずれか一つによってコーティングする。
また、上記の目的を解決するために、本発明の第3の態様によれば、上下表面から中間に行くほど幅が増加する形状で構成される複数のビア本体と、該ビア本体の上下中間部を連結する連結プレートとを含み、前記コア基板の製造時にメタルビアを形成する、メタルビア用構造体が提供される。
一態様によれば、前記ビア本体は、上部の断面台形状と下部の断面逆台形状とが合された形状で構成される。
一態様によれば、断面台形状と断面逆台形状とは対称又は非対称構造である。
また、一態様によれば、前記メタルビア用構造体は、銅材料から成る。
本発明の態様によれば、コア基板の製作時にメタル層にクリアランス領域と貫通ホール及び埋込みビアホールの2種のホールとを加工する必要がない、新規な構造のメタルビアを有するコア基板を製造することができる。
また、本発明の態様によれば、新規なメタルビア用構造体を用いてメタルビアを形成し、該メタルビアをホールとして使うことができ、従来のホールメッキ工程が不要になり、加工工程費用が発生しなく、経済的である。
また、本発明の態様によれば、メタルビアを大量で形成して防熱ホールとして使うことによって熱伝導度を高めることができる。
また、本発明の態様によれば、メタルビア用構造体を用いてホールを成すメタルビアを形成することによって、既存の貫通ホール及び埋込みビアホール(BVH)においてメッキ工程によって発生したボイドやディンプルのようなメッキ不良の問題を解決することができる。
本発明の多様な態様によって直接的に言及されなかった多様な効果が、本発明の態様による多様な構成から該当技術分野において通常の知識を持った者によって想到することができることは、自明である。
本発明の一実施形態によるコア基板製造方法のステップを概略的に示す断面図である。 本発明の一実施形態によるコア基板製造方法のステップを概略的に示す断面図である。 本発明の一実施形態によるコア基板製造方法のステップを概略的に示す断面図である。 本発明の一実施形態によるコア基板製造方法のステップを概略的に示す断面図である。 本発明の一実施形態によるコア基板製造方法のステップを概略的に示す断面図である。 本発明の一実施形態によるコア基板製造方法のステップを概略的に示す断面図である。 本発明の一実施形態によるコア基板製造方法のステップを概略的に示す断面図である。 本発明の一実施形態によるコア基板製造方法のステップを概略的に示す断面図である。 本発明の他の実施形態によるメタルビア用構造体を概略的に示す断面図である。 従来のコア基板製造方法のステップを概略的に示す断面図である。 従来のコア基板製造方法のステップを概略的に示す断面図である。 従来のコア基板製造方法のステップを概略的に示す断面図である。 従来のコア基板製造方法のステップを概略的に示す断面図である。 従来のコア基板製造方法のステップを概略的に示す断面図である。 従来のコア基板製造方法のステップを概略的に示す断面図である。 従来のコア基板製造方法のステップを概略的に示す断面図である。 従来のコア基板製造方法のステップを概略的に示す断面図である。 従来のコア基板製造方法のステップを概略的に示す断面図である。 従来のコア基板製造方法によって製造されたコア基板の貫通ホールを示す断面図である。 従来のコア基板製造方法によって製造されたコア基板の埋め込みビアを概略的に示す断面図である。
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下に示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び/又は素子は、一つ以上の他の構成要素、ステップ、動作及び/又は素子の存在または追加を排除しないことに理解されたい。
図1hは、本発明の一実施形態によるコア基板を概略的に示す断面図である。
図1hに示すように、一実施形態によるコア基板は、絶縁層30、複数のメタルビア15及び導電層40を備える。
コア基板の絶縁層30は、基板に使われる公知の絶縁材料で構成される。
図1hに示すように、複数のメタルビア15は絶縁層30を貫いている。各メタルビア15は、絶縁層30の上下表面から中間に行くほど幅が増加するように形成される。メタルビア15は、鋼材料で構成されてもよく、これに限定するものではない。例えば、CIC(Cu/Invar/Cu)又はCAC(Cu/Aluminum/Cu)で構成されてもよい。メタルビア15の上下部はCuで、中間部はインバール合金やアルミニウム材料で構成される。メタルビア15を形成する方法は、後述する第2の実施形態によるコア基板製造方法において具体的に説明することにする。
例えば、図1hに示すように、一実施形態によれば、メタルビア15は、上部の断面台形状と下部の断面逆台形状とが合された構造である。例えば、縦方向に長く形成された六角形構造であってもよい。また、上部の断面台形状と下部の断面逆台形状とは、対称又は非対称構造であってもよい。
また、一実施形態によれば、複数のメタルビア15の一部は、コア基板の上下部に形成される回路パターン間を電気的に連結する貫通ホールとして使われる。また、残りの一部又は全ては、複数のメタルビア15の上部又は下部に形成される回路パターンに接続される防熱ホールとして使われる。例えば、複数のメタルビア15が規則的に大量で形成され、一部を貫通ホールとして用い、残りの大部分を防熱ホールとして使うことによって熱伝導度を高めることができる。
続いて、図1hに示すように、コア基板の導電層40は、絶縁層30の上下表面に形成され、複数のメタルビア15に接続される。例えば、導電層40は、銅材料、例えば銅箔層であってもよく、これに限定するものではない。導電層40を形成する方法は、後述する第2の実施形態によるコア基板製造方法において具体的に説明することにする。
以下、本発明の第2の実施形態によるコア基板製造方法について詳記する。前述した第1の実施形態によるコア基板を参照し、重複する説明は省略することにする。
図1a〜図1hは各々、本発明の一実施形態によるコア基板製造方法の各ステップを概略的に示す断面図である。
図1a〜図1hに示すように、一実施形態によるコア基板製造方法は、メタルビア用構造体形成ステップ(図1a〜図1c参照)、メタルビア形成ステップ(図1d及び図1e参照)及びコア基板形成ステップ(図1f〜図1h参照)を含む。これらの各ステップについて詳記する。
まず、図1a〜図1c及び図2を参照して、メタルビア用構造体形成ステップでは、メタル層10の両面をエッチングし、上下表面から中間に行くほど幅が増加するような複数のビア本体15’、15”及びこれらの複数のビア本体15’、15”の中間を連結する連結プレート17で構成されるメタルビア用構造体を形成する。メタルビア用構造体を形成するメタル層10は、銅材料で構成されてもよく、これに限定するものではない。メタル層10の両面エッチング時、該両面を互いに貫くようにエッチングしないで、メタル層10の中間部分までに両面からエッチングし、中間にプレートが残るようにエッチングすることによって、連結プレート17を形成する。
詳しくは、図1a〜図1cに示すように、一実施形態によれば、メタルビア用構造体形成ステップは、レジストパターン形成ステップ(図1a及び図1b参照)及び両面エッチングステップ(図1c参照)を含む。図1a及び図1bに示すように、レジストパターン形成ステップでは、メタル層10の上下部にレジストパターン20を形成する。例えば、メタル層10の上下部にフォトレジスト20を塗布し(図1a参照)、露光工程によってレジストパターン20を形成する(図1b参照)。また、図1cに示すように、両面エッチングステップでは、レジストパターン20の形成されたメタル層10の両面をエッチングし、複数のビア本体15’及び連結プレート17を形成する。
図1c及び/又は図2に示すように、一実施形態によれば、メタルビア用構造体形成ステップにおいて、ビア本体15’、15”が上部15aの断面台形状と下部15bの断面逆台形状とが合された形状になるように、メタル層10の両面をエッチングする。
例えば、図1cに示すように、上部15aの断面台形状の幅が下部15bの断面逆台形状の幅より大きくなるようにビア本体15’が形成される。これによって、例えば、後続工程において2次エッチング時に連結プレート17だけでなくビア本体15’の上部における四面の一部がエッチングされても、メタルビア15の上下部が対称又は対称に近く形成されることができる。
図2に示すように、他の実施形態によれば、ビア本体15”の上部15aの断面台形状と下部15bの断面逆台形状とが対称になるか又は実質的に対称になってもよい。
続いて、図1d及び図1eに示すように、メタルビア形成ステップでは、メタルビア用構造体の下部に絶縁層30aを積層し、上部側で、エッチングして連結プレート17を除去し、複数のメタルビア15を形成する。
例えば、一実施形態によれば、メタルビア形成ステップは、下部絶縁層積層ステップ(図1d参照)及び連結プレート除去ステップ(図1e参照)を含む。図1dに示すように、下部絶縁層積層ステップでは、メタルビア用構造体の下部に絶縁層30aを積層する。例えば、メタルビア用構造体の下部に酸化膜処理、例えばブラックオキシド又はブラウンオキシド処理した後、絶縁層30aを積層する。メタルビア用構造体の下部に積層された絶縁層30aを、例えばプレスで圧着させて1次積層体としての下部絶縁層積層体を形成する。また、図1eに示すように、連結プレート除去ステップでは、絶縁層30aが下部に積層されたメタルビア用構造体のビア本体15’の上面にレジスト層(図示せず)を形成し、エッチングして連結プレート17を除去し、複数のメタルビア15を形成する。例えば、メタルビア用構造体のビア本体15’、15”の上面にレジスト溶液を塗布し、乾燥後、エッチングするかまたはレジストドライフィルムパターンを形成した後、エッチングする。ビア本体15’、15”の上部表面のみにレジスト(図示せず)がコーティングされた場合、ビア本体15’、15”の上部側へのエッチング時、連結プレート17だけでなくビア本体15’、15”の上部における四面の一部がエッチングされる。下部絶縁層30aが積層された1次積層体を上部からエッチングし、連結プレート17を除去することによって、連結プレート17の除去された下部絶縁層積層体を形成する。
続いて、図1f〜図1hに示すように、コア基板形成ステップでは、連結プレート17の除去された下部絶縁層積層体の上部に絶縁層30bを積層してコア基板を形成する。
具体的に、図1f〜図1hに示すように、一実施形態によれば、コア基板形成ステップは、上部絶縁層積層ステップ(図1f参照)、表面研摩ステップ(図1g参照)及び導電層形成ステップ(図1h参照)を含む。
図1fに示すように、上部絶縁層積層ステップでは、連結プレート17の除去された下部絶縁層積層体の上部に絶縁層30を積層し、上下部絶縁層積層体を形成する。上部絶縁層30bは、下部絶縁層30aと同じ材料で構成されてもよく、又は、下部絶縁層30aとの結合力が優秀な他の材料やCTE、又はモジュラス(Modulus)の物性が異なる異種絶縁材が挙げられる。例えば、連結プレート17の除去された下部絶縁層積層体の上部に酸化膜処理、例えばブラックオキシド又はブラウンオキシド処理後、絶縁層30bを積層し、プレスで圧着させて、2次積層体としての上下部絶縁層積層体を形成する。
続いて、図1gに示すように、表面研摩ステップでは、複数のメタルビア15の上下面が現われるように上下部絶縁層積層体の上下表面を研磨する。研摩ステップを経れば、メタルビア15の表面が積層体の外部へ現われるようになる。
続いて、図1hに示すように、導電層形成ステップでは、研摩された積層体の上下表面に導電層40を形成する。導電層40は、銅材料、例えば銅箔層で構成されてもよい。
例えば、一実施形態によれば、導電層形成ステップでは、スパッタリング、電解めっき、無電解メッキのうちのいずれか一つによってコーティングが行われる。
例えば、前述の工程を経て製造されたコア基板は、導電層40に回路パターンを形成するか、追加的な絶縁層を積層するか、回路パターンを形成した後、PSR及び/又は表面処理し、ルータ作業を行って基板を製作するようになる。
本発明の実施形態によれば、図3a〜図3iに示すように、コア基板の製作時にメタル層10にクリアランスを形成し、埋込みビアホール(BVH:Buried Via Hole)53及び貫通ホール51の2種を加工しないで、図1c及び/又は図2に示されたメタルビア用構造体を用いて、新規な構造のメタルビア15として形成されるホールが形成される。例えば、大量のメタルビア15中の一部を貫通ホールとして用い、残りの大部分を防熱ホールとして使うことによって熱伝導度を高めることができる。
以下、本発明の第3の実施形態によるメタルビア用構造体について詳記する。前述した第1及び第2の実施形態を参照し、重複する説明は省略することにする。
図1cは、本発明の他の実施形態によるメタルビア用構造体を概略的に示し、図2は、本発明のさらに他の実施形態によるメタルビア用構造体を概略的に示す。
図1c及び/又は図2に示すように、一実施形態によるメタルビア用構造体は、複数のビア本体15’、15”及び連結プレート17を含んで構成される。メタルビア用構造体は、コア基板の製造時に連結プレート17が除去され、メタルビア15を形成するようになる。
一実施形態によれば、メタルビア用構造体は、銅材料で構成されてもよく、これに限定するものではない。
図1c及び/又は図2を参照して、ビア本体15’、15”は、上下表面から中間に行くほど幅が増加するような形状で構成される。例えば、一実施形態によれば、ビア本体15’、15”は、上部15aの断面台形状と下部15bの断面逆台形状とが合された形状で構成されてもよい。
図1c及び/又は図2に示すように、上部15aの断面台形状と下部15bの断面逆台形状とが対称又は非対称になる。
続いて、図1c及び/又は図2を参照して、連結プレート17は、複数のビア本体15’、15”の上下中間部を連結する。例えば、メタルビア用構造体は、連結プレート17の平板上に複数のビア本体15’、15”がめりこんでいる形状で構成されてもよい。
前述のように、新規なメタルビア用構造体を用いて、メタルビア15を形成し、該メタルビア15が従来の貫通ホール及び埋込みビアホールの機能を行うことができ、従来のホールメッキ工程が不要になり、加工工程費用が発生しなくて経済的である。また、メタルビア15を大量で形成して防熱ホールとして使うことによって、熱伝導度を高めることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
10 メタル層
15 メタルビア
15’、15” ビア本体
15a ビア本体上部
15b ビア本体下部
17 連結プレート
20 レジスト又はレジストパターン
30 絶縁層
30a 下部絶縁層
30b 上部絶縁層
40 導電層

Claims (16)

  1. 絶縁層と、
    前記絶縁層を貫いて、前記絶縁層の上下表面から中間に行くほど幅が増加するように形成された複数のメタルビアと、
    前記絶縁層の上下表面に形成され、前記複数のメタルビアに連結される導電層と
    を含むコア基板。
  2. 前記メタルビアは、上部の断面台形状と下部の断面逆台形状とが合された構造で、
    前記断面台形状と前記断面逆台形状とが対称又は非対称構造になる、請求項1に記載のコア基板。
  3. 前記メタルビア及び前記導電層は、銅材料から成る、請求項1に記載のコア基板。
  4. 前記複数のメタルビアの一部は、前記コア基板の上下部に形成される回路パターンを電気的に連結する貫通ホールとして使われ、残りの一部又は全ては防熱ホールとして使われる、請求項1〜3のうちのいずれか一つに記載のコア基板。
  5. メタル層の両面をエッチングし、上下表面から中間に行くほど幅が増加するような複数のビア本体及び該複数のビア本体の中間を連結する連結プレートで構成されるメタルビア用構造体を形成するステップと、
    前記メタルビア用構造体の下部に絶縁層を積層し、上部側からエッチングして前記連結プレートを除去し、複数のメタルビアを形成するステップと、
    前記連結プレートの除去された下部絶縁層積層体の上部に絶縁層を積層してコア基板を形成するステップと
    を含むコア基板製造方法。
  6. 前記メタルビア用構造体を形成するステップは、
    前記メタル層の上下部にレジストパターンを形成するステップと、
    前記レジストパターンの形成された前記メタル層の両面をエッチングし、前記複数のビア本体及び前記連結プレートを形成するステップと
    を含む請求項5に記載のコア基板製造方法。
  7. 前記メタルビア用構造体を形成するステップにおいて、前記ビア本体が上部の断面台形状と下部の断面逆台形状とが合された形状になるように、前記メタル層の両面をエッチングする、請求項5に記載のコア基板製造方法。
  8. 前記断面台形状の幅が、前記断面逆台形状の幅より大きく形成される、請求項7に記載のコア基板製造方法。
  9. 前記断面台形状と前記断面逆台形状とが対称になる、請求項7に記載のコア基板製造方法。
  10. 前記複数のメタルビアを形成するステップは、
    前記メタルビア用構造体の下部に前記絶縁層を積層するステップと、
    前記絶縁層が下部に積層された前記メタルビア用構造体の前記ビア本体の上面にレジスト層を形成し、エッチングして前記連結プレートを除去し、前記複数のメタルビアを形成するステップと
    を含む、請求項5に記載のコア基板製造方法。
  11. 前記コア基板を形成するステップは、
    前記連結プレートの除去された前記下部絶縁層積層体の上部に絶縁層を積層して上下部絶縁層積層体を形成するステップと、
    前記複数のメタルビアの上下面が現われるように前記上下部絶縁層積層体の上下表面を研磨するステップと、
    前記研摩された積層体の上下表面に導電層を形成するステップと
    を含む、請求項5に記載のコア基板製造方法。
  12. 前記導電層を形成するステップにおいて、スパッタリング、電解めっき、無電解メッキのうちのいずれか一つによってコーティングが行われる、請求項11に記載のコア基板製造方法。
  13. 上下表面から中間に行くほど幅が増加するような形状で構成される複数のビア本体と、
    前記ビア本体の上下中間部を連結する連結プレートとを含み、
    コア基板の製造時にメタルビアが形成される、メタルビア用構造体。
  14. 前記ビア本体は、上部の断面台形状と下部の断面逆台形状とが合された形状で構成される、請求項13に記載のメタルビア用構造体。
  15. 前記断面台形状と前記断面逆台形状とが対称又は非対称構造になる、請求項14に記載のメタルビア用構造体。
  16. 前記メタルビア用構造体は、銅材料から成る、請求項13〜15のうちのいずれか一つに記載のメタルビア用構造体。
JP2013203231A 2012-10-16 2013-09-30 コア基板及びその製造方法並びにメタルビア用構造体 Pending JP2014082488A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120114669A KR20140048564A (ko) 2012-10-16 2012-10-16 코어기판, 그의 제조방법 및 메탈 비아용 구조체
KR10-2012-0114669 2012-10-16

Publications (1)

Publication Number Publication Date
JP2014082488A true JP2014082488A (ja) 2014-05-08

Family

ID=50474366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013203231A Pending JP2014082488A (ja) 2012-10-16 2013-09-30 コア基板及びその製造方法並びにメタルビア用構造体

Country Status (3)

Country Link
US (1) US9338887B2 (ja)
JP (1) JP2014082488A (ja)
KR (1) KR20140048564A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017085073A (ja) * 2015-10-27 2017-05-18 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板及びプリント回路基板の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014068614A1 (ja) * 2012-10-30 2014-05-08 株式会社Leap 樹脂基板を用い、電気鋳造によりコイル素子を製造する方法
CN104756209A (zh) * 2012-10-30 2015-07-01 株式会社Leap 线圈元件的制造方法
KR20160013706A (ko) * 2014-07-28 2016-02-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN111565507B (zh) * 2020-05-18 2022-02-01 龙宇电子(深圳)有限公司 一种pcb压合叠板结构
CN111863626B (zh) * 2020-06-28 2021-12-07 珠海越亚半导体股份有限公司 支撑框架结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309370A (ja) * 2002-02-18 2003-10-31 North:Kk 配線膜間接続用部材、その製造方法及び多層配線基板の製造方法
JP2003318534A (ja) * 2002-04-25 2003-11-07 Daiwa Kogyo:Kk 層間接続構造及びその形成方法
WO2012087060A2 (en) * 2010-12-24 2012-06-28 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326643A (en) * 1991-10-07 1994-07-05 International Business Machines Corporation Adhesive layer in multi-level packaging and organic material as a metal diffusion barrier
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US6569543B2 (en) * 2001-02-15 2003-05-27 Olin Corporation Copper foil with low profile bond enahncement
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
JP2002179772A (ja) * 2000-12-08 2002-06-26 Mitsui Mining & Smelting Co Ltd プリント配線板の層間絶縁層構成用の樹脂化合物、その樹脂化合物を用いた絶縁層形成用樹脂シート及び樹脂付銅箔、並びにそれらを用いた銅張積層板
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
CN100383278C (zh) * 2002-02-28 2008-04-23 日本瑞翁株式会社 部分镀敷方法、部分镀敷树脂基材以及多层电路基板的制造方法
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
DE10221764C1 (de) * 2002-05-15 2003-11-27 Wirtgen Gmbh Halterung für einen Schaftmeißel
JP2004063803A (ja) 2002-07-29 2004-02-26 Ngk Spark Plug Co Ltd プリント配線基板の製造方法、プリント配線基板製造用金属板、連結プリント配線基板
EP1627901B1 (en) * 2003-05-21 2020-02-19 Hitachi Chemical Co., Ltd. Primer, conductor foil with resin, laminate and process for producing the laminate
JP4398683B2 (ja) * 2003-08-11 2010-01-13 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 多層配線基板の製造方法
JP4548047B2 (ja) 2004-08-31 2010-09-22 凸版印刷株式会社 配線基板の製造方法
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
CN101409320B (zh) * 2007-10-09 2010-06-23 富士迈半导体精密工业(上海)有限公司 基板制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309370A (ja) * 2002-02-18 2003-10-31 North:Kk 配線膜間接続用部材、その製造方法及び多層配線基板の製造方法
JP2003318534A (ja) * 2002-04-25 2003-11-07 Daiwa Kogyo:Kk 層間接続構造及びその形成方法
WO2012087060A2 (en) * 2010-12-24 2012-06-28 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
JP2014501450A (ja) * 2010-12-24 2014-01-20 エルジー イノテック カンパニー リミテッド 印刷回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017085073A (ja) * 2015-10-27 2017-05-18 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板及びプリント回路基板の製造方法

Also Published As

Publication number Publication date
US20140102770A1 (en) 2014-04-17
US9338887B2 (en) 2016-05-10
KR20140048564A (ko) 2014-04-24

Similar Documents

Publication Publication Date Title
CN102573280B (zh) 多层布线基板及制造多层布线基板的方法
TWI504321B (zh) 具有嵌入式電子元件之印刷電路板及其製造方法
JP2014082488A (ja) コア基板及びその製造方法並びにメタルビア用構造体
US9173291B2 (en) Circuit board and method for manufacturing the same
TW200836606A (en) Circuit board process
TW201406240A (zh) 佈線基板及其製造方法
JP2006100789A (ja) 電気配線構造の製作方法
JP2008311612A (ja) 多層プリント基板およびその製造方法
JP2013106034A (ja) プリント回路基板の製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP2009049087A (ja) 電子部品と電子部品の製造方法
JP5363377B2 (ja) 配線基板及びその製造方法
JP2009016806A (ja) 埋め込みパターン基板及びその製造方法
JP4597686B2 (ja) 多層フレキシブル回路基板の製造方法
TWI394495B (zh) 電路板結構及其製法
JP2008004687A (ja) 半導体装置の製造方法
JP2006135154A (ja) プリント配線版
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
CN101958306A (zh) 内埋线路基板及其制造方法
JP5690892B2 (ja) コアレス多層配線基板及びその製造方法
TWI505759B (zh) 印刷電路板及其製造方法
JP4503698B2 (ja) 配線基板の製造方法
JP2013165149A (ja) 多層セラミック基板、およびその製造方法
TW201023319A (en) Packaging substrate and method for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170620