DE112017005455T5 - Potentialfreies Gehäuseversteifungselement - Google Patents

Potentialfreies Gehäuseversteifungselement Download PDF

Info

Publication number
DE112017005455T5
DE112017005455T5 DE112017005455.9T DE112017005455T DE112017005455T5 DE 112017005455 T5 DE112017005455 T5 DE 112017005455T5 DE 112017005455 T DE112017005455 T DE 112017005455T DE 112017005455 T5 DE112017005455 T5 DE 112017005455T5
Authority
DE
Germany
Prior art keywords
housing
thin film
stiffener
magnetic thin
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017005455.9T
Other languages
English (en)
Inventor
Hao-Han Hsu
Ying Ern Ho
Jaejin Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112017005455T5 publication Critical patent/DE112017005455T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

Hierin beschriebene Ausführungsbeispiele können sich auf ein Gehäuse mit einer oder mehreren Schichten beziehen. Ein Silizium-Die kann mit der einen oder den mehreren Schichten über ein Klebemittel gekoppelt sein. Ein Gehäuseversteifungselement kann auch mit dem Klebemittel benachbart zu dem Die gekoppelt sein. Ein magnetischer Dünnfilm kann mit dem Gehäuseversteifungselement gekoppelt sein. Andere Ausführungsbeispiele können beschrieben und/oder beansprucht sein.

Description

  • Verwandte Anmeldung
  • Diese Anmeldung beansprucht die Priorität der US-Patentanmeldung 15/335,999 mit dem Titel „Potentialfreies Gehäuseversteifungselement“, eingereicht am 27. Oktober 2016.
  • Technisches Gebiet
  • Die vorliegende Offenbarung bezieht sich im Allgemeinen auf das Gebiet von Halbleitergehäusen, und genauer auf die Verwendung von Versteifungselementen in Verbindung mit einem Gehäuse.
  • Hintergrund
  • Im Allgemeinen kann ein Halbleitergehäuse (hierin als ein „Gehäuse“ bezeichnet) ein Versteifungselement wie beispielsweise einen dünnen Metallring umfassen, der auf der Oberseite des Gehäuses installiert ist. Das Versteifungselement kann helfen, eine Verwölbung des Gehäuses zu verhindern. In einigen Fällen kann ein potentialfreies (das heißt erdfreies) Versteifungselement zu einer Quelle von Radiofrequenz-Interferenz (RFI) werden, wenn das Versteifungselement bei WiFi-Bandfrequenzen schwingt. Ein schwingendes Versteifungselement kann sich wie eine Antenne verhalten, die mit den Signalen koppelt und das Rauschen an nahegelegenen WiFi-Funk weiter ausbreitet, was schließlich zu einer Verschlechterung der Funkempfindlichkeit führen kann.
  • Bei bisherigen Gehäusen kann das Versteifungselement durch eine oder mehrere Lötresist-Öffnungen (Solder Resist Openings; SROs) geerdet werden, die Erdungspunkte umfassen können, um die Resonanzfrequenzen des Versteifungselements von WiFi-Bändern weg zu verschieben. Eine Implementierung von SROs kann aber den Entwurf und die Anordnung des Gehäuses komplizieren. Zusätzlich kann das Erdungsschema der SROs die Flexibilität beim Leiterbahn-Routing einschränken, da der Abstand zwischen den SROs möglicherweise weniger als 8 Millimeter (mm) sein muss, um den RFI-Pegel des Versteifungselements effektiv zu reduzieren. Ferner muss das Klebemittel zwischen dem Gehäuse und dem Versteifungselement möglicherweise elektrisch leitfähig gemacht werden durch Mischen eines leitfähigen Materials, wie beispielsweise Silberplättchen (silver flakes) mit einem nicht-leitfähigem Epoxid, wodurch die Herstellungskosten des Gehäuses erhöht werden. Die Silberplättchen können auch die Haftfestigkeit des Klebemittels verringern und eine Delaminierung des Versteifungselements über einen Zeitraum verursachen.
  • Kurze Beschreibung der Zeichnungen
  • Ausführungsbeispiele sind aus der nachfolgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen ohne weiteres offensichtlich. Um diese Beschreibung zu vereinfachen, bezeichnen gleiche Bezugszeichen ähnliche strukturelle Elemente.
  • Ausführungsbeispiele sind in den Figuren der beiliegenden Zeichnungen beispielhaft dargestellt und nicht einschränkend.
    • 1 kann eine beispielhafte Sicht von oben nach unten (Top-Down-Sicht) eines Gehäuses mit einem Versteifungselement gemäß verschiedenen Ausführungsbeispielen darstellen.
    • 2 kann eine beispielhafte Seitenansicht des Gehäuses von 1 gemäß verschiedenen Ausführungsbeispielen darstellen.
    • 3 kann eine alternative beispielhafte Seitenansicht des Gehäuses von 1 gemäß verschiedenen Ausführungsbeispielen darstellen.
    • 4 kann einen beispielhaften Prozess der Herstellung des Gehäuses von 1 gemäß verschiedenen Ausführungsbeispielen darstellen.
    • 5 stellt eine beispielhafte Rechenvorrichtung dar, die einen oder mehrere Verankerungsstifte gemäß verschiedenen Ausführungsbeispielen umfassen kann.
  • Detaillierte Beschreibung
  • Hierin beschriebene Ausführungsbeispiele beziehen sich auf eine Verringerung der oben beschriebenen RFI des Versteifungselements durch Platzierung eines verlustbehafteten magnetischen Dünnfilms auf einer Oberseite eines potentialfreien Gehäuseversteifungselements. Bei einigen Ausführungsbeispielen kann der magnetische Dünnfilm eine Permeabilität von mehr als oder gleich ungefähr 20 aufweisen. Bei einigen Ausführungsbeispielen kann der magnetische Dünnfilm einen magnetischen Verlusttangens von mehr als oder gleich ungefähr 0,1 aufweisen. Bei einigen Ausführungsformen kann der magnetische Dünnfilm eine Dicke von mehr als oder gleich ungefähr 0,5 Mikrometern (um) aufweisen. Andere Ausführungsbeispiele können beschrieben und/oder beansprucht sein.
  • Allgemeiner ausgedrückt können Ausführungsbeispiele hierin einen verlustbehafteten magnetischen Dünnfilm verwenden, der mit einem Versteifungselement gekoppelt ist, um das von dem schwingenden Versteifungselement abgestrahlte Rauschen zu dämpfen. Bei einigen Ausführungsbeispielen kann das Versteifungselement potentialfrei sein. Die Verwendung dieses Films kann das Rauschen reduzieren oder beseitigen, das durch das schwingende Versteifungselement verursacht wird, im Hinblick darauf, sich zu der Antenne auszubreiten und eine Performance-Verschlechterung zu verursachen.
  • In der nachfolgenden detaillierten Beschreibung wird Bezug auf die beiliegenden Zeichnungen genommen, die einen Teil derselben bilden, wobei gleiche Bezugszeichen durchgehend gleiche Teile bezeichnen, und in denen auf darstellende Weise Ausführungsbeispiele gezeigt sind, bei denen der Gegenstand der vorliegenden Offenbarung praktiziert werden kann. Es sollte darauf hingewiesen werden, dass andere Ausführungsbeispiele verwendet werden können und strukturelle oder logische Änderungen ausgeführt werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Daher soll die folgende detaillierte Beschreibung nicht in einem einschränkenden Sinne genommen werden und der Schutzbereich der Ausführungsbeispiele ist durch die beigefügten Ansprüche und ihre Entsprechungen definiert.
  • Zum Zweck der vorliegenden Offenbarung bezeichnet die Phrase „A und/oder B“ (A), (B), oder (A und B). Zum Zweck der vorliegenden Offenbarung bezeichnet die Phrase „A, B, und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C), oder (A, B und C).
  • Die Beschreibung kann die Phrasen „bei einem Ausführungsbeispiel“ oder „bei Ausführungsbeispielen“ verwenden, die sich jeweils auf ein oder mehrere desselben oder unterschiedlicher Ausführungsbeispiele beziehen können. Ferner sind die Ausdrücke „aufweisen“, „umfassen“, „haben“ und ähnliche, wie sie hierin im Hinblick auf Ausführungsbeispiele der vorliegenden Offenbarung verwendet werden, synonym.
  • Der Ausdruck „gekoppelt mit“ und verwandte Ausdrücke können hierin verwendet werden. „Gekoppelt“ kann eine oder mehrere der folgenden Bedeutungen haben. „Gekoppelt“ kann bedeuten, dass zwei oder mehr Elemente in direktem physischem oder elektrischem Kontakt sind. „Gekoppelt“ kann jedoch auch bedeuten, dass zwei oder mehr Elemente einander indirekt kontaktieren, jedoch weiter miteinander zusammenarbeiten oder interagieren, und kann bedeuten, dass ein oder mehr andere Elemente zwischen die Elemente gekoppelt oder verbunden sind, die miteinander gekoppelt sind.
  • Bei verschiedenen Ausführungsbeispielen kann die Phrase „eine erste Schicht, die auf einer zweiten Schicht gebildet ist“ bedeuten, dass die erste Schicht über der zweiten Schicht gebildet wird, und zumindest ein Teil der ersten Schicht in direktem Kontakt (z.B. direkter physischer und/oder elektrischer Kontakt) oder indirektem Kontakt (z.B. mit einer oder mehreren anderen Schichten zwischen der ersten Schicht und der zweiten Schicht) mit zumindest einem Teil der zweiten Schicht sein kann.
  • Bei verschiedenen Ausführungsbeispielen kann die Phrase „ein erstes Merkmal, das auf einem zweiten Merkmal gebildet, abgeschieden oder anderweitig angeordnet ist“ bedeuten, dass das erste Merkmal über dem zweiten Merkmal gebildet, abgeschieden oder angeordnet ist, und zumindest ein Teil des ersten Merkmals in direktem Kontakt (z.B. direkter physischer und/oder elektrischer Kontakt) oder indirektem Kontakt (z.B. mit einem oder mehreren anderen Merkmalen zwischen dem ersten Merkmal und dem zweiten Merkmal) mit zumindest einem Teil des zweiten Merkmals sein kann.
  • 1 stellt eine beispielhafte Sicht von oben nach unten (Top-Down-Sicht) eines Gehäuses 100 mit einem Versteifungselement gemäß verschiedenen Ausführungsbeispielen dar. Bei einigen Ausführungsbeispielen kann das Gehäuse 100 einen oder mehrere Silizium-Dies 105 umfassen, die mit einer Schicht aus einer oder mehreren Schichten des Gehäuses 100 gekoppelt sind. Zum Beispiel können die Silizium-Dies 105 mit einer Klebemittelschicht 110 gekoppelt sein. In einigen Fällen kann die Klebemittelschicht 110 eine nicht-leitfähige Klebemittelschicht sein, wie beispielsweise ein nicht-leitfähiges Epoxid, das ein Harz und einen Härter und/oder eine andere Art von nicht-leitfähiger Klebemittelschicht umfasst. Das Gehäuse 100 kann auch ein Versteifungselement (nicht dargestellt) umfassen, das ein potentialfreies, oder erdfreies Versteifungselement sein kann. Das Versteifungselement kann eine Schicht eines verlustbehafteten magnetischen Materials 115 aufweisen, das darauf angeordnet ist, wie im Folgenden näher beschrieben wird.
  • Ein Silizium-Die 105 kann zum Beispiel ein Die wie beispielsweise ein Prozessor, ein Speicher wie beispielsweise ein flüchtiger oder nichtflüchtiger Speicher, oder eine andere Art von Die sein. Obwohl in 1 zwei Dies dargestellt sind, kann das Gehäuse 100 bei anderen Ausführungsbeispielen mehr oder weniger Dies aufweisen als dargestellt.
  • Es versteht sich im Allgemeinen, dass das in 1 dargestellte Beispiel als eine Beispielkonfiguration gedacht ist und andere Ausführungsbeispiele unterschiedliche Konfigurationen aufweisen können. Obwohl beispielsweise das Versteifungselement und das verlustbehaftete magnetische Material 115 als die Dies 105 im Wesentlichen umgebend an einem Umfang des Gehäuses 100 dargestellt sind, können das Versteifungselement und das verlustbehaftete magnetische Material 115 bei anderen Ausführungsbeispielen nur auf weniger als allen Seiten des Gehäuses 100 positioniert sein. Bei einigen Ausführungsbeispielen können das Versteifungselement und das verlustbehaftete magnetische Material 115 möglicherweise nicht an dem Umfang des Gehäuses 100 sein, sondern können stattdessen innerhalb des Umfangs des Gehäuses 100 positioniert sein derart, dass ein Abschnitt der Klebemittelschicht 110 außerhalb des Umfangs des Versteifungselements freigelegt wird. Bei einigen Ausführungsbeispielen können eine oder mehrere Schichten des Gehäuses 100 über den Umfang des Versteifungselements und/oder der Klebemittelschicht 110 hinaus weiter freigelegt werden. Bei einigen Ausführungsbeispielen deckt das verlustbehaftete magnetische Material 115 das Versteifungselement möglicherweise nicht vollständig ab, sondern kann stattdessen nur einen Abschnitt des Versteifungselements abdecken. Bei einigen Ausführungsbeispielen kann das verlustbehaftete magnetische Material 115 einen lateralen Bereich aufweisen, der größer ist als der laterale Bereich des Versteifungselements derart, dass das verlustbehaftete magnetische Material 115 im Allgemeinen das Versteifungselement an einem oder mehreren Abschnitten des Versteifungselements überhängt.
  • 2 stellt eine beispielhafte Seitenansicht des Gehäuses 100 von 1 gemäß verschiedenen Ausführungsbeispielen dar. Zum Beispiel kann das Gehäuse 200 eine Querschnittansicht des Gehäuses 100 entlang der Linie A-A sein, wie in 1 gezeigt.
  • Elemente von 2 können ähnlich nummeriert werden wie Elemente von 1. Genauer gesagt kann das Gehäuse 200 ein verlustbehaftetes magnetisches Material 215, eine Klebemittelschicht 210 und einen Die 205 umfassen, die jeweils dem verlustbehafteten magnetischen Material 115, der Klebemittelschicht 110 und dem Die 105 ähnlich sein können.
  • Wie in 2 gezeigt, kann das verlustbehaftete magnetische Material 215 mit einem Versteifungselement wie beispielsweise Versteifungselement 220 gekoppelt sein. Bei Ausführungsbeispielen kann das Versteifungselement 220 aus Stahl und/oder einem anderen leitfähigen Material, Metall und/oder Legierung bestehen. Das verlustbehaftete magnetische Material 215 kann auf dem Versteifungselement 220 durch eine oder mehrere Techniken wie Laminierung, Sputtern und/oder eine andere Abscheidungs- oder Platzierungstechnik angeordnet sein. Bei einigen Ausführungsbeispielen kann das verlustbehaftete magnetische Material 215 direkt auf dem Versteifungselement 220 angeordnet sein, während bei anderen Ausführungsbeispielen das verlustbehaftete magnetische Material 215 und das Versteifungselement 220 über ein Klebemittel miteinander gekoppelt sein können.
  • Materialien, zum Beispiel das verlustbehaftete magnetische Material 215, weisen frequenzabhängige magnetische Eigenschaften auf, die typischerweise durch Real- und Imaginärteile einer Charakteristik genannt „Permeabilität“ ausgedrückt werden. Diese magnetischen Eigenschaften können z.B. durch Verwendung eines Impedanzmessgerätes gemessen werden. Die Impedanzcharakteristika eines Materials beziehen sich auf die resistiven und induktiven Eigenschaften eines Materials, die in Real- und Imaginärteile der Permeabilität umgewandelt werden können. Der magnetische Verlusttangens bezieht sich auf ein Verhältnis des Imaginärteils der Permeabilität zum Realteil der Permeabilität und kann beschreiben, wie viel elektromagnetische Energie durch das Material abgebaut werden kann.
  • Bei Ausführungsbeispielen hierin kann das verlustbehaftete magnetische Material 215 aus einem Material wie beispielsweise Kobaltniobiumzirkonium (CoNbZr) und/oder einer anderen Legierung bestehen. Im Allgemeinen kann das verlustbehaftete magnetische Material 215 ein Material sein, das eine Permeabilität von mehr als oder gleich ungefähr 20 aufweist. Bei einigen Ausführungsbeispielen kann das verlustbehaftete magnetische Material 215 einen magnetischen Verlusttangens von mehr als oder gleich ungefähr 0,1 aufweisen. Bei einigen Ausführungsbeispielen kann der magnetische Dünnfilm eine Dicke (wie durch den Buchstaben H in 2 angezeigt) von mehr als oder gleich ungefähr 0,5 Mikrometern (um) aufweisen. Im Allgemeinen kann die Permeabilität und/oder der magnetische Verlusttangens bei Frequenzen bei oder in der Nähe der üblichen Frequenzen von WiFi-Signalen gemessen werden, wie beispielsweise zwischen ungefähr 2 Gigahertz (GHz) und 2,5 GHz.
  • Wie vorstehend erwähnt, kann der Die 205 und/oder das Versteifungselement 220 über die Klebemittelschicht 210 mit einer oder mehreren anderen Schichten des Gehäuses 200 gekoppelt sein. Die Klebemittelschicht 210 kann nicht-leitfähig sein, wodurch das Versteifungselement 220 als ein „potentialfreies“ oder elektrisch erdfreies Versteifungselement gelassen wird. Das Gehäuse 200 kann ferner eine oder mehrere Schichten umfassen, wie beispielsweise eine Lötmaskenschicht 230, eine oder mehrere Kupferschichten 235 und eine Gehäusemasseebenenschicht 240. Bei einigen Ausführungsbeispielen kann das Gehäuse 200 mit einer Platine, wie beispielsweise der Platine 250, über eine oder mehrere Verbindungen, wie beispielsweise die Verbindungen 245, gekoppelt sein.
  • Bei Ausführungsbeispielen kann die Lötmaskenschicht 230 (die auch als Lötresistschicht bezeichnet werden kann) dazu dienen, Lötstellen und Lötbahnen des Gehäuses 200 zu isolieren. Genauer gesagt kann die Lötmaskenschicht 230 zum Schutz eines oder mehrerer anderer Elemente des Gehäuses 200 dienen.
  • Die eine oder mehrere Kupferschichten 235 können eine oder mehrere Leiterbahnen und/oder leitfähige Elemente umfassen, die es ermöglichen, dass Signale zu und von einem Die wie dem Die 205 und zu und von Verbindungen wie den Verbindungen 245 weitergeleitet werden. Die Kupferschichten 235 können ferner ein oder mehrere plattierte Durchkontaktierungs- (PTH; plated through hole) Vias umfassen, die es ermöglichen, dass Signale vertikal zwischen verschiedenen Schichten des Gehäuses 200 weitergeleitet werden. Es versteht sich, dass, obwohl die Schichten 235 als „Kupfer“-Schichten bezeichnet werden, bei anderen Ausführungsbeispielen die durch 235 angegebenen Schichten aus einem anderen leitfähigen Material wie beispielsweise Silber, Aluminium, Nickel etc. gebildet sein können.
  • Die Masseebenenschicht 240 kann ein leitfähiges Material wie beispielsweise eine Kupferfolie umfassen. Bei Ausführungsbeispielen kann die Masseebenenschicht 240 dazu dienen, Leiterbahnen des Gehäuses 200 von einer oder mehreren Leiterbahnen der Platine 250 magnetisch und/oder elektrisch zu isolieren.
  • Das Gehäuse 200 kann mit einer Platine, wie beispielsweise der Platine 250, über eine oder mehrere Verbindungen 245 gekoppelt sein. Bei Ausführungsbeispielen können die Verbindungen 245 Lötverbindungen sein. Bei anderen Ausführungsbeispielen können die Verbindungen 245 Teil eines Kugelgitterarrays (BGA; ball grid array), eines Landgitterarrays (LGA; land grid array) und/oder einer anderen Art von Struktur sein.
  • Die Platine 250 kann eine Hauptplatine (Motherboard) einer Rechenvorrichtung oder eine andere Art von Platine sein. Bei einigen Ausführungsbeispielen kann die Platine 250 ein Patch oder ein Interposer sein, der zwischen dem Gehäuse 200 und einer Hauptplatine einer Rechenvorrichtung positioniert ist. Bei einigen Ausführungsbeispielen kann die Platine eine gedruckte Schaltungsplatine (PCB; printed circuit board) sein. Wie vorstehend angegeben, kann die Platine 250 bei einigen Ausführungsbeispielen eine oder mehrere Anschlussflächen, Vias und/oder Leiterbahnen darauf aufweisen, die Signale zwischen den Verbindungen 245 und einer oder mehreren anderen Komponenten eines elektronischen Bauelements, das die Platine 250 verwendet, tragen können.
  • Bei einigen Ausführungsbeispielen kann das Gehäuse 200 eine oder mehrere zusätzliche Schichten aufweisen, die in 2 nicht dargestellt sind. Zum Beispiel kann das Gehäuse 200 zusätzliche Kupferschichten wie die Kupferschicht 235 und/oder andere Schichten aufweisen, die hierin nicht erörtert werden. Im Allgemeinen sind die in 2 dargestellten verschiedenen Abmessungen (z.B. die Höhen der verschiedenen Schichten), sofern hierin nicht ausdrücklich angegeben, als nicht einschränkende Beispiele vorgesehen, und andere Ausführungsbeispiele können Schichten aufweisen, die dicker oder dünner sind.
  • Das Gehäuse 200 von 2 kann einen oder mehrere Vorteile gegenüber bisherigen Gehäusen bereitstellen. Zum Beispiel kann die Verwendung des verlustbehafteten magnetischen Materials 215 das oben beschriebene RFI-Risiko für das Gehäuse 200 wirksam verringern. Das verlustbehaftete magnetische Material 215 kann jedoch den weiteren Vorteil aufweisen, dass es relativ einfach zu implementieren ist, da es das Routing-Design der Leiterbahnen und/oder anderer Elemente des Gehäuses 200 nicht kompliziert. Das verlustbehaftete magnetische Material 215 kann ferner im Vergleich zu bisherigen Gehäusen relativ kostengünstig sein. Zum Beispiel kann die Verwendung des verlustbehafteten magnetischen Materials 215 es ermöglichen, dass eine Klebemittelschicht, wie beispielsweise die Klebemittelschicht 210, nicht-leitfähig ist, was kosteneffektiver sein kann als eine leitfähige Klebemittelschicht. Ferner kann die nicht-leitfähige Klebemittelschicht 210 ein besseres Bonden zwischen dem Versteifungselement 220 und den verbleibenden Schichten des Gehäuses 200 bereitstellen, da möglicherweise nicht erforderlich ist, dass die nicht-leitfähige Klebemittelschicht ein nicht-klebendes Material wie beispielsweise Silber oder ein anderes leitfähiges Material umfasst.
  • Ferner kann die Verwendung des verlustbehafteten magnetischen Materials 215 Flexibilität bereitstellen, insofern als es an Versteifungselemente verschiedener Größen angepasst werden kann. Es kann auch sowohl für ein Multi-Chip-Gehäuse (MCP; multi chip package) als auch für die Integration in tragbare Designs geeignet sein. Das verlustbehaftete magnetische Material 215 kann auch implementierbar sein, ohne dass es erforderlich ist, dass das Gehäuse 200 eine zusätzliche Länge und/oder Breite aufweist.
  • Simulationen von Ausführungsbeispielen hierin haben eine Reduzierung der RFI basierend auf der Verwendung eines Gehäuses wie beispielsweise des Gehäuses 200 im Vergleich zu einem vorstehend beschriebenen bisherigen Gehäuse gezeigt. Zum Beispiel kann das Gehäuse 200 bei Frequenzen von ungefähr 2,5 GHz eine Abnahme der RFI um ungefähr 20 bis 30 Dezibel zeigen. Das Gehäuse 200 kann ferner bei Frequenzen von ungefähr 5,5 GHz eine Abnahme der RFI um ungefähr 40 Dezibel zeigen.
  • 3 stellt eine alternative beispielhafte Seitenansicht des Gehäuses 100 von 1 gemäß verschiedenen Ausführungsbeispielen dar. Zum Beispiel kann das Gehäuse 300 eine Querschnittansicht des Gehäuses 100 entlang der Linie A-A sein, wie in 1 gezeigt. Elemente von 3 können ähnlich nummeriert werden wie Elemente von 1 oder 2. Genauer gesagt kann das Gehäuse 300 eine verlustbehaftete magnetische Schicht 315, einen oder mehrere Dies 305, ein Versteifungselement 320 und eine Masseebenenschicht 340 umfassen, die jeweils der verlustbehafteten magnetischen Schicht 115 oder 215, einem oder mehreren Dies 105 oder 205, dem Versteifungselement 220 und der Masseebenenschicht 240 ähnlich sein können. Bei einigen Ausführungsbeispielen kann das Gehäuse 300 mit einer Platine 350, die der Platine 250 ähnlich sein kann, über eine oder mehrere Verbindungen 345, die den Verbindungen 245 ähnlich sein können, gekoppelt sein.
  • Bei einigen Ausführungsbeispielen kann das Gehäuse 300 ferner eine leitfähige Klebemittelschicht 310 umfassen. Wie vorstehend beschrieben, kann die leitfähige Klebemittelschicht 310 zum Beispiel ein leitfähiges Material wie beispielsweise Silber umfassen. Das Gehäuse 300 kann ferner eine oder mehrere SROs 355 durch eine Lötmaskenschicht 330 und eine oder mehrere Kupferschichten 335 umfassen, die jeweils der Lötmaskenschicht und der/den Kupferschicht(en) 235 ähnlich sein können.
  • Bei einigen Ausführungsbeispielen können die SROs 355 elektrisch leitfähig sein und ermöglichen, dass das Versteifungselement 320 elektrisch mit der Masseebenenschicht 340 gekoppelt ist. Bei diesem Ausführungsbeispiel ist das Versteifungselement 320 möglicherweise nicht „potentialfrei“ oder erdfrei. Obwohl in 3 nur vier SROs 355 dargestellt sind, können andere Ausführungsbeispiele mehr oder weniger SROs aufweisen. Zusätzlich sind die Breiten der dargestellten SROs 355 als ein Beispiel gedacht; bei anderen Ausführungsbeispielen können jedoch unterschiedliche SROs 355 unterschiedliche Breiten aufweisen.
  • 4 stellt eine beispielhafte Technik zur Herstellung eines Gehäuses dar, wie beispielsweise der Gehäuse 100, 200 und/oder 300. Bei Ausführungsbeispielen kann die Technik das Platzieren einer Klebemittelschicht auf einer Schicht eines Gehäuses bei 405 umfassen. Zum Beispiel kann die Klebemittelschicht eine nicht-leitfähige Klebemittelschicht sein, wie beispielsweise die nichtleitfähigen Klebemittelschichten 110 oder 210. Bei anderen Ausführungsbeispielen kann die Klebemittelschicht eine leitfähige Klebemittelschicht sein, wie beispielsweise die leitfähige Klebemittelschicht 310. Die Klebemittelschicht kann auf einer Schicht eines Gehäuses, wie beispielsweise den Lötmaskenschichten 230 oder 330, platziert sein. Bei einigen Ausführungsbeispielen kann die Klebemittelschicht auf der Lötmaskenschicht über Laminierung, Abscheidung, Sputtern und/oder eine andere Technik platziert werden.
  • Die Technik umfasst ferner das Platzieren eines Silizium-Dies auf der Klebemittelschicht bei 410. Der Silizium-Die kann eine Die wie beispielsweise der Die 105, 205 und/oder 305 sein. Der Die kann auf der Klebemittelschicht durch eine Die-Anbringungstechnik wie beispielsweise Nehmen- und Platzieren- (pick-and-place) und/oder eine andere Die-Anbringungstechnik platziert werden.
  • Die Technik umfasst ferner das Platzieren eines Versteifungselements auf der Klebemittelschicht bei 415. Das Versteifungselement kann ein Versteifungselement wie beispielsweise das Versteifungselement 220 und/oder 320 sein. Bei Ausführungsbeispielen kann das Versteifungselement über manuelle, mechanische und/oder andere Mittel auf der Klebemittelschicht platziert werden.
  • Es versteht sich, dass, obwohl 4 darstellt, dass Element 410 vor dem Element 415 auftritt, bei anderen Ausführungsbeispielen das Element 415 vor dem Element 410 auftreten kann. Bei einigen Ausführungsbeispielen, wo bei 410 mehrere Dies auf dem Klebemittel platziert werden, kann das Element 415 zwischen der Platzierung von zwei der mehreren Dies auftreten. Bei einigen Ausführungsbeispielen können die Elemente 410 und 415 gleichzeitig auftreten.
  • Die Technik kann ferner das Platzieren eines verlustbehafteten magnetischen Films auf dem Versteifungselement bei 420 umfassen. Der verlustbehaftete magnetische Film kann ein verlustbehafteter magnetischer Film wie beispielsweise 115, 215 und/oder 315 sein. Bei einigen Ausführungsbeispielen kann das Element 420 vor dem Element 415 auftreten. Bei einigen Ausführungsbeispielen kann das Element 420 nach dem Element 415 auftreten, wie in 4 gezeigt. Wie oben erwähnt, kann die Platzierung des verlustbehafteten magnetischen Films auf dem Versteifungselement durch einen Prozess wie beispielsweise Abscheidung, Sputtern, Laminierung und/oder eine andere Platzierungstechnik erfolgen.
  • Ausführungsbeispiele der vorliegenden Offenbarung können in ein System implementiert sein unter Verwendung irgendwelcher Gehäuse, die von den verschiedenen hierin offenbarten Herstellungstechniken profitieren können. 5 stellt eine Rechenvorrichtung 1000 gemäß einigen Implementierungen schematisch dar, die ein oder mehrere Gehäuse wie beispielsweise die Gehäuse 100, 200, 300 etc. umfassen kann. Zum Beispiel können verschiedene Elemente wie beispielsweise ein Prozessor 1004, ein Kommunikationschip 1006 und/oder eine andere Komponente der Rechenvorrichtung 1000 als ein Die eines der Gehäuse 100, 200, 300 etc. implementiert sein. Die Platine 250 oder 350 kann als Hauptplatine 1002 implementiert sein. Eine oder mehrere der Komponenten der Rechenvorrichtung 1000 können über einen oder mehrere Verankerungsstifte wie oben beschrieben mit der Hauptplatine 1002 gekoppelt sein.
  • Die Rechenvorrichtung 1000 kann zum Beispiel eine mobile Kommunikationsvorrichtung oder ein Desktop oder eine Rack-basierte Rechenvorrichtung sein. Die Rechenvorrichtung 1000 kann eine Platine häusen, wie beispielsweise eine Hauptplatine 1002. Die Hauptplatine 1002 kann eine Anzahl von Komponenten umfassen, einschließlich (aber nicht beschränkt auf) einen Prozessor 1004 und zumindest einen Kommunikationschip 1006. Jede der hierin in Bezug auf die Rechenvorrichtung 1000 erörterten Komponenten kann in einem Gehäuse, wie hierin erörtert, angeordnet oder mit diesem gekoppelt sein. Bei weiteren Implementierungen kann der Kommunikationschip 1006 Teil des Prozessors 1004 sein.
  • Die Rechenvorrichtung 1000 kann eine Speicherungsvorrichtung 1008 umfassen. Bei einigen Ausführungsbeispielen kann die Speicherungsvorrichtung 1008 ein oder mehrere Solid-State-Laufwerke umfassen. Beispiele für Speicherungsvorrichtungen, die in der Speicherungsvorrichtung 1008 umfasst sein können, umfassen flüchtigen Speicher (z.B. dynamischer Direktzugriffsspeicher (DRAM)), nichtflüchtigen Speicher (z.B. Nur-Lese-Speicher, ROM), Flash-Speicher und Massenspeichervorrichtungen (z.B. Festplattenlaufwerke, Compact Disks (CDs), Digital Versatile Disks (DVDs), usw.).
  • Abhängig von ihren Anwendungen kann die Rechenvorrichtung 1000 andere Komponenten umfassen, die mit der Hauptplatine 1002 physisch und elektrisch gekoppelt sein können oder nicht. Diese anderen Komponenten können umfassen, sind aber nicht beschränkt auf einen Graphikprozessor, einen digitalen Signalprozessor, einen Krypto-Prozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, eine Touchscreen-Steuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, ein GPS-Bauelement (Global Positioning System), einen Kompass, einen Geigerzähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher und eine Kamera.
  • Der Kommunikationschip 1006 und die Antenne können drahtlose Kommunikation für die Übertragung von Daten zu und von der Rechenvorrichtung 1000 ermöglichen. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte enthalten, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun. Der Kommunikationschip 1006 kann jegliche Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich aber nicht beschränkt auf Standards des Institute for Electrical and Electronic Engineers (IEEE) umfassend Wi-Fi (IEEE 802.11 family), IEEE 802.16 Standards (z.B., IEEE 802.16-2005 Amendment), Long-Term Evolution (LTE) Project zusammen mit jeglichen Ergänzungen, Aktualisierungen und/oder Revisionen (z.B., Advanced LTE Project, Ultra Mobile Broadband (UMB) Project (auch bekannt als „3GPP2“), etc.). IEEE 802.16 kompatible Breitbandweitbereichsnetze (BWA-Netze; BWA = Broadband Wireless Access; Breitbandzugriffsnetze) werden allgemein bezeichnet als WiMAX-Netze, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was ein Gütezeichen ist für Produkte, die Konformitäts- und Kompatibilitäts-Test für die IEEE 802.16 Standards bestehen. Der Kommunikationschip 1006 kann arbeiten gemäß einem Global System for Mobile Communications (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA), oder LTE- Netz. Der Kommunikationschip 1006 kann arbeiten gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN), oder Evolved UTRAN (E-UTRAN). Der Kommunikationschip 1006 kann arbeiten gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO), Ableitungen davon, sowie jeglichen anderen drahtlosen Protokollen, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus. Der Kommunikationschip 1006 kann bei anderen Ausführungsbeispielen gemäß anderen drahtlosen Protokollen arbeiten.
  • Die Rechenvorrichtung 1000 kann eine Mehrzahl von Kommunikationschips 1006 umfassen. Zum Beispiel kann ein erster Kommunikationschip 1006 zweckgebunden sein für drahtlose Kommunikation mit kürzerem Bereich, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 1006 kann zweckgebunden sein für drahtlose Kommunikation mit längerem Bereich, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO, und andere. Bei einigen Ausführungsbeispielen kann der Kommunikations-Chip 1006 eine verdrahtete Kommunikation unterstützen. Zum Beispiel kann die Rechenvorrichtung 1000 einen oder mehrere verdrahtete Server umfassen.
  • Der Prozessor 1004 und/oder der Kommunikationschip 1006 der Rechenvorrichtung 1000 können einen oder mehrere Dies oder andere Komponenten in einem IC-Gehäuse umfassen. Ein solches IC-Gehäuse kann mit einem Interposer oder einem anderen Gehäuse unter Verwendung von irgendeiner der hierin offenbarten Techniken gekoppelt sein. Der Ausdruck „Prozessor“ kann sich auf jegliche Vorrichtung oder Abschnitt einer Vorrichtung beziehen, die/der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können.
  • Bei verschiedenen Implementierungen kann die Rechenvorrichtung 1000 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein PDA (persönlicher digitaler Assistent), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit (entertainment control unit), eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 1000 jegliches andere elektronische Bauelement sein, das Daten verarbeitet. Bei einigen Ausführungsbeispielen können die hierin offenbarten ausgesparten leitfähigen Kontakte in einer Hochleistungsrechenvorrichtung implementiert sein.
  • Die nachfolgenden Absätze stellen Beispiele von verschiedenen der hierin offenbarten Ausführungsbeispiele bereit.
  • Beispiel 1 kann ein Gehäuse aufweisen umfassend: eine oder mehrere Schichten; einen Silizium-Die, der mit der einen oder den mehreren Schichten über ein Klebemittel gekoppelt ist; ein Gehäuseversteifungselement, das benachbart zu dem Die ist und mit dem Klebemittel auf einer ersten Seite des Gehäuseversteifungselements gekoppelt ist; und einen magnetischen Dünnfilm, der mit dem Gehäuseversteifungselement auf einer zweiten Seite des Gehäuseversteifungselements gegenüber der ersten Seite gekoppelt ist.
  • Beispiel 2 kann das Gehäuse von Beispiel 1 umfassen, wobei das Klebemittel nicht-leitfähig ist.
  • Beispiel 3 kann das Gehäuse von Beispiel 1 umfassen, wobei das Klebemittel leitfähig ist.
  • Beispiel 4 kann das Gehäuse von Beispiel 3 umfassen, wobei der Silizium-Die mit einer der einen oder mehreren Schichten elektrisch gekoppelt ist.
  • Beispiel 5 kann das Gehäuse von einem der Beispiele 1-3 umfassen, wobei der magnetische Dünnfilm eine Permeabilität von mehr als oder gleich 20 aufweist.
  • Beispiel 6 kann das Gehäuse von einem der Beispiele 1-3 umfassen, wobei der magnetische Dünnfilm einen magnetischen Verlusttangens von mehr als oder gleich 0,1 aufweist.
  • Beispiel 7 kann das Gehäuse von einem der Beispiele 1-3 umfassen, wobei der magnetische Dünnfilm eine Dicke gemessen in einer Richtung senkrecht zu der zweiten Seite des Gehäuseversteifungselements von mehr als oder gleich 0,5 Mikrometern (um) aufweist.
  • Beispiel 8 kann das Gehäuse von einem der Beispiele 1-3 umfassen, wobei das Gehäuseversteifungselement den Silizium-Die in einer Ebene parallel zu der ersten Seite des Gehäuseversteifungselements umgibt.
  • Beispiel 9 kann das Gehäuse von einem der Beispiele 1-3 umfassen, wobei der magnetische Dünnfilm Kobaltniobiumzirkonium (CoNbZr) umfasst.
  • Beispiel 10 kann ein Gehäuse eines elektronischen Bauelements aufweisen umfassend: eine Hauptplatine; und ein Gehäuse, das mit der Hauptplatine an einer ersten Seite des Gehäuses gekoppelt ist, wobei das Gehäuse ferner umfasst: einen Die, der mit dem Gehäuse über eine Klebemittelschicht auf einer zweiten Seite des Gehäuses gegenüber der ersten Seite gekoppelt ist; ein Versteifungselement mit einer ersten Seite, die mit der Klebemittelschicht gekoppelt ist, benachbart zu dem Die; und einen magnetischen Dünnfilm, der mit dem Versteifungselement an einer zweiten Seite des Versteifungselements gegenüber der ersten Seite des Versteifungselements gekoppelt ist.
  • Beispiel 11 kann das elektronisches Bauelement von Beispiel 10 umfassen, wobei das Klebemittel nicht-leitfähig ist.
  • Beispiel 12 kann das elektronische Bauelement von Beispiel 10 oder 11 umfassen, wobei der magnetische Dünnfilm eine Permeabilität von mehr als oder gleich 20 aufweist.
  • Beispiel 13 kann das elektronische Bauelement von Beispiel 10 oder 11 umfassen, wobei der magnetische Dünnfilm einen magnetischen Verlusttangens von mehr als oder gleich 0,1 aufweist.
  • Beispiel 14 kann das elektronische Bauelement von Beispiel 10 oder 11 umfassen, wobei der magnetische Dünnfilm eine Dicke gemessen in einer Richtung senkrecht zu der zweiten Seite des Versteifungselements von mehr als oder gleich 0,5 Mikrometern (um) aufweist.
  • Beispiel 15 kann das elektronische Bauelement von Beispiel 10 oder 11 umfassen, wobei der magnetische Dünnfilm Kobaltniobiumzirkonium (CoNbZr) umfasst.
  • Beispiel 16 kann ein Verfahren aufweisen umfassend: Platzieren einer Klebemittelschicht auf einer Schicht eines Gehäuses; Platzieren eines Silizium-Dies auf der Klebemittelschicht; Platzieren eines Versteifungselements auf der Klebemittelschicht, wobei nach dem Platzieren des Silizium-Dies und dem Platzieren des Versteifungselements, das Versteifungselement und der Silizium-Die benachbart zueinander sind; und Platzieren eines magnetischen Dünnfilms auf dem Versteifungselement derart, dass das Versteifungselement zwischen der Klebemittelschicht und dem magnetischen Dünnfilm ist.
  • Beispiel 17 kann das Verfahren von Beispiel 16 umfassen, wobei das Klebemittel nicht-leitfähig ist.
  • Beispiel 18 kann das Verfahren von Beispiel 16 oder 17 umfassen, wobei der magnetische Dünnfilm eine Permeabilität von mehr als oder gleich 20 und einen magnetischen Verlusttangens von mehr als oder gleich 0,1 aufweist.
  • Beispiel 19 kann das Verfahren von Beispiel 16 oder 17 umfassen, wobei der magnetische Dünnfilm eine Dicke gemessen in einer Richtung senkrecht zu einer zweiten Seite des Versteifungselements von mehr als oder gleich 0,5 Mikrometern (um) aufweist.
  • Beispiel 20 kann das Verfahren von Beispiel 16 oder 17 umfassen, wobei der magnetische Dünnfilm Kobaltniobiumzirkonium (CoNbZr) umfasst.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 15335999 [0001]

Claims (20)

  1. Ein Gehäuse umfassend: eine oder mehrere Schichten; einen Silizium-Die, der mit der einen oder den mehreren Schichten über ein Klebemittel gekoppelt ist; ein Gehäuseversteifungselement, das benachbart zu dem Die ist und mit dem Klebemittel auf einer ersten Seite des Gehäuseversteifungselements gekoppelt ist; und einen magnetischen Dünnfilm, der mit dem Gehäuseversteifungselement auf einer zweiten Seite des Gehäuseversteifungselements gegenüber der ersten Seite gekoppelt ist.
  2. Das Gehäuse gemäß Anspruch 1, wobei das Klebemittel nicht-leitfähig ist.
  3. Das Gehäuse gemäß Anspruch 1, wobei das Klebemittel leitfähig ist.
  4. Das Gehäuse gemäß Anspruch 3, wobei der Silizium-Die mit einer der einen oder mehreren Schichten elektrisch gekoppelt ist.
  5. Das Gehäuse gemäß einem der Ansprüche 1-3, wobei der magnetische Dünnfilm eine Permeabilität von mehr als oder gleich 20 aufweist.
  6. Das Gehäuse gemäß einem der Ansprüche 1-3, wobei der magnetische Dünnfilm einen magnetischen Verlusttangens von mehr als oder gleich 0,1 aufweist.
  7. Das Gehäuse gemäß einem der Ansprüche 1-3, wobei der magnetische Dünnfilm eine Dicke gemessen in einer Richtung senkrecht zu der zweiten Seite des Gehäuseversteifungselements von mehr als oder gleich 0,5 Mikrometern (um) aufweist.
  8. Das Gehäuse gemäß einem der Ansprüche 1-3, wobei das Gehäuseversteifungselement den Silizium-Die in einer Ebene parallel zu der ersten Seite des Gehäuseversteifungselements umgibt.
  9. Das Gehäuse gemäß einem der Ansprüche 1-3, wobei der magnetische Dünnfilm Kobaltniobiumzirkonium (CoNbZr) umfasst.
  10. Ein Gehäuse eines elektronischen Bauelements umfassend: eine Hauptplatine; und ein Gehäuse, das mit der Hauptplatine an einer ersten Seite des Gehäuses gekoppelt ist, wobei das Gehäuse ferner umfasst: einen Die, der mit dem Gehäuse über eine Klebemittelschicht auf einer zweiten Seite des Gehäuses gegenüber der ersten Seite gekoppelt ist; ein Versteifungselement mit einer ersten Seite, die mit der Klebemittelschicht gekoppelt ist, benachbart zu dem Die, und einen magnetischen Dünnfilm, der mit dem Versteifungselement an einer zweiten Seite des Versteifungselements gegenüber der ersten Seite des Versteifungselements gekoppelt ist.
  11. Das elektronische Bauelement gemäß Anspruch 10, wobei das Klebemittel nicht-leitfähig ist.
  12. Das elektronische Bauelement gemäß Anspruch 10 oder 11, wobei der magnetische Dünnfilm eine Permeabilität von mehr als oder gleich 20 aufweist.
  13. Das elektronische Bauelement gemäß Anspruch 10 oder 11, wobei der magnetische Dünnfilm einen magnetischen Verlusttangens von mehr als oder gleich 0,1 aufweist.
  14. Das elektronische Bauelement gemäß Anspruch 10 oder 11, wobei der magnetische Dünnfilm 10 eine Dicke gemessen in einer Richtung senkrecht zu der zweiten Seite des Versteifungselements von mehr als oder gleich 0,5 Mikrometern (um) aufweist.
  15. Das elektronische Bauelement gemäß Anspruch 10 oder 11, wobei der magnetische Dünnfilm Kobaltniobiumzirkonium (CoNbZr) umfasst.
  16. Ein Verfahren umfassend: Platzieren einer Klebemittelschicht auf einer Schicht eines Gehäuses; Platzieren eines Silizium-Dies auf der Klebemittelschicht; Platzieren eines Versteifungselements auf der Klebemittelschicht, wobei nach dem Platzieren des Silizium-Dies und dem Platzieren des Versteifungselements, das Versteifungselement und der Silizium-Die benachbart zueinander sind; und Platzieren eines magnetischen Dünnfilms auf dem Versteifungselement derart, dass das Versteifungselement zwischen der Klebemittelschicht und dem magnetischen Dünnfilm ist.
  17. Das Verfahren gemäß Anspruch 16, wobei das Klebemittel nicht-leitfähig ist.
  18. Das Verfahren gemäß Anspruch 16 oder 17, wobei der magnetische Dünnfilm eine Permeabilität von mehr als oder gleich 20 und einen magnetischen Verlusttangens von mehr als oder gleich 0,1 aufweist.
  19. Das Verfahren gemäß Anspruch 16 oder 17, wobei der magnetische Dünnfilm eine Dicke gemessen in einer Richtung senkrecht zu einer zweiten Seite des Versteifungselements von mehr als oder gleich 0,5 Mikrometern (um) aufweist.
  20. Das Verfahren gemäß Anspruch 16 oder 17, wobei der magnetische Dünnfilm Kobaltniobiumzirkonium (CoNbZr) umfasst.
DE112017005455.9T 2016-10-27 2017-09-21 Potentialfreies Gehäuseversteifungselement Pending DE112017005455T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/335,999 2016-10-27
US15/335,999 US10134690B2 (en) 2016-10-27 2016-10-27 Floating package stiffener
PCT/US2017/052792 WO2018080676A1 (en) 2016-10-27 2017-09-21 Floating package stiffener

Publications (1)

Publication Number Publication Date
DE112017005455T5 true DE112017005455T5 (de) 2019-07-11

Family

ID=62021775

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017005455.9T Pending DE112017005455T5 (de) 2016-10-27 2017-09-21 Potentialfreies Gehäuseversteifungselement

Country Status (5)

Country Link
US (1) US10134690B2 (de)
KR (1) KR102552152B1 (de)
CN (1) CN109716510B (de)
DE (1) DE112017005455T5 (de)
WO (1) WO2018080676A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527489B2 (en) * 2018-06-29 2022-12-13 Intel Corporation Apparatus and system with package stiffening magnetic inductor core and methods of making the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6142361A (en) 1999-12-09 2000-11-07 International Business Machines Corporation Chip C4 assembly improvement using magnetic force and adhesive
JP2002016167A (ja) * 2000-06-28 2002-01-18 Kyocera Corp 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ
WO2002045164A2 (en) 2000-12-01 2002-06-06 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US20090315156A1 (en) 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US9156673B2 (en) * 2010-09-18 2015-10-13 Fairchild Semiconductor Corporation Packaging to reduce stress on microelectromechanical systems
US20130032385A1 (en) * 2011-08-03 2013-02-07 Qualcomm Mems Technologies, Inc. Metal thin shield on electrical device
US8492888B2 (en) * 2011-09-02 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with stiffener and method of manufacture thereof
US20150143690A1 (en) * 2013-11-22 2015-05-28 Texas Instruments Incorporated Forming integrated inductors and transformers with embedded magnetic cores
US9613897B2 (en) * 2014-11-11 2017-04-04 Globalfoundries Singapore Pte. Ltd. Integrated circuits including magnetic core inductors and methods for fabricating the same
US20160268213A1 (en) 2015-03-09 2016-09-15 Intel Corporation On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks

Also Published As

Publication number Publication date
WO2018080676A1 (en) 2018-05-03
CN109716510B (zh) 2024-01-12
US10134690B2 (en) 2018-11-20
CN109716510A (zh) 2019-05-03
KR102552152B1 (ko) 2023-07-06
US20180122748A1 (en) 2018-05-03
KR20190062415A (ko) 2019-06-05

Similar Documents

Publication Publication Date Title
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
US10595409B2 (en) Electro-magnetic interference (EMI) shielding techniques and configurations
US9480162B2 (en) Circuit board with integrated passive devices
DE102014108328A1 (de) Gehäusebaugruppe für eingebettete Chips und zugehörige Techniken und Konfigurationen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102016102154A1 (de) Potentialfreie Metall/Versteifungs-Erdung am Gehäuse, um RFI- und SI-Risiken zu mildern
DE102015112979B4 (de) Techniken und Ausgestaltungen, die mit einer Gehäuselastbaugruppe assoziiert sind
US11189573B2 (en) Semiconductor package with electromagnetic interference shielding using metal layers and vias
DE112015006965T5 (de) Patch-auf-interposer paket mit drahtloser kommunikationsschnittstelle
DE102015105795A1 (de) Kontaktstellen für integrierte Schaltgehäuse
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE102018129645A1 (de) Verfahren zum Einbetten magnetischer Strukturen in Substrate
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE112016000500T5 (de) Verfahren zum bilden integrierter packungsstrukturen mit 3d-kamera geringer z-höhe
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE102014109520A1 (de) Paketbaugruppen-konfigurationen für mehrfach-dies und dazugehörige techniken
DE102018203953A1 (de) Leiterplatte mit einer Ausnehmung zum Unterbringen diskreter Komponenten in einer Zusammenstellung
DE112015006746T5 (de) Koaxiale Vias
DE102015101952A1 (de) IC-Gehäuse
DE102021119280A1 (de) Halbleitervorrichtung und verfahren zum bilden davon
DE102018129808A1 (de) Elektronische substrate mit eingebetteten dielektrischen magnetischen materialien zum bilden von induktivitäten
DE112016002287T5 (de) Leiterbahnen durch Dielektrikum mit hohem Aspektverhältnis für Halbleitervorrichtungen
DE112017005455T5 (de) Potentialfreies Gehäuseversteifungselement
DE102018204332A1 (de) Abschirmlösungen für direct-chip-attachkonnektivitätsmodulpackungsstrukturen
DE102014108994A1 (de) Verfahren zur Steigerung der E/A-Dichte und zur Reduzierung der Schichtanzahl in BBUL-Gehäusen