KR102552152B1 - 플로팅 패키지 스티프너 - Google Patents

플로팅 패키지 스티프너 Download PDF

Info

Publication number
KR102552152B1
KR102552152B1 KR1020197008889A KR20197008889A KR102552152B1 KR 102552152 B1 KR102552152 B1 KR 102552152B1 KR 1020197008889 A KR1020197008889 A KR 1020197008889A KR 20197008889 A KR20197008889 A KR 20197008889A KR 102552152 B1 KR102552152 B1 KR 102552152B1
Authority
KR
South Korea
Prior art keywords
package
stiffener
thin film
magnetic thin
adhesive layer
Prior art date
Application number
KR1020197008889A
Other languages
English (en)
Other versions
KR20190062415A (ko
Inventor
하오-한 수
잉 언 호
재진 이
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20190062415A publication Critical patent/KR20190062415A/ko
Application granted granted Critical
Publication of KR102552152B1 publication Critical patent/KR102552152B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 명세서의 실시예들은 하나 이상의 층을 갖는 패키지에 관한 것일 수 있다. 실리콘 다이는 접착제를 통해 하나 이상의 층과 연결될 수 있다. 패키지 스티프너가 또한 다이에 인접한 접착제와 연결될 수 있다. 자기 박막이 패키지 스티프너와 연결될 수 있다. 다른 실시예들이 설명 및/또는 청구될 수 있다.

Description

플로팅 패키지 스티프너
관련 출원
본 출원은 2016년 10월 27일자로 출원되고 발명의 명칭이 "FLOATING PACKAGE STIFFENER"인 미국 출원 15/335,999를 우선권 주장한다.
기술분야
본 개시내용은 일반적으로 반도체 패키지 분야에 관한 것으로, 더욱 구체적으로는 패키지와 함께 스티프너(stiffener)의 사용에 관한 것이다.
일반적으로, 반도체 패키지(본 명세서에서는 "패키지"로 지칭됨)는 패키지의 상부에 설치된 얇은 금속 링과 같은 스티프너를 포함할 수 있다. 스티프너는 패키지의 뒤틀림을 방지하는 것을 도울 수 있다. 일부 경우들에서, 플로팅(즉, 비접지(ungrounded)) 스티프너는 스티프너가 WiFi 대역 주파수들에서 공진할 때 무선 주파수 간섭(radio frequency interference)(RFI)의 소스로 될 수 있다. 공진 스티프너는 신호들과 결합하고 추가로 잡음을 근처의 WiFi 라디오(radio)로 전파하는 안테나로서 거동(behave)할 수 있으며, 이는 무선 감도(radio sensitivity)의 궁극적인 저하를 초래할 수 있다.
레거시 패키지들에서, 스티프너는 WiFi 대역들로부터 멀리 스티프너의 공진 주파수들을 시프트하기 위한 접지 포인트들(grounding points)을 포함할 수 있는 하나 이상의 솔더 레지스트 개구(Solder Resist Opening)(SRO)에 의해 접지될 수 있다. 그러나, SRO들의 구현은 패키지의 설계 및 조립을 복잡하게 할 수 있다. 추가적으로, 스티프너의 RFI 레벨을 효과적으로 낮추기 위해 SRO들 사이의 간격이 8 밀리미터(mm) 미만일 필요가 있을 수 있기 때문에, SRO 접지 방식은 트레이스 라우팅(trace routing)에서의 유연성을 제한할 수 있다. 또한, 패키지와 스티프너 사이의 접착제는 은 플레이크와 같은 도전성 재료를 비도전성 에폭시로 혼합함으로써 전기적으로 도전성이 되게 할 필요가 있을 수 있으며, 따라서 패키지의 제조 비용을 증가시킬 수 있다. 은 플레이크는 또한 접착제의 접합 강도를 감소시킬 수 있고, 일정 기간이 지나면(over a period of time) 스티프너의 박리(delamination)를 야기할 수 있다.
실시예들은 첨부 도면들과 함께 다음의 상세한 설명에 의해 쉽게 이해될 것이다. 이 설명을 용이하게 하기 위해, 유사한 참조 번호들은 유사한 구조적 요소들을 지시한다. 실시예들은 첨부 도면들의 도면들에서 제한으로서가 아닌 예로서 예시된다.
도 1은 다양한 실시예들에 따른, 스티프너를 갖는 패키지의 예시적인 평면도를 도시할 수 있다.
도 2는 다양한 실시예들에 따른, 도 1의 패키지의 예시적인 측면도를 도시할 수 있다.
도 3은 다양한 실시예들에 따른, 도 1의 패키지의 대안적인 예시적인 측면도를 도시할 수 있다.
도 4는 다양한 실시예들에 따른, 도 1의 패키지를 제조하는 예시적인 프로세스를 도시할 수 있다.
도 5는 다양한 실시예들에 따른, 하나 이상의 앵커링 핀(anchoring pin)을 포함할 수 있는 예시적인 컴퓨팅 디바이스를 도시한다.
실시예들은 본 명세서에서 플로팅 패키지 스티프너의 상부에 손실 자기 박막(lossy magnetic thin film)의 배치를 통한 전술한 스티프너 RFI의 완화에 관한 것이다. 일부 실시예들에서, 자기 박막은 대략 20 이상의 투자율(permeability)을 가질 수 있다. 일부 실시예들에서, 자기 박막은 대략 0.1 이상의 자기 손실 탄젠트(magnetic loss tangent)를 가질 수 있다. 일부 실시예들에서, 자기 박막은 대략 0.5 마이크로미터(um) 이상의 두께를 가질 수 있다. 다른 실시예들이 설명 및/또는 청구될 수 있다.
더욱 일반적으로, 실시예들은 본 명세서에서 공진 스티프너에 의해 방사되는 잡음을 감쇠시키기 위해 스티프너와 연결되는 손실 자기 박막을 사용할 수 있다. 일부 실시예들에서, 스티프너는 플로팅일 수 있다. 이 막의 사용은 공진 스티프너에 의해 야기되는 잡음이 안테나로 전파되어 성능 저하를 야기하는 것을 감소 또는 제거할 수 있다.
이하의 상세한 설명에서는, 그 일부를 형성하는 첨부 도면들에 대한 참조가 이루어지고, 여기서, 전체에 걸쳐서 유사한 번호들이 유사한 부분들을 지정하고, 본 개시내용의 주제가 실시될 수 있는 실시예들이 예시에 의해 도시된다. 다른 실시예들이 이용될 수 있고 본 개시내용의 범위로부터 벗어나지 않고 구조적 또는 논리적 변경들이 이루어질 수 있다는 것을 이해해야 한다. 따라서, 이하의 상세한 설명은 제한적인 의미로 취해져서는 안 되며, 실시예들의 범위는 첨부된 청구항들 및 이들의 등가물들에 의해 정의된다.
본 개시내용의 목적을 위해, 구문 "A 및/또는 B"는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시내용의 목적을 위해, 구문 "A, B, 및/또는 C"는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
설명은 "실시예에서" 또는 "실시예들에서"이라는 구문들을 이용할 수 있으며, 이들은 각각 동일한 또는 상이한 실시예들 중 하나 이상을 지칭할 수 있다. 더욱이, 본 개시내용의 실시예들에 관해 사용되는 용어들 "포함하는(comprising, including)", "갖는(having)" 등은 동의어들이다.
용어 "~와 연결된(coupled with)"이 그의 파생어들과 함께 본 명세서에 사용될 수 있다. "연결된"은 다음 중 하나 이상을 의미할 수 있다. "연결된"은 2개 이상의 엘리먼트가 직접 물리적 또는 전기적 접촉하는 것을 의미할 수 있다. 하지만, "연결된"은 또한 2개 이상의 엘리먼트가 간접적으로 서로 접촉하지만 여전히 서로 협조 또는 상호작용한다는 것을 의미할 수 있고, 서로 연결되었다고 하는 엘리먼트들 사이에 하나 이상의 다른 엘리먼트가 연결 또는 접속된다는 것을 의미할 수 있다.
다양한 실시예들에서, 문구 "제2 층 상에 형성된 제1 층"은 제1 층이 제2 층 위에 형성되고, 제1 층의 적어도 일부가 제2 층의 적어도 일부와 직접 접촉(예를 들어, 직접 물리적 및/또는 전기적 접촉) 또는 간접 접촉(예를 들어, 제1 층과 제2 층 사이에 하나 이상의 다른 층을 가짐)할 수 있다는 것을 의미할 수 있다.
다양한 실시예들에서, 문구 "제2 특징부 상에 형성, 퇴적, 또는 다른 방식으로 배치된 제1 특징부"는 제1 특징부가 제2 특징부 위에 형성, 퇴적, 또는 배치되고, 제1 특징부의 적어도 일부가 제2 특징부의 적어도 일부와 직접 접촉(예를 들어, 물리적 및/또는 전기적 접촉) 또는 간접 접촉(예를 들어, 제1 특징부와 제2 특징부 사이에 하나 이상의 다른 특징부를 가짐)할 수 있다는 것을 의미할 수 있다.
도 1은 다양한 실시예들에 따른, 스티프너를 갖는 패키지(100)의 예시적인 평면도를 도시한다. 일부 실시예들에서, 패키지(100)는 패키지(100)의 하나 이상의 층의 층과 연결된 하나 이상의 실리콘 다이(105)를 포함할 수 있다. 예를 들어, 실리콘 다이(105)는 접착제 층(110)과 연결될 수 있다. 일부 경우에, 접착제 층(110)은 수지 및 경화제를 포함하는 비도전성 에폭시와 같은 비도전성 접착제 층, 및/또는 일부 다른 타입의 비도전성 접착제 층일 수 있다. 패키지(100)는 플로팅 또는 비접지 스티프너일 수 있는 스티프너(도시되지 않음)를 또한 포함할 수 있다. 스티프너는, 아래에 더 상세히 설명되는 바와 같이, 그 위에 배치된 손실 자기 재료(115)의 층을 가질 수 있다.
실리콘 다이(105)는, 예를 들어, 프로세서와 같은 다이, 휘발성 또는 비휘발성 메모리와 같은 메모리, 또는 일부 다른 타입의 다이일 수 있다. 2개의 다이가 도 1에 도시되어 있지만, 다른 실시예들에서, 패키지(100)는 도시된 것보다 더 많거나 더 적은 다이들을 가질 수 있다.
일반적으로, 도 1에 도시된 예는 예시적인 구성으로 의도되고 다른 실시예들은 상이한 구성들을 가질 수 있다는 것을 이해할 것이다. 예를 들어, 스티프너 및 손실 자기 재료(115)는 패키지(100)의 둘레에서 다이(105)를 실질적으로 둘러싸는 것으로 도시되지만, 다른 실시예들에서, 스티프너 및 손실 자기 재료(115)는 패키지(100)의 전부가 아닌 일부 측면 상에만 위치될 수 있다. 일부 실시예들에서, 스티프너 및 손실 자기 재료(115)는 패키지(100)의 둘레에 있지 않을 수 있지만, 대신에 접착제 층(110)의 일부가 스티프너의 둘레 외부에 노출되도록 패키지(100)의 둘레에 내부적으로 위치될 수 있다. 일부 실시예들에서, 패키지(100)의 하나 이상의 층은 스티프너 및/또는 접착제 층(110)의 둘레를 넘어서 추가로 노출될 수 있다. 일부 실시예들에서, 손실 자기 재료(115)는 스티프너를 완전히 커버하지 않을 수 있지만, 대신에 스티프너의 일부만을 커버할 수 있다. 일부 실시예들에서, 손실 자기 재료(115)는 스티프너의 측면 영역보다 큰 측면 영역을 가질 수 있으며, 따라서 손실 자기 재료(115)는 일반적으로 스티프너의 하나 이상의 부분에서 스티프너 위로 돌출한다.
도 2는 다양한 실시예들에 따른, 도 1의 패키지(100)의 예시적인 측면도를 도시한다. 예를 들어, 패키지(200)는 도 1에 도시된 바와 같은 라인 A-A를 따르는 패키지(100)의 단면도일 수 있다. 도 2의 엘리먼트들은 도 1의 엘리먼트들과 유사하게 번호가 매겨질 수 있다. 구체적으로, 패키지(200)는 손실 자기 재료(115), 접착제 층(110), 및 다이(105) 와 각각 유사할 수 있는 손실 자기 재료(215), 접착제 층(210), 및 다이(205)를 포함할 수 있다.
도 2에 도시된 바와 같이, 손실 자기 재료(215)는 스티프너(220)와 같은 스티프너와 연결될 수 있다. 실시예들에서, 스티프너(220)는 강철 및/또는 일부 다른 도전성 재료, 금속, 및/또는 합금으로 구성될 수 있다. 손실 자기 재료(215)는 라미네이션(lamination), 스퍼터링(sputtering), 및/또는 일부 다른 퇴적 또는 배치 기술과 같은 하나 이상의 기술을 통해 스티프너(220) 상에 배치될 수 있다. 일부 실시예들에서, 손실 자기 재료(215)는 스티프너(220) 상에 직접 배치될 수 있고, 다른 실시예들에서, 손실 자기 재료(215) 및 스티프너(220)는 접착제를 통해 서로 연결될 수 있다.
재료들, 예를 들어, 손실 자기 재료(215)는 "투자율"이라고 하는 특성의 실수 및 허수 부분들에 의해 전형적으로 표현되는 주파수 의존적 자기 속성들(frequency-dependent magnetic properties)을 갖는다. 이러한 자기 속성들은 예를 들어 임피던스 측정 기구의 사용을 통해 측정될 수 있다. 재료의 임피던스 특성들은 투자율의 실수 및 허수 부분들로 변환될 수 있는 재료의 저항성 및 유도성 속성들에 관한 것이다. 자기 손실 탄젠트는 투자율의 실수부에 대한 투자율의 허수부의 비와 관련되고, 재료에 의해 얼마나 많은 전자기 에너지가 방산될 수 있는지를 설명할 수 있다.
본 명세서의 실시예들에서, 손실 자기 재료(215)는 코발트 니오븀 지르코늄(cobalt niobium zirconium)(CoNbZr) 및/또는 일부 다른 합금과 같은 재료로 구성될 수 있다. 일반적으로, 손실 자기 재료(215)는 대략 20 이상의 투자율을 갖는 재료일 수 있다. 일부 실시예들에서, 손실 자기 재료(215)는 대략 0.1 이상의 자기 손실 탄젠트를 가질 수 있다. 일부 실시예들에서, 자기 박막은 대략 0.5 마이크로미터(um) 이상의 두께(도 2에서 문자 H로 표시됨)를 가질 수 있다. 일반적으로, 투자율 및/또는 자기 손실 탄젠트는 대략 2 기가헤르츠(GHz) 내지 2.5 GHz와 같은 WiFi 신호들의 공통 주파수들에 또는 그 근처에 있는 주파수들에서 측정될 수 있다.
전술한 바와 같이, 다이(205) 및/또는 스티프너(220)는 접착제 층(210)을 통해 패키지(200)의 하나 이상의 다른 층과 연결될 수 있다. 접착제 층(210)은 비도전성일 수 있으며, 따라서 스티프너(220)를 "플로팅" 또는 전기적으로 비접지 스티프너로 남겨둘 수 있다. 패키지(200)는 솔더 마스크 층(230), 하나 이상의 구리 층(235), 및 패키지 접지 평면 층(240)과 같은 하나 이상의 층을 더 포함할 수 있다. 일부 실시예들에서, 패키지(200)는 인터커넥트(interconnect)(245)와 같은 하나 이상의 인터커넥트에 의해 보드(250)와 같은 보드와 연결될 수 있다.
실시예들에서, 솔더 마스크 층(230)(솔더 레지스트 층이라고도 지칭될 수 있음)은 패키지(200)의 솔더 랜드들 및 트랙들을 격리시키는 것일 수 있다. 구체적으로, 솔더 마스크 층(230)은 패키지(200)의 하나 이상의 다른 엘리먼트를 보호하는 것일 수 있다.
하나 이상의 구리 층(235)은 신호들이 다이(205)와 같은 다이 및 인터커넥트들(245)과 같은 인터커넥트들로 그리고 그로부터 통과하는 것을 허용하는 하나 이상의 트레이스 및/또는 도전성 엘리먼트들을 포함할 수 있다. 구리층들(235)은 신호들이 패키지(200)의 다양한 층들 사이에서 수직으로 통과하는 것을 허용하는 하나 이상의 도금된 관통 홀(plated through hole)(PTH) 비아들을 추가로 포함할 수 있다. 층들(235)이 "구리" 층들로 지칭되지만, 다른 실시예들에서 235로 표시된 층들은 은, 알루미늄, 니켈 등과 같은 일부 다른 도전성 재료로 형성될 수 있다는 것을 이해할 것이다.
접지 평면 층(240)은 구리 포일과 같은 도전성 재료를 포함할 수 있다. 실시예들에서, 접지 평면 층(240)은 보드(250)의 하나 이상의 트레이스로부터 패키지(200)의 트레이스들을 자기적으로 및/또는 전기적으로 격리하는 역할을 할 수 있다.
패키지(200)는 하나 이상의 인터커넥트(245)를 통해 보드(250)와 같은 보드와 연결될 수 있다. 실시예들에서, 인터커넥트들(245)은 솔더 조인트들(solder joints)일 수 있다. 다른 실시예들에서, 인터커넥트들(245)은 볼 그리드 어레이(ball grid array)(BGA), 랜드 그리드 어레이(land grid array)(LGA) 및/또는 일부 다른 타입의 구조체의 일부일 수 있다.
보드(250)는 컴퓨팅 디바이스의 마더보드 또는 일부 다른 타입의 보드일 수 있다. 일부 실시예들에서, 보드(250)는 패키지(200)와 컴퓨팅 디바이스의 마더보드 사이에 위치되는 패치 또는 인터포저일 수 있다. 일부 실시예들에서, 보드는 인쇄 회로 보드(PCB)일 수 있다. 전술한 바와 같이, 일부 실시예들에서, 보드(250)는 인터커넥트들(245)과, 보드(250)를 이용하는 전자 디바이스의 하나 이상의 다른 컴포넌트 사이에서 신호를 운반할 수 있는 하나 이상의 패드, 비아, 및/또는 트레이스를 그 위에 가질 수 있다.
일부 실시예에서, 패키지(200)는 도 2에 도시되지 않은 하나 이상의 추가 층을 가질 수 있다. 예를 들어, 패키지(200)는 구리 층(235)과 같은 추가 구리 층들, 및/또는 본 명세서에서 논의되지 않은 다른 층들을 가질 수 있다. 일반적으로, 본 명세서에 명시적으로 언급되지 않는 한, 도 2에 도시된 다양한 치수들(예를 들어, 다양한 층들의 높이들)은 비제한적인 예들로서 의도되고, 다른 실시예들은 더 두껍거나 더 얇은 층들을 가질 수 있다.
도 2의 패키지(200)는 레거시 패키지들에 비해 하나 이상의 이점을 제공할 수 있다. 예를 들어, 손실 자기 재료(215)의 사용은 패키지(200)에 대한 전술한 RFI 위험을 효율적으로 완화시킬 수 있다. 그러나, 손실 자기 재료(215)는 패키지(200)의 트레이스들 및/또는 다른 엘리먼트들의 라우팅 설계를 복잡하게 하지 않는다는 점에서 구현하기가 비교적 용이하다는 추가 이점을 포함할 수 있다. 손실 자기 재료(215)는 추가로 레거시 패키지에 비해 비교적 저렴할 수 있다. 예를 들어, 손실 자기 재료(215)의 사용은 접착제 층(210)과 같은 접착제 층이 비도전성이 되게 할 수 있으며, 이는 도전성 접착제 층보다 더 비용 효과적일 수 있다. 또한, 비도전성 접착제 층(210)은, 비도전성 접착제 층이 은 또는 일부 다른 도전성 재료와 같은 비접착제 재료를 포함하도록 요구되지 않을 수 있기 때문에, 스티프너(220)와 패키지(200)의 나머지 층들 사이에 더 나은 접합을 제공할 수 있다.
또한, 손실 자기 재료(215)의 사용은 다양한 크기의 스티프너들에 적응될 수 있다는 점에서 유연성을 제공할 수 있다. 또한, 멀티 칩 패키지(multi chip package)(MCP)뿐만 아니라 착용가능 설계에서의 통합에 둘다 적합할 수 있다. 손실 자기 재료(215)는 또한 패키지(200)가 추가적인 길이 및/또는 폭을 갖도록 요구하지 않고 구현가능할 수 있다.
실시예들의 시뮬레이션들은 본 명세서에서 전술한 레거시 패키지에 비해 패키지(200)와 같은 패키지의 사용에 기초하여 RFI의 감소를 보여주었다. 예를 들어, 패키지(200)는 대략 2.5 GHz의 주파수들에서 RFI의 대략 20 내지 30 데시벨 감소를 보여줄 수 있다. 패키지(200)는 대략 5.5 GHz의 주파수들에서 RFI의 대략 40 데시벨 감소를 추가로 도시할 수 있다.
도 3은 다양한 실시예들에 따른, 도 1의 패키지(100)의 대안적인 예시적인 측면도를 도시한다. 예를 들어, 패키지(300)는 도 1에 도시된 바와 같은 라인 A-A를 따르는 패키지(100)의 단면도일 수 있다. 도 3의 엘리먼트들은 도 1 또는 도 2의 엘리먼트들과 유사하게 번호가 매겨질 수 있다. 구체적으로, 패키지(300)는 손실 자기 층(115 또는 215), 하나 이상의 다이(105 또는 205), 스티프너(220), 및 접지 평면 층(240)과 각각 유사할 수 있는 손실 자기 층(315), 하나 이상의 다이(305), 스티프너(320), 및 접지 평면 층(340)을 포함할 수 있다. 일부 실시예들에서, 패키지(300)는 인터커넥트들(245)과 유사할 수 있는 하나 이상의 인터커넥트(345)를 통해 보드(250)와 유사할 수 있는 보드(350)와 연결될 수 있다.
일부 실시예들에서, 패키지(300)는 도전성 접착제 층(310)을 추가로 포함할 수 있다. 전술한 바와 같이, 도전성 접착제 층(310)은 예를 들어 은과 같은 도전성 재료를 포함할 수 있다. 패키지(300)는 솔더 마스크 층(230) 및 구리 층(들)(235)과 각각 유사할 수 있는 솔더 마스크 층(330) 및 하나 이상의 구리 층(335)을 관통하는 하나 이상의 SRO(355)를 추가로 포함할 수 있다.
일부 실시예들에서, SRO들(355)은 전기적으로 도전성일 수 있고, 스티프너(320)가 접지 평면 층(340)과 전기적으로 연결되는 것을 허용할 수 있다. 이 실시예에서, 스티프너(320)는 "플로팅" 또는 비접지가 아닐 수 있다. 4개의 SRO(355)만이 도 3에 도시되지만, 다른 실시예들은 더 많거나 더 적은 수의 SRO를 가질 수 있다. 추가로, 도시된 SRO들(355)의 폭들은 일 예로서 의도된다. 그러나, 다른 실시예들에서, 상이한 SRO들(355)은 상이한 폭들을 가질 수 있다.
도 4는 패키지들(100, 200, 및/또는 300)과 같은 패키지를 제조하기 위한 예시적인 기술을 도시한다. 실시예들에서, 이 기술은 405에서 패키지의 층 상에 접착제 층을 배치하는 단계를 포함할 수 있다. 예를 들어, 접착제 층은 비도전성 접착제 층들(110 또는 210)과 같은 비도전성 접착제 층일 수 있다. 다른 실시예들에서, 접착제 층은 도전성 접착제 층(310)과 같은 도전성 접착제 층일 수 있다. 접착제 층은 솔더 마스크 층들(230 또는 330)과 같은 패키지의 층 상에 배치될 수 있다. 일부 실시예들에서, 접착제 층은 라미네이션, 퇴적, 스퍼터링, 및/또는 일부 다른 기술을 통해 솔더 마스크 층 상에 배치될 수 있다.
이 기술은 410에서 접착제 층 상에 실리콘 다이를 배치하는 단계를 추가로 포함한다. 실리콘 다이는 다이(105, 205, 및/또는 305)와 같은 다이일 수 있다. 다이는 픽-앤-플레이스(pick-and-place) 및/또는 일부 다른 다이 부착 기술(die-attach technique)과 같은 다이 부착 기술을 통해 접착제 층 상에 배치될 수 있다.
이 기술은 415에서 접착제 층 상에 스티프너를 배치하는 단계를 추가로 포함한다. 스티프너는 스티프너(220 및/또는 320)와 같은 스티프너일 수 있다. 실시예들에서, 스티프너는 수동, 기계, 및/또는 일부 다른 수단을 통해 접착제 층 상에 배치될 수 있다.
도 4는 엘리먼트(410)가 엘리먼트(415) 이전에 발생하는 것을 도시하지만, 다른 실시예들에서, 엘리먼트(415)는 엘리먼트(410) 이전에 발생할 수 있다는 것을 이해할 것이다. 410에서 다수의 다이가 접착제 상에 배치되는 일부 실시예들에서, 엘리먼트(415)는 다수의 다이 중 2개의 다이의 배치 사이에서 발생할 수 있다. 일부 실시예들에서, 엘리먼트들(410 및 415)은 동시에 발생할 수 있다.
이 기술은 420에서 스티프너 상에 손실 자기 필름을 배치하는 단계를 추가로 포함할 수 있다. 손실 자기 필름은 115, 215 및/또는 315와 같은 손실 자기 필름일 수 있다. 일부 실시예들에서, 엘리먼트(420)는 엘리먼트(415) 이전에 발생할 수 있다. 일부 실시예들에서, 엘리먼트(420)는 도 4에 도시된 바와 같이 엘리먼트(415)에 후속하여 발생할 수 있다. 위에서 언급된 바와 같이, 스티프너 상에 손실 자기 필름을 배치하는 것은 퇴적, 스퍼터링, 라미네이션 및/또는 일부 다른 배치 기술과 같은 프로세스를 통해 발생할 수 있다.
본 개시내용의 실시예들은 본 명세서에 개시된 다양한 제조 기술들로부터 이익을 얻을 수 있는 임의의 패키지들을 사용하는 시스템으로 구현될 수 있다. 도 5는, 패키지들(100, 200, 300 등)과 같은 하나 이상의 패키지를 포함할 수 있는 일부 구현들에 따른 컴퓨팅 디바이스(1000)를 개략적으로 예시한다. 예를 들어, 프로세서(1004), 통신 칩(1006) 및/또는 컴퓨팅 디바이스(1000)의 일부 다른 컴포넌트와 같은 다양한 엘리먼트들은 패키지들(100, 200, 300 등) 중 하나의 패키지의 다이로서 구현될 수 있다. 보드(250 또는 350)는 마더보드(1002)로서 구현될 수 있다. 컴퓨팅 디바이스(1000)의 컴포넌트들 중 하나 이상은 전술한 바와 같이 하나 이상의 앵커링 핀을 통해 마더보드(1002)와 연결될 수 있다.
컴퓨팅 디바이스(1000)는 예를 들어, 이동 통신 디바이스 또는 데스크톱 또는 랙-기반 컴퓨팅 디바이스일 수 있다. 컴퓨팅 디바이스(1000)는 마더보드(1002)와 같은 보드를 수용할 수 있다. 마더보드(1002)는 프로세서(1004) 및 적어도 하나의 통신 칩(1006)을 포함한(그러나 이것들에 제한되지 않음) 다수의 컴포넌트를 포함할 수 있다. 컴퓨팅 디바이스(1000)를 참조하여 본 명세서에서 논의되는 컴포넌트들 중 임의의 것은 본 명세서에서 논의되는 바와 같은 패키지에 배열되거나 그와 연결될 수 있다. 추가 구현들에서, 통신 칩(1006)은 프로세서(1004)의 일부일 수 있다.
컴퓨팅 디바이스(1000)는 저장 디바이스(1008)를 포함할 수 있다. 일부 실시예들에서, 저장 디바이스(1008)는 하나 이상의 솔리드 스테이트 드라이브(solid state drive)를 포함할 수 있다. 저장 디바이스(1008)에 포함될 수 있는 저장 디바이스들의 예들은 휘발성 메모리(예를 들어, 동적 랜덤 액세스 메모리(dynamic random access memory)(DRAM)), 비휘발성 메모리(예를 들어, 판독-전용 메모리(read-only memory)(ROM)), 플래시 메모리, 및 대용량 저장 디바이스들(예를 들어, 하드 디스크 드라이브들, 컴팩트 디스크(compact disc)(CD)들, 디지털 다기능 디스크(digital versatile disc)(DVD)들 등)을 포함한다.
그 응용들에 따라, 컴퓨팅 디바이스(1000)는 마더보드(1002)에 물리적으로 그리고 전기적으로 연결될 수 있거나 연결되지 않을 수 있는 다른 컴포넌트들을 포함할 수 있다. 이러한 다른 컴포넌트들은 그래픽 프로세서, 디지털 신호 프로세서, 크립토 프로세서(crypto processor), 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱(audio codec), 비디오 코덱(video codec), 전력 증폭기, 글로벌 포지셔닝 시스템(global positioning system)(GPS) 디바이스, 나침반, 가이거 카운터(Geiger counter), 가속도계, 자이로스코프, 스피커, 및 카메라를 포함할 수 있으며, 이것으로 제한되지 않는다.
통신 칩(1006) 및 안테나는 컴퓨팅 디바이스(1000)로의, 그리고 컴퓨팅 디바이스(1000)로부터의 데이터의 전송을 위한 무선 통신들을 가능하게 한다. 용어 "무선" 및 그 파생어들은 비고체 매체를 통한 변조된 전자기 방사의 사용을 통해 데이터를 통신할 수 있는 회로들, 디바이스들, 시스템들, 방법들, 기술들, 통신 채널들 등을 설명하기 위해 사용될 수 있다. 이 용어는, 연관된 디바이스들이 어떠한 와이어도 포함하지 않는다는 것을 암시하지는 않지만, 일부 실시예들에서 연관된 디바이스들은 어떠한 와이어도 포함하지 않을 수 있다. 통신 칩(1006)은 Wi-Fi(IEEE 802.11 계열), IEEE 802.16 표준들(예를 들어, IEEE 802.16-2005 보정), 임의의 보정들, 업데이트들, 및/또는 개정들과 함께 롱 텀 에볼루션(Long-Term Evolution)(LTE) 프로젝트(예를 들어, 진보된 LTE 프로젝트, UMB(ultra mobile broadband) 프로젝트("3GPP2"라고도 지칭함) 등)를 포함하는 IEEE(Institute for Electrical and Electronic Engineers) 표준들을 포함하지만 이에 제한되는 것은 아닌, 다수의 무선 표준들 또는 프로토콜들 중 임의의 것을 구현할 수 있다. IEEE 802.16 호환 광대역 광역(broadband wide region)(BWA) 네트워크들은, IEEE 802.16 표준들에 대한 적합성 및 상호운용성 테스트들을 통과하는 제품들에 대한 증명서 마크이고, 마이크로파 액세스를 위한 전세계 상호운용성(Worldwide Interoperability for Microwave Access)을 나타내는 두문자어인, WiMAX 네트워크들로서 일반적으로 지칭된다. 통신 칩(1006)은 이동 통신을 위한 글로벌 시스템(Global System for Mobile Communications)(GSM), 일반 패킷 라디오 서비스(General Packet Radio Service)(GPRS), 유니버셜 이동 통신 시스템(Universal Mobile Telecommunications System)(UMTS), 고속 패킷 액세스(High Speed Packet Access)(HSPA), 진화형 HSPA(Evolved HSPA)(E-HSPA), 또는 LTE 네트워크에 따라 동작할 수 있다. 통신 칩(1006)은 EDGE(Enhanced Data for GSM Evolution), GERAN(GSM EDGE Radio Access Network), UTRAN(Universal Terrestrial Radio Access Network) 또는 E-UTRAN(Evolved UTRAN)에 따라 동작할 수 있다. 통신 칩(1006)은 코드 분할 다중 접속(CDMA), 시분할 다중 접속(TDMA), DECT(Digital Enhanced Cordless Telecommunications), EV-DO(Evolution-Data Optimized), 그 파생어뿐만 아니라, 3G, 4G, 5G, 및 그 이상으로서 지정되는 임의의 다른 무선 프로토콜들에 따라 동작할 수 있다. 통신 칩(1006)은 다른 실시예들에서 다른 무선 프로토콜들에 따라 동작할 수 있다.
컴퓨팅 디바이스(1000)는 복수의 통신 칩(1006)을 포함할 수 있다. 예를 들어, 제1 통신 칩(1006)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용될 수 있고, 제2 통신 칩(1006)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO 등과 같은 장거리 무선 통신에 전용될 수 있다. 일부 실시예들에서, 통신 칩(1006)은 유선 통신들을 지원할 수 있다. 예를 들어, 컴퓨팅 디바이스(1000)는 하나 이상의 유선 서버를 포함할 수 있다.
컴퓨팅 디바이스(1000)의 프로세서(1004) 및/또는 통신 칩(1006)은 IC 패키지 내의 하나 이상의 다이 또는 다른 컴포넌트들을 포함할 수 있다. 이러한 IC 패키지는 본 명세서에 개시된 기술들 중 임의의 것을 이용하여 인터포저 또는 다른 패키지와 연결될 수 있다. 용어 "프로세서"는, 레지스터들 및/또는 메모리로부터의 전자 데이터를 처리하여 그 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
다양한 구현들에서, 컴퓨팅 디바이스(1000)는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, 개인 휴대 정보 단말기(personal digital assistant)(PDA), 울트라 이동 PC, 이동 전화, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 뮤직 플레이어, 또는 디지털 비디오 레코더일 수 있다. 추가 구현들에서, 컴퓨팅 디바이스(1000)는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다. 일부 실시예들에서, 본 명세서에서 개시된 리세싱된 도전성 컨택들(recessed conductive contacts)은 고성능 컴퓨팅 디바이스에서 구현될 수 있다.
이하의 단락들은 본 명세서에서 개시된 실시예들 중 다양한 실시예들의 예들을 제공한다.
예 1은 하나 이상의 층; 접착제를 통해 하나 이상의 층과 연결되는 실리콘 다이; 다이에 인접한 패키지 스티프너 - 패키지 스티프너는 패키지 스티프너의 제1 측면 상에서 접착제와 연결됨 - ; 및 제1 측면에 대향하는 패키지 스티프너의 제2 측면 상에서 패키지 스티프너와 연결되는 자기 박막을 포함하는 패키지를 포함할 수 있다.
예 2는 예 1의 패키지를 포함할 수 있고, 접착제는 비도전성이다.
예 3은 예 1의 패키지를 포함할 수 있고, 접착제는 도전성이다.
예 4는 예 3의 패키지를 포함할 수 있고, 실리콘 다이는 하나 이상의 층 중 하나와 전기적으로 연결된다.
예 5는 예 1-3 중 어느 하나의 패키지를 포함할 수 있고, 자기 박막은 20 이상의 투자율을 갖는다.
예 6은 예 1-3 중 어느 하나의 패키지를 포함할 수 있고, 자기 박막은 0.1 이상의 자기 손실 탄젠트를 갖는다.
예 7은 예 1-3 중 어느 하나의 패키지를 포함할 수 있고, 자기 박막은 0.5 마이크로미터(um) 이상의 패키지 스티프너의 제2 측면에 수직인 방향에서 측정된 두께를 갖는다.
예 8은 예 1-3 중 어느 하나의 패키지를 포함할 수 있고, 패키지 스티프너는 패키지 스티프너의 제1 측면에 평행한 평면에서 실리콘 다이를 둘러싼다.
예 9는 예 1-3 중 어느 하나의 패키지를 포함할 수 있고, 자기 박막은 코발트 니오븀 지르코늄(CoNbZr)을 포함한다.
예 10은 마더보드; 및 패키지의 제1 측면에서 마더보드와 연결되는 패키지를 포함하는 전자 디바이스를 포함할 수 있고, 패키지는 제1 측면에 대향하는 패키지의 제2 측면 상에서 접착제 층을 통해 패키지와 연결되는 다이; 다이에 인접한 접착제 층과 연결되는 제1 측면을 갖는 스티프너; 및 스티프너의 제1 측면에 대향하는 스티프너의 제2 측면에서 스티프너와 연결되는 자기 박막을 추가로 포함한다.
예 11은 예 10의 전자 디바이스를 포함할 수 있고, 접착제는 비도전성이다.
예 12는 예 10 또는 예 11의 전자 디바이스를 포함할 수 있고, 자기 박막은 20 이상의 투자율을 갖는다.
예 13은 예 10 또는 예 11의 전자 디바이스를 포함할 수 있고, 자기 박막은 0.1 이상의 자기 손실 탄젠트를 갖는다.
예 14는 예 10 또는 예 11의 전자 디바이스를 포함할 수 있고, 자기 박막은 0.5 마이크로미터(um) 이상의 스티프너의 제2 측면에 수직인 방향에서 측정된 두께를 갖는다.
예 15는 예 10 또는 예 11의 전자 디바이스를 포함할 수 있고, 자기 박막은 코발트 니오븀 지르코늄(CoNbZr)을 포함한다.
예 16은 패키지의 층 상에 접착제 층을 배치하는 단계; 접착제 층 상에 실리콘 다이를 배치하는 단계; 접착제 층 상에 스티프너를 배치하는 단계 - 실리콘 다이의 배치 및 스티프너의 배치 후에, 스티프너와 실리콘 다이는 서로 인접함 -; 및 스티프너가 접착제 층과 자기 박막 사이에 있도록 스티프너 상에 자기 박막을 배치하는 단계를 포함하는 방법을 포함할 수 있다.
예 17은 예 16의 방법을 포함할 수 있고, 접착제는 비도전성이다.
예 18은 예 16 또는 예 17의 방법을 포함할 수 있고, 자기 박막은 20 이상의 투자율 및 0.1 이상의 자기 손실 탄젠트를 갖는다.
예 19는 예 16 또는 예 17의 방법을 포함할 수 있고, 자기 박막은 0.5 마이크로미터(um) 이상의 스티프너의 제2 측면에 수직인 방향에서 측정된 두께를 갖는다.
예 20은 예 16 또는 예 17의 방법을 포함할 수 있고, 자기 박막은 코발트 니오븀 지르코늄(CoNbZr)을 포함한다.

Claims (20)

  1. 패키지로서,
    하나 이상의 층;
    접착제를 통해 상기 하나 이상의 층과 연결되는 실리콘 다이;
    상기 다이에 인접한 패키지 스티프너 - 상기 패키지 스티프너는 상기 패키지 스티프너의 제1 측면 상에서 상기 접착제와 연결됨 - ; 및
    상기 제1 측면에 대향하는 상기 패키지 스티프너의 제2 측면 상에서 상기 패키지 스티프너와 연결되는 자기 박막(magnetic thin film)
    을 포함하고,
    상기 자기 박막은 0.1 이상의 자기 손실 탄젠트(magnetic loss tangent)를 갖는 패키지.
  2. 제1항에 있어서, 상기 접착제는 비도전성인 패키지.
  3. 제1항에 있어서, 상기 접착제는 도전성인 패키지.
  4. 제3항에 있어서, 상기 실리콘 다이는 상기 하나 이상의 층 중 하나와 전기적으로 연결되는 패키지.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 자기 박막은 20 이상의 투자율(permeability)을 갖는 패키지.
  6. 삭제
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 자기 박막은 0.5 마이크로미터(um) 이상의 상기 패키지 스티프너의 제2 측면에 수직인 방향에서 측정된 두께를 갖는 패키지.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 패키지 스티프너는 상기 패키지 스티프너의 제1 측면에 평행한 평면에서 상기 실리콘 다이를 둘러싸는 패키지.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 자기 박막은 코발트 니오븀 지르코늄(cobalt niobium zirconium)(CoNbZr)을 포함하는 패키지.
  10. 전자 디바이스로서,
    마더보드; 및
    패키지의 제1 측면에서 상기 마더보드와 연결되는 패키지
    를 포함하고,
    상기 패키지는
    상기 제1 측면에 대향하는 상기 패키지의 제2 측면 상에서 접착제 층을 통해 상기 패키지와 연결되는 다이;
    상기 다이에 인접한 상기 접착제 층과 연결되는 제1 측면을 갖는 스티프너; 및
    상기 스티프너의 제1 측면에 대향하는 상기 스티프너의 제2 측면에서 상기 스티프너와 연결되는 자기 박막
    을 추가로 포함하고,
    상기 자기 박막은 0.1 이상의 자기 손실 탄젠트를 갖는 전자 디바이스.
  11. 제10항에 있어서, 상기 접착제 층은 비도전성인 전자 디바이스.
  12. 제10항 또는 제11항에 있어서, 상기 자기 박막은 20 이상의 투자율을 갖는 전자 디바이스.
  13. 삭제
  14. 제10항 또는 제11항에 있어서, 상기 자기 박막은 0.5 마이크로미터(um) 이상의 상기 스티프너의 제2 측면에 수직인 방향에서 측정된 두께를 갖는 전자 디바이스.
  15. 제10항 또는 제11항에 있어서, 상기 자기 박막은 코발트 니오븀 지르코늄(CoNbZr)을 포함하는 전자 디바이스.
  16. 방법으로서,
    패키지의 층 상에 접착제 층을 배치하는 단계;
    상기 접착제 층 상에 실리콘 다이를 배치하는 단계;
    상기 접착제 층 상에 스티프너를 배치하는 단계 - 상기 실리콘 다이의 배치 및 상기 스티프너의 배치 후에, 상기 스티프너와 상기 실리콘 다이는 서로 인접함 -; 및
    상기 스티프너가 상기 접착제 층과 자기 박막 사이에 있도록 상기 스티프너 상에 상기 자기 박막을 배치하는 단계
    를 포함하고,
    상기 자기 박막은 20 이상의 투자율 및 0.1 이상의 자기 손실 탄젠트를 갖는 방법.
  17. 제16항에 있어서, 상기 접착제 층은 비도전성인 방법.
  18. 삭제
  19. 제16항 또는 제17항에 있어서, 상기 자기 박막은 0.5 마이크로미터(um) 이상의 상기 스티프너의 제2 측면에 수직인 방향에서 측정된 두께를 갖는 방법.
  20. 제16항 또는 제17항에 있어서, 상기 자기 박막은 코발트 니오븀 지르코늄(CoNbZr)을 포함하는 방법.
KR1020197008889A 2016-10-27 2017-09-21 플로팅 패키지 스티프너 KR102552152B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/335,999 2016-10-27
US15/335,999 US10134690B2 (en) 2016-10-27 2016-10-27 Floating package stiffener
PCT/US2017/052792 WO2018080676A1 (en) 2016-10-27 2017-09-21 Floating package stiffener

Publications (2)

Publication Number Publication Date
KR20190062415A KR20190062415A (ko) 2019-06-05
KR102552152B1 true KR102552152B1 (ko) 2023-07-06

Family

ID=62021775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197008889A KR102552152B1 (ko) 2016-10-27 2017-09-21 플로팅 패키지 스티프너

Country Status (5)

Country Link
US (1) US10134690B2 (ko)
KR (1) KR102552152B1 (ko)
CN (1) CN109716510B (ko)
DE (1) DE112017005455T5 (ko)
WO (1) WO2018080676A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527489B2 (en) * 2018-06-29 2022-12-13 Intel Corporation Apparatus and system with package stiffening magnetic inductor core and methods of making the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US20130056863A1 (en) 2011-09-02 2013-03-07 HeeJo Chi Integrated circuit packaging system with stiffener and method of manufacture thereof
US20160133565A1 (en) 2014-11-11 2016-05-12 Globalfoundries Singapore Pte. Ltd. Integrated circuits including magnetic core inductors and methods for fabricating the same
US20160268213A1 (en) * 2015-03-09 2016-09-15 Intel Corporation On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6142361A (en) 1999-12-09 2000-11-07 International Business Machines Corporation Chip C4 assembly improvement using magnetic force and adhesive
JP2002016167A (ja) * 2000-06-28 2002-01-18 Kyocera Corp 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ
WO2002045164A2 (en) 2000-12-01 2002-06-06 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US9156673B2 (en) * 2010-09-18 2015-10-13 Fairchild Semiconductor Corporation Packaging to reduce stress on microelectromechanical systems
US20130032385A1 (en) * 2011-08-03 2013-02-07 Qualcomm Mems Technologies, Inc. Metal thin shield on electrical device
US20150143690A1 (en) * 2013-11-22 2015-05-28 Texas Instruments Incorporated Forming integrated inductors and transformers with embedded magnetic cores

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US20130056863A1 (en) 2011-09-02 2013-03-07 HeeJo Chi Integrated circuit packaging system with stiffener and method of manufacture thereof
US20160133565A1 (en) 2014-11-11 2016-05-12 Globalfoundries Singapore Pte. Ltd. Integrated circuits including magnetic core inductors and methods for fabricating the same
US20160268213A1 (en) * 2015-03-09 2016-09-15 Intel Corporation On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks

Also Published As

Publication number Publication date
DE112017005455T5 (de) 2019-07-11
WO2018080676A1 (en) 2018-05-03
CN109716510B (zh) 2024-01-12
US10134690B2 (en) 2018-11-20
CN109716510A (zh) 2019-05-03
US20180122748A1 (en) 2018-05-03
KR20190062415A (ko) 2019-06-05

Similar Documents

Publication Publication Date Title
US10595409B2 (en) Electro-magnetic interference (EMI) shielding techniques and configurations
US9691711B2 (en) Method of making an electromagnetic interference shield for semiconductor chip packages
RU2663688C1 (ru) Корпусированная интегральная схема, содержащая соединенный проволочными перемычками многокристальный пакет
CN108701680B (zh) 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
US20160268213A1 (en) On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks
JP2018520498A (ja) パッケージオンパッケージのため凹型導電性コンタクトを有する集積回路構造
KR20170036039A (ko) 소켓 접촉 기법 및 구성
US10643983B2 (en) Extended stiffener for platform miniaturization
KR102552152B1 (ko) 플로팅 패키지 스티프너
US10403604B2 (en) Stacked package assembly with voltage reference plane
US11552403B2 (en) Slot antenna on a printed circuit board (PCB)
US20220148981A1 (en) Integrated circuit package with through void guard trace
US11576254B2 (en) Cable substrate
US10658198B2 (en) Solder resist layer structures for terminating de-featured components and methods of making the same
WO2018118307A1 (en) Capacitor loop structure
US11189574B2 (en) Microelectronic package having electromagnetic interference shielding
WO2019066876A1 (en) APPARATUS WITH NOISE ABSORBER

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant