JP4605946B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP4605946B2 JP4605946B2 JP2001201165A JP2001201165A JP4605946B2 JP 4605946 B2 JP4605946 B2 JP 4605946B2 JP 2001201165 A JP2001201165 A JP 2001201165A JP 2001201165 A JP2001201165 A JP 2001201165A JP 4605946 B2 JP4605946 B2 JP 4605946B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- wave absorber
- dense layer
- radio wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【発明の属する技術分野】
本発明は、情報機器、通信機器等の特に高周波回路に使用される半導体素子収納用パッケージに関し、特に、内部空間に収納する半導体素子の電磁波が外部に漏洩して周辺機器に悪影響を与えるのを有効に防止し、かつ半導体素子から発生する電磁波が作用してもパッケージの気密性を高いものとした半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
近年、情報機器、通信機器等は、ますます高速化、高密度化、デジタル化が進み、小型化、多機能化も加速傾向にある。また、これら機器の用途拡大、高速大容量通信の要求に対応するため、使用される通信周波数帯は準ミリ波あるいはミリ波と呼ばれる周波帯域へと拡大している。
【0003】
これにともなって前記情報機器、通信機器等における配線基板への部品実装密度は非常に高まり、これら機器の高周波回路に使用される半導体素子収納用パッケージに収納する半導体素から電磁波が発生するようになり、外部に漏洩して周辺回路や周辺機器に悪影響を与えるといった問題が生じている。
【0004】
そこで、上記問題を解決するため、図3に示すように半導体素子を収納するための内部空間を有する半導体素子収納用パッケージにおいて、半導体素子15を収納する内部空間17を構成する蓋体13の上面にシート状電波吸収体13aを両面テープ等によって貼り付け、このシート状電波吸収体13aによって電磁波を吸収させることが提案されている(特開2000−150692号公報参照)。
【0005】
また、半導体素子を収納する内部空間を構成する蓋体等を、樹脂またはゴム等に軟磁性粉末を分散固化した電波吸収体によって形成し、これら蓋体等で内部空間を封着することによって、電磁波が蓋体に積極的に吸収され、外部への漏洩を著しく減少させることが提案されている(特開平5−243412号公報参照)。
【0006】
【発明が解決しようとする課題】
しかしながら、図3に示すような蓋体13の上面にシート状電波吸収体13aを形成した場合は、シート状電波吸収体13aを形成する位置が、電磁波の発生源である半導体素子15や、その周辺線路16から遠くなるため、十分に電磁波の漏洩や侵入を防止できないという欠点を有していた。
【0007】
また、前記シート状電波吸収体13aは、一般に熱や温湿度変化といった環境に対する耐久性に劣り、使用環境への適応性や信頼性が低いという欠点を有していた。
【0008】
さらに、半導体素子収納用パッケージを構成する蓋体等を軟磁性材料からなる電波吸収体によって形成した場合、これら軟磁性材料は十分な電磁波吸収効果を得ようとすると、樹脂またはゴム等に対して軟磁性粉末を60体積%以上含有させる必要があり、軟磁性粉末に対して樹脂が十分に分散せず、内部に空孔が生じやすくなり緻密体とならないため、内部空間の気密性が低いという欠点を有していた。
【0009】
またさらに、半導体素子収納用パッケージにおける内部空間の空気と蓋体との誘電率の差が大きく、急激に変化することから、内部空間と蓋体との界面で電磁波が反射しやすく、異常発振やキャビティ共振を生じやすいという欠点を有していた。
【0010】
本発明は上述の欠点に鑑みなされたものであり、その目的は、半導体素子等から発生する電磁波の漏洩、及び電磁波の反射による異常発振を抑制し、半導体素子を搭載する内部空間の気密性の高い半導体素子収納用パッケージを提供することにある。
【0011】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、基体、枠体および蓋体からなり、内部に半導体素子を収納するための内部空間を有する半導体素子収納用パッケージであって、前記基体、前記枠体、前記蓋体の少なくとも1つが、熱硬化性樹脂に60〜99体積%の軟磁性粉末を分散させてなる電波吸収体の前記内部空間に接する面に、前記熱硬化性樹脂を主成分とし、前記軟磁性粉末を含有せずに形成された、前記電波吸収体より誘電率が小さい緻密層が設けられてなり、該緻密層の厚みが0.01〜0.6mmであることを特徴とするものである。
【0012】
また、本発明の半導体素子収納用パッケージは、前記緻密層は、無機粉末を40体積%以下含有することを特徴とするものである。
【0015】
さらに、本発明の半導体素子収納用パッケージは、前記内部空間の気密度が0.1Pa以下であることを特徴とするものである。
【0016】
本発明の半導体素子収納用パッケージによれば、内部空間を構成する基体、枠体、蓋体の少なくとも1つが、熱硬化性樹脂に軟磁性粉末を60〜99体積%分散させてなる電波吸収体の前記内部空間に接する面に、前記熱硬化性樹脂を主成分とし、前記軟磁性粉末を含有せずに形成された、前記電波吸収体より小さい誘電率を有する緻密層が設けられてなり、該緻密層の厚みが0.01〜0.6mmであるものからなることから、半導体素子等から発生する電磁波が漏洩するのを抑制するとともに、内部空間の気密性を高めて半導体素子を水分、腐食性ガス等から保護することができる。また、前記緻密層は電波吸収体と空気の間の誘電率を有することから、半導体素子収納用パッケージの内部空間と電波吸収体の界面において誘電率の変化を緩やかにし、界面での電磁波の反射を抑制してキャビティ共振や異常発振を抑制することができる。
【0017】
さらに、本発明の半導体素子収納用パッケージによれば、前記緻密層は、無機粉末を40体積%以下含有してなることから、これら半導体素子収納用パッケージに半導体素子を収納した際、その内部空間と電波吸収体との間の誘電率の急激な変化を緩和することから、内部空間と電波吸収体との界面における電磁波の反射を抑制し、電波吸収体における電磁波の吸収効果を高めるとともに、緻密層の耐熱性も向上させることができる。
【0019】
またさらに、本発明の半導体素子収納用パッケージによれば、前記内部空間の気密度が0.1Pa以下であることから、半導体素子を収納した際に半導体素子を水分や腐食性ガスからより効果的に保護し、信頼性の高い半導体素子収納用パッケージを得ることができる。
【0020】
【発明の実施の形態】
本発明の実施形態を図面に基づいて詳細に説明する。
【0021】
図1(a)は、本発明の半導体素子収納用パッケージの一実施形態を示す断面図であり、セラミックスからなる基体1と、該基体1を囲むように形成された枠体2と、該枠体2の上面に接合剤4を介して形成された蓋体3とからなり、これらの基体1、枠体2及び蓋体3からなる内部空間7に半導体素子5が収納され、この半導体素子5は線路6を通じて外部端子へ接続されている。
【0022】
なお、前記枠体2とは半導体パッケージの側壁を形成する枠体を示し、蓋体3とは平板状の蓋体を示すものである。
【0023】
前記蓋体3は、図1(b)に示すように電波吸収体3aと、該電波吸収体3aの前記内部空間7と接する面に緻密層3bを設けてなり、電波吸収体3aは熱硬化性樹脂に60〜99体積%の軟磁性粉末を分散させてなり、緻密層3bの誘電率は、前記電波吸収体3aより小さいことを特徴とするものである。
【0024】
前記電波吸収体3aは、熱硬化性樹脂に60〜99体積%の軟磁性粉末を分散させてなることから、軟磁性粉末の有する特性、すなわち電磁波に対する損失効果がより大きくなるため電波吸収性に優れ、また樹脂分の含有量が少なくできるため耐熱性に優れたものとなり、この半導体素子収納用パッケージに半導体素子を収納し、後述するように熱処理によって各部材を接合する際、変質、変形及び強度劣化を少なくすることができる。
【0025】
また、前記電波吸収体3aは、軟磁性粉末の含有量が60体積%未満となると、熱硬化性樹脂の含有量が増加し、造粒する際の乾燥工程で溶媒が熱硬化性樹脂に残留し、加熱硬化時に成形体の変形、膨れが生じるため形状不良が発生したり、得られた成形体の耐熱性が低下する。一方、99体積%を越えると、熱硬化性樹脂が少なすぎるため、曲げ強度や熱変形温度が著しく低下する。従って、前記軟磁性粉末の含有量は60〜99体積%に特定され、強度の観点から95体積%以下とすることがより好ましい。
【0026】
前記電波吸収体3aを構成する熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂等であり、これらの中でも耐熱性、寸法安定性、強度、コスト等の点からエポキシ樹脂、フェノール樹脂が特に好適である。また、軟磁性粉末としては、アモルファス磁性金属合金類であれば、Fe−B−Si系、Fe−B−Si−C系、Fe−B−Si−Cr系、Fe−Co−B−Si系、Fe−Ni−Mo−B系、Co−Fe−Ni−Mo−B−Si系、Co−Fe−Ni−B−Si系等、Ni−Fe系合金類であれば、36−パーマロイ、45−パーマロイ、μ−メタル、78−パーマロイ、Cr−パーマロイ、Mo−パーマロイ、スーパーマロイ等、純鉄、軟鋼、Fe−Si合金類、Fe−Al合金類、Fe−Si−Al合金類、Co−Fe系合金類、カーボニル鉄等が好適に使用され、金属酸化物であれば、例えば、Mn−Zn系フェライト、Ni−Zn系フェライト、Cu−Zn系フェライト、Cu−Zn−Mgフェライト、Mn−Mg−Alフェライト、Y型六方晶フェライト、Z型六方晶フェライト、M型六方晶フェライト、W型六方晶フェライト等が用いられ、本発明においてはこれら軟磁性粉末のうち少なくとも一種類以上混合して用いることができるが、特にMo−パーマロイ、カーボニル鉄等が好適である。
【0027】
なお、前記電波吸収体3a中の軟磁性粉末の含有量は、電波吸収体3aの互いに直交する任意の3断面を走査型電子顕微鏡で観察し、それぞれの断面における熱硬化性樹脂と軟磁性粉末との占有面積比を算出した後、それらの平均値を算出することによって調べることができる。
【0028】
さらに、前記電波吸収体3aの少なくとも内部空間7と接する面には、前記熱硬化性樹脂を主成分とし、前記軟磁性粉末を含有せずに形成された緻密層3bが形成され、該緻密層3bは、その誘電率が電波吸収体3aより小さい値とすることが重要であり、内部空間7に半導体素子5を収納した際、その内部空間7と蓋体3との間の電磁波の反射を有効に抑制でき、電波吸収体3aにおける電磁波の吸収をより高めることができる。また、前記緻密層3bは、その厚みが0.01〜0.6mmであって、内部空間7の気密性を向上させるとともに、厚みを薄くできることから半導体素子収納用パッケージの小型化、低背化を可能とすることができる。ここで前記緻密層3bの厚みが0.01mm未満となると、緻密層3b全体を均一に、欠陥を生じることなく形成することが困難となり、内部空間7の気密性を確保できない恐れがある。一方、0.6mmを越えると、半導体素子収納用パッケージの厚みが増すため、機器の小型化、高密度化の要求を満足できず、緻密層3bをスクリーン印刷法、スプレー法、ディップ法等によって形成することが困難となり、半導体素子収納用パッケージの生産性が低下し、コストアップする等の問題が生じる。
【0029】
詳細には、半導体素子収納用パッケージの内部空間7を満たす空気の誘電率が約1であるのに対し、電波吸収体3aの誘電率は軟磁性粉末の種類や含有量によって変化するものの50以上と高い値を有することから、空気と電波吸収体3aとの界面において誘電率が急激に変化する。この誘電率の変化によって電波吸収体3aと内部空間7との界面で電磁波の反射が生じやすいため、電波吸収体3aの内部空間7に接する面に誘電率が2〜30程度の緻密層3bを形成することによって、誘電率の変化が緩やかとなり、電磁波の反射を抑制して、この電磁波の反射によって生じる異常発振やキャビティ共振を防止することができる。
【0030】
またさらに、前記緻密層3bは、無機粉末を40体積%以下含有してなることが好ましく、エポキシ樹脂、フェノール樹脂等の熱硬化性樹脂に、セラミック粉末や金属粉末等の無機粉末を分散させておくことにより、内部空間7の気密性を向上させる効果を保持したまま、緻密層3bの誘電率を上述のように電波吸収体3aより小さい値に調整することができ、電波吸収体3aと内部空間7との界面での電磁波の反射を防止することができる。
【0032】
ここで、本発明の半導体素子収納用パッケージの製造方法を説明する。
【0033】
先ず、蓋体3における電波吸収体3aとして、例えばフェノール樹脂をアセトン等の適当な溶媒に溶解させ、Mo−パーマロイ等の軟磁性粉末を60〜99体積%の混合撹拌しながら所定の温度で乾燥し、粉末状の軟磁性粉末を樹脂で被覆、溶媒を蒸発させるとともに、樹脂の重合度を上げて顆粒状の造粒体を作製し、この造粒体を上下パンチ、ダイスからなる金型内へ充填した後、一軸加圧成形後に離型する粉末加圧成型法にて成型し、180℃の加熱炉にて一定時間加熱して樹脂を硬化させることによって作製される。
【0034】
次いで、緻密層3bとして、例えばエポキシ樹脂等の熱硬化性樹脂に、カーボン等の無機粉末を40体積%添加して、混合分散させたものを、スクリーン印刷法、スプレー法、ディップ法等によって前記電波吸収体3aの所定位置に形成した後、所定の温度にて熱処理して、熱硬化性樹脂を硬化させることによって蓋体3が製作される。
【0035】
なお、後述するように緻密層3bを電波吸収体3aの主面全体に形成することによって、その一部を半導体素子収納用パッケージを組み立てる際の接合剤4としても作用させることができ、その場合、スクリーン印刷法、スプレー法、ディップ法等によって緻密層3bを電波吸収体3aの主面上に形成、乾燥させる。
【0036】
その後、半導体素子5と外部との電気的接続のための線路6を有する基体1上に載置するとともに、基体1の上面に枠体2を形成した後、前記蓋体3を熱硬化性樹脂等の接合剤4によって接合するとともに熱処理を施す。
【0037】
なお、前記基体1、枠体2等を接合剤3によって組み合わせた後、所定の温度にて熱処理することにより、熱硬化性樹脂を一旦軟化させて各部品を密着させた後、さらに硬化させることによって接合剤4と緻密層3bの硬化を同時に行うことができる。この場合、熱処理工程が1工程少なくてすむため、工程の簡略化が可能となり、半導体素子収納用パッケージを安価且つ大量に作成することが可能となる。
【0038】
しかる後、接合剤4として熱硬化性樹脂を使用する場合、軟磁性粉末を60体積%以上含有させることにより耐熱性を向上させ、電波吸収体3aの熱変形温度を200℃以上とすることが好ましく、接合剤4として半田、Au−Sn共晶合金等を用いる場合、軟磁性粉末の配合比を70体積%以上とすることによって、耐熱性を向上させ、電波吸収体1aの熱変形温度を300℃以上とすることが好ましい。このような電波吸収体1aでは、熱による変質、変形等を防止することができ、半導体パッケージとして好適に使用される。
【0039】
このように半導体素子収納用パッケージにおける蓋体3を熱硬化性樹脂に軟磁性粉末を60〜99体積%分散させてなる電波吸収体3aと、該電波吸収体3aの少なくとも内部空間7に接する面に電波吸収体3aより誘電率の小さい緻密層3bを設けることによって、半導体素子4から発生する電磁波の漏洩、侵入あるいは電磁波の反射によって生じる異常発振やキャビティ共振を等の様々な電磁波障害を効果的に抑制することができるとともに、内部空間の気密度を高いものとして、半導体素子5を水分や腐食性ガス等から保護することができる信頼性の高い半導体素子収納用パッケージを得ることができる。
【0040】
なお、本発明の半導体素子収納用パッケージは、上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能であり、図1では蓋体3を電波吸収体3a及び緻密層3bとからなる構造としたが、蓋体3、枠体2及び基体1の少なくとも1つが、電波吸収体と緻密層から形成されるものであればよく、また、蓋体3と枠体2を一体的に形成してもよい。さらに、電波吸収体3aの一部に緻密層3bを形成したが、緻密層3bを電波吸収体3aの主面全体に形成することによって接合剤4を兼ねてもよい。
【0041】
【実施例】
次いで、本発明の実施例を説明する。
【0042】
先ず、図1に示すような半導体素子収納用パッケージを得るため、電波吸収体及び緻密層から構成される蓋体を作製する。
【0043】
電波吸収体として、Mo−パーマロイとフェノール樹脂を混合造粒し、粉末加圧成形法により成形、金型から離型後、180℃で一定時間加熱硬化させる。
【0044】
次いで、得られた電波吸収体の主面上のうち、内部空間と接する部分にスクリーン印刷法によって熱硬化性樹脂と無機粉末を混合分散させたペーストを塗布し、80℃にて有機溶媒分を乾燥させた後、150℃にて熱処理することによって熱硬化性樹脂を硬化させて緻密層を形成した。
【0045】
次いで、緻密層を形成した面のうち、枠体との接合部分に熱硬化性樹脂からなる接合剤を塗布後80℃にて乾燥させて蓋体試料を得た。
【0046】
しかる後、酸化アルミニウム質焼結体からなる基体及び枠体との接合部分にエポキシ樹脂系の接合剤を塗布した後、80℃にて乾燥させ、半導体素子等を実装した基体と枠体及び蓋体を組み合わせてクリップ等により所定の荷重を加えた状態で、炉内温度150℃の熱処理炉に通す。炉内では、接合剤中のエポキシ樹脂が一旦溶融後硬化し、基体と枠体、枠体と蓋体がそれぞれ接合剤によって固定して半導体素子収納用パッケージ試料を得た。
【0047】
なお、各蓋体は、前記電波吸収体における熱硬化性樹脂と軟磁性粉末の配合比の適正範囲を検証するため、熱硬化性樹脂に対する軟磁性粉末の配合比を50〜99.5体積%まで変化させ、また、前記緻密層は表1に示す如く組成、厚みとした。得られた半導体素子収納用パッケージ試料の電磁波の吸収効果を調べるため気密度、キャビティ共振を測定した。
【0048】
各半導体素子収納用パッケージ試料における内部空間の気密度を図2に示すようなリークテスターによって測定する。これは各半導体素子収納用パッケージ試料8の内部空間の気体を真空ポンプ9にて脱気し、到達した最大真空度を真空計10にて測定して気密度とした。
【0049】
また、キャビティ共振量を測定するため、ネットワークアナライザにて各半導体素子収納用パッケージ試料の入力端子と出力端子間の伝送特性を測定した。
【0050】
さらに、各蓋体試料の曲げ強度をJIS K6911によって、熱変形温度をJIS K7207によって測定した。
【0051】
なお、キャビティ共振量を測定するための半導体素子収納用素子パッケージ試料の内部空間にはマイクロストリップスルーラインを形成している。
【0052】
結果を表1に示す。
【0053】
【表1】
【0054】
表1から明らかなように、軟磁性粉末が60〜99体積%含有する電波吸収体に、誘電率が電波吸収体より小さい緻密層を設けた試料(No.2〜12、15)は、内部空間の気密度が0.1Pa以下であり、キャビティ共振量が2dB以下と非常に小さく、曲げ強度が70MPa以上、熱変形温度が200℃以上と非常に高いことが判った。
【0055】
特に、これら試料(No.2〜12、15)の中で緻密層を熱硬化性樹脂に30〜40体積%の無機粉末を含有した試料(No.10、11)は、キャビティ共振量が0.7〜0.9dBとさらに小さくなっていることが判った。
【0056】
さらに、これら試料(No.2〜11、15)の中で緻密層の厚みを0.01〜0.6mmとした試料(No.2〜4、6〜11、15)は、気密度が0.09Pa以下と非常に高くできることが判った。これに対し、電波吸収体において軟磁性粉末の含有量が99体積%を超える試料(No.1)は、曲げ強度が28MPa、熱変形温度が150℃と著しく低いことが判った。これは熱硬化性樹脂の含有量が少ないため、電波吸収体全体で均一に軟磁性粉末を保持することできないためと考えられる。また、軟磁性粉末が60%体積未満の試料(No.16)は、キャビティ共振量が4dBと大きいことが判った。
【0057】
また、緻密層における無機粉末の含有量が40体積%を超える試料(No.12)は、気密度が0.15Paと低い。これは無機粉末が多いため熱硬化性樹脂が十分に分散混合されず、表面及び内部に空孔が生じるためである。さらに緻密層の形成工程において、緻密層となるペーストの粘度が高いため、スクリーン印刷法による形成が不可能となるという問題点も見られた。
【0058】
さらにまた、緻密層の厚みが0.01mm未満の試料(No.5)は、キャビティ共振量2.2dBと大きく、気密度も低いことが判った。
【0059】
またさらに、緻密層を厚み0.1mmのCu箔を用いた試料(No.13)は、キャビティ共振量が12dBと非常に高く、また、緻密層を設けていない試料(No.14)は、内部空間と電波吸収体の界面において誘電率が1から82へと急激に変化するため、キャビティ共振量が2.3dBと大きいことが判った。
【0060】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、内部空間を構成する基体、枠体、蓋体の少なくとも1つが、熱硬化性樹脂に軟磁性粉末を60〜99体積%分散させてなる電波吸収体の前記内部空間に接する面に、前記熱硬化性樹脂を主成分とし、前記軟磁性粉末を含有せずに形成された、前記電波吸収体より小さい誘電率を有する緻密層が設けられてなり、該緻密層の厚みが0.01〜0.6mmであることから、半導体素子等から発生する電磁波が漏洩するのを抑制するとともに、内部空間の気密性を高めて半導体素子を水分、腐食性ガス等から保護することができる。また、前記緻密層は電波吸収体と空気の間の誘電率を有することから、半導体素子収納用パッケージの内部空間と電波吸収体の界面において誘電率の変化を緩やかにし、界面での電磁波の反射を抑制してキャビティ共振や異常発振を抑制することができる。
【0061】
さらに、本発明の半導体素子収納用パッケージによれば、前記緻密層は、無機粉末を40体積%以下含有してなることから、これら半導体素子収納用パッケージに半導体素子を収納した際、その内部空間と電波吸収体との間の誘電率の急激な変化を緩和することから、内部空間と電波吸収体との界面における電磁波の反射を抑制し、電波吸収体における電磁波の吸収効果を高めるとともに、緻密層の耐熱性も向上させることができる。
【0063】
またさらに、本発明の半導体素子収納用パッケージによれば、前記内部空間の気密度が0.1Pa以下であることから、半導体素子を収納した際に半導体素子を水分や腐食性ガスからより効果的に保護し、信頼性の高い半導体素子収納用パッケージを得ることができる。
【図面の簡単な説明】
【図1】 (a)は本発明の半導体素子収納用パッケージの一実施形態を示す断面図であり、(b)は同図(a)の半導体素子収納用パッケージにおける蓋体を示す断面図である。
【図2】 本発明の半導体素子収納用パッケージにおける内部空間の気密度を測定するためのリークテスターの構成を示す概要図である。
【図3】 従来の半導体パッケージの構造を説明するための断面図である。
【符号の説明】
1:基体
2:枠体
3:蓋体
3a:電波吸収体
3b:緻密層
4:接合剤
5:半導体素子
6:信号線路
7:内部空間
8:測定用の半導体素子収納用パッケージ
9:真空ポンプ
10:真空計
Claims (3)
- 基体、枠体および蓋体からなり、内部に半導体素子を収納するための内部空間を有する半導体素子収納用パッケージであって、前記基体、前記枠体、前記蓋体の少なくとも1つが、熱硬化性樹脂に60〜99体積%の軟磁性粉末を分散させてなる電波吸収体の前記内部空間に接する面に、前記熱硬化性樹脂を主成分とし、前記軟磁性粉末を含有せずに形成された、前記電波吸収体より誘電率が小さい緻密層が設けられてなり、該緻密層の厚みが0.01〜0.6mmであることを特徴とする半導体素子収納用パッケージ。
- 前記緻密層は、無機粉末を40体積%以下含有することを特徴とする請求項1に記載の半導体素子収納用パッケージ。
- 前記内部空間の気密度が0.1Pa以下であることを特徴とする請求項1または2に記載の半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001201165A JP4605946B2 (ja) | 2001-07-02 | 2001-07-02 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001201165A JP4605946B2 (ja) | 2001-07-02 | 2001-07-02 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003017610A JP2003017610A (ja) | 2003-01-17 |
JP4605946B2 true JP4605946B2 (ja) | 2011-01-05 |
Family
ID=19038174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001201165A Expired - Fee Related JP4605946B2 (ja) | 2001-07-02 | 2001-07-02 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4605946B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4423462B2 (ja) | 2003-12-22 | 2010-03-03 | 富士電機システムズ株式会社 | 半導体パワーモジュール |
JP4492454B2 (ja) | 2005-06-20 | 2010-06-30 | 富士電機システムズ株式会社 | パワー半導体モジュール |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03253062A (ja) * | 1990-03-01 | 1991-11-12 | Mitsubishi Electric Corp | 集積回路装置 |
JPH05243412A (ja) * | 1992-02-28 | 1993-09-21 | Sumitomo Special Metals Co Ltd | 半導体パッケージ |
JP2001156487A (ja) * | 1999-11-26 | 2001-06-08 | Kyocera Corp | 電波吸収体及びその製造方法 |
JP2002016167A (ja) * | 2000-06-28 | 2002-01-18 | Kyocera Corp | 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ |
-
2001
- 2001-07-02 JP JP2001201165A patent/JP4605946B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03253062A (ja) * | 1990-03-01 | 1991-11-12 | Mitsubishi Electric Corp | 集積回路装置 |
JPH05243412A (ja) * | 1992-02-28 | 1993-09-21 | Sumitomo Special Metals Co Ltd | 半導体パッケージ |
JP2001156487A (ja) * | 1999-11-26 | 2001-06-08 | Kyocera Corp | 電波吸収体及びその製造方法 |
JP2002016167A (ja) * | 2000-06-28 | 2002-01-18 | Kyocera Corp | 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP2003017610A (ja) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7218266B2 (en) | Electromagnetic wave absorber, method of manufacturing the same and appliance using the same | |
CN108074878A (zh) | 复合磁性密封材料及使用其的电子电路封装体 | |
KR101771741B1 (ko) | 필터 칩 부품 및 이의 제조방법 | |
US20060103003A1 (en) | Modular construction component with encapsulation | |
JP2002016167A (ja) | 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ | |
JP2004143347A (ja) | 樹脂複合体及びこれを用いた電磁波吸収体並びにこれを用いた高周波回路用パッケージ | |
JP4605946B2 (ja) | 半導体素子収納用パッケージ | |
KR100849496B1 (ko) | 목표 주파수 대역에서 방열 특성과 전자파 차폐 및 흡수특성을 지닌 복합 시트용 조성물 및 상기 조성물로 제조된단층형 복합 시트 | |
US6731183B2 (en) | Non-reciprocal circuit device and wireless communications equipment comprising same | |
JP2002371138A (ja) | 放熱性電波吸収体 | |
US20050139282A1 (en) | Microwave-absorbing form-in-place paste | |
JP2003332113A (ja) | 偏平状軟磁性粉末およびそれを用いた複合磁性シート | |
JP2005260073A (ja) | インダクタンス素子及びその製造方法 | |
JP2001126910A (ja) | 複合磁性体、複合磁性体シートおよびそれらの製造方法 | |
JP5693486B2 (ja) | 高周波回路ケース用カバー、その製造方法およびこれを用いた高周波回路モジュール | |
JP4105998B2 (ja) | 高周波回路用パッケージ蓋体とその製造方法、およびこれを用いた高周波回路パッケージ | |
JP2004253434A (ja) | コイル部品及びそれを用いた電源装置 | |
JP4610134B2 (ja) | 高周波回路用パッケージ | |
CN112582156A (zh) | 线圈部件、电路板和电子设备 | |
JP2004356352A (ja) | 高周波回路用パッケージ | |
JP3528255B2 (ja) | 混成集積回路素子及びその製造方法 | |
JP3310655B2 (ja) | 半導体デバイス用パッケージ | |
JP2012195455A (ja) | 高周波回路ケース用カバー及びその製造方法 | |
US7145217B2 (en) | Chip-type noise filter, manufacturing method thereof, and semiconductor package | |
JP2004111570A (ja) | 高周波回路用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |