JP3310655B2 - 半導体デバイス用パッケージ - Google Patents

半導体デバイス用パッケージ

Info

Publication number
JP3310655B2
JP3310655B2 JP2000295720A JP2000295720A JP3310655B2 JP 3310655 B2 JP3310655 B2 JP 3310655B2 JP 2000295720 A JP2000295720 A JP 2000295720A JP 2000295720 A JP2000295720 A JP 2000295720A JP 3310655 B2 JP3310655 B2 JP 3310655B2
Authority
JP
Japan
Prior art keywords
powder
magnetic material
semiconductor device
composite magnetic
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000295720A
Other languages
English (en)
Other versions
JP2002110863A (ja
Inventor
直治 秋野
義昭 赤地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000295720A priority Critical patent/JP3310655B2/ja
Publication of JP2002110863A publication Critical patent/JP2002110863A/ja
Application granted granted Critical
Publication of JP3310655B2 publication Critical patent/JP3310655B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイス用
パッケージに係り、特に、半導体デバイスが発生する1
GHz以上の周波数における電磁妨害雑音をパッケージ
部分において抑圧可能な半導体デバイス用パッケージに
関する。
【0002】
【従来の技術】近年、パーソナルコンピュータ等の情報
機器、携帯電話機等の通信機器の普及に伴い、これらの
機器内で使われる半導体デバイスから発生する高い周波
数の電磁波が電磁妨害雑音となり、テレビ放送の受信障
害をもたらしたり、デジタル機器の誤動作を誘発したり
する問題が生じてきている。この傾向は、半導体デバイ
スの動作の高速化に伴い、1GHzを超える周波数にま
で及ぶようになってきている。
【0003】このような半導体デバイスを発生源とする
電磁妨害雑音を抑圧するために、以下に述べるように半
導体デバイスのパッケージ材料に複合磁性材料を用いる
方法が提案されている。
【0004】(1) 半導体素子が固着されている配線
樹脂基板を35〜95重量%(wt%)のフェライト粉
末を添加した熱膨張率14〜20ppm/℃のモールド
樹脂によってモールドする(特開平11−40707号
公報、特開平11−40708号公報)。
【0005】(2) 表面に酸化被膜を有する軟磁性体
粉末(扁平状又は針状の粉末)と有機結合材とを含む複
合磁性体で構成されているEMI対策部品で能動素子の
少なくとも一部を覆ったことを特徴とする(特開平10
−64714号公報)。
【0006】ところで、上述のような複合磁性材料を用
いた場合、つぎのような問題又は不具合な点が生じる。
【0007】(1)についての材料上の問題。 磁性体粉末に初透磁率100で粒子サイズ100μm以
下のNi−Zn系フェライト粉末を、結合材に熱可塑性
のポリエステル樹脂を用い、磁性体粉末の重量配合比率
を65%とし、配合、混練して複合磁性材料を作製し
た。この複合磁性材料を用い、外径寸法が7mm、内径寸
法が3mm、長さ寸法5mmの円筒形状の複合磁性体(複合
磁性材料の成型物の意)をプラスチック成型法により作
製した。この複合磁性体の複素比透磁率の実数部(μ'
r)は図2中のフェライト:65%に、複素比透磁率の
虚数部(μ"r)は図3中のフェライト:65%にそれぞ
れ示した通りであり、μ'rは1.5GHz近辺において
1に、μ"rは2.5GHz近辺において1にそれぞれ漸
近をしており、1GHzを超える電磁妨害雑音を抑圧す
るに要する特性が欠落するきらいがある。なお、図8は
Ni−Zn系フェライト粉末・ポリエステル樹脂より成
る複合磁性材料を用いて円筒状に成型した複合磁性体の
断面を電子顕微鏡で撮影した断面図であり、図9は使用
したNi−Zn系フェライト粉末の形状を電子顕微鏡で
撮影した拡大断面図である。
【0008】(2)についての材料上の問題。 磁性体粉末に長さ方向寸法が50μm程度、厚さ寸法が
0.3μm程度のアスペクト比(長さ方向寸法/厚さ寸
法)20以上のFe−Si軟磁性体粉末の偏平状粉末
を、結合材に熱可塑性のポリエステル樹脂を用い、磁性
体粉末の重量配合比率を65%とし、配合、混練して複
合磁性材料を作製した。この複合磁性材料を用い、外径
寸法が7mm、内径寸法が3mm、長さ寸法が5mmの円筒形
状の複合磁性体をプラスチック成型法により作製した。
この複合磁性体の複素比透磁率の実数部(μ'r)は図2
中のFe−Si:65%に、複素比透磁率の虚数部
(μ"r)は図3中のFe−Si:65%にそれぞれ示し
た通りであり、μ'rは1.5GHz近辺において1に、
μ"rは5GHz近辺において1にそれぞれ漸近をしてお
り、1GHzから10GHzを対象とするような電磁波
吸収体として特性不足のきらいがある。
【0009】さらに、その複合磁性体の円筒断面を電子
顕微鏡で観察してみると、図10にみるようなボイドが
数多く発生していた。このようなボイドの発生は図11
に示したFe−Si軟磁性体の偏平状粉末同士が結合材
のポリエステル樹脂で固められる際に、Fe−Si軟磁
性体の偏平状粉末同士の間に結合材の樹脂が入りきれず
空気が多く残り、成型時の熱で残った空気が膨張して発
生するものと考えられる。このようなボイドの発生は複
合磁性体の磁気特性の劣化、磁気特性の不均一さ、磁気
特性の経時変化、さらには機械的強度の劣化をもたらす
原因ともなる問題である。
【0010】
【発明が解決しようとする課題】本発明は、半導体デバ
イスから発生する1GHzを超えるような高い周波数の
電磁妨害雑音をパッケージ部で抑圧させるために使われ
る複合磁性材料において、従来技術に内在している問題
を解決することを課題としている。すなわち、本発明の
目的は、フェライト粉末・樹脂複合磁性材料及びFe−
Si軟磁性体粉末・樹脂複合磁性材料において現れるよ
うな、1GHzを超える高い周波数における磁気特性
(μ'r、μ"r、tanδ)の劣化や、成型時のボイドの発
生を払拭できる複合磁性材料で形成された半導体デバイ
ス用パッケージを提供することにある。
【0011】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、本願請求項1に係る半導体デバイス用パッケージ
は、アスペクト比20以上の偏平状軟磁性体粉末と粒子
サイズ100μm以下のフェライト粉末と樹脂結合材と
を含む複合磁性材料で成型してなることを特徴としてい
る。
【0013】本願請求項2に係る半導体デバイス用パッ
ケージは、請求項1において、複合磁性材料が、アスペ
クト比20以上の偏平状軟磁性体粉末と粒子サイズ10
0μm以下のフェライト粉末とで50重量%から75重
量%を占め、残りを前記樹脂結合材としたことを特徴と
している。
【0014】本願請求項3に係る半導体デバイス用パッ
ケージは、請求項1又は2において、前記偏平状軟磁性
体粉末はFe−Si系、Fe−Si−Al系、Fe−N
i系、Fe−Co系、Fe−Cr−Al系の少なくとも
いずれかであり、前記フェライト粉末はNi−Zn系、
Mn−Mg系、Mn−Zn系の少なくともいずれかであ
ることを特徴としている。
【0015】本願請求項4に係る半導体デバイス用パッ
ケージは、請求項1,2又は3において、前記樹脂結合
材はエポキシ系、フェノール系の熱硬化性樹脂あるいは
ポリエステル系、ポリフェニレンサルファイド系の熱可
塑性樹脂であることを特徴としている。
【0016】
【発明の実施の形態】以下、本発明に係る半導体デバイ
ス用パッケージの実施の形態を図面に従って説明する。
【0017】図1は本発明に係る半導体デバイス用パッ
ケージの実施の形態の構造であって、一部を破断して示
す斜視図である。ダイパッド1上に固着された半導体チ
ップ2(ICチップ、LSIチップ等)上の各パッドと
リード端子3とをボンディングワイヤー4でそれぞれ接
続した後、後述する所定の複合磁性材料より成るパッケ
ージ材でモールドして半導体チップ2の周囲の少なくと
も一部を覆うパッケージ5を成型する。
【0018】本発明に係る半導体デバイス用パッケージ
は磁性体粉末と樹脂結合材を基本成分とするものである
が、本実施の形態では、前記磁性体粉末に配合、攪拌し
て用いる偏平状軟磁性体粉末としては、Fe−Si系、
Fe−Si−Al系、Fe−Ni系、Fe−Co系、F
e−Cr−Al系のうちの少なくとも1つから選び得る
ものとする。
【0019】また、前記磁性体粉末に配合、攪拌して用
いるフェライト粉末としては、Ni−Zn系、Mn−M
g系、Mn−Zn系のうちの少なくとも1つから選び得
るものとする。
【0020】また、上記の偏平状軟磁性体粉末及びフェ
ライト粉末を含む磁性体粉末との結合材には、熱硬化性
樹脂であるエポキシ系、フェノール系あるいは熱可塑性
樹脂であるポリエステル系、ポリフェニレンサルファイ
ド系のうちから選びうるものとする。
【0021】本実施の形態では、このような基本成分を
有する複合磁性材料において、偏平状軟磁性体粉末はア
スペクト比が20以上の粉末を用いることを特徴として
いる。アスペクト比を20以上とするのは、半導体デバ
イス用パッケージで対象とする高い周波数における電磁
妨害雑音を電磁波吸収機能で抑圧するために必要とされ
る複素比透磁率のμ'r、μ"r、tanδを相対的に大きく
得られることによる。
【0022】また、フェライト粉末は粒子サイズ100
μm以下としている。これは本発明に係る半導体デバイ
ス用パッケージをプラスチック成型法で形成する場合
に、成型性が損なわれないようにするため、及び偏平状
軟磁性体粉末単独の場合に見られたボイドの発生を解消
するために必要な条件である。フェライト粉末の粒子サ
イズが100μmを超えると、成型性が悪化しかつボイ
ドの発生の恐れがでてくる。
【0023】さらに、本実施の形態としては偏平状軟磁
性体粉末及びフェライト粉末を含む磁性体粉末の重量配
合比率を50重量%から75重量%とし残部が結合材か
ら成るものとしている。磁性体粉末の重量配合比率が5
0重量%未満の場合、本発明の意図とする半導体デバイ
ス用パッケージに必要な磁気特性が劣化する傾向にあ
り、また、磁性体粉末の重量配合比率が75重量%を超
える場合、本発明に係る半導体デバイス用パッケージを
プラスチック成型法で形成するときに、複合磁性材料の
流動性が低下し、均一な成型に難を生じるためである。
【0024】また、前記磁性体粉末に占める偏平状軟磁
性体粉末の割合が、前記フェライト粉末の割合よりも多
いことがいっそう望ましい。このように、高い周波数に
おける複素比透磁率のμ'r、μ"r、tanδが相対的に大
きく得られるアスペクト比20以上の偏平状軟磁性体粉
末の割合をフェライト粉末よりも多くすることで、1G
Hzを超える高い周波数での電磁波吸収をいっそう効果
的に行える。
【0025】
【実施例】以下、本発明に係る半導体デバイス用パッケ
ージの実施例について説明するが本発明はこのような実
施例のみに限定されないことはいうまでもない。
【0026】本発明の実施例として、長さ方向寸法が5
0μm程度、厚さ寸法が0.3μm程度の(アスペクト
比で160程度)のFe−Si系偏平状軟磁性体粉末及
び初透磁率100で粒子サイズ100μm以下のNi−
Zn系フェライト(組成:Ni0.65Zn0.35
)粉末を予め配合、攪拌した後、ポリエステル
樹脂の結合材と配合、混練し、複合磁性材料を作製し
た。この場合、Fe−Si系偏平状軟磁性体粉末、Ni
−Zn系フェライト粉末、ポリエステル樹脂の配合比率
は表1の通りとした。すなわち、磁性体粉末の重量配合
比率を65%、結合材の重量配合比率を30%と固定
し、複合磁性体の試料を成型、作製した。この場合、磁
性体粉末の重量配合比率65%に占めるFe−Si系偏
平状軟磁性体粉末を15,35,50%、Ni−Zn系
フェライト粉末を50,30,15%と3種類の試料と
した。また、比較例として、Fe−Si系偏平状軟磁性
体粉末65%、Ni−Zn系フェライト粉末0%の場合
と、Fe−Si系偏平状軟磁性体粉末0%、Ni−Zn
系フェライト粉末65%の場合の2種類の試料も成型、
作製した(表1参照)。
【0027】
【表1】
【0028】なお、Fe−Si系偏平状軟磁性体粉末に
Ni−Zn系フェライト粉末を混入すると表面抵抗が高
くなる。Fe−Si系偏平状軟磁性体粉末が65%で約
1MΩ/mm、Fe−Si系偏平状軟磁性体粉末50%で
Ni−Zn系フェライト粉末15%のとき約5MΩ/m
m、Fe−Si系偏平状軟磁性体粉末35%でNi−Z
n系フェライト粉末30%のとき約10MΩ/mm、Fe
−Si系偏平状軟磁性体粉末15%でNi−Zn系フェ
ライト粉末50%のとき10MΩ/mm以上となる。
【0029】1GHzを超えるような高い周波数におけ
る電磁妨害雑音を半導体デバイスのパッケージ部で抑圧
するために、この周波数帯域において、複素比透磁率の
μ'r及びμ"rが大きく、tanδが大きいこと等の特性が
必要とされるが、上述の実施例3種類、比較例2種類の
試料のμ'r及びμ"rを図示した図2及び図3をみると、
Fe−Si系偏平状軟磁性体粉末の重量配合比率が3
5、50%(すなわちNi−Zn系フェライト粉末の重
量配合比率が30、15%)の実施例の場合、磁性体粉
末がFe−Si系偏平状軟磁性体粉末のみ、あるいはN
i−Zn系フェライト粉末のみの比較例の場合に比べ
て、より高い周波数までより大きな値を維持しているこ
とが判る。また、Fe−Si系偏平状軟磁性体粉末の重
量配合比率が15%の実施例の場合、Ni−Zn系フェ
ライト粉末のみの比較例の場合に比べて良好な特性とな
っている。
【0030】1GHzを超えるような高い周波数におけ
る電磁妨害雑音を電磁波吸収体で抑圧する評価方法とし
て、7mmの同軸管(外径寸法が7mm、内径寸法が3.0
4mm、長さ寸法5mm)内に、上述の実施例(3種類)及
び比較例(2種類)の複合磁性材料を用いて図4に示し
たような円筒形状に成型した試料を挿入した。図5に示
した測定系により、パッケージ材料として用いた場合の
電磁妨害雑音の抑圧効果の目処となる複合磁性体の吸収
特性を求めた(Sパラメーターを測定し、これから算出
した)結果を図6に示す。ここで、Sパラメーターの反
射分:S11、透過分:S21とすると、 吸収比率=
1−(|S11+|S21)である。
【0031】図5の測定系は同軸法による減衰特性の測
定を行うもので、この図では図4の円筒形状の試料を同
軸管に挿入したものをネットワークアナライザに接続
し、このネットワークアナライザの出力をGP−IBボ
ードを介してパーソナルコンピュータPCに入力してい
る。
【0032】図6は測定で得られた実施例(3種類)及
び比較例(2種類)の試料の吸収量(相対値)を示し
た。なお、参考として、同図に結合材のポリエステル樹
脂の成型品での吸収特性も併せて図示してある。図6に
みる通り、実施例のうち特にFe−Si系偏平状軟磁性
体粉末の重量配合比率が35、50%(すなわちNi−
Zn系フェライト粉末の重量配合比率が30、15%の
場合)、Fe−Si系偏平状軟磁性体粉末のみ、あるい
はNi−Zn系フェライト粉末のみの比較例に比べて、
より大きな吸収特性を示し(主に2GHz〜10GHz
の周波数範囲に於いて)、特に、Fe−Si系偏平状軟
磁性体粉末の重量配合比率が50%(すなわちNi−Z
n系フェライト粉末の重量配合比率が15%の場合)、
磁性体粉末中にフェライト粉末を配合した効果が大きく
現れている。
【0033】また図6の測定結果からは、主に2GHz
〜10GHzの周波数範囲に於いてFe−Si系偏平状
軟磁性体粉末のみ65%とした比較例よりも大きな吸収
量を得るために、少なくともFe−Si系偏平状軟磁性
体粉末の重量配合比率が35%以上あることが望ましい
ことが判る。
【0034】Fe−Si系偏平状軟磁性体粉末の重量配
合比率が50%(すなわちNi−Zn系フェライト粉末
の重量配合比率が15%の場合)の円筒成型した複合磁
性体の断面を電子顕微鏡で観察してみると、図7に示し
たようになっており、図10にみたようなボイドの発生
もなく、均一な成型状態を示している。
【0035】上記実施例によれば、以下に列記するよう
な効果を奏することができる。
【0036】(1) 半導体デバイス用パッケージでの電
磁妨害雑音抑圧特性の向上
【0037】 1GHz以上の周波数帯での磁気特性
が改善される。Fe−Si系偏平状軟磁性体粉末、Ni
−Zn系フェライト粉末及びポリエステル樹脂の結合材
よりなる複合磁性材料をプラスチック成型法にて成型し
た複合磁性体において、磁性体粉末の重量配合比率65
%に占めるFe−Si系偏平状軟磁性体粉末を35、5
0%、Ni−Zn系フェライト粉末磁性体粉末を30、
15%とすることにより、磁性体粉末がFe−Si系偏
平状軟磁性体粉末のみ、あるいはNi−Zn系フェライ
ト粉末のみの時に比べて、より高い周波数まで複素比透
磁率のμ'r及びμ"rが大きく、tanδが大きい値を維持
している。
【0038】 1GHz以上の周波数帯での吸収特性
が改善される。上記の結果として、複合磁性体におい
て磁性体粉末の重量配合比率65%に占めるFe−Si
系偏平状軟磁性体粉末を35、50%、Ni−Zn系フ
ェライト粉末磁性体粉末を30、15%とすることによ
り、磁性体粉末がFe−Si系偏平状軟磁性体粉末の
み、あるいはNi−Zn系フェライト粉末のみの時に比
べて、より大きな吸収特性を示す。
【0039】(2) パッケージを構成する複合磁性体中
のボイドの発生の抑圧
【0040】 磁気特性が改善される。複合磁性材料
の磁性体粉末にFe−Si系偏平状軟磁性体粉末に加え
てNi−Zn系フェライト粉末を使用した場合、複合磁
性体中に生じるボイドがなくなり、ボイドのあった箇所
が複合磁性材料で埋め尽くされるために、磁気特性が改
善される。
【0041】 磁気特性の均一性が実現される。ボイ
ドの生じた複合磁性体における磁気特性は、複合磁性体
中の複合磁性材料部分ではμ'r>1、μ"r>0であるが
(磁性体としての共鳴現象を除いた表現)、空気のみの
ボイド部分はμ'r=1、μ"r=0であり、複合磁性材料
部分とボイド部分の占める割合で磁気特性が左右される
ことになる。すなわち、製造上制御できないボイドは複
合磁性体毎にその発生割合が変わり、磁気特性の不均一
性をもたらす。複合磁性材料の磁性体粉末にFe−Si
系偏平状軟磁性体粉末に加えてNi−Zn系フェライト
粉末を使用することにより、ボイド部分が複合磁性材料
で埋め尽くされるために、磁気特性の均一性が実現され
る。
【0042】 磁気特性の劣化が緩和される。ボイド
部分には除去しきれない湿気を抱え込み長時間の間に、
Fe−Si系偏平状軟磁性体粉末の酸化を促進する等の
現象が生じ、その結果、磁気特性を劣化させるようなこ
とになるが、複合磁性材料の磁性体粉末にFe−Si系
偏平状軟磁性体粉末に加えてNi−Zn系フェライト粉
末を使用することにより、ボイド部分が複合磁性材料で
埋め尽くされるために、このような劣化を伴う現象を払
拭できる。
【0043】なお、半導体デバイス用パッケージの形状
は任意であり、図1の構造に限定されないことは勿論で
ある。
【0044】以上本発明の実施の形態及び実施例につい
て説明してきたが、本発明はこれに限定されることなく
請求項の記載の範囲内において各種の変形、変更が可能
なことは当業者には自明であろう。
【0045】
【発明の効果】以上、説明したように、本発明に係る半
導体デバイス用パッケージによれば、以下に列記するよ
うな効果を奏することができる。
【0046】(1) 半導体デバイス用パッケージでの電
磁妨害雑音抑圧特性の向上
【0047】 1GHz以上の周波数帯での磁気特性
が改善される。電磁波吸収用複合磁性体は、アスペクト
比20以上の偏平状軟磁性体粉末と粒子サイズ100μ
m以下のフェライト粉末と樹脂結合材とを含む構成であ
り、磁性体粉末が偏平状軟磁性体粉末のみ、あるいはフ
ェライト粉末のみの時に比べて、より高い周波数まで複
素比透磁率のμ'r及びμ"rを大きく、tanδを大きい値
とすることが可能であり、1GHz以上の周波数帯での
磁気特性の改善を図ることができる。
【0048】 1GHz以上の周波数帯での減衰特性
が改善される。上記の結果として、アスペクト比20
以上の偏平状軟磁性体粉末と粒子サイズ100μm以下
のフェライト粉末を配合した複合磁性体としたことで、
半導体デバイス用パッケージに当該複合磁性体を用いる
場合に磁性体粉末が偏平状軟磁性体粉末のみ、あるいは
フェライト粉末のみの時に比べて、より大きな吸収量を
得ることができる。
【0049】(2) 電磁波吸収用複合磁性体中のボイドの
発生の抑圧
【0050】 磁気特性が改善される。複合磁性材
料の磁性体粉末にアスペクト比20以上の偏平状軟磁性
体粉末に加えて粒子サイズ100μm以下のフェライト
粉末を使用したので、複合磁性体中に生じるボイドの発
生を回避し、ボイドのあった箇所が複合磁性材料で埋め
尽くされるようにして、磁気特性の改善を図ることがで
きる。
【0051】 磁気特性の均一性が実現される。ボイ
ドの生じた複合磁性体における磁気特性は、複合磁性体
中の複合磁性材料部分ではμ'r>1、μ"r>0であるが
(磁性体としての共鳴現象を除いた表現)、空気のみの
ボイド部分はμ'r=1、μ"r=0であり、複合磁性材料
部分とボイド部分の占める割合で磁気特性が左右される
ことになる。すなわち、製造上制御できないボイドは複
合磁性体毎にその発生割合が変わり、磁気特性の不均一
性をもたらす。複合磁性材料の磁性体粉末に偏平状軟磁
性体粉末に加えてフェライト粉末を使用することによ
り、ボイド部分が複合磁性材料で埋め尽くされるため
に、磁気特性の均一性が実現可能である。
【0052】 磁気特性の劣化が緩和される。ボイド
部分には除去しきれない湿気を抱え込み長時間の間に、
偏平状軟磁性体粉末の酸化を促進する等の現象が生じ、
その結果、磁気特性を劣化させるようなことになるが、
複合磁性材料の磁性体粉末に偏平状軟磁性体粉末に加え
てフェライト粉末を使用することにより、ボイド部分が
複合磁性材料で埋め尽くされるようにして、このような
劣化を伴う現象を払拭できる。
【図面の簡単な説明】
【図1】本発明に係る半導体デバイス用パッケージの実
施の形態であって、パッケージ形状の1例を示す一部を
破断した斜視図である。
【図2】複合磁性体のμ'rを示す特性図である。
【図3】複合磁性体のμ"rを示す特性図である。
【図4】吸収特性評価に用いた円筒状複合磁性体の斜視
図である。
【図5】円筒状複合磁性体のSパラメータの測定法を示
す説明図である。
【図6】円筒状複合磁性体の吸収特性を示す特性図であ
る。
【図7】Fe−Si系軟磁性体粉末・Ni−Zn系フェ
ライト粉末・ポリエステル樹脂よりなる複合磁性材料を
用いて円筒状に成型した複合磁性体の断面を示す拡大断
面図である。
【図8】Ni−Zn系フェライト粉末・ポリエステル樹
脂よりなる複合磁性材料を用いて円筒状に成型した複合
磁性体の断面を示す拡大断面図である。
【図9】Ni−Zn系フェライト粉末を示す拡大図であ
る。
【図10】Fe−Si系軟磁性体粉末・ポリエステル樹
脂よりなる複合磁性材料を用いて円筒状に成型した複合
磁性体の断面で見られるボイドを示す拡大断面図であ
る。
【図11】Fe−Si系軟磁性体粉末の形状を示す拡大
図である。
【符号の説明】
1 ダイパッド 2 半導体チップ 3 リード端子 5 パッケージ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−204695(JP,A) 特開 平7−38240(JP,A) 実開 平7−3195(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 23/28 - 23/30 C08K 3/22,7/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 アスペクト比20以上の偏平状軟磁性体
    粉末と粒子サイズ100μm以下のフェライト粉末と樹
    脂結合材とを含む複合磁性材料で成型してなる半導体デ
    バイス用パッケージ。
  2. 【請求項2】 前記複合磁性材料は、アスペクト比20
    以上の偏平状軟磁性体粉末と粒子サイズ100μm以下
    のフェライト粉末とで50重量%から75重量%を占
    め、残りを前記樹脂結合材としたものである請求項1記
    載の半導体デバイス用パッケージ。
  3. 【請求項3】 前記偏平状軟磁性体粉末はFe−Si
    系、Fe−Si−Al系、Fe−Ni系、Fe−Co
    系、Fe−Cr−Al系の少なくともいずれかであり、
    前記フェライト粉末はNi−Zn系、Mn−Mg系、M
    n−Zn系の少なくともいずれかである請求項1又は2
    記載の半導体デバイス用パッケージ。
  4. 【請求項4】 前記樹脂結合材はエポキシ系、フェノー
    ル系の熱硬化性樹脂あるいはポリエステル系、ポリフェ
    ニレンサルファイド系の熱可塑性樹脂である請求項1,
    2又は3記載の半導体デバイス用パッケージ。
JP2000295720A 2000-09-28 2000-09-28 半導体デバイス用パッケージ Expired - Fee Related JP3310655B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000295720A JP3310655B2 (ja) 2000-09-28 2000-09-28 半導体デバイス用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000295720A JP3310655B2 (ja) 2000-09-28 2000-09-28 半導体デバイス用パッケージ

Publications (2)

Publication Number Publication Date
JP2002110863A JP2002110863A (ja) 2002-04-12
JP3310655B2 true JP3310655B2 (ja) 2002-08-05

Family

ID=18778100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000295720A Expired - Fee Related JP3310655B2 (ja) 2000-09-28 2000-09-28 半導体デバイス用パッケージ

Country Status (1)

Country Link
JP (1) JP3310655B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1498456A4 (en) * 2002-04-22 2009-06-10 Konica Corp ORGANIC SEMICONDUCTOR COMPOSITION, ORGANIC SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD THEREFOR
EP2036860B1 (en) * 2006-06-06 2016-03-02 Nitto Denko Corporation Spherical sintered ferrite particle, semiconductor sealing resin composition making use of the same and semiconductor device obtained therewith
WO2008123362A1 (ja) * 2007-03-27 2008-10-16 Zeon Corporation 重合性組成物及び成形体
CN113798037B (zh) * 2021-09-13 2023-06-06 上海锐朗光电材料有限公司 一种适用于不同属性芯片封装材料的原料预处理工艺

Also Published As

Publication number Publication date
JP2002110863A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
EP1266936B1 (en) Epoxy resin composition used for encapsulating semiconductor and semiconductor device using the composition
US6716904B2 (en) Heat-radiating electromagnetic wave absorber
US6919387B2 (en) Electromagnetic wave absorber, method of manufacturing the same and appliance using the same
KR100745692B1 (ko) 방열 특성과 전자파 차폐 및 흡수 특성을 갖는 복합 시트용조성물 및 상기 조성물로 제조된 단층형 복합 시트
EP2136613B1 (en) Sheet for prevention of electromagnetic wave interference, flat cable for high-frequency signal, flexible print substrate, and method for production of sheet for prevention of electromagnetic wave interference
KR100946407B1 (ko) 방열 및 전자파 차폐/흡수 특성이 우수한 복합 시트용조성물, 방열 및 전자파 차폐/흡수 특성이 우수한 복합시트 및 그 제조 방법
JP3344695B2 (ja) ノイズ抑制部品
KR100849496B1 (ko) 목표 주파수 대역에서 방열 특성과 전자파 차폐 및 흡수특성을 지닌 복합 시트용 조성물 및 상기 조성물로 제조된단층형 복합 시트
JP3310655B2 (ja) 半導体デバイス用パッケージ
JP2002371138A (ja) 放熱性電波吸収体
CN105542469A (zh) 一种电磁屏蔽导热组合物及电磁屏蔽导热垫片
JP2004143347A (ja) 樹脂複合体及びこれを用いた電磁波吸収体並びにこれを用いた高周波回路用パッケージ
KR20020034989A (ko) 연자성 분말과 그것을 이용한 복합 자성재료
JP2000068117A (ja) 電磁波吸収体及びその製造方法
JP2002015905A (ja) 電磁波吸収用複合磁性体
JP3528255B2 (ja) 混成集積回路素子及びその製造方法
JPH03138808A (ja) 導電性樹脂組成物及びその成形品
JP4610134B2 (ja) 高周波回路用パッケージ
JP2003017888A (ja) 電波吸収シート
KR101511417B1 (ko) 열전도성 시트
JP6722803B1 (ja) 複合磁性体、電気電子機器及び複合磁性体の製造方法
JPS61155457A (ja) 電磁波遮蔽用組成物
JP2005510070A (ja) 電磁波低減材料および低減方法
JP2005510070A6 (ja) 電磁波低減材料および低減方法
JP2023162768A (ja) ミリ波吸収体および積層体

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020423

LAPS Cancellation because of no payment of annual fees