JP2004356352A - 高周波回路用パッケージ - Google Patents
高周波回路用パッケージ Download PDFInfo
- Publication number
- JP2004356352A JP2004356352A JP2003151710A JP2003151710A JP2004356352A JP 2004356352 A JP2004356352 A JP 2004356352A JP 2003151710 A JP2003151710 A JP 2003151710A JP 2003151710 A JP2003151710 A JP 2003151710A JP 2004356352 A JP2004356352 A JP 2004356352A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency circuit
- conductor layer
- base
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Waveguides (AREA)
Abstract
【解決手段】高周波回路用パッケージ10は、上面に高周波回路部品14を搭載する搭載部を有するとともに、この搭載部の近傍から下面の外周部にかけて高周波信号を伝送する高周波伝送路11が形成された基体12と、この基体12の上面に搭載部を覆うように取り付けられる電磁波吸収体から成る蓋体13とを具備しており、基体12は、蓋体13との接合部と高周波伝送路11との間に導体層19を備えている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、高周波回路部品が搭載収容される高周波回路用パッケージ、特に10GHz以上のマイクロ波,ミリ波帯等の高周波帯域で使用される高周波回路部品が搭載収容される高周波回路用パッケージに関するものである。
【0002】
【従来の技術】
従来、高周波回路部品を搭載収容し、外部回路基板に実装されて電子回路を構成する高周波回路用パッケージにおいては、金属またはセラミックス等から成る蓋体をパッケージベースとなる基体に高周波回路部品を覆うように取り付けることにより高周波回路部品の気密封止を行なっている。従って、このような高周波回路用パッケージの内部には、基体と蓋体との間に通常は直方体状とされる空洞が形成されることから、この高周波回路用パッケージは方形空洞共振器と同様の性質を有するものとなる。
【0003】
そのため、上記の空洞はその寸法によって定まる遮断周波数より高い周波数帯域で空洞共振を生じるので、高い周波数帯域で動作する高周波半導体素子あるいはその他の回路素子等の高周波回路部品をこの高周波回路用パッケージに実装する場合には、前記空洞の寸法を小さくすることによって、遮断周波数を回路部品が動作する周波数帯域よりも十分に高くして、空洞共振による悪影響を防止することが行なわれている。
【0004】
しかしながら、このように空洞の寸法を小さくするという方法では、この空洞内に高周波回路部品を収容するための空間を確保するためには限界があり、高周波回路部品の動作周波数のさらなる高周波化に対しては、対応できなくなり、その高周波回路部品が動作する周波数帯域より空洞共振が生じる周波数の方が低くなってしまうという問題点があった。
【0005】
さらに、高周波回路用パッケージでは、空洞共振のみならず、高周波回路用パッケージの内部に実装する高周波回路部品としての増幅器に対してアイソレーション特性の劣化を引き起こすことがあるという問題点もある。すなわち、前述のとおり、高周波回路用パッケージには直方体状の空洞が形成されることから、その高周波伝送路である入出力端子から見ると、高周波回路用パッケージの空洞が導波管と同様の性質を有するものとなる。
【0006】
そのため、空洞の寸法によって定まる遮断周波数より高い周波数帯域であると、入出力端子間に高周波信号が空洞を介して伝播し、アイソレーション特性の劣化を引き起こすことがある。これに対して、高い周波数帯域で動作する高周波半導体素子あるいはその他の回路素子等の高周波回路部品を高周波回路用パッケージに実装する場合には、上記の空洞共振の場合と同様、空洞の寸法を小さくすることによって、その遮断周波数を高周波回路部品が動作する周波数帯域よりも十分に高くして、アイソレーション特性の劣化を防いでいる。
【0007】
しかしながら、この方法では、前述と同様に、高周波回路部品の動作周波数のさらなる高周波化に対して対応できなくなり、その高周波回路部品が動作する周波数帯域より入出力端子間に伝播する高周波信号の周波数の方が低くなるという問題点があった。
【0008】
これら問題点を解決するために、電磁波吸収体からなる蓋体を配設して、空洞共振および空洞を伝播する高周波信号を抑制する方法が採られている。
【0009】
例えば、図3に断面図で示す半導体パッケージ30では、Al製ヒートスプレッダ31を囲むように着設した支持枠32に所定のスルーホールが設けてあり、このスルーホールを挿通してリードフレーム33が支持枠32の上下面に所要パターンで露出するように配置してあり、支持枠32の上面側のリードフレーム33(インナーリード部)とヒートスプレッダ31上に搭載した半導体素子であるLSIチップ34とを被覆するように、Ni−Zn系焼結フェライト等の電波吸収体から成るキャップ35を絶縁材36によって封着したものが知られている(下記の特許文献1参照)。
【0010】
【特許文献1】
特開平5−243412号公報
【0011】
【発明が解決しようとする課題】
しかしながら、図3に示す半導体パッケージ30のように、支持枠32内にリードフレーム33を配置しているものでは、Ni−Zn系焼結フェライト等の電波吸収体から成るキャップとリードフレームが近接しているため、Ni−Zn系焼結フェライトの損失が大きい周波数帯域では高周波信号が減衰するという問題点がある。また、高周波信号が減衰しないようにNi−Zn系焼結フェライトの損失を小さくすると、電磁界エネルギーの吸収効率が低下するため、空洞共振およびアイソレーション特性の劣化を抑制することができないという問題点があった。
【0012】
本発明は以上のような従来の技術における問題点に鑑みて完成されたものであり、その目的は、空洞共振の発生、および空洞内の電磁波伝播を確実に抑えると同時に、高周波伝送路を伝送する高周波信号の減衰を抑えることができ、その結果、搭載される高周波回路部品の動作の安定化を図ることができる小型の高周波回路用パッケージを提供することにある。
【0013】
【課題を解決するための手段】
本発明の高周波回路用パッケージは、上面に高周波回路部品を搭載する搭載部を有するとともに、該搭載部の近傍から下面の外周部にかけて高周波信号を伝送する高周波伝送路が形成された基体と、該基体の前記上面に前記搭載部を覆うように取り付けられる電磁波吸収体から成る蓋体とを具備しており、前記基体は、前記蓋体との接合部と前記高周波伝送路との間に導体層を備えていることを特徴とする。
【0014】
本発明の高周波回路用パッケージによれば、上面に高周波回路部品を搭載する搭載部を有するとともに、この搭載部の近傍から下面の外周部にかけて高周波信号を伝送する高周波伝送路が形成された基体と、この基体の上面に搭載部を覆うように取り付けられる電磁波吸収体から成る蓋体とを具備しており、基体は、蓋体との接合部と高周波伝送路との間に導体層を備えていることから、蓋体が電波吸収体から成ることにより空洞共振の発生、および空洞内の電磁波伝播を抑制すると同時に、基体に形成された高周波伝送路と蓋体とが最も近接する基体と蓋体との接合部と、高周波伝送路との間に形成された導体層により、高周波伝送路を伝送する高周波信号が蓋体に侵入するのを有効に防ぐことができる。その結果、高周波伝送路に伝送する高周波信号が電波吸収体から成る蓋体によって減衰することを有効に抑制することができる。
【0015】
本発明の高周波回路用パッケージにおいて、好ましくは、上記構成において、前記導体層は、その前記搭載部側の端が前記蓋体の前記接合部よりも前記搭載部側に位置していることを特徴とする。
【0016】
本発明の高周波回路用パッケージによれば、導体層の搭載部側の端が蓋体の接合部よりも搭載部側に位置していることから、高周波伝送路を伝送する高周波信号が導体層の端部を回り込んで蓋体に侵入するのを有効に抑制することができ、高周波信号の伝送効率をより向上させることができる。
【0017】
本発明の高周波回路用パッケージにおいて、好ましくは、上記構成において、前記導体層は接地導体層であることを特徴とする。
【0018】
本発明の高周波回路用パッケージによれば、導体層を接地導体層としたことから、高周波伝送路の周囲の接地電位を安定させることにより、安定した高周波信号の伝送を実現させることができ、その結果、さらに高周波回路部品の動作の安定化を図ることができる。
【0019】
【発明の実施の形態】
以下、本発明の高周波回路用パッケージを図面を参照しつつ説明する。
【0020】
図1は本発明の高周波回路用パッケージの実施の形態の一例を示す断面図であり、図2は図1のX−X線における断面図である。これらの図において、14は高周波回路部品としての高周波半導体素子、11は高周波伝送路、12はパッケージベースである基体、13は基体12側に凹部を有する蓋体であり、上面に高周波半導体素子14の搭載部を有するとともにその近傍から下面にかけて高周波伝送路11が形成された基体12と、基体12の上面に搭載部を覆うように取り付けられる蓋体13とにより高周波回路用パッケージ10が構成される。
【0021】
そして、搭載部に高周波半導体素子14を搭載するとともに、高周波半導体素子14の電極と高周波伝送路11とをボンディングワイヤ15等で電気的に接続した後、基体12と蓋体13とを封止材によって接合し、基体12の搭載部に搭載された高周波半導体素子14を内部に封止することにより、高周波回路用パッケージ10を用いた高周波回路装置となる。
【0022】
本発明の高周波回路用パッケージ10においては、図1に示すように、蓋体13は電磁波吸収体から成り、かつ基体12と蓋体13との接合部と高周波伝送路11との間に導体層19を備えたことが重要である。
【0023】
このような構成により、蓋体13が電波吸収体から成ることにより空洞共振の発生、および空洞内の電磁波伝播を抑制すると同時に、高周波伝送路11と蓋体13とが最も近接する基体12と蓋体13との接合部と、高周波伝送路11との間に形成された導体層19により、高周波伝送路11を伝送する高周波信号が蓋体13に侵入するのを防ぐことができ、高周波伝送路11により伝送される高周波信号が、電波吸収体から成る蓋体13によって吸収されて減衰することを抑制することができる。その結果、基体12の搭載部に搭載される高周波半導体素子14等の高周波回路部品の動作の安定化を図ることができる。
【0024】
本発明の高周波回路用パッケージ10において、高周波伝送路11により伝送される高周波信号の周波数範囲の上限については特に限定するものではないが、昨今の材料技術および昨今の要求に応えるマイクロ波,ミリ波無線通信用としての用途を考慮した場合、90GHz以下が実用的である。その場合に上記本発明の効果が90GHzまでの広帯域にわたって得られるものとなる。
【0025】
ここで、パッケージベースとなる基体12の材料としては、アルミナ(Al2O3)質セラミックス,ムライト(3Al2O3・2SiO2)質セラミックス等のセラミックス材料やガラスセラミックス等の無機系材料、四ふっ化エチレン樹脂(ポリテトラフルオロエチレン;PTFE),四ふっ化エチレン−エチレン共重合樹脂(テトラフルオロエチレン−エチレン共重合樹脂;ETFE),四ふっ化エチレン−パーフルオロアルコキシエチレン共重合樹脂(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂;PFA)等のフッ素樹脂,ガラスエポキシ樹脂,ポリフェニレンエーテル樹脂,液晶ポリエステル,ポリイミド等の樹脂系材料等が用いられる。また、基体12の形状や寸法(厚み,幅,長さ)は、使用される高周波信号の周波数や特性インピーダンス等に応じて設定される。
【0026】
高周波伝送路11および導体層19は、高周波信号の伝送用として適した金属材料の導体から成り、例えばCu,Mo−Mn,W,Cr−Cu等の金属やこれらの金属にNiメッキおよびAuメッキを被着したもの、Ta2N上にNi−Cr合金層およびAuメッキ層を被着させたもの、Ti層上にPt層およびAuメッキ層を被着させたもの、Ni−Cr上にPt層およびAuメッキ層を被着させたもの等から成り、厚膜印刷法あるいは各種の薄膜形成法やメッキ処理法等により形成される。その厚みや幅も伝送される高周波信号の周波数や特性インピーダンス等に応じて設定される。
【0027】
基体12の作製にあたっては、例えばガラスセラミックスから成る場合であれば、まずガラスセラミックスのグリーンシートを準備し、これに所定の打ち抜き加工やスクリーン印刷法によりCuやAg等の導体ペーストを塗布する。次に約1000℃で焼成を行ない、最後に各導体層上にNiメッキおよびAuメッキを施す。
【0028】
また、蓋体13は電磁波吸収体から成り、これのような電磁波吸収体としては、電磁波を吸収する物質であれば基本的に何でも良い。例えば、樹脂,ゴム,セラミックス等の絶縁体中に磁性体粒子,カーボン粒子が分散含有された構造のもの、あるいはフェライト焼結体,体積固有抵抗率が1×10−1〜1×105Ωm程度の導電性セラミックス,導電性樹脂等を、この高周波回路用パッケージ10が使用されるデバイスの形態,用途や電磁波吸収体の電磁波吸収特性等に応じて適宜選定できる。
【0029】
蓋体13の電磁波吸収体に含まれる磁性体粒子としては、例えば、Ni−Zn系フェライト,Ni−Zn−Cu系フェライト,Mn−Zn系フェライト,Cu−Zn系フェライト,Ba系フェライト,Co系フェライト,カーボニル鉄,パーマロイ,パーメンジュール,フェロシリコン,センダスト,アモルファス合金,電磁ステンレス鋼,窒化鉄、およびFe,Co,Niやこれらの合金等の軟磁性金属等が挙げられる。また、カーボン粒子としては、例えば、カーボンファイバー,カーボンナノチューブ,カーボンマイクロコイル,黒鉛,カーボンブラック,活性炭,フラーレン,ガラス状カーボン等を使用できる。また、磁性体粒子およびカーボン粒子の形状は、球状,塊状,扁平状,繊維状,鱗片状,コイル状,四面体,六面体等適宜使用できる。
【0030】
また、これらの粒子を分散含有させる絶縁体としては、例えば、アルミナ質セラミックス,ムライト質セラミックス,ホウ珪酸ガラス,コージライト,ステアタイト,フォルステライト等の無機化合物、あるいはエポキシ系樹脂,フェノール系樹脂,PTFE樹脂,ポリイミド,ポリアミド,ポリエーテルエーテルケトン(PEEK),塩素化ポリエチレン,ウレタン,クロロプレンゴム,ナイロン,ポリエチレン,光硬化樹脂等の樹脂があり、これらを単独で、またはこれらのうち2種類以上を混合して使用することができる。
【0031】
また、樹脂,ゴム,セラミックス等の絶縁体中に磁性体粒子が分散含有された構造のものは、磁性体粒子の含有率が10質量%以上99質量%以下、より好適には30質量%以上97質量%以下とすることが好ましい。磁性体粒子の含有率が10質量%未満になると電磁波吸収特性が低下してしまい、逆に99質量%を超えると成形体としたときの強度が著しく低下してしまうため、本発明の高周波回路用パッケージ10の蓋体13としては好ましくないものとなる。
【0032】
また、蓋体13の製造方法は、粉末加圧成形,インジェクション成形,熱ロール成形,ドクターブレード成形,鋳込み成形,光造形等の公知の製法を採用することができる。
【0033】
なお、基体12は、高周波半導体素子14から発生する熱を良好に放熱させるために、図1に示すように中央部に貫通穴が設けられるとともに、この貫通穴を塞ぐように下面に放熱体(ヒートシンク)18が接合されてもよい。これにより、ヒートシンク18上に高周波半導体素子14を搭載することにより、高周波半導体素子14から発生した熱を効率よく高周波回路用パッケージ10の外部へ放熱することができる。
【0034】
また、本発明の高周波回路用パッケージ10において、好ましくは、上記構成において、導体層19は、その搭載部側の端が蓋体13の接合部よりも、即ち、導体層19の搭載部側の端が蓋体13の下面の搭載部側の辺よりも搭載部側に位置しているのがよい。これにより、高周波伝送路11を伝送する高周波信号が導体層19の端部を回り込んで蓋体13に侵入するのを有効に抑制することができ、高周波信号の伝送効率をより向上させることができる。
【0035】
このような導体層19の搭載部側の端と蓋体13の下面の搭載部側の辺との距離は、50μm以上であるのがよい。これにより、高周波伝送路11を伝送する高周波信号が導体層19の端部を回り込んで蓋体13に侵入するのを良好に抑制できる。この距離が50μm未満であると、高周波伝送路11を伝送する高周波信号が導体層19の端部を回りこんで蓋体13に侵入しやすくなる。
【0036】
また、導体層19は、基体12の上面にある場合、基体12の高さ方向における高周波伝送路11との距離Wが基体12の横方向における高周波伝送路11との距離Lよりも大きくなっているのがよい。これにより、高周波伝送路11のインピーダンスをより整合させることができる。即ち、基体12の高さ方向においては、高周波伝送路11と導体層19との間は誘電体であるのに対し、基体12の上面においては、高周波伝送路11と導体層19との間は空気に接しているため、基体12の上面においては高周波伝送路11と導体層19との間の誘電率が低くなって容量結合が小さくなるので距離LをWよりも小さくすることでインピーダンス整合を良好にすることができる。
【0037】
さらに、導体層19は、基体12の上面にある場合、導体層19の搭載部側の端が蓋体13の接合部よりも搭載部側に位置しているとともに、基体12の高さ方向における高周波伝送路11との距離Wが基体12の横方向における高周波伝送路11との距離Lよりも大きくなっているのがよい。これにより、W>Lとしてインピーダンス整合を良好にできると同時に、蓋体13を高周波伝送路11から遠ざけることにより蓋体13による高周波伝送路11を伝送する高周波信号の減衰を有効に抑制することができ、高周波信号の伝送性をより向上させることができる。
【0038】
また、本発明の高周波回路用パッケージ10においては、導体層19は、接地導体層であることが好ましい。導体層19が接地導体層であることにより、高周波伝送路11の周囲の接地電位を安定させることにより、安定した高周波信号の伝送を実現させることができ、その結果、基体12の搭載部に搭載される高周波半導体素子14等の高周波回路部品の動作のより一層の安定化を図ることができる。
【0039】
【実施例】
本発明の高周波回路用パッケージの実施例を以下に説明する。
【0040】
比誘電率が6のガラスセラミックスから成り、厚みが0.4mmの基体12の一主面に、高周波伝送路11としてCuメタライズ上にNiめっき層およびAuめっき層を被着させて成る導体を形成し、高周波半導体素子14に代えて高周波伝送路を形成した高周波回路基板をヒートシンク18上にAu−Snろう材を用いて実装した後、ボンディングワイヤ15にて高周波伝送路11に電気的に接続し、導体層19として蓋体13が搭載される領域にCuメタライズ上にNiめっき層およびAuめっき層を被着させて成る導体を形成し、導体層19の上に、導体層19の搭載部側の辺と蓋体13の下面の搭載部側の辺とが一致するように電磁波吸収体から成る蓋体13をガラス封止材により接合して、高周波回路用パッケージ10を作製した。この本発明の高周波回路用パッケージ10を試料Aとした。
【0041】
一方、比較例として、図3に示すように、試料Aと同様にして、高周波回路用パッケージ30を作製した。ただし、導体層19は形成していない。この比較例の高周波回路用パッケージ30を試料Bとした。
【0042】
なお、蓋体13は主成分がFe2O3のフェライト焼結体から成り、図1に示すように凹部を有するものであり、その天井部の肉厚は1mmとした。
【0043】
これら、本発明および比較例の高周波回路用パッケージである試料A、Bを、ガラスクロスにフッ素樹脂を含浸させて形成した外部回路基板16上に形成した線路導体17に半田を介して電気的に接続し、ウェハープローブを用いてネットワークアナライザに接続し、0.1GHz〜40.1GHzの周波数範囲において、高周波信号に対する伝送損失(S21)の測定を行なった。その測定結果を図4に示す。また、特性曲線のうち実線は試料Aの、破線は試料Bの伝送損失の周波数特性をそれぞれ示している。
【0044】
図4に示す結果より、本発明の実施例である試料Aにおいては、周波数40GHz迄、伝送損失が−1.5dB以上の良好な周波数特性を実現していることが分かる。これに対し、比較例の試料Bにおいては、10GHz付近以上の周波数で伝送損失が増大しており、その差は0.1d以上となっているが、本発明の実施例である試料Aにおいては、図示した周波数範囲においては良好な特性が得られた。
【0045】
なお、本発明は以上の実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更を加えることは何ら差し支えない。例えば、上記の実施の形態の例では、導体層19は蓋体13が搭載される領域だけに形成したが、高周波伝送路11の周囲にも形成してもよい。また、導体層19は基体12の上面ではなく内部に形成されていてもよく、上面と内部の両方に形成されていてもよい。
【0046】
【発明の効果】
本発明の高周波回路用パッケージによれば、上面に高周波回路部品を搭載する搭載部を有するとともに、この搭載部の近傍から下面の外周部にかけて高周波信号を伝送する高周波伝送路が形成された基体と、この基体の上面に搭載部を覆うように取り付けられる電磁波吸収体から成る蓋体とを具備しており、基体は、蓋体との接合部と高周波伝送路との間に導体層を備えていることから、蓋体が電波吸収体から成ることにより空洞共振の発生、および空洞内の電磁波伝播を抑制すると同時に、基体に形成された高周波伝送路と蓋体とが最も近接する基体と蓋体との接合部と、高周波伝送路との間に形成された導体層により、高周波伝送路を伝送する高周波信号が蓋体に侵入するのを有効に防ぐことができる。その結果、高周波伝送路に伝送する高周波信号が電波吸収体から成る蓋体によって減衰することを有効に抑制することができる。
【0047】
本発明の高周波回路用パッケージによれば、導体層の搭載部側の端が蓋体の接合部よりも搭載部側に位置していることから、高周波伝送路を伝送する高周波信号が導体層の端部を回り込んで蓋体に侵入するのを有効に抑制することができ、高周波信号の伝送効率をより向上させることができる。
【0048】
本発明の高周波回路用パッケージによれば、導体層を接地導体層としたことから、高周波伝送路の周囲の接地電位を安定させることにより、安定した高周波信号の伝送を実現させることができ、その結果、さらに高周波回路部品の動作の安定化を図ることができる。
【図面の簡単な説明】
【図1】本発明の高周波回路用パッケージの実施の形態の一例を示す断面図である。
【図2】図1の高周波回路用パッケージのX−X線における断面図である。
【図3】従来の高周波回路用パッケージの断面図である。
【図4】本発明の実施例および比較例の高周波回路用パッケージについて高周波信号の伝送損失の周波数特性を示すグラフである。
【符号の説明】
10・・・高周波回路用パッケージ
11・・・高周波伝送路
12・・・基体
13・・・蓋体
14・・・高周波半導体素子(高周波回路部品)
15・・・ボンディングワイヤ
16・・・外部回路基板
17・・・線路導体
18・・・ヒートシンク
19・・・導体層
Claims (3)
- 上面に高周波回路部品を搭載する搭載部を有するとともに、該搭載部の近傍から下面の外周部にかけて高周波信号を伝送する高周波伝送路が形成された基体と、該基体の前記上面に前記搭載部を覆うように取り付けられる電磁波吸収体から成る蓋体とを具備しており、前記基体は、前記蓋体との接合部と前記高周波伝送路との間に導体層を備えていることを特徴とする高周波回路用パッケージ。
- 前記導体層は、その前記搭載部側の端が前記蓋体の前記接合部よりも前記搭載部側に位置していることを特徴とする請求項1記載の高周波回路用パッケージ。
- 前記導体層は、接地導体層であることを特徴とする請求項1または請求項2記載の高周波回路用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003151710A JP2004356352A (ja) | 2003-05-28 | 2003-05-28 | 高周波回路用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003151710A JP2004356352A (ja) | 2003-05-28 | 2003-05-28 | 高周波回路用パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004356352A true JP2004356352A (ja) | 2004-12-16 |
Family
ID=34047119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003151710A Pending JP2004356352A (ja) | 2003-05-28 | 2003-05-28 | 高周波回路用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004356352A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007180995A (ja) * | 2005-12-28 | 2007-07-12 | Kyocera Kinseki Corp | 圧電振動子 |
JP2014175319A (ja) * | 2013-03-05 | 2014-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 高周波半導体モジュール |
JP2016201576A (ja) * | 2016-09-05 | 2016-12-01 | 日本電信電話株式会社 | 高周波半導体モジュール |
KR20180098547A (ko) * | 2015-12-25 | 2018-09-04 | 니폰 제온 가부시키가이샤 | 전자파 흡수 재료 및 전자파 흡수체 |
WO2021085508A1 (ja) * | 2019-10-31 | 2021-05-06 | 関西ペイント株式会社 | ミリ波吸収性を有する構造体 |
-
2003
- 2003-05-28 JP JP2003151710A patent/JP2004356352A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007180995A (ja) * | 2005-12-28 | 2007-07-12 | Kyocera Kinseki Corp | 圧電振動子 |
JP2014175319A (ja) * | 2013-03-05 | 2014-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 高周波半導体モジュール |
KR20180098547A (ko) * | 2015-12-25 | 2018-09-04 | 니폰 제온 가부시키가이샤 | 전자파 흡수 재료 및 전자파 흡수체 |
JPWO2017110096A1 (ja) * | 2015-12-25 | 2018-10-11 | 日本ゼオン株式会社 | 電磁波吸収材料及び電磁波吸収体 |
US11235560B2 (en) | 2015-12-25 | 2022-02-01 | Zeon Corporation | Electromagnetic wave absorption material and electromagnetic wave absorber |
KR102575899B1 (ko) * | 2015-12-25 | 2023-09-06 | 니폰 제온 가부시키가이샤 | 전자파 흡수 재료 및 전자파 흡수체 |
JP2016201576A (ja) * | 2016-09-05 | 2016-12-01 | 日本電信電話株式会社 | 高周波半導体モジュール |
WO2021085508A1 (ja) * | 2019-10-31 | 2021-05-06 | 関西ペイント株式会社 | ミリ波吸収性を有する構造体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009081833A (ja) | 無線通信装置 | |
JP2004356352A (ja) | 高周波回路用パッケージ | |
JPH10303333A (ja) | 高周波用パッケージ | |
JP3217677B2 (ja) | 高周波用半導体装置 | |
JP2004253513A (ja) | 高周波回路用パッケージ | |
JP4610134B2 (ja) | 高周波回路用パッケージ | |
JPH1074863A (ja) | 高周波用半導体装置の実装構造 | |
JP2006279199A (ja) | 高周波線路−導波管変換器 | |
JP5766081B2 (ja) | 電子部品収納用パッケージおよびそれを用いた電子装置 | |
JP2004031598A (ja) | 高周波回路用パッケージ及びその製造方法 | |
JP2004214584A (ja) | 高周波用パッケージ | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JP2002190541A (ja) | 高周波回路用パッケージ | |
JP4105998B2 (ja) | 高周波回路用パッケージ蓋体とその製造方法、およびこれを用いた高周波回路パッケージ | |
JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
JP4363717B2 (ja) | 高周波半導体装置 | |
JP2000183230A (ja) | 高周波回路用パッケージの実装構造 | |
JP4005858B2 (ja) | 高周波回路部品搭載用基板、高周波半導体パッケージ、およびそれらの実装構造 | |
JP3735569B2 (ja) | 高周波回路用パッケージ蓋体及びこれを用いた高周波回路用パッケージ | |
JP2004146756A (ja) | 高周波回路部品収納用パッケージ | |
JP4663351B2 (ja) | 電子装置 | |
JP4401886B2 (ja) | 高周波用パッケージ | |
JP3441975B2 (ja) | 高周波パッケージ | |
JPH11163185A (ja) | 高周波半導体素子用パッケージ | |
JP2004311568A (ja) | 高周波パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |