JP3441975B2 - 高周波パッケージ - Google Patents
高周波パッケージInfo
- Publication number
- JP3441975B2 JP3441975B2 JP21496098A JP21496098A JP3441975B2 JP 3441975 B2 JP3441975 B2 JP 3441975B2 JP 21496098 A JP21496098 A JP 21496098A JP 21496098 A JP21496098 A JP 21496098A JP 3441975 B2 JP3441975 B2 JP 3441975B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- wall
- substrate
- line
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Waveguide Connection Structure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を囲っ
て保護するためのパッケージに関し、特にマイクロ波帯
〜ミリ波帯の高い周波数帯で使用されるパッケージに関
する。
て保護するためのパッケージに関し、特にマイクロ波帯
〜ミリ波帯の高い周波数帯で使用されるパッケージに関
する。
【０００２】
【従来の技術】一般的な高周波パッケージの構造の一例
を図５に示す。図に於いて、３は誘電体材料から成る絶
縁基板、４は同じく誘電体材料から成る絶縁壁であり、
これら絶縁部材はキャビティを構成する。５は絶縁壁４
を貫通して高周波（ＲＦ）電気信号をキャビティ外部か
ら内部へ伝えるための金属配線（以下ＲＦ入力線と呼
ぶ）であり、６は絶縁壁４を貫通して高周波（ＲＦ）電
気信号をキャビティ内部から外部へ伝えるための金属配
線（以下ＲＦ出力線と呼ぶ）であり、７は絶縁壁４を貫
通して直流（ＤＣ）電力をキャビティ外部から内部へ伝
えるための金属配線（以下ＤＣ給電線と呼ぶ）である。
１は半導体素子であり、キャビティの内部に実装され、
ボンディング・ワイヤ２などによって、ＲＦ入力線５、
ＲＦ出力線６、およびＤＣ給電線７と、電気的に接続さ
れる。キャビティは、半導体素子１を実装した後に、金
属板材などを用いて気密封止される。以上により、半導
体素子１は安全に保護された状態で、ＲＦ電気信号とＤ
Ｃ電力を得て動作することができる。
を図５に示す。図に於いて、３は誘電体材料から成る絶
縁基板、４は同じく誘電体材料から成る絶縁壁であり、
これら絶縁部材はキャビティを構成する。５は絶縁壁４
を貫通して高周波（ＲＦ）電気信号をキャビティ外部か
ら内部へ伝えるための金属配線（以下ＲＦ入力線と呼
ぶ）であり、６は絶縁壁４を貫通して高周波（ＲＦ）電
気信号をキャビティ内部から外部へ伝えるための金属配
線（以下ＲＦ出力線と呼ぶ）であり、７は絶縁壁４を貫
通して直流（ＤＣ）電力をキャビティ外部から内部へ伝
えるための金属配線（以下ＤＣ給電線と呼ぶ）である。
１は半導体素子であり、キャビティの内部に実装され、
ボンディング・ワイヤ２などによって、ＲＦ入力線５、
ＲＦ出力線６、およびＤＣ給電線７と、電気的に接続さ
れる。キャビティは、半導体素子１を実装した後に、金
属板材などを用いて気密封止される。以上により、半導
体素子１は安全に保護された状態で、ＲＦ電気信号とＤ
Ｃ電力を得て動作することができる。
【０００３】このようなパッケージに於いて、内部の半
導体素子１の動作周波数が高くなるにつれて、しばしば
次のような問題が起こることが知られている。
導体素子１の動作周波数が高くなるにつれて、しばしば
次のような問題が起こることが知られている。
【０００４】即ち、本来はＲＦ入力線５とＲＦ出力線６
の上にしか流れてはならない高周波電気信号が、ＤＣ給
電線７に漏れ出してしまう。この漏れ出た高周波電気信
号が、図６に示すように、パッケージの外で閉ループを
形成し、その結果、半導体素子１が発振などの不安定動
作を起こす。
の上にしか流れてはならない高周波電気信号が、ＤＣ給
電線７に漏れ出してしまう。この漏れ出た高周波電気信
号が、図６に示すように、パッケージの外で閉ループを
形成し、その結果、半導体素子１が発振などの不安定動
作を起こす。
【０００５】上記のような問題を回避するために、従来
は、ＤＣ給電線にＲＦ阻止フィルタを付加する方法が取
られている。ＲＦ阻止フィルタは、半導体素子１の内部
のＤＣ給電回路に設けられるのが普通であるが、更なる
動作安定化を目的として、パッケージ上のＤＣ給電線７
の上にも設けられることがある。
は、ＤＣ給電線にＲＦ阻止フィルタを付加する方法が取
られている。ＲＦ阻止フィルタは、半導体素子１の内部
のＤＣ給電回路に設けられるのが普通であるが、更なる
動作安定化を目的として、パッケージ上のＤＣ給電線７
の上にも設けられることがある。
【０００６】パッケージ上のＤＣ給電線７の上にＲＦ阻
止フィルタを設けた例が、例えば、特開昭６０―２２５
４４９号公報、特開平４―１６２５５７号公報などに開
示されている。特開昭６０―２２５４４９号公報に於い
ては、パッケージ上に印刷などの手段で形成された金属
配線パターンのみによってスパイラル・インダクタを形
成し、これを高域阻止フィルタとして用いている。特開
平４―１６２５５７号公報に於いては、パッケージにフ
ェライトコアを付加することによって、高域阻止フィル
タを実現している。
止フィルタを設けた例が、例えば、特開昭６０―２２５
４４９号公報、特開平４―１６２５５７号公報などに開
示されている。特開昭６０―２２５４４９号公報に於い
ては、パッケージ上に印刷などの手段で形成された金属
配線パターンのみによってスパイラル・インダクタを形
成し、これを高域阻止フィルタとして用いている。特開
平４―１６２５５７号公報に於いては、パッケージにフ
ェライトコアを付加することによって、高域阻止フィル
タを実現している。
【０００７】
【発明が解決しようとする課題】しかしながら、前述の
特開昭６０―２２５４４９号公報のような、金属配線で
スパイラル・インダクタを形成する方法では、パッケー
ジのサイズが大型化してしまうという問題がある。ま
た、スパイラル・インダクタは、波長が非常に短いマイ
クロ波帯〜ミリ波帯に於いては、もはやインダクタとし
て正常に機能しなくなるという問題もある。
特開昭６０―２２５４４９号公報のような、金属配線で
スパイラル・インダクタを形成する方法では、パッケー
ジのサイズが大型化してしまうという問題がある。ま
た、スパイラル・インダクタは、波長が非常に短いマイ
クロ波帯〜ミリ波帯に於いては、もはやインダクタとし
て正常に機能しなくなるという問題もある。
【０００８】また、特開平４―１６２５５７号公報のよ
うな、フェライトコアなどを付加する方法では、やはり
パッケージのサイズが大型化し、コストも上昇してしま
う問題がある。パッケージ製造の工程数も増えてしま
う。
うな、フェライトコアなどを付加する方法では、やはり
パッケージのサイズが大型化し、コストも上昇してしま
う問題がある。パッケージ製造の工程数も増えてしま
う。
【０００９】本発明は上記問題点を解決するために成さ
れたものであり、その目的は、サイズやコストを上昇さ
せることなく、パッケージのＤＣ給電線にＲＦ阻止フィ
ルタを組み込むことである。それによって、パッケージ
内部の半導体素子の動作を安定化させることを目的とし
ている。またその際には、ＲＦ阻止フィルタとして、と
くにマイクロ波帯〜ミリ波帯の高い周波数帯に適したフ
ィルタ構造を用いて実現することを目的とする。
れたものであり、その目的は、サイズやコストを上昇さ
せることなく、パッケージのＤＣ給電線にＲＦ阻止フィ
ルタを組み込むことである。それによって、パッケージ
内部の半導体素子の動作を安定化させることを目的とし
ている。またその際には、ＲＦ阻止フィルタとして、と
くにマイクロ波帯〜ミリ波帯の高い周波数帯に適したフ
ィルタ構造を用いて実現することを目的とする。
【００１０】
【課題を解決するための手段】本発明の高周波パッケー
ジは、基板、壁、および蓋より成るキャビティ内部に半
導体素子を搭載し保護するパッケージにおいて、前記半
導体素子にＤＣ電力を供給するための配線が基板または
壁を貫通する部分に、キャパシタンス成分Ｃ、およびイ
ンダクタンス成分Ｌを並列に形成したことを特徴とす
る。
ジは、基板、壁、および蓋より成るキャビティ内部に半
導体素子を搭載し保護するパッケージにおいて、前記半
導体素子にＤＣ電力を供給するための配線が基板または
壁を貫通する部分に、キャパシタンス成分Ｃ、およびイ
ンダクタンス成分Ｌを並列に形成したことを特徴とす
る。
【００１１】また本発明の高周波パッケージは、基板あ
るいは壁が誘電体材料から成り、基板または壁を挟んで
キャビティ外側とキャビティ内側に互いに対向する金属
平面電極を設けることによってキャパシタンスＣ成分を
構成し、また前記配線が基板または壁を貫通する部分に
於ける配線を細くすることによってインダクタンス成分
Ｌを構成したことを特徴とする。
るいは壁が誘電体材料から成り、基板または壁を挟んで
キャビティ外側とキャビティ内側に互いに対向する金属
平面電極を設けることによってキャパシタンスＣ成分を
構成し、また前記配線が基板または壁を貫通する部分に
於ける配線を細くすることによってインダクタンス成分
Ｌを構成したことを特徴とする。
【００１２】また本発明の高周波パッケージは、前記半
導体素子にＤＣ電力を供給するための配線がピンによっ
て形成され、前記基板を貫通する部分が同軸構造である
ことを特徴とする。
導体素子にＤＣ電力を供給するための配線がピンによっ
て形成され、前記基板を貫通する部分が同軸構造である
ことを特徴とする。
【００１３】さらに本発明の高周波パッケージは、前記
キャパシタンス成分Ｃと前記インダクタンス成分Ｌの並
列共振から成る帯域阻止フィルタ効果の阻止周波数帯
を、前記半導体素子の動作が不安定になる周波数帯に合
わせたことを特徴とする。
キャパシタンス成分Ｃと前記インダクタンス成分Ｌの並
列共振から成る帯域阻止フィルタ効果の阻止周波数帯
を、前記半導体素子の動作が不安定になる周波数帯に合
わせたことを特徴とする。
【００１４】キャパシタンス成分Ｃとインダクタンス成
分Ｌの並列共振から成る帯域阻止フィルタ効果の阻止周
波数帯を、前記半導体素子の動作が不安定になる周波数
帯に合わせることによって、半導体素子の発振などの不
安定動作を抑圧できる。
分Ｌの並列共振から成る帯域阻止フィルタ効果の阻止周
波数帯を、前記半導体素子の動作が不安定になる周波数
帯に合わせることによって、半導体素子の発振などの不
安定動作を抑圧できる。
【００１５】キャパシタンス成分Ｃとしては、パッケー
ジを構成する誘電体壁をＤＣ給電線が貫通する部分に於
いて、その誘電体壁を挟んでキャビティの内側と外側に
互いに対向する金属平面電極を設けることで、キャパシ
タンス成分Ｃを実現でき、また、インダクタンス成分Ｌ
としては、パッケージを構成する誘電体基板または壁を
ＤＣ給電線が貫通する部分の金属配線を細くして高イン
ピーダンスにすることによって、高周波帯に於いてイン
ダクタンス成分Ｌを実現できる。
ジを構成する誘電体壁をＤＣ給電線が貫通する部分に於
いて、その誘電体壁を挟んでキャビティの内側と外側に
互いに対向する金属平面電極を設けることで、キャパシ
タンス成分Ｃを実現でき、また、インダクタンス成分Ｌ
としては、パッケージを構成する誘電体基板または壁を
ＤＣ給電線が貫通する部分の金属配線を細くして高イン
ピーダンスにすることによって、高周波帯に於いてイン
ダクタンス成分Ｌを実現できる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を用いて具体的に説明する。
面を用いて具体的に説明する。
【００１７】（実施の形態１）図１は、本発明の第１の
実施の形態である。図１（ａ）はパッケージ全体の俯瞰
図であり、図１（ｂ）はＤＣ給電線が誘電体壁４を貫通
する部分の拡大図である。図に於いて、８は、誘電体壁
４を挟んで両面に形成された、互いに対向する金属平面
電極である。図から明らかなように、８は、キャパシタ
ンス成分Ｃを形成する。また、９は、ＤＣ給電線が誘電
体壁４を貫通する部分に於いて、配線パターンを細くし
た部分である。配線パターンが細くなったことにより、
この部分の線路は、高インピーダンスになる。このよう
な高インピーダンス線路は、本発明が狙いとするマイク
ロ波帯〜ミリ波帯では、インダクタンスＬと同等の電気
的効果が得られる。
実施の形態である。図１（ａ）はパッケージ全体の俯瞰
図であり、図１（ｂ）はＤＣ給電線が誘電体壁４を貫通
する部分の拡大図である。図に於いて、８は、誘電体壁
４を挟んで両面に形成された、互いに対向する金属平面
電極である。図から明らかなように、８は、キャパシタ
ンス成分Ｃを形成する。また、９は、ＤＣ給電線が誘電
体壁４を貫通する部分に於いて、配線パターンを細くし
た部分である。配線パターンが細くなったことにより、
この部分の線路は、高インピーダンスになる。このよう
な高インピーダンス線路は、本発明が狙いとするマイク
ロ波帯〜ミリ波帯では、インダクタンスＬと同等の電気
的効果が得られる。
【００１８】以上のように形成されたキャパシタンスＣ
とインダクタンスＬは、図３の等価回路に示すように、
ＬＣ並列共振回路を形成している。そのため、下記式１
で計算される周波数の近傍に於いて、高周波信号を阻止
するフィルタとして働く。
とインダクタンスＬは、図３の等価回路に示すように、
ＬＣ並列共振回路を形成している。そのため、下記式１
で計算される周波数の近傍に於いて、高周波信号を阻止
するフィルタとして働く。
【００１９】
【数１】
【００２０】図４は、図１の実施例におけるＲＦ阻止フ
ィルタの性能を表すグラフの一例である。グラフにおい
て横軸は周波数、縦軸はＳ２１パラメータのｄＢ表示で
ある。２０ＧＨｚ付近の周波数において、約２ｄＢの減
衰特性が確認できる。この時の設計は、図１（ｂ）にお
いて、誘電体材料は比誘電率１０弱のセラミック材、
Ａ、Ｂは金属平面電極８の寸法を表しそれぞれ、１．８
ｍｍ、０．７ｍｍ、Ｃは誘電体壁４の厚さで、０．４ｍ
ｍ、Ｄは誘電体基板３の厚さで０．３ｍｍ、インダクタ
ンスＬを作るための高インピーダンス線路部分の線幅は
８０μｍであった。
ィルタの性能を表すグラフの一例である。グラフにおい
て横軸は周波数、縦軸はＳ２１パラメータのｄＢ表示で
ある。２０ＧＨｚ付近の周波数において、約２ｄＢの減
衰特性が確認できる。この時の設計は、図１（ｂ）にお
いて、誘電体材料は比誘電率１０弱のセラミック材、
Ａ、Ｂは金属平面電極８の寸法を表しそれぞれ、１．８
ｍｍ、０．７ｍｍ、Ｃは誘電体壁４の厚さで、０．４ｍ
ｍ、Ｄは誘電体基板３の厚さで０．３ｍｍ、インダクタ
ンスＬを作るための高インピーダンス線路部分の線幅は
８０μｍであった。
【００２１】（実施の形態２）図２は、本発明の第２の
実施の形態である。図２（ａ）はパッケージ全体の俯瞰
図であり、図２（ｂ）はＤＣ給電線が誘電体基板３を貫
通する部分の拡大図である。この実施例では、ＤＣ給電
線は、パッケージの下部にピン１０によって形成されて
いる。ＤＣ給電線は、パッケージ下面の誘電体基板３を
貫通する部分に於いて、スルーホール１１による同軸構
造を通して、パッケージのキャビティ内部へ導通してい
る。本実施例では、スルーホール１１を細くすることで
インダクタンスＬを形成し、またスルーホール１１のパ
ッド１２を広くすることでキャパシタンスＣを形成して
いる。等価回路は、図１の実施の形態１と同じく、図３
のようになる。
実施の形態である。図２（ａ）はパッケージ全体の俯瞰
図であり、図２（ｂ）はＤＣ給電線が誘電体基板３を貫
通する部分の拡大図である。この実施例では、ＤＣ給電
線は、パッケージの下部にピン１０によって形成されて
いる。ＤＣ給電線は、パッケージ下面の誘電体基板３を
貫通する部分に於いて、スルーホール１１による同軸構
造を通して、パッケージのキャビティ内部へ導通してい
る。本実施例では、スルーホール１１を細くすることで
インダクタンスＬを形成し、またスルーホール１１のパ
ッド１２を広くすることでキャパシタンスＣを形成して
いる。等価回路は、図１の実施の形態１と同じく、図３
のようになる。
【００２２】
【発明の効果】本発明によれば、サイズやコストを上昇
することなく、パッケージのＤＣ給電線にＲＦ阻止フィ
ルタを組み込むことができる。また、ＲＦ阻止フィルタ
の構成としては、マイクロ波帯〜ミリ波帯の高い周波数
帯に適した構成になっている。その結果、パケージ内部
に実装された半導体素子の発振などの不安定性を抑制す
ることができる。
することなく、パッケージのＤＣ給電線にＲＦ阻止フィ
ルタを組み込むことができる。また、ＲＦ阻止フィルタ
の構成としては、マイクロ波帯〜ミリ波帯の高い周波数
帯に適した構成になっている。その結果、パケージ内部
に実装された半導体素子の発振などの不安定性を抑制す
ることができる。
【図１】本発明によるパッケージの構造の俯瞰図、およ
びそのＲＦ阻止フィルタ部の拡大図である。
びそのＲＦ阻止フィルタ部の拡大図である。
【図２】本発明の別の実施の形態である、パッケージの
構造の俯瞰図、およびそのＲＦ阻止フィルタ部の拡大図
である。
構造の俯瞰図、およびそのＲＦ阻止フィルタ部の拡大図
である。
【図３】本発明のＲＦ阻止フィルタの等価回路図であ
る。
る。
【図４】本発明のＲＦ阻止フィルタの性能を表すグラフ
の一例である。
の一例である。
【図５】従来の一般的なパッケージの構造の俯瞰図であ
る。
る。
【図６】半導体素子がＤＣ給電線を通じて不安定動作を
する仕組みを説明する模式図である。
する仕組みを説明する模式図である。
１ 半導体素子
２ ボンディング・ワイヤ
３ 誘電体基板
４ 誘電体壁
５ ＲＦ入力線
６ ＲＦ出力線
７ ＤＣ給電線
８ 対向金属平面電極
９ 高インピーダンス線路
１０ ＤＣ給電ピン
１１ スルーホール
１２ スルーホール・パッド
Claims (4)
- 【請求項１】 基板、壁、および蓋より成るキャビティ
内部に半導体素子を搭載し保護するパッケージにおい
て、前記半導体素子にＤＣ電力を供給するための配線が
基板または壁を貫通する部分に、キャパシタンス成分
Ｃ、およびインダクタンス成分Ｌを並列に形成したこと
を特徴とする高周波パッケージ。 - 【請求項２】 前記基板あるいは壁が誘電体材料から成
り、前記基板または壁を挟んでキャビティ外側とキャビ
ティ内側に互いに対向する金属平面電極を設けることに
よってキャパシタンスＣ成分を構成し、また前記配線が
基板または壁を貫通する部分に於ける配線を細くするこ
とによってインダクタンス成分Ｌを構成したことを特徴
とする請求項１記載の高周波パッケージ。 - 【請求項３】 前記半導体素子にＤＣ電力を供給するた
めの配線がピンによって形成され、前記基板を貫通する
部分が同軸構造であることを特徴とする請求項１記載の
高周波パッケージ。 - 【請求項４】 前記キャパシタンス成分Ｃと前記インダ
クタンス成分Ｌの並列共振から成る帯域阻止フィルタ効
果の阻止周波数帯を、前記半導体素子の動作が不安定に
なる周波数帯に合わせたことを特徴とする請求項１ない
し３のいずれかに記載の高周波パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21496098A JP3441975B2 (ja) | 1998-07-30 | 1998-07-30 | 高周波パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21496098A JP3441975B2 (ja) | 1998-07-30 | 1998-07-30 | 高周波パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049255A JP2000049255A (ja) | 2000-02-18 |
| JP3441975B2 true JP3441975B2 (ja) | 2003-09-02 |
Family
ID=16664426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21496098A Expired - Fee Related JP3441975B2 (ja) | 1998-07-30 | 1998-07-30 | 高周波パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3441975B2 (ja) |
-
1998
- 1998-07-30 JP JP21496098A patent/JP3441975B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000049255A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6162800B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
| US6204739B1 (en) | Dielectric resonant apparatus | |
| JP3087664B2 (ja) | 誘電体共振器装置及び高周波モジュール | |
| JP3663898B2 (ja) | 高周波モジュール | |
| JP2005150345A (ja) | 高周波パッケージ | |
| JP3161340B2 (ja) | 表面実装型アンテナおよびアンテナ装置 | |
| EP3098842B1 (en) | Package for an electronic element | |
| JPH09321501A (ja) | 多層高周波回路基板 | |
| CN112544015B (zh) | 波导管缝隙天线 | |
| JP3441975B2 (ja) | 高周波パッケージ | |
| TWI815365B (zh) | 槽孔天線 | |
| JPH05206730A (ja) | 電圧制御発振器およびその発振周波数の調整方法 | |
| EP0841714B1 (en) | Dielectric resonator apparatus and high-frequency module | |
| JP2002124592A (ja) | 高周波装置 | |
| EP1670091A1 (en) | Dielectric resonator, oscillator and transmitter/receiver | |
| JP2800323B2 (ja) | 高周波用共振器 | |
| JP2000100992A (ja) | 高周波パッケージ | |
| US20070057738A1 (en) | Oscillator device and transmission and reception device | |
| JPWO2005062415A1 (ja) | 誘電体共振器およびこれを用いた通信機装置 | |
| JP3848860B2 (ja) | 空胴共振器を有する平面回路 | |
| JP2974195B2 (ja) | マイクロ波ｉｃ用パッケージ | |
| JP3916988B2 (ja) | 高周波モジュール | |
| JPS60227448A (ja) | 半導体装置 | |
| JP2003273605A (ja) | 導波管型フィルタ | |
| JP2001102821A (ja) | 高周波パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |