JP2007311793A - パターンマスクを伴うプラズマエッチングの方法 - Google Patents

パターンマスクを伴うプラズマエッチングの方法 Download PDF

Info

Publication number
JP2007311793A
JP2007311793A JP2007126755A JP2007126755A JP2007311793A JP 2007311793 A JP2007311793 A JP 2007311793A JP 2007126755 A JP2007126755 A JP 2007126755A JP 2007126755 A JP2007126755 A JP 2007126755A JP 2007311793 A JP2007311793 A JP 2007311793A
Authority
JP
Japan
Prior art keywords
mask
wafer
etching
plasma
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007126755A
Other languages
English (en)
Inventor
Wen-Kun Yang
ユン,ウォンクン
Jui-Hsien Chang
チャン,ユイシン
Wen-Bin Sun
スン,ウォンビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of JP2007311793A publication Critical patent/JP2007311793A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning And De-Greasing Of Metallic Materials By Chemical Methods (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】パターンマスクを伴うプラズマエッチングの方法を提供する。
【解決手段】シリコンと砒化ガリウム(GaAs)との異なる素子をウェーハの2つの部分内に備え、シリコン部分2は一般的な半導体、GaAs部分1はRF素子のためにある。シリコン内2のパッド4a,4bの材料は通常金属でパッド上に金属酸化物が通常形成され、その金属酸化物は不必要でプラズマエッチングプロセスによって除去される。バッファ膜5とマスク6がエッチングの必要な領域を露出する膜上に位置合わせされた後付着され、次いで、プラズマドライエッチングを行い、金属酸化物を除去する。
【選択図】図1B

Description

この発明は、実装組立用のエッチング法に関し、および、特に、パターンマスクを伴うプラズマエッチングの方法に関する。
半導体の処理および製造において、前もって堆積された薄膜および/または基板それ自体をエッチングすることが、必要である。一般に、エッチングプロセスの2つの型式、すなわち、ウェットエッチングおよびドライエッチング、がある。ウェットエッチングは、化学溶液内に浸漬されると材料を溶解するが、ドライエッチングは、反応性のイオンあるいはプラズマを使用して材料をスパッタし、あるいは溶解する。ウェットエッチングの欠点は、エッチの等方性によって引き起こされるアンダーカッティングである。ドライエッチングの目的は異方性エッチを形成することであり、エッチングが片方向であることを意味する。異方性エッチは、忠実度が高いパターン転写のために決定的である。
フッ素イオンが、電界で加速されて試料あるいはエッチング領域の表面に衝突し、そこで、二酸化珪素と結合して、そして次に、分散される。電界が表面の方へイオンを加速したので、これらのイオンによって引き起こされるエッチングは、ラジカルのエッチングと比べて非常に支配的であり、イオンが様々な方向に進行するので、エッチングは異方的である。ドライエッチングプロセスにおいて、ハードマスクが特定の領域をエッチングから保護するのに用いられ、エッチングされるよう望まれる領域だけを露出する。従来、RIEエッチングあるいはプラズマエッチングは、エッチングパターンとしてフォトレジストを使用する。
実装組立用のエッチングは、チップ形成に対するエッチングときわめて異なる。特定の処理が、メタルパッド上に形成される自然酸化物を除去するために導入されることができる。一般的に、ウェーハがその上に形成される一般的なシリコンベースの素子を含む場合、ウェットエッチングによって望ましくない材料を除去する可能性がある。しかし、もし実装されるべきウェーハあるいは基板が異なる種類の素子を含むならば、例えば、1つはアルミニウムパッドを含み、他は金パッドを含む。公知のように、酸化物がアルミニウムパッド上に形成される可能性がある。したがって、その上に形成される酸化物を除去するためにエッチングが必要である。しかし、ブランケットエッチングあるいはウェットエッチングは、酸化物形成のないウェーハの部分、たとえば金パッドに損傷を与えるであろう。ブランクエッチングが実装組立のために実行される場合、従来法は金パッドに損傷を与えるであろう。その上、効果的に出力の分量を増加することは、難しい。望まれることは、これらの問題を克服するために実装組立のための新しい方法である。
本発明の主要な目的は、個々のチップの代わりにウェーハを実装するためのパターンマスクを伴うプラズマエッチングの方法を供することである。パターンマスクは、エッチングされるよう望まれる領域だけを露出するために、第1の素子および第2の素子を有するウェーハ上に形成される膜の上に付着される。パターンマスクのために必要とされる何の露光ステップもあるいは現像ステップもない。したがって、本発明の利点は、効果的に出力の分量を改善するプラズマエッチングあるいはRIEエッチングのための簡単にされた処理方法を供することである。
その上、本発明の別の利点は、本発明が、PRコーティングモジュールと比べて安価なマスク取付モジュールを伴うドライエッチングシステムを供することである。その上、水を乾燥させるためのハードベイクを含む、PRコーティングプロセスは、したがって、従来のPRプロセスに対するより多くの時間をとる。
本発明は、信号ダイの領域に形成される層、材料の除去に適用されることができる。さらに、除去する材料は酸化物に限定されず、任意の望ましくない材料が本発明によって除去されることができる。例えば、本発明はCMOSセンサ上の不必要なコーティングを除去するために適用されることができる。
本発明の主要な目的は、エッチングの方法であって、その上に形成されるバッファ膜を有するマスクを設けることであって、このマスクは後でバッファにマスクを通して形成される少なくとも一つの空気開口を有する、ことと、この少なくとも一つの空気開口が、エッチングされるべき領域を露出することを可能にするために、ウェーハの一部を覆うバッファ膜を通してウェーハ上にマスクを付着することであって、このウェーハはシリコンベースの領域およびGaAsベースの領域を含み、このウェーハはエッチングをうける少なくとも一つの領域を有するダイを含む、ことと、バッファ膜の材料は弾性材料、たとえば硅素樹脂、弾性PU、多孔質PU、アクリルゴム、ブルーテープ、UVテープ、ポリイミド(PI)、ポリエステル(PET)あるいはポリプロピレン(BOPP)、を含む、ことと、マスクの材料は、非伝導性材料とすることができる、ことと、この少なくとも一つの空気開口を通してドライエッチングを実行することであって、このドライエッチングは、プラズマエッチングを含む、ことと、を含む、エッチングの方法を供することである。
本発明の別の目的は、ドライエッチングシステムを提供することであって、このドライエッチングシステムは、プラズマエッチングシステムあるいは反応性イオンエッチング(RIE)システムを備え、このドライエッチングシステムは、このドライエッチングシステムを制御するための制御装置と、プラズマを発生させるためのバイアスを供給するために制御装置に接続される電源と、プロセス条件を入力し設定するために制御装置に接続される入力および設定部分と、処理されたウェーハのチャンバを真空にするために制御装置に接続される真空装置と、処理されたウェーハ上にマスクを付着しておよび位置合わせするために制御装置に接続されるマスク取付モジュールと、を備え、マスクは非伝導性材料を含み、マスクは空気開口およびその上に形成されるバッファ層を含む。
その上、本発明はまた、ドライエッチングシステムであって、プラズマエッチングシステムであって、このプラズマエッチングシステムは反応性イオンエッチング(RIE)システムを備える、システムと、チャンバ内の処理されたウェーハ上にマスクを付着しておよび位置合わせするためにプラズマエッチングシステムに接続されるマスク取付モジュールと、を備え、前記マスクの材料は、非伝導性材料を含む、ドライエッチングシステムを供する。その上、マスクは空気開口およびその上に形成されるバッファ層を含む。
本発明のいくつかの見本実施態様が、次により詳細に記載される。それにもかかわらず、本発明は、明示的に記載されるものの他に、広範囲の他の実施態様において実践されることができ、および、添付の請求の範囲内に明記される場合を除いて、本発明の有効範囲は明示的に限定されない。次いで、異なる素子の構成要素は、一定の比例に縮小・拡大して示されない。関連構成要素のいくつかの寸法は誇張され、意味がない部分は、本発明のより明確な記述および理解を供するために描画されない。
本発明は、プラズマエッチングのための方法を開示する。この方法の連続的ステップが、別々に図1Aないし図1Dに示される。まず、ウェーハ上に少なくとも2つの異なる領域1および2を含むウェーハが、図1Aに示すように供され、領域1および2の材料は、それぞれ、シリコンおよび砒化ガリウム(GaAs)とすることができる。領域1および2は、2つの異なる種類の素子を形成するために用いられる。例えば、シリコン領域2は従来の半導体基板とすることができ、一方GaAs基板1は通常RF素子を製造するためである。
ボンディングパッド材料は、素子の種類にしたがって選択される。たとえば、シリコンベースの素子はアルミニウムパッドを有し、RP素子用の材料は金である。図において、ボンディングパッド3a、3bおよびパッド4a、4bが、ワイヤーボンディングのために別々にGaAs領域1およびシリコン領域2の上面に形成される。一般的に、パッド4aおよび4bの材料は、金属、例えばアルミニウムであり、パッド3aおよび3bの材料は金である。金属酸化物が、アルミニウムパッド4aおよび4bの表面に形成される可能性がある。自然酸化物は、実装組立中にエッチングによって除去されなければならない。上述した、従来法によるブランクエッチングおよびウェットエッチングは、副作用を引き起こす。
パターンを伴うバッファ膜5が、図1Bに示すようにその後マスク6の底部に付着される。バッファ膜5のパターンは、マスク6のパターンと位置合わせされる。バッファ膜5は、好ましくは、硅素樹脂、弾性PU、多孔質PU、アクリルゴム、ブルーテープあるいはUVテープ、ポリイミド(PI)、ポリエステル(PET)およびポリプロピレン(BOPP)を含む、絶縁材料から作られる。バッファ膜5は、マスク6をウェーハに付着するための粘性あるいは接着材の特性を有し、バッファ膜5は、印刷、コーティング、タッピングあるいはモールディング方法によって形成される。
マスク6は、図1Cに示すようにバッファ膜5を介してウェーハの表面に付着され、マスク6およびバッファ膜5は、それぞれ、シリコンベースの領域を露出し、GaAsベースの領域を覆うために空気開口を有する。本発明の実施態様において、マスク6はアルミニウムパッド4aおよび4bを露出する。バッファ膜5はマスク6とウェーハとの間に形成され、したがって、マスク6はウェーハの表面を保護するために直接ウェーハに付着されない。バッファ膜5が、エッチングされるのを望まれないGaAsベースの領域の表面を保護するために用いられることができる。マスク6はリソグラフィ用のフォトマスクとは異なることに留意する必要がある。従来のフォトマスクの様ではなく、イオンは空気開口経由でマスク6を貫通することができ、それは照光が通過することを可能にするための開口に位置合わせされる透明材料を含む。パターンマスク6の空気開口は、本発明の実施態様においてアルミニウムパッド4aおよび4bに位置合わせされ、かつそれらを露出する。マスク取付モジュール27(図2を参照)が、ウェーハ上にマスク6を付着するために用いられる。
ドライエッチングが実行され、例えば、アルミニウムパッド4aおよび4b上の金属酸化物を除去するために、図1Dに示すように、領域1および2上にプラズマ7を印加する。好ましくは、ドライエッチングはRIEエッチャ、電子サイクロトロン共鳴プラズマ、誘導結合プラズマエッチャ、ヘリコン波プラズマエッチャあるいはクラスタプラズマプロセスによって供される。前述のエッチング装置は、マスク取付モジュール27を含む。
マスク6およびバッファ膜5は、また、図1Eに示すように本発明の一実施態様において単一のダイ8の表面に形成されることができる。したがって、マスク6はプラズマ7によってエッチングされるべきダイ8の部分を露出し、および保護のためのダイ8の部分を覆う。
したがって、本発明は実装にとって望ましくない材料の除去法を供する。空気開口を備えたマスク6は、プラズマによってエッチングされるべき基板の部分を露出し、マスク6によって覆われる基板の部分を保護するために基板に付着される。代わりとして、除去をうける材料は、酸化物に限定されず、任意の望ましくない材料が、本発明によって除去されることができる。例えば、CMOSセンサの用途において、本発明はレンズ領域以外の領域上のコーティングのような不必要な層を除去するために適用されることができる。
図2は、本発明の別の実施態様に従うプラズマドライエッチャシステムのブロック図を示す。このドライエッチングシステムは、制御装置20、調節弁21、バイアス高周波電源22、入力および設定部分23、プラズマを発生させるための高周波電源24、真空装置25、真空切替弁26およびマスク取付モジュール27、を備える。制御装置20は、通常コンピューターシステムを備える。調節弁21は、エッチングガスと堆積ガスとの間で真空プラズマチャンバの雰囲気内の制御ガスを交互に切り換え、それによってシリコン基板のエッチングを交互に実施するように制御装置20によって制御される。およびプロセスガスを切り換える場合、制御装置20は真空切替弁26および調節弁21を制御し、および、真空装置25によって真空プラズマチャンバを真空にし、それによって内圧が10−2Pa以下になるようにする。一般に、真空装置25はドライポンプおよびターボポンプを含む。したがって、ちょうど使用され終えたプロセスガス(エッチングガス)は、十分に吸出される。
さらに、制御装置20は、高周波電力24(電圧)およびバイアス電力(電圧)22を入力および設定部分23から入力された予め設定された条件に基づいてプラズマを発生させるために設定し、それによってエッチングプロセス、堆積プロセスおよび真空化プロセスのための時間を制御し、同じくエッチングガスおよび堆積ガスの流量を制御する。本発明のドライエッチングシステムは、エッチングの前にバッファ膜5の表面上にマスクを付着して位置合わせするための制御装置20に接続されるマスク取付モジュール27を更に備える。
上記の記述に従って、本発明は、エッチングのための領域を露出するために表面膜上にマスクを付着して位置合わせするための制御装置20に接続されるマスク取付モジュールを備える、ドライエッチングシステムを供する。パターンマスクのプロセスは、従来法と比べてより単純でおよび容易である。製造の分量が、効果的に改善されることができる。
具体的な実施態様が例示されておよび記載されたとはいえ、もっぱら添付の特許請求の範囲のみによって限定されることを目的とすることから逸脱することなく、様々な修正が実行されることができることは、当業者にとって明白であろう。
上記目的および本発明の他の特徴および効果は、図面を参照しながら、以下の詳細な説明を読みとった後により明らかになるであろう。
本発明のドライエッチングプロセスの図である。 本発明のドライエッチングプロセスの図である。 本発明のドライエッチングプロセスの図である。 本発明のドライエッチングプロセスの図である。 本発明の別の実施態様のドライエッチングプロセスの図である。 本発明のRIEエッチャ制御システムのブロック図である。

Claims (5)

  1. エッチングの方法であって、
    その上に形成されたバッファ膜を有するマスクを設けるステップであって、前記マスクは、後で前記バッファに前記マスクを介して形成される少なくとも一つの空気開口を有する、ステップと、
    前記ウェーハの一部を覆うために前記バッファ膜を介してウェーハ上に前記マスクを付着し、前記少なくとも一つの空気開口がエッチングされるべき領域を露出することを可能にするステップと、
    前記少なくとも一つの空気開口を介してドライエッチングを実行するステップと、を含む方法。
  2. 前記ウェーハは、シリコンベースの領域およびGaAsベースの領域を含む、ことを特徴とする請求項1に記載の方法。
  3. 前記バッファ膜は、硅素樹脂、弾性PU、多孔質PU、アクリルゴム、ブルーテープ、UVテープ、ポリイミド(PI)、ポリエステル(PET)、ポリプロピレン(BOPP)あるいはその組合せを含む、ことを特徴とする請求項1に記載の方法。
  4. ドライエッチングシステムであって、
    前記ドライエッチングシステムを制御するための制御装置と、
    前記制御装置に接続され、プラズマを発生させるためのバイアスを供給するための電源と、
    前記制御装置に接続され、プロセス条件を入力し、かつ設定するための入力および設定部分と、
    前記制御装置に接続され、処理されたウェーハのチャンバを真空にするための真空装置と、
    前記制御装置に接続され、前記処理されたウェーハ上にマスクを付着し、かつ位置合わせするためのマスク取付モジュールと、を備えるシステム。
  5. ドライエッチングシステムであって、
    プラズマエッチングシステムと、前記プラズマエッチングシステムに接続され、チャンバ内の処理されたウェーハ上にマスクを付着し、かつ位置合わせするためのマスク取付モジュールと、を備えるシステム。
JP2007126755A 2006-05-12 2007-05-11 パターンマスクを伴うプラズマエッチングの方法 Withdrawn JP2007311793A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/382,958 US20070262051A1 (en) 2006-05-12 2006-05-12 Method of plasma etching with pattern mask

Publications (1)

Publication Number Publication Date
JP2007311793A true JP2007311793A (ja) 2007-11-29

Family

ID=38580239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007126755A Withdrawn JP2007311793A (ja) 2006-05-12 2007-05-11 パターンマスクを伴うプラズマエッチングの方法

Country Status (7)

Country Link
US (2) US20070262051A1 (ja)
JP (1) JP2007311793A (ja)
KR (1) KR100838917B1 (ja)
CN (1) CN101165852A (ja)
DE (1) DE102007018010A1 (ja)
SG (1) SG137748A1 (ja)
TW (1) TW200743153A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070262051A1 (en) * 2006-05-12 2007-11-15 Advanced Chip Engineering Technology Inc. Method of plasma etching with pattern mask
CN102590924B (zh) * 2011-01-07 2014-08-20 志圣工业股份有限公司 导光板制造方法、导光板及罩板
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
CN102593016A (zh) * 2012-03-20 2012-07-18 中国科学院微电子研究所 一种在柔性基板上安装薄芯片的方法
CN105513931B (zh) * 2014-10-14 2017-12-08 科闳电子股份有限公司 用于等离子反应室元件表面处理的遮蔽装置
US10020262B2 (en) 2016-06-30 2018-07-10 Intel Corporation High resolution solder resist material for silicon bridge application
EP3849812A4 (en) * 2018-10-23 2022-06-22 HZO, Inc. PLASMA CALCINATION OF COATED SUBSTRATES
CN115724591A (zh) * 2021-08-31 2023-03-03 广东艾檬电子科技有限公司 基于电场控制的微孔加工方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4938841A (en) 1989-10-31 1990-07-03 Bell Communications Research, Inc. Two-level lithographic mask for producing tapered depth
JP2817664B2 (ja) * 1995-04-24 1998-10-30 日本電気株式会社 半導体装置の製造方法
JPH09306901A (ja) * 1996-05-17 1997-11-28 Nec Corp 半導体装置の製造方法
US7195663B2 (en) * 1996-10-30 2007-03-27 Idatech, Llc Hydrogen purification membranes, components and fuel processing systems containing the same
US6152995A (en) * 1999-03-22 2000-11-28 Idatech Llc Hydrogen-permeable metal membrane and method for producing the same
US5807787A (en) * 1996-12-02 1998-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing surface leakage current on semiconductor intergrated circuits during polyimide passivation
US7591539B2 (en) * 1997-07-15 2009-09-22 Silverbrook Research Pty Ltd Inkjet printhead with narrow printing zone
KR19990018634A (ko) * 1997-08-28 1999-03-15 구본준 반도체 소자 제조방법
US6580035B1 (en) * 1998-04-24 2003-06-17 Amerasia International Technology, Inc. Flexible adhesive membrane and electronic device employing same
US6316289B1 (en) * 1998-11-12 2001-11-13 Amerasia International Technology Inc. Method of forming fine-pitch interconnections employing a standoff mask
US6767389B2 (en) * 1999-03-22 2004-07-27 Idatech, Llc Hydrogen-selective metal membranes, membrane modules, purification assemblies and methods of forming the same
US6449038B1 (en) * 1999-12-13 2002-09-10 Applied Materials, Inc. Detecting a process endpoint from a change in reflectivity
US6417109B1 (en) 2000-07-26 2002-07-09 Aiwa Co., Ltd. Chemical-mechanical etch (CME) method for patterned etching of a substrate surface
US6984576B1 (en) * 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
WO2002052622A1 (fr) * 2000-12-26 2002-07-04 Matsushita Electric Industrial Co., Ltd. Masque d'exposition, procede de fabrication du masque, et procede d'exposition
JP2002203851A (ja) * 2001-01-05 2002-07-19 Mitsubishi Electric Corp 半導体装置の製造方法
KR100364814B1 (ko) * 2001-02-28 2002-12-16 주식회사 하이닉스반도체 반도체소자의 트랜치 형성방법
DE10121181B4 (de) * 2001-04-30 2014-12-04 Infineon Technologies Ag Stencilmaske für Hoch- und Ultrahochenergieimplantation und Verfahren zur Herstellung dieser Stencilmaske
US6463633B1 (en) * 2001-05-14 2002-10-15 Avery Dennison Corporation Stretchable tape
US6899798B2 (en) * 2001-12-21 2005-05-31 Applied Materials, Inc. Reusable ceramic-comprising component which includes a scrificial surface layer
AU2002366856A1 (en) * 2001-12-21 2003-07-09 Aixtron Ag Method for depositing iii-v semiconductor layers on a non-iii-v substrate
JP4032909B2 (ja) * 2002-10-01 2008-01-16 ソニー株式会社 有機発光表示装置の製造方法
US7700707B2 (en) * 2002-10-15 2010-04-20 Exxonmobil Chemical Patents Inc. Polyolefin adhesive compositions and articles made therefrom
JP2004207385A (ja) * 2002-12-24 2004-07-22 Rohm Co Ltd マスク、その製造方法およびこれを用いた半導体装置の製造方法
EP1517166B1 (en) * 2003-09-15 2015-10-21 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
DE102004043737A1 (de) * 2004-09-09 2006-03-30 Siemens Ag Vorrichtung zum Erfassen des Gradienten eines Magnetfeldes und Verfahren zur Herstellung der Vorrichtung
KR20060095668A (ko) * 2005-02-28 2006-09-01 주식회사 코오롱 드라이 필름 포토 레지스트
KR100660604B1 (ko) * 2005-04-21 2006-12-22 (주)웨이브닉스이에스피 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
US20070262051A1 (en) * 2006-05-12 2007-11-15 Advanced Chip Engineering Technology Inc. Method of plasma etching with pattern mask
US7605466B2 (en) * 2007-10-15 2009-10-20 General Electric Company Sealed wafer packaging of microelectromechanical systems

Also Published As

Publication number Publication date
KR20070109836A (ko) 2007-11-15
DE102007018010A1 (de) 2007-11-15
US20080268647A1 (en) 2008-10-30
US20070262051A1 (en) 2007-11-15
KR100838917B1 (ko) 2008-06-16
CN101165852A (zh) 2008-04-23
TW200743153A (en) 2007-11-16
SG137748A1 (en) 2007-12-28

Similar Documents

Publication Publication Date Title
KR100838917B1 (ko) 패턴 마스크를 갖는 플라즈마 에칭 방법
JP6994646B2 (ja) 素子チップの製造方法
US8071473B2 (en) Semiconductor device manufacturing method and storage medium
TWI445080B (zh) Manufacturing method of semiconductor device
US20150079790A1 (en) Semiconductor device manufacturing method
US6566269B1 (en) Removal of post etch residuals on wafer surface
US7425510B2 (en) Methods of cleaning processing chamber in semiconductor device fabrication equipment
CN107180754A (zh) 等离子体处理方法
US9613904B2 (en) Semiconductor structure and manufacturing method thereof
JP3950446B2 (ja) 異方性エッチング方法
JP2015133460A (ja) ウェーハの分割方法
US20080116169A1 (en) Method and structure of pattern mask for dry etching
JP2001156041A (ja) 半導体装置の製造方法及びその製造装置
CN106560916B (zh) 元件芯片的制造方法
JPH1145863A (ja) 基板にイオンインプラントする方法
JP7493159B2 (ja) エッチング方法および素子チップの製造方法
JPH05109702A (ja) 半導体装置の製造方法
KR100576439B1 (ko) 반도체 소자의 식각 챔버 클리닝 방법
KR100802307B1 (ko) 금속막 식각 방법
US20080090180A1 (en) Method of fabricating semiconductor device
KR100905599B1 (ko) 반도체 소자의 제조방법
KR100620163B1 (ko) 반도체 소자의 백그라인딩 방법
JPH11329793A (ja) ドライエッチング方法
JP2021108340A (ja) プラズマ処理方法および素子チップの製造方法
KR100789618B1 (ko) 챔버의 폴리머 제거 방법

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090225